DE2747304B2 - Einrichtung zur Mikrobefehlssteuerung - Google Patents

Description

Die Erfindung betrifft eine Einrichtung in mit « Verarbeitungsmoduln aufgebauten Datenverarbeitungsanlage zur Mikrobefehlssteuerung nach den Oberbegriff des Anspruch« 1.

Elektronische Digitalrechner bestehen im allgemeinen, wie F i g. 1 zeigt, aus einem Speicher (ST) 1, einem ^v> Rechenwerk (ALU) 2, einem Steuerwerk (CONTR) 3. den peripheren EhWAusgabegeräten (1/0)4 sowie einem diese genannten Einheiten verbindenden Leitungssystem 5.

Moderne Steuerwerke sind meist so aufgebaut, daß ">"> sie die Befehle der Maschinensprache, also die Maschinenbefehle, interpretativ, d. h. aufgelöst in eine Folge von Mikrobefehlen, ausführen. Die Gesamtheit der Mikrobefehle oder das Mikroprogramm ist allgemein, wie F i g. 2 zeigt, in einem Mikroprogramm- ^M speicher (μ-ST) 20 gespeichert. Zur Ansteuerung dieses Mikroprogrammspeichers 20 über ein Adressenregister gibt es verschiedene Methoden. Nach einer dieser Methoden wird beispielsweise der Maschinenbefehl als Adresse zur Ansteuerung einer bestimmten Speicher- ^h"' stelle im Mikroprogrammspeicher 20 verwendet, in der dann der erste Mikrobefehl für die Interpretation dieses Maschinenbefehls gespeichert ist. Pie Adressen für die Folgebefehle können hierbei in dem jeweils ausgelesenen Mikrobefehl enthalten sein, 50 daß auf diese Weise die Mikrobefehle für die Interpretation eines Maschinenbefehls aneinander gereiht werden können.

Ein Mikrobefehl besteht meistens aus einem Operationscode zur Angabe der auszuführenden Operation sowie aus Adressenfeldem für die beiden Operanden (OPD1) und (OPD 2) sowie, wenn beim vorher erwähnten Beispiel gebUeben wird, aus einem Adressenfeld zur Aufnahme der Adresse des nächsten Mikrobefehls aus dem Mikroprogrammspeicher 20. Im folgenden sei nun die weitere Behandlung des Operationscodes betrachtet, der aus dem Mikroprogrammspeicher 20 in ein Operationscoderegister (OP-REG) 22 gelangt ^von dort wird er einem Operationsdecodierer (OP-DEC) 23 zugeführt, der den Operationscode in Operationssteucrsignale umsetzt, die an seinem Ausgang auf eine Anzahl von Steuerleitungen bereitgestellt werden, die zu den Steuerelementen des Datenflusses (im wesentlichen Ein-/ und Ausgangstorschaltungen, die bestimmten Systemkomponenten vor- oder nachgeschaltet sind) führen und dann mit Hilfe dieser Operationssteuersignale gesteuert, d. h. geöffnet oder geschlossen werden.

In Fig.2 sind die Steuerelemente des Datenflusses (DF-CONTR) 24 als eine kompakte Einheit dargestellt In Wirklichkeit sind sind sie jedoch an vielen Stellen in einer Datenverarbeitungsanlage angeordnet

Insbesondere bei einem modularen Aufbau einer digitalen Datenverarbeitungsanlage kann auch der Datenflußsteuerung 24 ein modularer Aufbau gegeben werden, wie er beispielsweise in F i g. 3 dargestellt ist Hier besteht die Datenverarbeitungsanlage aus den Verarbeitungsmoduln (U 1 bis U 4) 32 bis 35. Es ist in dieser Figur zu erkennen, daß zwischen dem Operationsdecodierer 31 und der Datenflußsteuerung in den Verarbeitungsmoduln ein weit verzweigtes Steuerleitungsnetz vorgesehen werden muß, um alle Steuerungsaufgaben des Steuerwerkes durchführen zu können. Bei weiter von dem Operationsdecodierer 31 entfernt liegenden modularen Einheiten der Datenflußsteuerung in den Verarbeitungsmoduln ergibt sich hier durch eine unter Umständen ungünstige Leitungsführung ein Nachteil in konstruktiver Hinsicht, der weiterhin noch dann vergrößert wird, wenn bei einem Aufbau einer solchen digitalen Datenverarbeitungsanlage aus Halbleitermoduln, die in höchster Integrationsdichte die erforderlichen Schaltkreise tragen, die Anzahl der Anschlußstifte, die die Verbindung der integrierten Schaltkreise mit der äußeren Welt herstellen, nicht beliebig groß gemacht werden kann, da konstruktive Restriktionen dieses verbieten.

Schwierigkeiten, die sich aus der konstruktiven Restriktion einer vorteilhalten Länge für ein Befehlswort hinsichtlich der Speichergeschwindigkeit oder der Operationsausführung ergeben, sind durch den Gegenstand der DE-AS 11 01 823 bereits gelöst. Es wurde hier ein Befehlsbuchstabenentschlüsseler geschaffen, der es ermöglicht, die für die Befehlsbuchstaben in jedem Befehlswort vorgesehenen Stellen in unterschiedlicher Und vielseitiger Weise auszunutzen, indem weder die Zahl noch die Lage der Zahlen festgelegt ist.

Zur Lösung des Problems, das sich aus der konstruktiven Restriktion hinsichtlich der Knappheit an Anschlüssen und Verbindiingsleitungen bei in Großintegrationstechnik ausgeführten Schaltkreisen mit dem außerhalb liegenden Schaltungen ergibt, leistet sich dieser bekannte Gegenstand keinen Beitrag.

Pie Aufgabe der vorliegenden Erfindung ist es daher, eine Lösung anzugeben, die diesen nachteiligen konstruktiven Bedingungen für die Leitungsführung zwischen dem Operationsdecodierer einer elektronischen Datenverarbeitungsanlage einerseits um den Elementen der Datenflußsteuerung andererseits dadurch Rechnung trägt, daß die Zahl der Anschlüsse und Leitungen verringert werden solL

Gelöst wird dJ2se Aufgabe der Erfindung durch die im Kennzeichen des Hauptanspruchs angegebenen Merkmale.

Vorteilhafte Weiterbildungen und Ausgestaltungen des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.

Durch die vorliegende Erfindung wird also der Vorteil erzielt, daß die durch Konstruktion und Technologie bedingte ungünstige Leitungsführung der Operationssteuerleitungen bei bekannten elektronischen Datenverarbeitungsanlagen insbesondere der unteren Leistungsklasse verbessert werden kann.

Im folgenden wird ein Ausführungsbeäspie! der Erfindung beschrieben. Die hierzu verwendeten F i g. 1 bis 3 dienen zur Veranschaulichung der Nachteile bekannter modular aufgebauter digitaler Datenverarbeitungsanlagen und somit zum besseren Verständnis der Erfindung, die Fig.4 bis 7 zur Erläuterung eines Ausführungsbeispiels.

Es zeigt im einzelnen

F i g. 1 das Blockschaltbild bekannter elektronischer Datenverarbeitungsanlagen,

F i g. 2 und 3 Blockschaltbilder des Steuerwerks von elektronischen Datenverarbeitungsanlagen beispielsweise nach Fig. 1,

F i g. 4 in schematischer Darstellung einen Operanden im Speicherdatenregister, bei dem nicht alle Bitstellen für die Durchführung eines bestimmten Mikrobefehls benötigt werden,

F i g. 5 bis 7 Blockschaltbilder der Datenflußsteuerung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.

F i g. 2 verdeutlicht im wesentlichen das Prinzip von Steuerwerken bekannter elektronischer Datenverarbeitungsanlagen, die Maschinenbefehle mittels einer Folge von Mikrobefehlen ausführen. Die Mikrobefehle sind im Mikroprogrammspeicher 20 untergebracht, der über ein Adressenregister 21 im allgemeinen nur zum Auslesen der Befehle ansgesteuert wird. Die Adresse wird über das ODER-Tor 28 in das Adressenregister 21 übertragen. Handelt es sich um die erste Adresse einer Mikrobefehlsfolge, so wird diese im allgemeinen über die Leitung 29a von einem nicht dargestellten Maschinenbefehlsspeicher her übertragen. Bei bestimmten Steuerwerkstypen gelangen dann die Adressen der Folgebefehle, die eine Mikrobefehlsroutine bilden, über die Leitung 29ö und das ODER-Tor 21 in das Adressenregister 21 des Mikroprogrammspeichers 20. Es ist hierbei vorausgesetzt, daß der jeweils aus dem Mikroprogrammspeicher 20 ausgelesene Mikrobefehl die Folgeadresse in einem besonderen Adressenfeld enthält, das das seinen festen Platz im Mikrobefehlsformat hat. Dieses Adressenfeld ist mit einem Befehlsadressenregister (NI-ADR) 27 für die temporäre Aufnahme der Adresse des nächsten Mikrobefehls verbunden.

Der Vollständigkeit halber sei erwähnt, daß auch die Felder für die Operandenadressen mit entsprechenden Registern (OPD I ADR) 15 und (OPD2-ADR)26 für die Zwischenspeicherung der Operandenadressen verbunden sind. Der Inhalt der Register 72, 25,26 und 27 stellt somit ein vollständiges Mikrobefehlswort μ-INST dar.

Der für die Erfindung wesentliche Teil steht jedoch im Zusammenhang mit dem Operationscodeteil des Mikrobefehlswortes μ-INST, der nach seinem Auslesen aus dem Mikroprogrammspeicher 20 im Operationscoderegister (OP-REG) 22 zwischengespeichert wird. Von dort gelangt der Operationscode in den Operationscodedecodierer (OP-DEC) 23. Die Aufgabe dieses Operationscodedecodierers 23 besteht darin, den Operationscode in Steuersignale umzusetzen, die auf individuellen Ausgangsleitungen dieses Operationscodedecodierers erscheinen und zu den Steuertoren des Datenflusses übertragen werden, die in Fig.2 pauschal als Datenflußsteuerung (DF-CONTR) 24 dargestellt sind. Diese Tore sind beispielsweise Ein- und Ausgangstore einer arithmetischen und logischen Einheit

Wie in der Einleitung bereits erwähnt wurde, ergibt

sich, insbesondere bei einem modv'aren Aufbau der Datenverarbeitungsanlage ein kompliziertes Leitungsnetz, das die Ausgänge des Operationsdecodierer mit den verschiedenen Steuertoren des Datenflusses, wie F i g. 3 zeigt verbindet Die hier dargestellten Moduln 32 bis 35 sind Bausteine der Datenverarbeitungsanlage, die jeweils auch Steuerelemente der Datenflußsteuerung 24 beinhalten. Aus diesem Grunde ergibt sich, wie F i g. 3 zeigt ein ganz bestimmtes Steuerleitungssystem, das sich von dem Operationscodedecodierer 31 zu den

3() Verarbeitungsmoduln 32 bis 35 erstreckt Die genannten Verarbeitungsmoduln sind ferner mit einer Datensammelleitung (DB) 37 verbunden, die den Informationsfluß zwischen dem Speicherdatenregister (SDR) 36 und den Verarbeitungsmoduln 32 bis 35 in beiden Richtungen

J5 übernimmt Die Breite dieser Datensammelleitung 37, die der Breite des Speicherdatengerätes 36 angepaßt ist kann beispielsweise den in F i g. 4 dargestellten Umfang von 32 Bits aufweisen. Im allgemeinen verfugen a· ch die über die Datensammelleitung 37 übertragenen Operanden über diese Breite, wie F i g. 4 ebenfalls zeigt

Ir' jeder Datenverarbeitungsanlage gibt es eine Gruppe von Mikrobefehlen, beispielsweise solche, die V« sich mit Speicherschutzschlüsseln oder dem Aufbereiten virtueller Speicheradressen in Anlagen mit virtuellem Speicherkonzept befassen, bei denen nicht alie Bits eines Operanden voll ausgenutzt werden. Geht man von einem Beispiel aus, wie es in Fig.4 gezeigt ist, dann stehen bei Mikrobefehlen derartiger Gruppen Operanden zur Verfügung, deren Bits 28 bis 31 für die

so Operandendarstellung nicht benötigt werden und daher für weitere Steueraufgaben verwendet werden können. Da diese Datensammelleitung zu allen Verarbeitungsmoduln 32 bis 35 führt, können diese nicht benutzten Bitstellen 28 bis 31 auch in allen diesen Verarbeitungsmoduln ausgewertet werden.

In Fig.5 ist nun dargestellt wie Steue.'leitungen des Operationscodedecodierers 31 bei bestimmten Verarbeitungsmoduln, z. B. 32a, eingespart werden können, wenn die den Bestellen 28 bis 31 zugeordneten

m> Leitungen der Datensammelleitung 37 bei Mikrobefehlen bestimmter, bereits erwähnter Gruppen ^iir die Übertragung von Operationssteuersignalen mitbenutzt werden. Es kann hierbei so vorgegangen werden, daß beispielsweise zwei Ausgangsleitungen 50 des Operationscodedecodierers 31 quasi zur Adressierung eines zusätzlichen Decodierers in allen Verarbeitungsmoduln 32 bis 35 verwendet werden kann. In diesem Fall gelangen vier Steuerbits, die in den nicht benutzten

Bitstellen 28 bis 31 eines Operanden untergebracht sind, zu dem Zusatzdecodierer 51, und sie werden dort als Signale zur Steuerung eines Teildatenflusses der Datenverarbeitungsanlage verwendet. Die Eingangsdaten der Datensammelleitung 37 werden in dem Verarbeitungsmodul 32a im Register 52 zwischengespeichert, dessen letzte vier Bitstellen 28 bis 31 mit dem Zusatzdecodierer 51 verbunden sind. Diese vier Steuerbits werden in den Decodierungsvorgang des Decodierers zur Bildung der Steuersignale für die entsprechenden Torschaltungen im DatenfluO des Verarbeitungsmoduls 32a mitverwendet. Die Ausgangsleitungen des Operationscodedecodierers 31 werden, wie F i g. 5 zeigt, als Vielfachverzweigung auch zu den Verarbeitungsmoduln 33 bis 35 geführt, so daß die Steuersignale auch zu diesen gelangen können.

F i g. 6 zeigt weiter, wie zwei Steuerbits des Operationscodedecodierers, die über die Leitungen 50

rern 60, 61 in den verschiedenen Moduln 32, 33 :< > eingesetzt werden können. Der Zusatzdecodierer 60 im Verarbeitungsmodul 32 ist dann adressiert, wenn die beiden Steuerleitungen 50 eine binäre Eins führen. Der Zusatzdecoder 61 im Modul 33 ist dagegen adressiert, wenn die rechte Steuerleitung 50 eine binäre Null und -'"> die linke Steuerleitung 50 eine binäre Eins führt. Die Register 67 und 68 haben die gleiche Funktion wie das Register 52 in F i g. 5, die darin besteht, die über die Datensammelleitung 37 übertragenen Daten, beispielsweise die Operanden, «wischenzuspeichern. Die jeweili- >° gen Ausgangssignale der Zusatzdecodierer 60 und 61 dienen zur Steuerung der Teildatenflüsse 65 und 66 in den einzelnen Moduln.

Die zuvor erwähnte Adressierung der verschiedenen Zusatzdecodierer 60 und 61 über die Steuerleitungen 50, ^ die UND-Tore 62 und 63 sowie der Inverter 64 ist von der verwendeten Datenverarbeitungsanlage abhängig und nicht in allen Fällen erforderlich, wie beispielsweise aus Fi g. 5 hervorgeht, wo nämlich die Ausgangsleitungen des Operationsdecodierers 31 im Leitungsvielfach ^J0 zu allen Verarbeitungsmoduln 32 bis 35 geführt sind. Die Operationssteuersignale bilden bei der genannten Art von Mikrobefehlen zusammen mit den Steuersignalen in den Bitpositionen 28 bis 31 der nicht voll ausgenutzten Operanden die Eingangsinformation des jeweiligen Zusatzdecodierers.

Die Operationssteuersignale für die Steuerung des Teildatenflusses in den einzelnen Verarbeitungsmoduln 32 bis 35 bestehen somit aus einem ersten Teil von Operationssteuersignalen, die vom Operationscodedecodierer 31 geliefert werden. Der zweite Teil der Operationssteuersignale wird über die nicht benützten Bitstellen bestimmter Operanden bestimmter Mikrobefehle zu den Teildatenflußsteuerungen übertragen.

Der zweite Teil der Operationssteuersignale kann bei der Programmierung erstellt und bei der Anfangsprogrammladung in die für die Operationssteuerung zur Verfügung gestellten Bitstellen der Operanden eingegeben werden.

Eine schaltkreisgesteuerte Lösung für die Eingabe des zweiten Teils der Operationssteuersignale in diese leeren Operandenbitstellen zeigt Fig. 7. An die Ausgangsleitung des Operationscoderegisters 30, die zum Operationscodedecodierer 31 führt, ist eine Zweigleitung angeschlossen, die mit einem Adressenregister 71 verbunden ist. In dieses Register gelangt also der Operationscode eines Mikrobefehls, der bezüglich des Operationssteuersignalspeichers (OP-S) 70 als Adresse aufzufassen ist. Mit dem Operationscode als

eher 70 adressiert und an der adressierten Speicherstelle die vier Bits ausgelesen, die die Bits 28 bis 31 des Operanden bilden sollen, der zum Transport des zweiten Teils der Operationssteuersignale zu den entsprechenden Verarbeitungsmoduln dienen sollen.

Während also der operandensignifikante Teil, das sind im vorliegenden Beispiel die Bits 0 bis 27, aus dem Speicher der Datenverarbeitungsanlage in das Speicher ktenregister 36 gelangt, werden die Operationssteuersignale, die den zweiten Teil der Operationssteuersignale bilden, über ein ODER-Tor 72 in die Bitstellen 28 bis 31 des Speicherdatenregisters übertragen. Von dort gelangen sie. wie bereits ausführlich erläutert wurde, zu den gewünschten Verarbeitungsmoduln 32 bis 35. Werden dagegen vom Speicher der Datenverarbeitungsanlage Operanden übertragen, deren volle Bitbreite von 0 bis 31 für ihre Darstellung benötigt wird, die also für Steuerungsaufgaben, wie sie zuvor beschrieben wurden, nicht benötigt werden und sie auch nicht brauchbar sind, dann gelangen, wie F i g. 7 zeigt, die Bits 28 bis 31 über den anderen Eingang des ODER-Tores 72 aus dem Speicher in das Speicherdatenregister 36.

Je nach System und Anordnung der verwendeten elektronischen Datenverarbeitungsanlage kann es erforderlich sein, dem Adressenregister 71 einen Decodierer vorzuschalten, um einmal zu verhindern, daß unerwünschte Kombinationen des Operationscodes zu gültigen Adressen des Operationssteuersignalspeichers 70 führen und zum anderen, um zu einer kompakteren Darstellung der Adressen für den Operationssteuersignalspeicher 70 zu gelangen.

Hierzu 2 Blatt Zeichnungen

Claims (1)

1. Patentansprache;

   1, Einrichtung in einer mit Verarbeitungsmoduln aufgebauten Datenverarbeitungsanlage zur Mikrobefehlssteuerung mit einem Operationscode-Register, einem Operationscodedecodierer und einer Datenflußsteuerung, dadurch gekennzeichnet, daß die Steuersignale zur Steuerung des Datenflusses in bestimmten Verarbeitucgsmoduln (32 bis 35) teils aus dem decodierten Operationsteil ι ο (OP) eines Befehlswortes (μ-INST) und teils aus einem Speicher (1) bezogen werden, durch eine im Befehlswort enthaltene Information (OP, OPD 1-ADR, OPD 2-ADR) adressiert wird, wobei dieser letztere Teil bei Mikrobefehlen, die sich auf nicht voll ausgeschöpfte Operandenlängen beziehen, über den nicht benutzten Teil (z. B. Leitungen für die Bits 28 bis 31) der Datenleitung (37) zu den Verarbeihmgsmoduln übertragen wird.

   2. Einrichtrung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Teil der Steuersignale, die zu den entsprechenden Verarbeitungsmoduln (32, 33; Fig.6) übertragen werden, nach ihrer Decodierung als Adressensignale zur Einschaltung eines ausgewählten Zusatzdecodierers (60, 61) verwendet werden.

   4. Einrichtung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der zweite Teil der Steuersignale mit dem Laden des betreffenden Operanden unter seiner im Befehlswort angegebenen Adresse in die nicht voll ausgeschöpften Bitstellen des Speichers (I) eingegeben wird.

   5. Einrichtung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekw nzeichnet, daß der » zweite Teil der Steuersignale einem zusätzlichen Steuersignalspeicher (70; F i g. 7) mittels des Operationscodes als Adresse entnommen und über ein ODER-Tor (72) in den nicht benutzten Teil des genannten Operanden übertragen wird. ->ⁿ