DE2364253A1 - Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung - Google Patents

Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung

Info

Publication number
DE2364253A1
DE2364253A1 DE2364253A DE2364253A DE2364253A1 DE 2364253 A1 DE2364253 A1 DE 2364253A1 DE 2364253 A DE2364253 A DE 2364253A DE 2364253 A DE2364253 A DE 2364253A DE 2364253 A1 DE2364253 A1 DE 2364253A1
Authority
DE
Germany
Prior art keywords
circuit arrangement
input
output
chips
microprogram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2364253A
Other languages
English (en)
Inventor
Juergen Sorgenfrei
Gerald Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympia Werke AG
Original Assignee
Olympia Werke AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympia Werke AG filed Critical Olympia Werke AG
Priority to DE2364253A priority Critical patent/DE2364253A1/de
Publication of DE2364253A1 publication Critical patent/DE2364253A1/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/226Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22Means for limiting or controlling the pin/gate ratio
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731Optimisation thereof
    • H03K19/1732Optimisation thereof by limitation or reduction of the pin/gate ratio

Description

GLYTiPIA WESKE AG EP/Mz/te PE 1421
21. Dezember 1973 ■
Schaltungsanordnung für mikroprogrammierte Gerate der Datenver arbeit Ting
Die Erfindung betrifft eine Schaltungsanordnung aus hochintegrierten Chips., insbesondere in MOS-Technik, für mikroprogrammierte Geräte der Datenverarbeitung, mit einer Rechen- und Steuereinheit (ESE), einem oder mehreren Nur-Lese-Speichern (ROM's), einem oder mehreren Schreib/Lese-Speichern (RAM's) und Anschlußkontakten für periphere Einheiten, sowie mit einer die Chips verbindenden Sammelleitung.
Bei der Realisierung von Schaltungsanordnungen auf Chips ergibt sich die Notwendigkeit, Anschlußkontakte in einem solchen Umfang zu schaffen, wie sie zum Anschluß von weiteren Schaltungsteilen, z. B. weiteren Chips und von Peripheriegeräten benötigt werden. Da die geringe Fläche der Chips weitestgehend für Schaltungsanordnungen ausgenutzt werden soll, so daß wenig Platz für die mit Anschlußkontakten verbundenden Leitungskanäle übrig bleibt, und da sich an den sehr kleinen Chips räumlich nur eine begrenzte Menge an Anschlußkontakten unterbringen läßt, bestehen hier beträchtliche Schwierigkeiten, die erforderliche Anzahl an Anschlußkontakten zu realisieren.
Es war bisher üblich, Schaltungsteile - z. B. ROM's oder RAM's auf Chips anzuordnen und die realisierbare Anzahl an Anschlußkontakten aufzuteilen- in solche für eine Sammelleitung (bei modularer Bauweise), für Peripherieausgänge (ζ. B. an Druckwerke oder Anzeigeeinrichtungen) und für Peripherieeingänge (z. B. von einer Tastatur). Sollten diese Chips nun für verschiedenartige Schaltungsanordnungen verwendet werden, so ergab es sich zwangsweise, daß an den Peripherieschnittstellen das eine Mal zuviele Eingänge vorgesehen waren, während die Ausgänge nicht ausreichten und ein anderes Mal der umgekehrte Fall eintrat. .
- 2 5 098 26/085 3
Es entstanden damit bei jedem Entwurf einer Schaltungsanordnung der oben beschriebenen Art für einen neuen Anwendungsfall die Probleme, wie man unter Verwendung der vorgegebenen Chips mit der geringen Anzahl an Anschlußkontakten auskommen konnte.
Der Erfindung liegt die Aufgabe zugrunde, bei gleicher Anzahl an. Anschlußkontakten eine universellere Einsetzbarkeit der Chips zu ermöglichen.
Die Lösung der Aufgabe besteht darin, daß die Anschlußkontakte durch das in den ROM's enthaltene Mikroprogramm entweder als Eingang oder als Ausgang definiert sind.
Aus der erfindungsgemäßen Lösung ergibt sich der Vorteil, daß bei Entwurf einer Schaltungsanordnung für eine neue Geräteanwendung die volle Anzahl der Anschlußkontakte zur freien Verfügung steht, so daß sie bedarfsweise als Eingänge oder Ausgänge genommen werden können. Für jeden Anwendungsfall muß durch ein an sich bekanntes Maskenverfahren ein gerate- und anwendungsspezifisches Mikroprogramm in das ROM eingeschrieben werden, so daß zusammen damit die Aufteilung der Ein- und Ausgabekanäle und der mit diesen verbundenen Anschlußkontakte vorgenommen wird. Es braucht also am Aufbau der Chips nichts mehr geändert zu werden.
Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen und der nachfolgenden Beschreibung.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird nachfolgend näher erläutert. Es zeigen:
Fig. 1 eine Schaltungsanordnung aus hochintegrierten Chips und
Fig. 2 ein Prinzipschaltbild eines Ein- bzw. Ausgangskontaktes.
~ 3 ~ 5 09826/085 3
Zinn Verständnis des Anwendungsbereiches ist in Pig. 1 ein Blockschaltbild einer Schaltungsanordnung für einen Tischrechner dargestellt. An eine Sammelleitung, die aus einem Steuerbus, einem Adressbus und einem Datenbus und Versorgungsleitungen besteht, sind-drei Chips angeschlossen. Jeder Bus besteht aus mehreren Leitungen, die zum Transport der Daten, Adressen und Steueranweisungen erforderlich sind. Die Versorgungsleitungen versorgen die Chips mit den nötigen Spannungen, Signalen für Anfangszustände und einem Systemtakt. Das erste Chip 1 enthält eine Rechen- und Steuereinheit (RSE) die z. B. die Steuerungen für die gesamte Schaltungsanordnung sowie eine Rechenlogik enthält. Die Rechenlogik kann arithmetisch, logisch und Transfer-Operationen zur Verknüpfung der Baugruppen in der RSE ausführen sowie Transfer-Operationen zum Informationsaustausch zwischen der RSE und den weiteren Chips über die Sammelleitungen vornehmen. Mit diesen Operationen ist es möglich, beliebige artihmetische Vorgänge darzustellen, an andere Chips oder periphere Geräte Daten oder Steuersignale auszugeben bzw. von diesen aufzunehmen, logische Entscheidungen zu treffen und Daten in Zusatzspeicher ein- oder aus diesen auszulesen.
Das zweite Chip 2 enthält neben den für eine Zusammenarbeit mit dem RSE-Chip 1 erforderlichen Schaltungsanordnungen einen Nur-Lese-Speicher (ROM), in dem das Mikroprogramm für die Funktion des Gerätes durch ein an sich bekanntes Maskenverfahren eingespeichert ist. Das Mikroprogramm stellt eine Folge von Element ar an Weisungen dar, die nötig sind., um - im Falle des Tischrechner-Ausführungsbeispiels - arithmetische Grundfunktionen, Tastatureingabe, Druckwerksausgabe usw. zu realisieren.
Das dritte Chip 3 schließlich enthält als wesentlichsten Teil eine Schreib/Lese-Speicher (RAM). Alle arithmetischen Operationen werden zwischen dem RAM-Chip und dem RSE-Chip ausgeführt.
5 0 9826/0853
Hier können Daten über die Sammelleitung ein- bzw. ausgespeichert werden.
Aus den Wirkungspfeilen der Verbindungen 4-15 zwischen der Sammelleitung und den'Ghips ist ersichtlich, daß die Steuerung des ROM-Chips 2 sowie des RAM-Chips 3 ebenso wie die Adressierung vom RSE-Chip 1 aus erfolgt, daß die Daten in beide Richtungen transportiert werden können und die Versorgung der Chips von einer nicht dargestellten Spannungsquelle und einem Taktgenerator aus erfolgt.
Alle Chips 1," 2, 3 weisen Peripherie-Schnittstellen 16 - 19 auf. Jede dieser Schnittstellen weist mehrere Leitungen auf, über die Bits parallel ein- oda? ausgegeben werden können. An das RSE-Chip. 1 ist über die Ausgabeschnittstelle 16 und die Eingabeschnittstelle 17 eine Tastatur 20 angeschlossen. Über die Leitungen 16 an die Tastatur ausgegebene Signale werden, abhängig von evtl. betätigten Tasten, über die Eingabeschnittstelle 17-. in die Schaltungsanordnung eingegeben.
An die Ausgabeschnittstelle 18 des ROM-Chips 2 ist ein Druckwerk 21 angeschlossen, mit dem zu verrechnende Werte, Zwischenergebnisse und Endergebnisse ausgedruckt werden. Auch das RAM-Chip verfügt über eine Peripherie-Schnittstelle 19} <3-ie im Beispiel der Figur 1 unbelegt ist. Hier könnte eine weitere, für die Punktion des Gerätes erforderliche Peripherie-Einheit angeschlossen sein, z. B. eine Magnetbandkassette, oder ein weiterer e:xterner Speicher, in den Daten eingegeben und aus dem Daten entnommen v/erden sollen. Die Peripherie-Schnittstelle 19 könnte auch zum Anschluß eines der beiden bereits vorgesehenen Peripheriegeräte (Tastatur 20 oder Druckwerk 21) benutzt werden, wenn die Schnittstellen 16, 17, 18 für den Anschluß nicht ausreichen wurden.
609826/08
In Pig. 2 ist ein Anschlußkontakt der Peripherie-Schnittstellen eines Chips 23 näher dargestellt. Jedes Chip 23 verfügt über soviele Anschlußkontakte 22, wie-seine Peripherie-Schnittstellen Leitungen aufweisen. Für jeden Abschlußkontakt 22 ist eine bistabile Schaltung 24 auf dem Chip realisiert, die drei Eingänge 25, 26, 27 und einen Ausgang 28 aufweist.
Sollen über den AnschluBkontakt 22 Datenbits ausgegeben werden, ist der Anschlußkontakt also in erfindungsgemäßer Weise durch das Mikroprogramm als Ausgang festgelegt, so werden die in dem zur Schaltung gehörenden GPU-Chip verarbeiteten Daten dem Dateneingang 27 der bistabilen Schaltung 24 zugeführt. Die Adressierung des durch das Mikroprogramm als Ausgang definierten Anschlußkontaktes 22 erfolgt vom RSE-Chip aus nach Maßgabe des Mikroprogrammes, wodurch die Zuordnung der auszugebenden Daten an die geweiligen Dateneingänge 27 erfolgt. Der Eingang 26 wird mit einem Takt beaufschlagt, wodurch die taktmäßige Ausgabe der Datenbits aus der bistabilen Schaltung 24- über den Ausgang 28 erfolgt. Der Eingang 25 ist vorgesehen, um die bistabile Schaltung 24- in einen definierten"Anfangszustand zu versetzen.
Der Ausgang der bistabilen Schaltung 24- wird über einen Ausgangstreiber 29, bei MOS-Chips vorzugsweise ein Feldeffekttransistor, dem Anschlußkontakt 22, zugeführt und kann über diesen an die Peripherie weitergeleitet werden.
Ist dagegen der Anschlußkontakt 22 durch das Mikroprogramm als Eingang definiert, so wird zunächst die bistabile Schaltung 24-rückgesetzt, damit von dort aus kein Ausgangssignal an die Konjunktion gelangt und ein falsches Eingangssignal erzeugt. Ein von außen an den Anschlußkontakt 22 angelegtes, in die Schaltungsanordnung einzugebendes Signal bildet den einen Eingang 31 der Konjunktion 30, während deren 2. Eingang wiederum vom RSE-Chip nach Maßgabe des Mikroprogrammes geliefert wird.
- 6 509826/085 3
Der Ausgang 33 der Konjunktion 30 führt nun das in die Schaltungsanordnung einzugebende Signal.
Diese Schaltung bietet zusätzlich noch die Möglichkeit, eine interne Abfrage vorzunehmen. Hierzu werden von der bistabilen Schaltung 24 über den Treiber 29 Datenbits an den ersten Eingang 31 der Konjunktion 30 geliefert, und an den zweiten Eingang 32 wird ein ITreigabesignal dirch das Mikroprogramm angelegt. Über den Ausgang 33 der Konjunktion 30 wird nunmehr ein Ausgangs signal, z. B. für Kontrollzwecke, an die Schaltungsanordnung geliefert.
Es ist ersichtlich, daß auf die oben beschriebene Weise durch das Mikroprogramm einer Schaltungsanordnung-in allen zugehörigen Chips definiert werden kann, ob die vorgegebene, beschränkte Anzahl an Anschlußkontakten für Ausgabe- oder für Eingabezwecke oder auch für eine interne Abfrage genutzt wird.
SO 9826/0 853

Claims (4)

OLYMPIA WERKE AG- EP/Mz/te/PE 1421 21. Dezember 1973 Patentansprüche
1. Schaltungsanordnung aus hochintegrierten Chips, insbesondere in MOS-Technik, für mikroprogrammierte Geräte der Datenverarbeitung, mit einer Rechen- und Steuereinheit (RSE), einem oder mehreren Kur-Lese-Speichern (ROM's), einem oder mehreren Schreib/Lese-Speiehern (RAM's) und Anschlußkontakten für periphere Einheiten, sowie mit einer die Chips verbindenden Sammelleitung, dadurch gekennz eich net , daß die Anschlußkontakte (22) durch das in den ROM's enthaltene Mikroprogramm entweder als Eingang oder als Ausgang definiert sind.
2. Schaltungsanordnung nach Anspruch 1, dadurch gek ennz eichne-t , daß für jeden Anschlußkontakt (22) eine durch das Mikroprogramm setz- und rücksetzbare bistabile Schaltung "(24) auf den Chips (23) angeordnet ist, deren Ausgang (28) sowohl mit dem Anschlußkontakt (22) verbunden ist als auch einen Eingang (3Ό einer Konjunktion (30) bildet, und daß der zweite Eingang (32) der Konjunktion (30) durch das Mikroprogramm steuerbar ist.,
3- Schaltungsanordnung nach Anspruch 2, dadurch gekennz eichnet , daß der Ausgang (28) der bistabilen Schaltung (24) mit einem Treiber (29) verbunden ist, dessen Ausgang den ersten Eingang (31) der Konjunktion (30) bildet und mit dem Anschlußkontakt (22) verbunden ist.
4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die bistabile Schaltung (24) taktgesteuert ist.
SQ9826/0853
DE2364253A 1973-12-22 1973-12-22 Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung Pending DE2364253A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2364253A DE2364253A1 (de) 1973-12-22 1973-12-22 Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
DE2364253A DE2364253A1 (de) 1973-12-22 1973-12-22 Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung
GB5499674A GB1469297A (en) 1973-12-22 1974-12-19 Circuit arrangement for micro-programmed devices for data processing
US05/535,090 US4028682A (en) 1973-12-22 1974-12-20 Circuit arrangement for selecting the function of connection contacts on circuit chips
IT30846/74A IT1027901B (it) 1973-12-22 1974-12-20 Dispusizione circitale per apparecchi microprogrammati per l e lagorazione di dati
FR7442181A FR2255653B1 (de) 1973-12-22 1974-12-20
JP14585674A JPS5437935B2 (de) 1973-12-22 1974-12-20
NLAANVRAGE7416723,A NL170466C (nl) 1973-12-22 1974-12-20 Door een microprogramma bestuurde informatieverwerkingsinrichting.

Publications (1)

Publication Number Publication Date
DE2364253A1 true DE2364253A1 (de) 1975-06-26

Family

ID=5901748

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2364253A Pending DE2364253A1 (de) 1973-12-22 1973-12-22 Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung

Country Status (7)

Country Link
US (1) US4028682A (de)
JP (1) JPS5437935B2 (de)
DE (1) DE2364253A1 (de)
FR (1) FR2255653B1 (de)
GB (1) GB1469297A (de)
IT (1) IT1027901B (de)
NL (1) NL170466C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3133579A1 (de) * 1981-08-25 1983-03-24 Siemens AG, 1000 Berlin und 8000 München Bus-steuer-einheit fuer ein vlsi-rechenwerk und verfahren zu ihrem betrieb

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2554425C3 (de) * 1975-12-03 1984-01-12 Siemens AG, 1000 Berlin und 8000 München Anordnung zum gegenseitigen Anpassen von Steuersignale austauschenden Geräten
US4155118A (en) * 1977-09-20 1979-05-15 Burroughs Corporation Organization for an integrated circuit calculator/controller
CH625934A (de) * 1977-11-11 1981-10-30
US4349870A (en) * 1979-09-05 1982-09-14 Motorola, Inc. Microcomputer with programmable multi-function port
GB2079492B (en) * 1980-06-25 1984-06-06 Yokogawa Electric Works Ltd Programmable controller
JPS6041364B2 (de) * 1980-08-29 1985-09-17 Fujitsu Ltd
US4509113A (en) * 1982-02-02 1985-04-02 International Business Machines Corporation Peripheral interface adapter circuit for use in I/O controller card having multiple modes of operation
JPH0235398B2 (de) * 1982-06-15 1990-08-09 Nippon Electric Co
US4606003A (en) * 1982-09-30 1986-08-12 Pitney Bowes Inc. Mailing system peripheral interface with replaceable prom for accessing memories
US5154774A (en) * 1985-09-19 1992-10-13 Ugine Aciers De Chatillon Et Gueugnon Process for acid pickling of stainless steel products
JPH0715675B2 (ja) * 1986-05-14 1995-02-22 日本電気株式会社 シリアルインタ−フエ−ス回路
US5210846B1 (en) * 1989-05-15 1999-06-29 Dallas Semiconductor One-wire bus architecture
WO1990014626A1 (en) * 1989-05-15 1990-11-29 Dallas Semiconductor Corporation Systems with data-token/one-wire-bus
SE466726B (sv) * 1990-08-20 1992-03-23 Kent Lennartsson Anordning vid distribuerat datorsystem
JPH0778043A (ja) * 1993-09-07 1995-03-20 Olympus Optical Co Ltd 画像処理装置
US6601130B1 (en) 1998-11-24 2003-07-29 Koninklijke Philips Electronics N.V. Memory interface unit with programmable strobes to select different memory devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3462742A (en) * 1966-12-21 1969-08-19 Rca Corp Computer system adapted to be constructed of large integrated circuit arrays
US3582902A (en) * 1968-12-30 1971-06-01 Honeywell Inc Data processing system having auxiliary register storage
US3646522A (en) * 1969-08-15 1972-02-29 Interdata Inc General purpose optimized microprogrammed miniprocessor
US3651472A (en) * 1970-03-04 1972-03-21 Honeywell Inc Multistate flip-flop element including a local memory for use in constructing a data processing system
US3702988A (en) * 1970-09-14 1972-11-14 Ncr Co Digital processor
US3691538A (en) * 1971-06-01 1972-09-12 Ncr Co Serial read-out memory system
US3758761A (en) * 1971-08-17 1973-09-11 Texas Instruments Inc Self-interconnecting/self-repairable electronic systems on a slice
US3757306A (en) * 1971-08-31 1973-09-04 Texas Instruments Inc Computing systems cpu
IT964669B (it) * 1972-07-14 1974-01-31 Olivetti & Co Spa Calcolatrice elettronica da tavolo con logica a circuiti mos
US3821715A (en) * 1973-01-22 1974-06-28 Intel Corp Memory system for a multi chip digital computer
US3855577A (en) * 1973-06-11 1974-12-17 Texas Instruments Inc Power saving circuit for calculator system
US3938098A (en) * 1973-12-26 1976-02-10 Xerox Corporation Input/output connection arrangement for microprogrammable computer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3133579A1 (de) * 1981-08-25 1983-03-24 Siemens AG, 1000 Berlin und 8000 München Bus-steuer-einheit fuer ein vlsi-rechenwerk und verfahren zu ihrem betrieb

Also Published As

Publication number Publication date
NL7416723A (nl) 1975-06-24
JPS5097229A (de) 1975-08-02
NL170466C (nl) 1982-11-01
NL170466B (nl) 1982-06-01
FR2255653A1 (de) 1975-07-18
FR2255653B1 (de) 1976-12-31
JPS5437935B2 (de) 1979-11-17
US4028682A (en) 1977-06-07
GB1469297A (en) 1977-04-06
IT1027901B (it) 1978-12-20

Similar Documents

Publication Publication Date Title
DE2364253A1 (de) Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung
DE3916784C2 (de) Speicherzellenfeld und Verfahren zum Schreiben von Daten in das Speicherzellenfeld
DE2247704C3 (de) Aus monolithisch integrierten Schaltkreisen aufgebaute bit-unterteilte Datenverarbeitungsanlage
DE2364408A1 (de) System zur erstellung von schaltungsanordnungen aus hochintegrierten chips
DE1549523B2 (de) Datenverarbeitungsanlage
DE2646163B2 (de) Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers
DE2134402B2 (de) Vorrichtung zum Abfragen der Verfügbarkeit eines Kommunikationsweges zu einer Eingabe-Ausgabeeinheit
DE3137627C1 (de) Anordnung zur schnellen Nachrichtenuebertragung zwischen Rechnern
DE2364254B2 (de) Schaltungsanordnung fuer datenverarbeitende geraete
DE2908691A1 (de) Digitalrechner
DE1774052B1 (de) Rechner
DE3043100C2 (de)
DE2325151A1 (de) Anordnung zum erzeugen von zahlenfolgen fuer pruefzwecke bei integrierten schaltungen
DE2749884C2 (de)
DE2006987A1 (de) Automatische Prüfvorrichtung für Rechenanlagen
DE2412634A1 (de) Kleinstrechenanlage
DE4137336A1 (de) Ic-karte
DE2747304B2 (de) Einrichtung zur Mikrobefehlssteuerung
DE2110458B2 (de) Speicheranordnung in einem datenverarbeitenden System
DE1806172A1 (de) Prioritaetsschaltung
DE2235883A1 (de) Datenverarbeitungseinrichtung
DE2942235C2 (de) Schaltkreis zur Zeitlagenumsetzung in einem Zeitmultiplexsystem
DE2233164A1 (de) Schaltungsanordnung zur ausblendung eines beliebig waehlbaren bereichs einer bitfolge bei deren uebertragung zwischen zwei registern
DE2024584B2 (de) Steuereinrichtung für eine allgemeine Datenverarbeitungseinrichtung
DE2217609A1 (de) Zugriffseinheit für Datenverarbeitungsanlagen

Legal Events

Date Code Title Description
OHW Rejection