DE2554425C3 - Anordnung zum gegenseitigen Anpassen von Steuersignale austauschenden Geräten - Google Patents
Anordnung zum gegenseitigen Anpassen von Steuersignale austauschenden GerätenInfo
- Publication number
- DE2554425C3 DE2554425C3 DE19752554425 DE2554425A DE2554425C3 DE 2554425 C3 DE2554425 C3 DE 2554425C3 DE 19752554425 DE19752554425 DE 19752554425 DE 2554425 A DE2554425 A DE 2554425A DE 2554425 C3 DE2554425 C3 DE 2554425C3
- Authority
- DE
- Germany
- Prior art keywords
- output
- memory
- signal
- signals
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Description
Die Erfindung bezieht sich auf eine Anordnung zum gegenseitigen Anpassen von Steuersignale austauschenden
Geräten mit mehreren adressierbaren Ein- und Ausgängen, bei deren Aufruf die anliegenden Eingangssignale abgefragt bzw. Ausgangssignale abgegeben
werden, und mit einem von einem Befehlszähler gesteuerten Speicher, in dem Programmwörter enthalten sind,
welche die Umwandlung der Steuersignale, die über die Eingänge von den Geräten zugeführt sind, in die Steuersignale,
die über Ausgänge dem anderen Gerät zugeführt sind, steuern.
Derartige Anordnungen, die auch mit Interface bezeichnet werden, dienen hauptsächlich zum Anschluß
von psripheren Geräten an die Zentraleinheit einer Datenverarbeitungsanlage. Sie leiten im allgemeinen
aus einer zeitlichen Folge von Eingangsinformationen, die von einem angeschlossenen Gerät geliefert werden,
eine andere zeitliche Folge von Ausgangsinformationen ab, die dem jeweils anderen Gerät zugeführt werden. Im
allgemeinen bestehen die Ein- und Ausgangsinformationen aus Daten und Steuersignalen. Daten werden im
allgemeinen unverändert weitergegeben, sie können aber auch zwischengespeichert oder umcodiert werden.
Die Steuersignale signalisieren Zustände und sollen Funktionen auslösen.
Da die Strukturen von aneinander anzupassenden Geräten, z. B. der peripheren Geräte einer Datenverarbeitungsanlage,
sehr unterschiedlich sind, setzt man häufig für jedes periphere Gerät einen besonderen Typ
von Anpaßschaltungen ein. der speziell der Struktur des peripheren Gerätes angepaßt ist und daher gesonderte
Entwicklung, Prüfmittel, Wartungsunttrlagen und der-
■»5 gleichen erfordert.
Aus der DE-AS 22 09 136 ist eine Anordnung bekannt, die dazu dient, Telegramme für Daten, die von
einer Zentraleinheit zu peripheren Geräten übertragen werden sollen, zu erstellen und Telegramme von
so peripheren Geräten zu entschlüsseln und die darin
enthaltenen Daten an die Zentraleinheit weiterzugeben. Da die peripheren Geräte und dementsprechend die
Telegrammstrukturen unterschiedlich sein können, muß die Datenübertragungssteuereinheit unterschiedliche
Telegramme erstellen, je nachdem, welches Gerät das Telegramm erhalten soll. Umgekehrt müssen die
empfangenen Telegramme unterschiedlich decodiert werden. Die bekannte Anordnung enthält einen
Speicher, der in Bereiche unterteilt ist, die je einer Übertragungsleitung zu einem peripheren Gerät zugeordnet
sind. In diesen Speicherbereichen sind die jeweiligen Folgen von Signalen gespeichert. Der
Speicher kann von der Zentraleinheit geladen werden. Durch Ändern seines Inhaltes kann die Datenübertragungssteuereinheit
an andere Geräte angepaßt werden. Es ist daher möglich, ohne Änderung von Hardware
unterschiedliche Geräte an eine Zentraleinheit anzuschließen. Ferner ist es aus den FR-PS 22 55 653 und
22 55 659, der DE-AS 22 21926 und der DE-OS-24
52 255 bekannt in entsprechender Weise die/Ein- und Ausgabe von Daten mit Hilfe von Mikroprogrammen,
die von Prozessoren bearbeitet werden, zu sieuera. Für
die Bearbeitung und die Übertragung von Daten sind Speicher, Akkumulatoren und adressierbare Ein- und
Ausgänge vorhanden.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Anordnung der eingangs beschriebenen
Art zu schaffen, die zur Anschaltung von vielen Arten von peripheren Geräten an die Zentraleinheit oder auch
allgemein zum gegenseitigen Anpassen von Geräten unterschiedlicher Struktur geeignet ist, die Steuersignale
über mehrere Leitungen ausgeben und empfangen, wobei die Anzahl der Ein- und Ausgabeleitungen des
einen Gerätes von der des anderen verschieden sein kann.
Erfindungsgemäß wird diese Aufgabe n\h den im
kennzeichnenden Teil des Anspruchs 1 angegebenen Maßnahmen gelöst Die erfindungsgemäße Anordnung
gestattet mit einer einzigen Grundstruktur eine Vielzahl von Geräten aneinander anzuschalten. Die
Anpaßschaltungen für verschiedene Geräte unterscheiden sich nur durch die im Speicher enthaltenen Signale
und gegebenenfalls die Anzahl von verwendeten Bausteinen. Die Eingänge der einander anzupassenden
Geräte sind mit den Ausgängen der Anpaßschaltung, die Ausgänge der Geräte mit den Eingängen der Anpaßschaltung
verbunden. Im Speicher sind Informationen darüber hinterlegt an welchen Eingängen welche Signale
auftreten können und über welche Ausgänge welche Signale in Abhängigkeit der Eingangssignale abgegeben
werden müssen. Der Anmeldungsgegenstand ist daher so aufgebaut, daß die Eingänge, vom Speicher
gesteuert, einzeln abgefragt und an die Ausgänge einzeln Signale gelegt werden können. Hierzu sind den Ein-
und Ausgängen Adressen zugeordnet, die im Speicher hinterlegt sind. Im Grundzustand gibt der Speicher die
Adressen der Eingänge aus, denen Signale möglicherweise von außen zugeführt werden können. Tritt ein
solches Signal auf, werden in einzelnen Schritten Ausgänge mit Signalen belegt andere Eingänge abgefragt,
in Abhängigkeit des Abfrageergebnisses wieder Ausgänge mit Signalen belegt, u$f„ bis von einem angeschlossenen
Gerät ein Endesignal erhalten wird. Dieses hat ein Rücksetzen des Speichers in den Grundzusatz
zur Folge. Der Ar.meldungsgegenstand hat somit nicht
zum Ziel, die zu übertragenden Daten, sondern nur die Steuersignale der aneinander anzupassenden Geräte in
eine andere Form zu bringen.
Anhand der Zeichnungen, in denen ein Ausführungsbeispiel gezeigt ist wird im folgenden die Frfindung
näher beschrieben. Es zeigt
Fig 1 ein Übersichtsschaltbild einer Anschaltung
eines peripheren Gerätes an eine Zentraleinheit einer Datenverarbeitungsanlage,
F i g. 2 Einzelheiten der Anordnung nach F i g. ί,
F i g. 3 Strukturen von in der Anordnung nach F i g. 2 verwendeten Wörtern,
F i g. 4 den Signalverlauf einer Datenübertragung in der Anordnung nach F i g. 2.
In F i g. 1 sind mit GR 1 und CR 2 zwei Geräte
bezeichnet, zwischen denen Daten und Steuerinformationen ausgetauscht werden. Das Gerät GR 1 sei z. B.
die Zentraleinheit einer Datenverarbeitungsanlage, der eine Signalformereinheit SF1 vorgeschaltet ist welche
die immer wiederkehrenden Steuerungsabläufe mit dem Gerät GR 1 abwickelt, sofern sie von einer Anpaßschaltung
APS angesteuert ist Dem Gerät GR 2, das ä B. ein
Blattschreiber, ein Lochstreifenleser oder dergleichen ist, ist eine Signalformereinheit SF 2 vorgeschaltet
welche z. B. eine Pegel- oder eine Serienparallelumsetzung
der Daten vornehmen kann. Die Signalformereinheiten SF1 und SF2 stehen mit der Anpaßschaltung APS
in Verbindung, mit der sie eine Vielzahl von Steuersignalen austauschen. Die Datensignale, die über eine Leitung
DA Γ geführt werden, werden unverändert, übertragen.
i" Die Anpaßschaltung besteht aus einer Ein-/Ausgabeeinheit
EAE, einer Steuereinheit STE und einem Speicher
SPE Die in diesem gespeicherten Wörter stellen u. a.
Adressen der Ein- und Ausgänge dar, über welche die Steuersignale von und zu den Signalformereinheiten
is 5FI and SF2 geführt werden. Ferner enthält der
Speicher SPE Informationen, z. B. über Zeitbedingungen.
In der Steuereinheit SIh werden die vom Speicher
SPE abgegebenen Adressen und Informationen mit den Eingangs-Steuersignalen verknüpft und daraus Ausgangssignale
gebildet
In dem in Fig.2 gezeigten Beispiel besteht die
Ein-/Ausgabeeinheit EAE im wesentlichen aus einem Multiplexer MX, einem Vergleicher VGL, einem
Demultiplexer DMX, einem Demultiplexer(DMXS)mit
Speichern (51,52,53) und einem Ausgaberegister AR.
|ede dieser Einheiten weist einen Freigabeeingang auf, der von einem Befehlsdecoder BFDC angesteuert ist.
Dieser decodiert Befehle, die in einem ersten Teil OPC
der aus dem Speicher SPEausgelesenen Wörter enthalten
sind. Der zweite Teil der Wörter ADR/INF enthält Adressen oder Informationen. Im Falle der Ansteuerung
des Multiplexers MX wird dieser über den Befehlsdecoder BFDC vom Operationscode OPC freigegeben
und von den im Wortteil A DR/INF angegebenen Nummern geschaltet. Entsprechend wird der Demultiplexer
DMX betätigt indem er vom Befehlsdecodierer BFDC freigegeben und vom Adressen- und Informationsteil
des ausgegebenen Speicherwortes geschaltet wird. Da ihm als Information stets eine »1« zugeführt wird, ist der
mit dem Speicherwort beschriebene Ausgang mit einem »!«-Signal belegt.
An den Demultiplexer DMXS sind als Speicher
bistabile Kippstufen 51, 52, 53 angeschlossen. Ihm ist
als Information vom Befchlsdecoder BFDC in Abhän-
<5 gigkeit des Operationscodes OPCdes jeweils ausgelesenen
Wortes eine »1« oder eine »0« zugeführt, je nachdem, ob der angewählte Ausgang gesetzt oder
rückgesetzt werden soll.
Der ebenfalls vom Befehlsdecoder BFDC aufgrund des Operationsteils OPC des ausgelesenen Wortes freigegebene Vergleicher VGL vergleicht eine von einem anzupassenden Gerät eingegebene Information mit der im Adressen- und Informationsteil des ausgelesenen Wortes enthaltenen Signalkombination.
Der ebenfalls vom Befehlsdecoder BFDC aufgrund des Operationsteils OPC des ausgelesenen Wortes freigegebene Vergleicher VGL vergleicht eine von einem anzupassenden Gerät eingegebene Information mit der im Adressen- und Informationsteil des ausgelesenen Wortes enthaltenen Signalkombination.
Das Ausgaberegister AR gibt bei Freigabe durch den Befehlsdecoder BFDCden Adressen- und Informationsteil
des ausgelesenen Speicherwortes aus.
Soweit bisher beschrieben, werden mit den gespeicherten Wörtern nur die Bausteine der Ein-/Ausgabeeinheit
EAE angesteuert Darüber hinaus können auch interne Bausteine, z. B. ein Zeitbaustein ZT, angesprochen
werden. Dieser Baustein hat zwei Steuereingänge LD und AF. Gibt der Befehlsdecoder BFDC ein Signal
auf den Eingang LD, so wird der Adressen- und Informationsteil des vom Speicher gerade ausgelesenen
Wortes, der in diesem Falle eine Zeitdauer angibt, übernommen. Mit Zeittaktimpulsen wird dieser Wert
auf Null gezählt 1st der Wert Null erreicht und gibt der
Befehlsdecoder BFDC auf den Eingang AF des Zeitbausteines ZT ein Signal, so gibt dieser »1 «-Signal
ab.
Ein weiterer Baustein, der vom Befehlsdecoder BFDC
für eine Funktion freigegeben wird, ist der Befehlszähler BFZ, der die Adressen für den Speicher SPEausgibt und
normalerweise nach dem Aufruf einer Speicherzelle seinen Stand um Eins erhöht und die nächste Zelle
aufruft. Dieser Ablauf wird unterbrochen, wenn ihm vom Befehlsdecoder BFDC ein Steuersignal zugeführt
wird, das bewirkt, daß in den Befehlszähler BFZ der Adressen- und Informationsteil ADR/INF des ausgelesenen
Wortes übernommen wird. Dieser Wortteil hat in einem solchen Falle die Bedeutung einer Sprungadresse.
Der Multiplexer MX, der Vergleicher VGL und der Zeitbaustein ZT geben ihre Ausgangssignale auf einen
Akkumulator 'AK. Da die Ausgangssignale der genannten Bausteine einen Informationsgehalt von nur 1 Bit
haben, braucht der Akkumulator AK nur eine Stelle zu haben. Der Befehlsdecoder BFDC kann bei Vorliegen
eines entsprechenden Befehls feststellen, ob der Inhalt des Akkumulators AK »1« oder »0« ist, und in
Abhängigkeit davon ein Signal abgeben.
Der Ausgang des Zeitbausteins ZT braucht nicht
direkt auf den Akkumulator AK geführt werden, sondern es ist auch möglich, ihn mit einem Eingang des
Multiplexers MX zu verbinden. In diesem Falle wird der Zeitbaustein ZT nicht unmittelbar durch Zufuhr eines
Signals auf den Abfrageeingang AF abgefragt, sondern dadurch, daß der Multiplexer MX freigegeben und er
auf den mit dem Zeitbaustein ZT verbundenen Eingang geschaltet wird.
F i g. 3 zeigt eine Reihe von möglichen, im Speicher SPE abgelegten Wörtern. Die Wörter haben eine Länge
von 12 Bit, davon weist der Operationsteil 4 Bit und der Adressen- und Informationsteil 8 Bit auf. In dem in
F i g. 3 gegebenen Beispiel bewirkt der Operationsteil des Wortes a, daß der Befehlszähler BFZ vom
Befehlsdecoder angesteuert wird und die in den Bit 4 bis 11 stehenden Signale als neuen Zählerstand übernimmt.
Diese Signale stellen eine neue Adresse für den Speicher SPE dar. Mit dem Operationsteil des Wortes b
wird der Befehlszähler BFZ ebenfalls angesteuert,
jedoch nur unter der Bedingung, daß der Akkumulator AK gesetzt ist Entsprechend erhält der Befehlszähler
BFZ ein Obernahmesignal, wenn das Wort c ausgelesen wird und der Akkumulator AK nicht gesetzt ist Sind die
Bedingungen über den Ladezustand des Akkumulators erfüllt wird die in den Bit 4 bis 11 stehende
Signalkombination als neue Adresse übernommen.
Für die Freigabe des Demultiplexers mit an dessen Ausgänge angeschlossenen Speichern dienen die in den
Wörtern c/und e enthaltenen Operationsteile. Mit dem
Wort d wird der Ausgangsspeicher gesetzt, d. h. dem
Informationseingang des Demultiplexers wird eine »1« zugeführt mit dem Wort e wird ein Speicher
zurückgesetzt indem dem Informationseingang eine »0« zugeführt wird. In beiden Fällen steht die Adresse
des Ausganges in den Bit 4 bis 11. Zum Erzeugen eines kurzen Ausgangsimpulses von der Dauer einer Taktperiode
wird das Wort / verwendet In den Bit 4 bis 11 steht die Adresse des Ausganges, an dem der Impuls
erscheinen soll.
Die Eingänge sollen daraufhin abgefragt werden können, ob an ihnen eine »1« oder eine »0« anliegt
Hierzu geeignete Operationscodes enthalten die Wörter g und h. Die Bits 4 bis 11 geben die Adresse des
abzufragenden Einganges an.
Mit den Wörtern dbis b können, falls die Adressen im
Dualcode verschlüsselt sind, 256 Ausgänge gesetzt und rückgesetzt, 256 Eingänge auf »0« oder »1« abgefragt
und an 256 Ausgängen ein Impuls erzeugt werden. Da Multiplexer und Demultiplexer üblicher Bauart nur acht
Ein- bzw. Ausgänge aufweisen, kann man die in den Wörtern db'is h angegebenen Adressen so aufteilen, daß
mit den Bit 4 bis 8 die Nummer eines Multiplexers oder Demultiplexers und mit dem Bit 9 bis 11 dessen Aus-
oder Eingang beschrieben wird.
Mit den Wörtern / und j können Vergleicher angesprochen werden. Bei Ausgabe des Wortes / wird
die in den Bit 8 bis 11 stehende Information mit einem 4-Bit-Wort verglichen, das von außen an einen durch die
Bit 4 bis 7 adressierten 4-Bit-Vergleicher angelegt ist. Bei Gleichheit gibt der Vergleicher ein Signal ab, das
den Akkumulator AK setzt. Bei Ausgabe des Wortes j wird die in den Bit 4 bis 11 stehende Information mit
einem 8-Bit-Wort verglichen. Bei Gleichheit wird wieder der Akkumulator AK gesetzt.
Die Wörter k und / dienen der Ausgabe von Informationen, und zwar wird mit dem Wort k die in
dessen Bit 8 bis 11 stehende Information in das durch die
Bit 4 bis 7 adressierte Ausgaberegister übernommen.
Wird das Wort /aus dem Speicher ausgelesen, wird die in den Bit 4 bis 11 enthaltene Signalkombination in ein
achtstelliges Ausgaberegister übernommen. Die Wörter / und k bzw. j und / eignen sich z. B. zum Umcodieren
von Zeichen. Wird ein bestimmtes Zeichen durch den Vergleich festgestellt, so wird als Folge davon die
Signalkombination für ein anderes Zeichen ausgegeben.
Bei Empfang des Operationsteils des Wortes η
gibt der Befehlsdecoder BFDC ein Signal auf den
Eingang LD des Zeitbausteins ZT, der daraufhin die in
den Bit 4 bis 11 erhaltene Information übernimmt Diese
kann eine Wartezeit sein, die im Zeitbaustein auf Null dekrementiert wird. Im Beispiel besteht die Information
aus zwei Teilen, einer Information INFX, die die Taktfrequenz angibt mit der eine vorgegebene Ziffer
dekrementiert wird, und einer Information INF2, die
das Untersetzungsverhältnis eines programmierbaren Frequenzteilers bestimmt. Bei Ablauf der eingestellten
Zeit wird ein Speicher gesetzt dessen Zustand durch Eingabe des Wortes η in den Befehlsdecoder BFDC
abgefragt werden kann. Ist bei der Abfrage der Speicher
gesetzt wird der Akkumulator AK gesetzt Das Wort η
ist nicht erforderlich, wenn man den Ausgang des Speichers des Zeitbausteines ZT auf einen Eingang des
Multiplexers MX führt In diesem Falle wird der
Zeitbaustein dadurch abgefragi, daß man ein Wort vorn
Typ t/auf den Befehlsdecoder gibt in dessen Bit 4 bis 11
die Adresse des Multiplexereinganges steht der mit dem Zeitbaustein verbunden ist
Es können weitere Wörter mit unterschiedlichen Operationscodes für andere Aufgaben gebildet werden,
z. B. um eine weitere Information von 8 Bit mit einer Eingangsinformation zu vergleichen oder eine Information
von 8 Bit parallel in ein Ausgaberegister zu übergeben.
Die Funktion der Anordnung nach Fig.2 wird im
folgenden an einem einfachen Beispiel erläutert, bei dem Daten vom Gerät GR1 zum Gerät GR2 (Fig. 1)
übertragen werden sollen. Fig.4 veranschaulicht die dabei auftretenden Signalverläufe. Es sind drei Gruppen
gebildet: Die oberste mit dem Verlauf der Signale, die vom Gerät GR1 ausgegeben werden, die untere mit den
vom Gerät GR2 abgegebenen Signalen. Die Signale dieser beiden Gruppen werden der Anpaßschaltung
zugeführt, deren Ausgangssignale in der mittleren Gruppe gezeigt sind. Signale mit dem Index 1 werden
zum Gerät GR1, Signale mit dem Index 2 zum Gerät GR 2 gesendet Die Datenübertragung beginnt, wenn
am Gerät GR1 eine Taste »ANRUF« gedrückt wird.
Die Übertragung soll mit einem Zeichen etx enden. Die Anpaßschaltung APS ist im Ausgangszustand, d. h. sie
ist in einem Zustand, in dem sie zur Entgegennahme eines Anrufs vom Gerät GR 1 bereit ist. Das im Gerät
GRi erzeugte Anrufsignal anr (Fig.4) wird dem
Eingang ANR des Multiplexers MX zugeführt Dieser Eingang wird daher abgefragt, indem vom Speicher
wiederholt ein Wort g (Fig.3) mit der Adresse des
Einganges ANR ausgelesen wird. Danach wird der Akkumulator AK mit einem Wort c abgefragt, was
bewirkt, daß wieder das Wort g aus dem Speicher ausgelesen wird, falls der Akkumulator »0« ist. Tritt nun
aber ein Signal anr auf, wird zunächst ein Eingang KLR des Multiplexers MX abgefragt, dem vom Gerät GR 2
dann ein Signal klr zugeführt ist, wenn es für den
Empfang von Daten bereit ist Zur Abfrage des Einganges KLR dient wieder ein Wort vom Typ g. Auch
diese Abfrage wird stets wiederholt, bis ein »1 «-Signal erscheint Sind nun die Signale anrund klr»\«, wird das
nächste Wort aus dem Speicher SPE ausgelesen, das bewirken soll, daß der Ausgangsspeicher 51 des
Demultiplexers DMXS gesetzt wird, daß also am Ausgang DUΈein »!«-Signal erscheint. Das ausgelesene
Wort ist daher vom Typ des Wortes d mit der Adresse des Ausganges DUE Das von diesem ausgegebene
Signal due 1 wird zum Gerät GR1 übertragen und
bewirkt daß eine Lampe brennt, so lange die Datenübertragung läuft Mit einem weiteren Wort vom
Typ d wird der Speicher S 2 gesetzt und am Ausgang FAS ein Signal fas 1 ausgegeben, das das Gerät GR 1
zum Senden eines Datums auffordert Nach Empfang dieses Signals schaltet das Gerät GR 1 ein Signal /fts und
ein Datum dat auf seine Ausgänge. Das Signal fbs gelangt auf den Eingang FBS des Multiplexers MX, der
nach dem Aussenden des Signals fast auf »!«-Signal
abgefragt wird. Trifft das Signal fbs ein, wird mit Hilfe eines Wortes vom Typ d der Speicher 52 gesetzt und
über dessen Ausgang FAE ein Signal fae2 an das Gerät GR 2 abgegeben, das diesem meldet, die Daten dat zu
übernehmen. Danach wird die Anpaßschaltung in Bereitschaft gesetzt, ein Quittungssignal fbe, das dem
Eingang FBE des Multiplexers MX zugeführt wird, zu empfangen. Hierzu wird der Eingang FBE des
Multiplexers MX wieder mit Hilfe eines Wortes vom Typ gund der Akkumulator AK mit Hilfe eines Wortes
vom Typ c oder b abgefragt Trifft das Quittungssignal
fbe ein, wird das Anforderungssignal fae2 zurückgenommen, indem ein Wort vom Typ e mit der Adresse
des Ausganges FAE ausgelesen wird. Das Gerät GR 2 soll darauf mit der Rücknahme des Quittungssignals fbe
reagieren. Es wird daher der Eingang FBE mit Hilfe eines Wortes vom Typ h auf »0« abgefragt.
Ist das Signal fbe »0«, kann ein neues Datum übertragen werden, sofern die Datenübertragung noch
nicht abgeschlossen ist. Dies wird mit Hilfe eines Signals etx von 8 Bit gemeldet, das dem Vergleicher VGL
zugeführt wird. Ist dieses Signal »0«, bedeutet dies, daß das Gerät GRi weitere Daten an das Gerät GR2
senden will. Es wird daher, nachdem die Signale fas i und das Quittungssignal fbs des Gerätes GRi
zurückgenommen sind, ein neues Anforderungssignal fas I abgegeben. Damit wird die Übertragung eines
zweiten Datums gestartet, das auch das letzte dieses Übertragungsvorganges sein soll. Mit der Ausgabe
dieses Datums schaltet daher das Gerät GR 1 das Signal etx ein, so daß nach der Rücknahme des Quittierungssignals fbe das Signal due i zurückgenommen wird, indem der Speicher 51 mittels eines Wortes vom Typ e
rückgesetzt wird. Ferner wird das Signal fas\ zurückgenommen und damit vom Gerät GR1 die
Signale fbs und dat sowie etx. Die Anpaßschaltung wird wieder in den Zustand geschaltet, in dem der Eingang
ANR und der Akkumulator AK zyklisch abgefragt werden.
Claims (8)
1. Anordnung zum gegenseitigen Anpassen von Steuersignale austauschenden Geräten mit mehreren
adressierbaren Ein- und Ausgängen, bei deren Aufruf die anliegenden Steuer-Eingangssignale abgefragt
bzw. Ausgangssignale abgegeben werden, und mit einem von einem Befehlszähler gesteuerten
Speicher, in dem Programmwörter enthalten sind, welche die Umwandlung der Steuersignale, die über
die Eingänge von den Geräten zugeführt sind, in die Steuersignale, die über die Ausgänge dem anderen
Gerät zugeführt sind, steuern, gekennzeichnet
durch
n) die Ausgänge sind dem Speicher (SPE) nachgeschaltet;
b) im Grundzusland des Befehlszählers (BFZ) werden mittels im Speicher (SPE) enthaltener,
Adressen angebender Programmwörter bestimmte Eingänge (ANR) auf das Auftreten von
Steuersignalen (anr^abgefragt:
c) nach Auftreten eines Steuersignals (anr) an einem
Eingang (ANR) wird der Zustand des Befehlszählers (BFZ)\n Abhängigkeit des Steuersignals
über einen Befehlsdecodierer (BFDC) geändert, so daß andere Ein- oder Ausgänge
nacheinander angesteuert sind;
d) nach dem Auftreten eines Endesignals (etx) wird der Befehlszähler (BFZ) in den Grundzustand
zurückgesetzt.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die im Speicher enthaltenen Programmwörter
aus zwei Teilen bestehen, deren jeweiliger erster Teil (OPC) dem Befehlsdecoder
(BFDC)zugeführt ist, der einen Baustein (MX, VGL
DMX, DMXS, AR, ZT, AK, BFZ) freigibt, dem der zweite Teil der Wörter als Unteradresse oder als
Information zugeführt ist.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet,
daß der Befehlsdecoder (BFDC) die im ersten Teil (OPC) der von dem Speicher (SPE)
ausgegebenen Wörter in Abhängigkeit vom Ladezustand eines Akkumulators (/4/^decodiert, der in Abhängigkeit
der abgefragten Steucr-Eingangssignale gesetzt wird.
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß mehrere Eingänge (ANR, KLR, FBE,
FBS) über mindestens einen Multiplexer (MX) mit dem Akkumulator (AK) verbindbar sind und der
Multiplexer mit einem Wortteil freigegeben und mit dem anderen in eine bestimmte Schaltstellung
gebracht wird.
5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß mindestens ein Eingangsvergleicher
(VGL) vorgesehen is·, der Eingangssignalkombinationen mit vom Speicher (SPE) ausgegebenen
Signalkombinationen vergleicht und dessen Ausgang mit dem Akkumulator verbindbar ist.
6. Anordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß mindestens ein Demultiplexer
(DMX) vorgesehen ist, der nach Freigabe eine konstante Information auf einen durch den
zweiten Wortteil bestimmten Ausgang schaltet.
7. Anordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß mindestens ein Demultiplexer
(DMXS) vorgesehen ist, der nach Freigabe eine in dem vom Speicher ausgegebenen Wort
enthaltene Information auf einen Ausgang schaltet
8. Anordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß mindestens ein Demultiplexer
(DMXS) vorgesehen ist an dessen Ausgang je ein das Ausgangssignal abgebender Ausgabespeicher
(Sl, 52, 53) angeschlossen ist und dem als Information in vom Speicher (SPE) ausgegebenen
Wörtern enthaltene Setz- oder Rücksetzsignale zugeführt sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752554425 DE2554425C3 (de) | 1975-12-03 | 1975-12-03 | Anordnung zum gegenseitigen Anpassen von Steuersignale austauschenden Geräten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752554425 DE2554425C3 (de) | 1975-12-03 | 1975-12-03 | Anordnung zum gegenseitigen Anpassen von Steuersignale austauschenden Geräten |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2554425A1 DE2554425A1 (de) | 1977-06-16 |
DE2554425B2 DE2554425B2 (de) | 1979-03-08 |
DE2554425C3 true DE2554425C3 (de) | 1984-01-12 |
Family
ID=5963380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752554425 Expired DE2554425C3 (de) | 1975-12-03 | 1975-12-03 | Anordnung zum gegenseitigen Anpassen von Steuersignale austauschenden Geräten |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2554425C3 (de) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1323048A (en) * | 1971-03-03 | 1973-07-11 | Ibm | Communications control unit |
FR2136845B1 (de) * | 1971-05-07 | 1973-05-11 | Inf Cie Intern | |
DE2364253A1 (de) * | 1973-12-22 | 1975-06-26 | Olympia Werke Ag | Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung |
US3938098A (en) * | 1973-12-26 | 1976-02-10 | Xerox Corporation | Input/output connection arrangement for microprogrammable computer |
-
1975
- 1975-12-03 DE DE19752554425 patent/DE2554425C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2554425A1 (de) | 1977-06-16 |
DE2554425B2 (de) | 1979-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3300260C2 (de) | ||
DE2756890C2 (de) | Schaltungungsanordnung zur Steuerung der Datenübertragung zwischen einer zentralen Verarbeitungseinheit und einer Mehrzahl peripherer Einheiten | |
DE1299145B (de) | Schaltungsanordnung zum Steuern von peripheren Ein- und Ausgabegeraeten von Datenverarbeitungssystemen | |
DE3232600C2 (de) | ||
DE1524239A1 (de) | Verfahren zur Lokalisierung eines Fehlers in einer Anlage mit mindestens zwei parallel arbeitenden Rechengeraeten | |
DE3218741A1 (de) | Datentransfersystem | |
DE1474062B2 (de) | Datenverarbeitungsanlage mit einer anzahl von pufferspeichern | |
DE3111555C2 (de) | Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung | |
DE1774052B1 (de) | Rechner | |
DE2341549A1 (de) | Einrichtung zur ueberwachung und registrierung von betriebsvorgaengen in einer datenverarbeitungsanlage | |
DE3027734A1 (de) | Folgesteuereinrichtung | |
DE1499206B2 (de) | Rechenanlage | |
DE2347731C3 (de) | System zur Übertragung und zum Empfang von Informationsteilen auf Zeitmultiplexbasis | |
DE1774053B2 (de) | Uebertragungssystem fuer digitale daten | |
DE2554425C3 (de) | Anordnung zum gegenseitigen Anpassen von Steuersignale austauschenden Geräten | |
DE2343501B2 (de) | Steuerschaltung für zumindest eine Rechenanlage mit mehreren für die Durchführung von EuWAusgabe-Programmen bestimmten Registern | |
DE3039306A1 (de) | System zum empfang von seriellen daten | |
DE2233164B2 (de) | Schaltungsanordnung zur uebertragung von aufeinanderfolgenden bitstellen zwischen zwei registern | |
DE3806428C2 (de) | Verfahren und Schaltungsanordnung zum Ermitteln einer in einem Serienbitstrom enthaltenen Bitkombination | |
DE2004762A1 (de) | Übertragungsanschlussgerät | |
DE2605066A1 (de) | Kanalzuordnungsschaltung zur herstellung einer zeitvielfach-breitbandverbindung | |
DE3417816A1 (de) | Programmierbares schaltnetz | |
DE2524957C3 (de) | Anordnung zur Auswahl von Ein- und Ausgabeeinheiten mittels Adressen | |
DE1914576C3 (de) | Programmgesteuerte Datenverar beitungsanlage, insbesondere fur die Abwicklung von Vermittlungsvorgangen in einer Fernsprechvermittlung | |
DE69732999T2 (de) | Auf Priorität basiertes Zugriffsteuerungsverfahren und -anordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8281 | Inventor (new situation) |
Free format text: PITSCH, WOLFGANG, DIPL.-ING., 7520 BRUCHSAL, DE KUEHLERS, JUERGEN, DIPL.-ING., 7555 BIETIGHEIM, DE |
|
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |