DE3417816A1

DE3417816A1 - Programmierbares schaltnetz

Info

Publication number: DE3417816A1
Application number: DE19843417816
Authority: DE
Inventors: Helmut 6440 Bebra Dach; Kurt Ing.(Grad.) Grenzebach
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1984-05-14
Filing date: 1984-05-14
Publication date: 1985-11-14
Also published as: DE3417816C2

Description

Programmierbares Schaltnetz
Die Erfindung bezieht sich auf ein programmierbares Schaltnetz zum Erzeugen von vorgegebenen Folgen von Binärsignalen entsprechend dem Oberbegriff des Patentanspruchs 1.
Es ist bereits allgemein bekannt, programmierbare Sclialtwerke unter Verwendung von Speichern, insbesondere Festwertspeichern, auszubilden. Derartige Schaltwerke enthalten üblicherweise außer dem Speicher ein Statusregister, in dem die jeweiligen Zustände des Schaltwerks zwischengespeichert werden und einen Bedingungsmultiplexer, über den verschiedene Bedingungen abfragbar sind. Die Adresseneingänge des Speichers sind mit den Ausgängen des Statusregisters verbunden und an den Ausgängen des Speichers werden Binärsignale angegeben, die vorgegebene Funktionen steuern. Weiterhin wird die jeweils nächste Adresse abgegeben, die dem Statusregister zugeführt wird.
Außerdem werden noch Steuersignale an den Bedingungsmultiplexer abgegeben, um festzulegen, welche Bedingung aus einer Mehrzahl von Bedingungen zum jeweiligen Zeitpunkt abgefragt werden soll. Der Ausgang des Bedingungsmultiplexers ist ebenfalls mit einem Eingang des Statusregisters verbunden und dient zur Ermittlung von Sprungadressen in Abhängigkeit davon, ob die abgefragte Bedingung erfüllt ist oder nicht.
Für eine Durchführung einfacher Funktionen, wie beispielsweise einer Zählfunktion oder einer Codierfunktion, sind derartige bekannte Schaltwerke sehr aufwendig, da diese Vorgänge häufig sequentiell ablaufen und keine externen Bedingungen berücksichtigt werden müssen.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Schaltnetz anzugeben, das einen geringen Aufwand erfordert und mit dem auf einfache Weise eine sequentielle Erzeugung von vorgegebenen Binärsignalen möglich ist.
Erfindungsgemäß wird die Aufgabe bei dem Schaltnetz der eingangs genannten Art durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.
Das Schaltnetz gemäß der Erfindung hat den Vorteil, daß durch die Verwendung der Steuerzeichen eine Selbststeuerung im sequentiellen Ablauf möglich ist. Das Schaltnetz ist durch Umprogrammierung leicht änderbar und stellt damit eine wirtschaftliche Alternative zu aus Gattern und Flip-Flops aufgebauten Schaltnetzen dar.
Ohne Änderung der äußeren Verdrahtung ist es möglich, die verschiedensten Folgen von Binärsignalen zu erzeugen.
Das Steuerzeichen wird beispielsweise einem Rücksetzeingang des Adressenregisters zugeführt, so daß immer dann, wenn das Steuerzeichen einen vorgegebenen Binärwert aufweist, das Adressenregister zurückgesetzt wird und die Erzeugung der Binärsignale zyklisch erfolgt.
Es ist auch möglich, das Steuerzeichen oder ein weiteres Steuerzeichen einem Ladeeingang des Adressenregisters zuzuführen, so daß immer dann, wenn das Steuerzeichen einen vorgegebenen Binärwert annimmt, eine neue Adresse, die beispielsweise von einem Mikrorechner abgegeben wird, in das Adressenregister geladen wird.
Das Schaltnetz läßt sich insbesondere dann in vorteilhafter Weise einsetzen, wenn mit ihm die Funktionen von Zählern oder Frequenzteilern durchgeführt werden sollen. In diesem Fall löst das Steuerzeichen jeweils eine zyklische Erzeugung der Zählfolge aus.
Der Speicher kann als ladbarer Speicher ausgebildet sein. Zweckmäßigerweise ist er jedoch als Festwertspeicher ausgebildet.
Ein Ausführungsbeispiel des Schaltnetzes gemäß der Erfindung wird im folgenden anhand von Zeichnungen naher erläutert.
Es zeigen Fig. 1 ein Blockschaltbild des Schaltnetzes, Fig. 2 Zeitdiagramme von Signalen an verschiedenen Punkten des Schaltnetzes.
Das in Fig. 1 dargestellte Schaltnetz enthält einen Speicher SP, der als Schreiblesespeicher oder vorzugsweise als Festwertspeicher ausgebildet ist.
Seinen Adresseneingängen werden über einen Adressendecodierer AD in einem Adressenregister AR gespeicherte Adressen zugeführt. In dem Speicher SP sind unter jeder Adresse ein Datenwort DW und mindestens ein, beispielsweise zwei Steuerzeichen SZI und SZ2 gespeichert. Beim Anliegen der Adresse werden dem Datenwort DW und den Steuerzeichen SZ1 und SZ2 zugeordnete Binärsignale Z1 bis Z4 bzw. Steuersignale S1 und S2 am Ausgang des Speichers abgegeben. Die Binärsignale Z1 bis Z4 bilden den Ausgang des Schaltnetzes, während die Steuersignale S1 und S2 dem Adressenregister AR zugeführt werden. Das Adressenregister AR ist beispielsweise als ladbarer Zähler ausgebildet, in den vom Mikrorechner MR über ein Pufferregister PR abgegebene Adressenwörter AW als Ausgangsadressen einspeicherbar sind. Anschließend wird das Adressenregister AR durch Taktimpulse T fortgeschaltet, so daß sich die Adresse laufend erhöht und zeitlich nacheinander die einzelnen Datenwörter DW und Steuerzeichen SZ1 und SZ2 ausgelesen werden.
Weitere Einzelheiten des Schaltnetzes werden im folgenden zusammen mit den in Fig. 2 dargestellten Zeitdiagrammen beschrieben.
Bei den in Fig. 2 dargestellten Zeitdiagrammen sind in Abszissenrichtung die Zeit t und in Ordinatenrichtung Momentanwerte von Signalen an verschiedenen Punkten des Schaltznetzes dargestellt.
Zum Zeitpunkt tO wird angenommen, daß im Adressenregister AR ein der Adresse AO zugeordnetes Adressenwort AW gespeichert ist. Aus dem Speicher SP wird damit das aus Binärzeichen 0 bestehende Datenwort DW ausgelesen und die Binärsignale Z1 bis Z4 haben jeweils den Binärwert 0. Auch die Steuersignale 81 und S2 haben den Binärwert 0, da die entsprechenden Steuerzeichen SZ1 und SZ2 jeweils den Binärwert O haben. Mit dem nächstfolgenden Taktimpuls T zum Zeitpunkt tl wird der Inhalt des Adressenregisters AR um eine Einheit erhöht und das unter der Adresse A1 gespeicherte Datenwort DW ausgelesen. Entsprechend den Binärwerten dieses Datenwortes nehmen die Binärsignale Z1 und Z2 zum Zeitpunkt tl den Binärwert 1 an.
Die Steuersignale S1 und S2 behalten weiterhin ihre Binärwerte 0, da die Steuerzeichen SZ1 und SZ2 ebenfalls den Binärwert 0 aufweisen.
Zum Zeitpunkt t2 wird mit dem Auftreten des nächsten Taktimpulses T der Inhalt des Adressenregisters erneut um eine Einheit erhöht, so daß das nächstfolgende, unter der Adresse A2 gespeicherte Datenwort DW und die zugehörigen Steuerzeichen SZ1 und SZ2 ausgelesen werden. Dieser Vorgang wiederholt sich solange, bis zum Zeitpunkt t3 der unter der Adresse A10 gespeicherte Inhalt des Speichers SP ausgelesen wird. Das Steuerzeichen SZ1 hat bei der Adresse A10 den Binärwert 1.
Das Steuersignal S1 nimmt daher zum Zeitpunkt t3 ebenfalls den Binärwert 1 an. Dieses Steuersignal S1 wird dem Rücksetzeingang des Adressenregisters AR zugeführt, so daß dieses zum Zeitpunkt t3 auf ein Adressenwort AW zurückgestellt wird, das der Adresse AO zugeordnet ist und sich anschließend der zwischen den Zeitpunkten tO und t3 abgelaufene Vorgang wiederholt und die Binärsignale Z7 bis Z4 zyklisch die dargestellten Momentanwerte annehmen. Dieser Vorgang wiederholt sich solange, bis vom Mikrorechner MR ein neues Adressenwort AW unter Verwendung eines nicht dargestellten Einspeicherimpulses eingeschrieben wird.
Durch die Binärsignale ZN bis Z4 werden Zählsignale dargestellt, die beispielsweise für einen Frequenzteiler ausgenutzt werden können. Beispielsweise ist die Folgefrequenz der Binärsignale Z1 nur halb so groß wie die Folgefrequenz der Taktimpulse T. Entsprechend den Binärsignalen Z2 bis Z4 können unter Verwendung der Datenwörter DW verschiedene Taktperioden eingestellt werden. Es ist auch möglich, den Speicher SP durch die Datenwörter DW derart zu programmieren, daß Zählfunktionen durchgeführt werden, die nach vorgegebenen Codes ablaufen.
Bei dem in Fig. 1 dargestellten Beispiel haben die Steuerzeichen SZ2 jeweils den Binärwert 0. Es ist möglich, in das Adressenregister AR ein neues Adressenwort AW unter Verwendung des Steuersignals S2 einzuspeichern, wenn das entsprechende Steuerzeichen SZ2 den Binärwert 1 hat. In diesem Fall wird das Auslesen des Speichers SP an einer anderen Stelle fortgesetzt.
Hierdurch ist es möglich, die verschiedensten Momentanwerte der Binärsignale Z bis Z4 zu erzeugen. Beispielsweise können auf diese Weise ebenfalls Binärsignale mit unterschiedlichen Tastverhältnissen erzeugt werden. Ähnlich Unterprogrammen bei einer üblichen Programmierung einer Datenverarbeitungseinheit können auf diese Weise durch die Datenwörter DW gespeicherte Folgen von Binärsignalen erzeugt werden.
Es ist selbstverständlich möglich, den Speicher SP als Schreiblesespeicher auszubilden und damit die Momentanwerte der Binärsignale Z7 bis Z4 zusätzlich zu verändern. Zweckmäßigerweise ist der Speicher SP jedoch als nicht löschbarer oder als elektrisch löschbarer Festwertspeicher ausgebildet.
7 Patentansprüche 2 Figuren

Claims

Patentansprüche 01. Programmierbares Schaltnetz zum Erzeugen von vorgegebenen Folgen von Binärsignalen, bei dem ein Speicher vorgesehen ist, in dem den Binärsignalen zugeordnete Folgen von Datenwörtern gespeichert sind, die zeitlich nacheinander durch in einem Adressenregister gespeicherte Adressenwörter adressierbar sind und die an den Ausgängen des Speichers abgegeben werden, d a -d u r c h g e k e n n z e i c h n e t , daß in dem Speicher (SP) jedem Datenwort (elf) mindestens ein Steuerzeichen (ski, SZ2) zugeordnet ist, das gleichzeitig mit dem entsprechenden Datenwort (DW) adressiert wird und am Ausgang des Speichers (SP) abgegeben wird und daß ein dem Steuerzeichen (ski, SZ2) zugeordnetes Steuersignal (51, S2) dem Adressenregister (AR) zugeführt wird und bei einem vorgegebenen Binärwert im Adressenregister (AR) ein neues Adressenwort (AW) als Ausgangsadresse einstellt.
2. Programmierbares Schaltnetz nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß das Steuersignal (ski) einem Rücksetzeingang des Adressenregisters (AR) zugeführt wird und daß das Adressenregister (AR) beim Auftreten eines vorgegebenen Binärwertes ("1") des Steuersignals (S1) das Adressenregister (AR) auf eine Ausgangsadresse zurücksetzt.
3. Programmierbares Schaltnetz nach Anspruch 1 oder Anspruch 2, d a d u r c h g e k e n n z e i c h -n e t , daß das Steuersignal (S2) einem Ladeeingang des Adressenregisters (AR) zugeführt wird und daß beim Auftreten eines vorgegebenen Binärwertes ("1") des Steuersignals (S2) das an Dateneingängen des Adreßregisters (AR) anliegende Adressenwort (AW) in das Adressenregister (AR) eingespeichert wird.
4. Programmierbares Schaltnetz nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß die am Adressenregister (AR) anliegenden Adressen -wörter von einem Mikrorechner (MR) an das Adressenregister (AR) abgegeben werden.
5. Programmierbares Schaltnetz nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n -z e i c h n e t , daß die vom Speicher (SP) abgegebenen Binärsignale (Z1 bis Z4) den von einem Zähler abgegebenen Binärsignalen zugeordnet sind.
6. Programmierbares Schaltnetz nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n -z e i c h n e t , daß das Steuersignal (51, S2) jeweils eine zyklische Erzeugung der der Zählfolge zugeordneten Binärsignale (Z1 bis Z4) auslöst.
7. Programmierbares Schaltnetz nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n -z e i c h n e t , daß der Speicher (SP) als programmierbarer Festwertspeicher ausgebildet ist.