DE3417816C2 - - Google Patents
Info
- Publication number
- DE3417816C2 DE3417816C2 DE19843417816 DE3417816A DE3417816C2 DE 3417816 C2 DE3417816 C2 DE 3417816C2 DE 19843417816 DE19843417816 DE 19843417816 DE 3417816 A DE3417816 A DE 3417816A DE 3417816 C2 DE3417816 C2 DE 3417816C2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- address
- address register
- binary signals
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/025—Digital function generators for functions having two-valued amplitude, e.g. Walsh functions
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/045—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
Die Erfindung bezieht sich auf ein programmierbares
Schaltnetz zum Erzeugen von vorgegebenen Folgen von
Binärsignalen entsprechend dem Oberbegriff des
Patentanspruchs 1.
Es ist bereits allgemein bekannt, programmierbare
Schaltwerke unter Verwendung von Speichern, insbeson
dere Festwertspeichern, auszubilden. Derartige Schalt
werke enthalten üblicherweise außer dem Speicher ein
Statusregister, in dem die jeweiligen Zustände des
Schaltwerks zwischengespeichert werden und einen
Bedingungsmultiplexer, über den verschiedene Bedin
gungen abfragbar sind. Die Adresseneingänge des
Speichers sind mit den Ausgängen des Statusregisters
verbunden und an den Ausgängen des Speichers werden
Binärsignale angegeben, die vorgegebene Funktionen
steuern. Weiterhin wird die jeweils nächste Adresse
abgegeben, die dem Statursregister zugeführt wird.
Außerdem werden noch Steuersignale an den Bedingungs
multiplexer abgegeben, um festzulegen, welche Be
dingung aus einer Mehrzahl von Bedingungen zum jewei
ligen Zeitpunkt abgefragt werden soll. Der Ausgang des
Bedingungsmultiplexers ist ebenfalls mit einem Eingang
des Statusregisters verbunden und dient zur Ermittlung
von Sprungadressen in Abhängigkeit davon, ob die ab
gefragte Bedingung erfüllt ist oder nicht.
Aus der DE-OS 27 44 217 ist ein programmierbares Schaltnetz
zum Erzeugen von vorgegebenen Folgen von Binärsignalen be
kannt, bei dem ein Speicher vorgesehen ist, in dem den Bi
närsignalen zugeordnete Folgen von Datenwörtern gespeichert
sind, die zeitlich nacheinander durch in einem Adressenre
gister gespeicherte Adressenwörter adressierbar sind. Das
Adressenregister wird bei diesem bekannten Schaltnetz aus
einer Weiche, einem Register und einem Addierer gebildet.
Das Adressenregister ist durch ein Steuersignal rücksetzbar
und aus dem zurückgesetzten Zustand heraus fortschaltbar.
Die Folgen von Binärsignalen werden an Ausgängen des Spei
chers abgegeben.
Für eine Durchführung einfacher Funktionen, wie beispiels
weise einer Zählfunktion oder einer Codierfunktion, sind
derartige bekannte Schaltwerke sehr aufwendig, da diese
Vorgänge häufig sequentiell ablaufen und keine externen Be
dingungen berücksichtigt werden müssen.
Aus einer Veröffentlichung von Arthur H. Seidmen, "Integra
ted Circuits applications handbook", John Wiley and Sons,
New York u. a., 1983, S. 387 bis 389 ist eine Schaltungsan
ordnung für beliebige Wellenformen mit einem Festwertspei
cher bekannt. In dieser Schaltungsanordnung wird als Adres
senregister ein n-bit-Zähler verwendet, der durch Taktim
pulse fortgeschaltet wird. Diese bekannte Schaltungsanord
nung ermöglicht jedoch nur eine zyklische Ausgabe der Da
tenwörter aus dem Festwertspeicher und weist keine Möglich
keit auf, für einen vorgegebenen Verlauf der Wellenformen
in dem Adressenregister bestimmte Ausgangswerte einzustel
len.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Schalt
netz anzugeben, das einen geringen Aufwand erfordert und
mit dem auf einfache Weise eine Vielzahl von Folgen von Bi
närsignalen erzeugt werden kann.
Erfindungsgemäß wird die Aufgabe bei dem Schaltnetz der
eingangs genannten Art durch die im kennzeichnenden Teil
des Patentanspruchs 1 angegebenen Merkmale gelöst.
Das Schaltnetz gemäß der Erfindung hat den Vorteil, daß
durch die Verwendung der Steuerzeichen eine Selbststeuerung
im sequentiellen Ablauf möglich ist. Das Schaltnetz ist
durch Umprogrammierung leicht änderbar und stellt damit
eine wirtschaftliche Alternatie zu aus Gattern und Flip-
Flops aufgebauten Schaltnetzen dar. Ohne Änderung der äuße
ren Verdrahtung ist es möglich, die verschiedensten Folgen
von Binärsignalen zu erzeugen.
Ein Steuerzeichen wird einem Rücksetzeingang des Adressen
registers zugeführt, so daß immer dann, wenn das Steuerzei
chen einen vorgegebenen Binärwert aufweist, das Adressenre
gister zurückgesetzt wird und die Erzeugung der Binärsigna
le zyklisch erfolgt. Ein weiteres Steuerzeichen wird einem
Ladeeingang des
Adressenregisters zugeführt, so daß immer dann, wenn
das Steuerzeichen einen vorgegebenen Binärwert an
nimmt, eine neue Adresse, die beispielsweise von
einem Mikrorechner abgegeben wird, in das Adressenre
gister geladen wird.
Das Schaltnetz läßt sich insbesondere dann in vorteil
hafter Weise einsetzen, wenn mit ihm die Funktionen
von Zählern oder Frequenzteilern durchgeführt werden
sollen. In diesem Fall löst das Steuerzeichen jeweils
eine zyklische Erzeugung der Zählfolge aus.
Der Speicher kann als ladbarer Speicher ausgebildet
sein. Zweckmäßigerweise ist er jedoch als Festwert
speicher ausgebildet.
Ein Ausfühungsbeispiel des Schaltnetzes gemäß der
Erfindung wird im folgenden anhand von Zeichnungen
näher erläutert.
Es zeigt
Fig. 1 ein Blockschaltbild des Schaltnetzes,
Fig. 2 Zeitdiagramme von Signalen an verschiedenen
Punkten des Schaltnetzes.
Das in Fig. 1 dargestellte Schaltnetz enthält einen
Speicher SP, der als Schreiblesespeicher oder vor
zugsweise als Festwertspeicher ausgebildet ist.
Seinen Adresseneingängen werden über einen Adressen
decodierer AD in einem Adressenregister AR gespei
cherte Adressen zugeführt. In dem Speicher SP sind
unter jeder Adresse ein Datenwort DW und mindestens
ein, beipielsweise zwei Steuerzeichen SZ 1 und SZ 2
gespeichert. Beim Anliegen der Adresse werden dem
Datenwort DW und den Steuerzeichen SZ 1 und SZ 2 zuge
ordnete Binärsignale Z 1 bis Z 4 bzw. Steuersignale
S 1 und S 2 am Ausgang des Speichers abgegeben. Die
Binärsignale Z 1 bis Z 4 bilden den Ausgang des Schalt
netzes, während die Steuersignale S 1 und S 2 dem
Adressenregister AR zugeführt werden. Das Adressen
register AR ist beispielsweise als ladbarer Zähler
ausgebildet, in den vom Mikrorechner MR über ein
Pufferregister PR abgegebene Adressenwörter AW als
Ausgangsadressen einspeicherbar sind. Anschließend
wird das Adressenregister AR durch Taktimpulse T fort
geschaltet, so daß sich die Adresse laufend erhöht
und zeitlich nacheinander die einzelnen Datenwörter
DW und Steuerzeichen SZ 1 und SZ 2 ausgelesen werden.
Weitere Einzelheiten des Schaltnetzes werden im fol
genden zusammen mit den in Fig. 2 dargestellten
Zeitdiagrammen beschrieben.
Bei den in Fig. 2 dargestellten Zeitdiagrammen sind
in Abszissenrichtung die Zeit t und in Ordinatenrich
tung Momentanwerte von Signalen an verschiedenen
Punkten des Schaltnetzes dargestellt.
Zum Zeitpunkt t 0 wird angenommen, daß im Adressenre
gister AR ein der Adresse A 0 zugeordnetes Adressen
wort AW gespeichert ist. Aus dem Speicher SP wird
damit das aus Binärzeichen 0 bestehende Datenwort DW
ausgelesen und die Binärsignale Z 1 bis Z 4 haben je
weils den Binärwert 0. Auch die Steuersignale S 1 und
S 2 haben den Binärwert 0, da die entsprechenden
Steuerzeichen SZ 1 und SZ 2 jeweils den Binärwert 0
haben. Mit dem nächstfolgenden Taktimpuls T zum
Zeitpunkt t 1 wird der Inhalt des Adressenregisters AR
um eine Einheit erhöht und das unter der Adresse A 1
gespeicherte Datenwort DW ausgelesen. Entsprechend
den Binärwerten dieses Datenwortes nehmen die Binär
signale Z 1 und Z 2 zum Zeitpunkt t 1 den Binärwert 1 an.
Die Steuersignale S 1 und S 2 behalten weiterhin ihre
Binärwerte 0, da die Steuerzeichen SZ 1 und SZ 2 eben
falls den Binärwert 0 aufweisen.
Zum Zeitpunkt t 2 wird mit dem Auftreten des nächsten
Taktimpulses T der Inhalt des Adressenregisters erneut
um eine Einheit erhöht, so daß das nächstfolgende,
unter der Adresse A 2 gespeicherte Datenwort DW und die
zugehörigen Steuerzeichen SZ 1 und SZ 2 ausgelesen wer
den. Dieser Vorgang wiederholt sich solange, bis zum
Zeitpunkt t 3 der unter der Adresse A 10 gespeicherte
Inhalt des Speichers SP ausgelesen wird. Das Steuer
zeichen SZ 1 hat bei der Adresse A 10 den Binärwert 1.
Das Steuersignal S 1 nimmt daher zum Zeitpunkt t 3 eben
falls den Binärwert 1 an. Dieses Steuersignal S 1 wird
dem Rücksetzeingang des Adressenregisters AR zugeführt,
so daß dieses zum Zeitpunkt t 3 auf ein Adressenwort
AW zurückgestellt wird, das der Adresse A 0 zugeordnet
ist und sich anschließend der zwischen den Zeitpunkten
t 0 und t 3 abgelaufene Vorgang wiederholt und die
Binärsignale Z 1 bis Z 4 zyklisch die dargestellten
Momentanwerte annehmen. Dieser Vorgang wiederholt sich
solange, bis vom Mikrorechner MR ein neues Adressen
wort AW unter Verwendung eines nicht dargestellten
Einspeicherimpulses eingeschrieben wird.
Durch die Binärsignale Z 1 bis Z 4 werden Zählsignale
dargestellt, die beispielsweise für einen Frequenz
teiler ausgenutzt werden können. Beispielsweise ist
die Folgefrequenz der Binärsignale Z 1 nur halb so groß
wie die Folgefrequenz der Taktimpulse T. Entsprechend
den Binärsignalen Z 2 bis Z 4 können unter Verwendung
der Datenwörter DW verschiedene Taktperioden einge
stellt werden. Es ist auch möglich, den Speicher SP
durch die Datenwörter DW derart zu programmieren, daß
Zählfunktionen durchgeführt werden, die nach vorgegebe
nen Codes ablaufen.
Bei dem in Fig. 1 dargestellten Beispiel haben die
Steuerzeichen SZ 2 jeweils den Binärwert 0. Es ist
möglich, in das Adressenregister AR ein neues Adressen
wort AW unter Verwendung des Steuersignals S 2 einzu
speichern, wenn das entsprechende Steuerzeichen SZ 2
den Binärwert 1 hat. In diesem Fall wird das Auslesen
des Speichers SP an einer anderen Stelle fortgesetzt.
Hierdurch ist es möglich, die verschiedensten Momen
tanwerte der Binärsignale Z 1 bis Z 4 zu erzeugen. Bei
spielsweise können auf diese Weise ebenfalls Binär
signale mit unterschiedlichen Tastverhältnissen er
zeugt werden. Ähnlich Unterprogrammen bei einer übli
chen Programmierung einer Datenverarbeitungseinheit
können auf diese Weise durch die Datenwörter DW ge
speicherte Folgen von Binärsignalen erzeugt werden.
Es ist selbstverständlich möglich, den Speicher SP
als Schreiblesespeicher auszubilden und damit die
Momentanwerte der Binärsignale Z 1 bis Z 4 zusätzlich
zu verändern. Zweckmäßigerweise ist der Speicher SP
jedoch als nicht löschbarer oder als elektrisch lösch
barer Festwertspeicher ausgebildet.
Claims (3)
1. Programmierbares Schaltnetz zum Erzeugen von vorgegebenen
Folgen von Binärsignalen, bei dem ein Speicher vorgesehen ist,
in dem den Binärsignalen zugeordnete Folgen von Datenwörtern
gespeichert sind, die zeitlich nacheinander durch in einem
Adressenregister gespeicherte Adressenwörter adressierbar sind
und die an den Ausgängen des Speichers abgegeben werden, bei
dem in dem Speicher jedem Datenwort mindestens ein Steuerzei
chen zugeordnet ist, das gleichzeitig mit dem entsprechenden
Datenwort adressiert wird und am Ausgang des Speichers abgege
ben wird, dadurch gekennzeichnet, daß
das Adressenregister (AR) als ein durch Taktimpulse (T) fort
schaltbares Adressenregister ausgebildet ist, daß ein einem er
sten Steuerzeichen (SZ 1) zugeordnetes erstes Steuersignal (S 1)
einem Rücksetzeingang des Adressenregisters (AR) zugeführt
wird, um beim Auftreten eines vorgegebenen Binärwertes ("1")
des ersten Steuersignals (S 1) das Adressenregister (AR) für ei
ne zyklische Erzeugung von den Datenwörtern (DW) zugeordneten
Binärsignalen (Z 1 bis Z 4) zurückzusetzen, daß ein einem zweiten
Steuerzeichen (SZ 2) zugeordnetes zweites Steuersignal (S 2)
einem Ladeeingang des Adressenregisters zugeführt wird und daß
beim Auftreten eines vorgegebenen Binärwerts ("1") des zweiten
Steuersignals (S 2) ein von einem Mikrorechner (MR) an das
Adressenregister (AR) abgegebenes Adressenwort (AW) als eine
neue Ausgangsadresse in das Adressenregister (AR) eingespei
chert wird.
2. Programmierbares Schaltnetz nach Anspruch 1,
dadurch gekenn
zeichnet, daß die vom Speicher (SP) abgege
benen Binärsignale (Z 1 bis Z 4) den von einem Zähler
abgegebenen Binärsignalen zugeordnet sind.
3. Programmierbares Schaltnetz nach einem der An
sprüche 1 oder 2, dadurch gekenn
zeichnet, daß der Speicher (SP) als program
mierbarer Festwertspeicher ausgebildet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843417816 DE3417816A1 (de) | 1984-05-14 | 1984-05-14 | Programmierbares schaltnetz |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843417816 DE3417816A1 (de) | 1984-05-14 | 1984-05-14 | Programmierbares schaltnetz |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3417816A1 DE3417816A1 (de) | 1985-11-14 |
DE3417816C2 true DE3417816C2 (de) | 1988-04-07 |
Family
ID=6235776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19843417816 Granted DE3417816A1 (de) | 1984-05-14 | 1984-05-14 | Programmierbares schaltnetz |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3417816A1 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4881190A (en) * | 1986-09-02 | 1989-11-14 | The United States Of America As Represented By The United States Department Of Energy | Digitally programmable signal generator and method |
JP2549656B2 (ja) * | 1987-04-30 | 1996-10-30 | 株式会社東芝 | 出力パルス発生装置 |
FR2660087B1 (fr) * | 1990-03-26 | 1992-05-29 | Alcatel Radiotelephone | Programmateur produisant des signaux de sortie binaires en reponse a un signal de rythme. |
DE4107729A1 (de) * | 1991-03-11 | 1992-09-17 | Philips Patentverwaltung | Anordnung zur erzeugung von digitalsignalen |
FR2697650B1 (fr) * | 1992-10-29 | 1994-12-09 | Alcatel Radiotelephone | Programmateur de signaux de sortie binaires. |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2744217A1 (de) * | 1977-09-30 | 1979-04-12 | Siemens Ag | Schaltungsanordnung zur erzeugung von impulsen mit weitgehend beliebigen gegenseitigen impulsabstaenden |
-
1984
- 1984-05-14 DE DE19843417816 patent/DE3417816A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3417816A1 (de) | 1985-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2751097C2 (de) | Schaltungsanordnung zum Erzeugen eines Kennsignals | |
DE4206286C2 (de) | Speicherzugriffssystem und Verfahren zum Ausgeben eines digitalen Datenstromes | |
DE3818546C2 (de) | ||
DE2725396C3 (de) | ||
EP0453582A1 (de) | Medianfilter | |
DE2951513B2 (de) | Elektronische Vorrichtung mit Zeitmeßfunktion | |
DE3417816C2 (de) | ||
DE69303041T2 (de) | Schaltung zur Verbesserung des Signalübergangs | |
DE2455440C3 (de) | Verifizierungsanordnung für ein bestimmtes Impulsmuster | |
DE3633461A1 (de) | Taktsignalgebervorrichtung | |
DE19645057C2 (de) | Vorrichtung zur Selektion von Adressenwörtern mittels Demultiplex-Decodierung | |
DE4200882C2 (de) | Analog/Digital-Umsetzer | |
DE3009121B1 (de) | Mikroprogramm-Steuereinrichtung | |
EP0108261B1 (de) | Logikanalysator | |
DE2301104C3 (de) | Verfahren und Vorrichtung zur tabulatorgerechten Darstellung von Zeichen auf dem Bildschirm eines Datensichtgerätes | |
DE3507326C2 (de) | ||
DE1512855C3 (de) | Dezimaler Rufnummern-Positionsnummernumwerter | |
DE3011850C2 (de) | ||
DE3432837A1 (de) | Datenkompressions- und datenexpandiereinrichtung zum uebertragen bzw. speichern von daten | |
DE1599080B2 (de) | Zahlendarstellungseinrichtung zur anzeige einer mehrstelligen zahl | |
DE3816203C2 (de) | ||
DE3909267C2 (de) | Schaltungsanordnung für Speichereinrichtungen zur Speicherung von Daten mit Gültigkeitskennzeichen | |
DE3909692C2 (de) | ||
DE2840384C2 (de) | ||
DE2207094A1 (de) | Logische schaltungsanordnung insbesondere fuer die steuerung von automatischen fertigungseinrichtungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |