DE2751097C2 - Schaltungsanordnung zum Erzeugen eines Kennsignals - Google Patents
Schaltungsanordnung zum Erzeugen eines KennsignalsInfo
- Publication number
- DE2751097C2 DE2751097C2 DE2751097A DE2751097A DE2751097C2 DE 2751097 C2 DE2751097 C2 DE 2751097C2 DE 2751097 A DE2751097 A DE 2751097A DE 2751097 A DE2751097 A DE 2751097A DE 2751097 C2 DE2751097 C2 DE 2751097C2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- signal
- circuit arrangement
- binary digit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 64
- 230000006870 function Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/32—Circuits for displaying non-recurrent functions such as transients; Circuits for triggering; Circuits for synchronisation; Circuits for time-base expansion
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/25—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
- G06F7/026—Magnitude comparison, i.e. determining the relative order of operands based on their numerical value, e.g. window comparator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1.
Derartige Schaltungen werden in Meßgeräten zur Überwachung von digitalen Signalen, beispielsweise
Logikpcgelanalysatorcn verwendet, bei denen die Anzeige, eine Speicherfunktion oder ein Rechenvorgang
erfolgen soll, wenn ein bestimmtes Datenmuster oder »Triggerwcvt« auftritt.
Aus DE-OS 14 99955 ist eine Schaltungsanordnung
zum Einschalten eines elektrischen Stromkreises mit
Hilfe eines Befehlswortes bekannt, bei der die als Adreßeingänge dienenden Eingänge eines Codeumsetzers mit nachgeschaltctem Magnetkernspeicher mit den
zur Aufnahme des ersten Buchstaben eines Befehlswor
tcs vorgesehenen Speicherstellen eines Pufferspeichers
verbunden sind.
Durch jeden der am Eingang des Codeumsetzers auftretenden Buchstaben wird im Magnetkernspeicher jeweils ein Speicherplatz mit einer Anzahl von Speicher-
stellen adressiert. Dabei wird deren Inhalt über eine entsprechende Anzahl von Ausgangsleitungcn an einen
zweiten Codeumsetzer zum Adressieren eines zweiten, dem zweiten Codeumsetzer nachgeschalteten Magnetkernspeichers abgegeben.
Für jeden möglichen Anfangsbuchstaben eines Befehlswortes wird dadurch im zweiten Magnetkernspeicher jeweils ein Analysator-Speicherfeld mit einer Anzahl von Referenzbuchstaben adressiert, mit denen ein
weiterer Buchstabe des Befehlswortes zum Gewinnen
so des Einschaltsignals verglichen werden soll.
Der Vergleich geschieht in der Weise, daß der zu vergleichende Buchstabe und zeitlich nacheinander die
im Analysatorfeld als Folge gespeicherten Referenzbuchstaben einer üblichen logischen Vergleicherschal-
tung zugeführt werden, die bei Gleichheit der Buchstaben das Einschaltsignal abgibt.
Der Erfindung liegt demgegenüber die Aufgabe zugrunde, eine Schaltungsanordnung zum Erzeugen eines
Kennsignales zu schaffen, so daß auf schaltungstech
nisch einfache Weise ein gegebenes Eingangssignalmu
ster gleichzeitig mit einer Vielzahl beliebig ausgewählter Referenzmuster verglichen werden kann.
Die Lösung dieser Aufgabe ist im Anspruch 1 gekennzeichnet. Weil für jedes der Signalmuster, die auf
den Signalkanälen auftreten können, ein gesonderter Speicherplatz für eine Kennziffer vorhanden ist, kann
die Speichereinrichtung so vorbereitet werden, daß sie sofort beim Auftreten eines beliebigen der vorgewähl-
ten Signalmuster ein anderes Kennsignal abgibt als beim Auftreten von nicht vorgewählten Signalmustern;
ei ist kein serieller Vergleich von Signalmustern erforderlich.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet
Im folgenden werden bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnungen erläutert;
es stellt dar
F i g. 1 ein Blockdiagramm einer ersten Ausführungsform der Erfindung,
Fig.2 ein Blockdiagramm einer zweiten Ausführungsform
der Erfindung,
F i g. 3 ein Blockdiagrainm eines gemäß der Erfindung
aufgebauten !Comparators und
F i g. 4 ein Blockdiagramm, aus dem zwei Kombinationen des Komparator gemäß F i g. 3 hervorgehen.
Gemäß F i g. 1 ist ein Speieher mit 2" Speicherstellen
vorgesehen, wobei π die Anzahl der binären Dateneingänge
angibt jedes mögliche Dateneingangsmuster stellt eine bestimmte Adresse im Speicher 20 dar. Ein
Prozessor 30 speichert eine »1« in jeder Adresse, die einem Eingangsmuster entspricht, das ein Kennsignal,
welches als Triggersignal verwendet werden kann, erzeugen soll, und eine »0« in jede Adresse, welche einem
Eingangsmuster entspricht, das kein Triggersignal erzeugen soll. Die Eingangsdaten werden in einem Zwischenspeicher
10 gespeichert, und jedes Eingangsmuster adressiert die in der zugeordneten Speicherslelle
gespeicherten Daten, welche nachfolgend am Ausgang des Speichers 20 auftreten. Somit erscheint am Ausgang
das Logiksignal 1, wenn in der entsprechenden Speicherstelle vorher durch den Prozessor 30 eine »1« gespeichert
wurde. Der Satz von Datenmustern, welche ein Triggersignal erzeugen, kann auf jede Unterkombination
von 2" möglichen Dateneingangsmustern eingestellt werden.
Die Erfindung kann auch durch Anordnungen realisiert
werden, welche weniger als 2" Speicherstellcn erfordern,
wenn η die Anzahl der Dateneingänge ist, wobei sich eine etwas geringere Varialionsmöglichkeit ergibt.
In dem in Fig.2 dargestellten Ausführungsbeispiel
sind die Daten in getrennte Blöcke unterteilt worden, und die Einspeicherung in jeden Block erfolgt wie bei
der vorhergehenden Schaltung. Beispielsweise kann ein gewünschtes aus acht Bits bestehendes Triggermuster
100010111 unterteilt werden in die beiden aus jeweils
vier Bits bestehenden Blöcke 1001 und 0111. Der erste
Speicher hat eine logische »0« an jeder Adresse mit Ausnahme der Adresse 1001 eingespeichert. Der zweite
Speicher hat eine logische »0« an jeder Adresse mit Ausnahme der Adresse 0111 eingespeichen. Wenn die
Ausgänge der beiden Speicher in der Logikeinheil 50 durch ein UND-Glied verbunden werden, wird ein Triggersignal
nur dann abgegeben, wenn das Eingangsmuster 10010111 ist. Bei dieser Anordnung wird die benötigte
Speichermenge wesentlich vermindert, beispielsweise werden für 16 Eingänge nur vier Speicher mit
16-1 Bits erforderlit-h. Die Eingänge können jedoch
willkürlich lediglich i'l Blöcken von vier mit 16-Wort-Speichern
verbunden werden. Obgleich in dem vorstehenden Beispiel die Speichcrausgänge durch UND-Glieder
verbunden v'erden, können auch andere logische Verknüpfungen sinnvoll sein. Wenn der Logikblock
50 auch ODER'Verknüpfungcn von Speicherausgängen herstellen kann, kann e;n Triggcrsigmil erzeugt
werden, wenn das tiingangsmuster nicht dem vorgeschriebcnen
Eingangsmuster enspricht Wenn wieder das Eingangsmuster 1001 Olli verwendet wird, wird in
dem ersten Speicher eine »1« an jeder Speicherstelle mit Ausnahme von der Speicherstelle 1001 eingespeichert
In dem zweiten Speicher wird eine »1« in jeder Speicherstelle mit Ausnahme der Speicherstelle Olli
eingespeichen. und die Speicherausgänge werden durch ein ODER-Glied verknüpft Am Triggerausgang erscheint
das Signal »1«. solange nicht am Eingang die
to Kombination 1001 0111 auftritt und es tritt eine»0« auf,
wenn die besagte Binärkombination auftritt.
Bei vielen digitalen Anlagen wird wenigstens einem Teil der Binärkombinaiion die Bedeutung von Ziffern
zugeordnet Beispielsweise wird Binäradressen ein Ziffernwert oder ein binärgcwichteter Code zugeordnet
Somit kann ein Unterprogramm einer Adresse 137e zu einer Adresse 243» ablaufen. Es soll ein Triggersignal
erzeugt werden, wenn der Programmablauf in das Unterprogramm eintritt. Umgekehrt ist es häufig wünsehenswert,
daß ein Triggersignal erzeugt wird, wenn der Wert 137« größer ist als die Programmadresse oder
wenn der Wert 243B kleiner als die Programmadresse ist,
d. h. daß ein Triggersignal erzeugt wird, wenn die Befehlsfolge aus dem Unterprogramm austritt. Um diese
Triggerfunktion auszuführen, müssen zwei arithmetische Komparatoren verwendet werden. F i g. 3 ist ein
Blockdiagramm einer bevorzugten Ausführungsform der Erfindung, die einem arithmetischen Komparator
entspricht.
jo Die Schaltungsanordnung von F i g. 3 zeigt die in vier
Blöcke eingeteilten Eingangsdaten A: A 3. A 2, A 1 und
A 0, wobei A 3 der Block mit dem höchsten Stellenwert und A 0 der Block mit dem geringsten Stellenwert ist.
Für den Vergleich mit den Eingangssignalmustern ist
J5 ein Referenzwert Af in vier Gruppen unterteilt: Af 3,
M 2, Af 1 und Af 0, wobei Af 3 die G ruppe mit dem höchsten
Stellenwert und AfO die Gruppe mit dem geringsten Stellenwert ist. Die in F i g. 3 dargestellte Schaltung
würde ein Ausgangstriggersignal erzeugen, wenn der Wert des Eingangssignales A größer als der Wert des
Referenzwertes Af ist. Der Eingangsdatenblock A 3 mit dem höchsten Stellenwert wird in den Zwischenspeicher
10 gespeichert. Der Speicher 20 hat zwei Speicherstellcn
für jedes mögliche Eingangssignalmuster. Der nicht dargestellte Prozessor lädt eine »1« in jede der Speicherstellen
des ersten Blocks entsprechend den Adressen, weiche größere Nummern als der Referenzwert
A/3 haben. Der Prozessor speichert auch eine logische
»1« in die Speicherstelle in dem zweiten Satz von Spei-
5« cherstellen, die dem numerischen Wert des Referenzwertes A/3 entspricht Ein erster Triggerausgang 3 vom
Speicher 20 ist mit dem ersten Satz von Speicherstellen verbunden. Ein zweiter Ausgang von Speicher 20 ist mit
dem zweiten Satz von Speichcrstellen im Speicher 20 verbunden. Wenn das Eingangssignalmuster A 3 größer
als der Referenzweri Af 3 ist, erscheint am Triggerausgang
3 vom Speicher 20 eine logische »1«, welche bewirkt, daß ein Triggerausgangssignal durch das ODER-Glied
SO erzeugt wird. Wenn das Eingangssignalmuster
bo A 3 den gleichen Ziffern wert wie der Referenzwert Af 3
hat, wird durch den Speicher 20 ein Betätigungssignal 3 erzeugt, welches das UND-Glied 60 auf tastet. Der Eingangsc'».tenblock
A 2 mit der nächst höchsten Stellenwertigkeit bildet den Eingang für den Zwischenspeicher
μ 10'. Der Prozessor hat Daten in dem Speicher 20' eingespeichert,
so daß dieser Daten enthält, die ein ähnliches Format wie diejenigen im Speicher 20 haben, mit der
Ausnahme, daß die Ziffern werte dem Referenzwert Af 2
entsprechen. Ist der Eingangsdatenblock A 2 größer als der Referenzwert M 2, so wird vom Speicher 20' ein
entsprechendes Triggersignal 2 erzeugt. Wenn durch den Speicher 20 auch ein Schaltsignal 3 erzeugt worden
ist, gibt das UND-Glied 60 ein Ausgangssignal 2 ab, welches dem ODER-Glied 50 zugeführt wird und bewirkt, daß durch die Schaltung ein Triggersignal erzeugt
wird. Falls der Eingangsdatcnblock A 2 gleich dem in
dem Speicher 20' gespeicherten Referenzwert M 2 ist, wird ein Schaltsignal 2 erzeugt, welches das UND-Glied
90 auftastet, falls der Speicher 20 auch ein Schaltsignal 3 abgegeben hat. Der Betrieb der Zwischenspeicher sowie UND-Glieder für die den Blocks mit geringerer
Stellenwertigkeit zugeordneten nachfolgenden Dateneingänge ist gleich dem Betrieb des Blocks mit der hoch- 1 ·>
sten Steiienwertigkeii. Natürlich kann die Schaltung dazu verwendet werden, um die Bedingungen »größer als«
oder »gleich« zu realisieren, indem einfach die Ausgänge des Endspeichers durch UND-Glieder verknüpft
werden oder ein Speicher mil nur einer Speicherstelle für jeden möglichen Eingangswert für den Dateneingangsblock mit der geringsten Stellcnwcrtigkeit verwendet wird.
Ein zweiter arithmetischer Komparator wird dadurch realisiert, daß die Werte »1« in den ersten Satz von
Speicherstellen eingespeichert werden, welche Adressen haben, die kleiner sind als die entsprechende Ziffer
des Referenzwerts.
Aus Fig.4 geht die Kombination der numerischen
Komparatoren bei zwei verschiedenen Anordnungen hervor. Bei der ersten Anordnung entsprechend
Fig.4A sind die Ausgänge der ersten und zweiten numerischen Komparatoren durch ein UND-Glied 100
verknüpft. Hier geschieht eine Triggcrung bei jedem Eingangssignal, welches einen ziffernmäßigen Wert hat. )5
der kleiner als ein erster und größer als ein zweiter Referenzwert ist. Gemäß F i g. 4B sind die Ausgänge der
beiden ziffernmäßigen Komparatoren durch ein ODER-Glied 200 verknüpft. Hier wird ein Triggcrsignal abgegeben, wenn die Eingangsdaten größer als ein erster
Referenzwert oder kleiner als ein zweiler Referenzwert
sind.
45
50
55
60
Claims (6)
1. Schaltungsanordnung zum Erzeugen eines Kennsignales beim Auftreten vorwählbarer Muster
binarer Signale auf einer Anzahl von Signalkanälen, mit einer Speichereinrichtung (20), die Adreßcingänge zum Aufnehmen codierter Adreßsignale, einen
Dateneingang, einen Datenausgang und für jedes an den AdreBeingängen auftretende Muster von
Adreßsignalen jeweils einen Speicherplatz zum Speichern einer Binärziffer aufweist, dadurch
gekennzeichnet,
daß eine mit der Speichervorrichtung (20) verbundene Ladeeinrichtung (30) vorgesehen ist, die zum Vorbereiten der Speichereinrichtung (20) eine erste Binärziffer in die den vorgewählten Signalmustern zugeordneten Speicherplätze einspeichern und eine
zweite Binärziffer in alle anderen Speicherplätze der Speichereinrichtung (20) einspeichern kann, und
daß die Adreßeingänge der Speichereinrichtung (20) zum Erzeugen des Kennsignales so mit den Signalkanälen verbindbar sind, daß durch jedes auf den
Signalkanälen auftretende Signalmuster ein Speicherplatz adressiert und entsprechend am Datenausgang der Speichereinrichtung (20) ein Kennsignal
abgegeben wird, das durch die für das aufgetretene Signalmuster gespeicherte Binärziffer bestimmt ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß mindestens ein erster
(20) und ein zweiter Speicher (20') vorgesehen sind,
daß die Adreßeingänge von jeweils einem dieser Speicher mit jeweils einer von mindestens einer ersten und einer zweiten Gruppe der Signalkanäle verbindbar sind, daß jeder dieser Speicher für jedes an
seinen Adreßeingängen auftretende Muster von Adreßsignalen jeweils einen Speicherplatz zum
Speichern einer Binärziffer aufweist, und daß eine logische Verknüpfungsschaltung (50) aus den Ausgangssignalen der Speicher das Kennsignal erzeugt.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß jeder Speicherplatz zwei
Speicherstellen zum Speichern einer ersten und einer zweiten Binärziffer aufweist, daß jeder Speicher
zwei Datenausgänge zum Abgeben eines ersten und eines zweiten Ausgangssignales aufweist, daß die
Ausgangssignale den Binärziffern des adressierten Speicherplatzes entsprechen, und daß in der logischen Verknüpfungsschaltung (50, 60) eine erste
Verknüpfungseinrichtung (60) aus dem zweiten Ausgangssignal des ersten Speichers und dem ersten
Ausgangssignal des zweiten Speichers ein Hilfssignal erzeugt und eine zweite Verknüpfungseinrichtung (50) aus dem Hilfssignal und dem ersten Ausgangssignal des ersten Speichers das Kennsignal erzeugt.
4. Schaltungsanordnung nach Anspruch 3 zum Durchführen eines arithmetischen Vergleiches von
numerisch gewichteten Signalmustern mit einem Referenzwert, dadurch gekennzeichnet, daß mit Hilfe der Ladeeinrichtung (30) in die ersten Speichersteilen der Speicherplätze, deren Adressen numerisch größer sind als der Referenzwert, eine andere
Binärziffer eingespeichert ist als in die ersten Speicherstellen der Speicherplätze, deren Adressen numerisch kleiner sind als der Referenzwert, und daß in
die zweite Speicherstelle des Speicherplatzes, dessen Adresse gleich dem Referenzwert ist, eine ande-
re Binärziffer eingespeichert ist als in die zweiten Speicherstellen der Speicherplätze, deren Adressen
ungleich dem Referenzwert sind
5. Schaltungsanordnung mit zwei Schaltungsanordnungen nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß deren Kennsignal-Ausgänge mit
den Eingängen eines Logikelementes (100) verbunden sind, das die Kennsignaie nach einer logischen
UND-Funktion zu einem Ausgangssignal verknüpft
6. Schaltungsanordnung mit zwei Schaltungsanordnungen nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß deren Kennsignal-Ausgänge mit
den Eingängen eines Logikelementes (200) verbunden sind, das die Kennsignale nach einer logischen
ODER-Funktion zu einem Ausgangssignal verknüpft.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/743,188 US4100532A (en) | 1976-11-19 | 1976-11-19 | Digital pattern triggering circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2751097A1 DE2751097A1 (de) | 1978-05-24 |
DE2751097C2 true DE2751097C2 (de) | 1984-12-06 |
Family
ID=24987834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2751097A Expired DE2751097C2 (de) | 1976-11-19 | 1977-11-16 | Schaltungsanordnung zum Erzeugen eines Kennsignals |
Country Status (4)
Country | Link |
---|---|
US (1) | US4100532A (de) |
JP (1) | JPS5364441A (de) |
DE (1) | DE2751097C2 (de) |
GB (2) | GB1589353A (de) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4373193A (en) * | 1977-08-29 | 1983-02-08 | Hewlett-Packard Company | Logic state analyzer |
US4445192A (en) * | 1980-11-25 | 1984-04-24 | Hewlett-Packard Company | Logic state analyzer with time and event count measurement between states |
US4455624A (en) * | 1980-11-25 | 1984-06-19 | Hewlett-Packard Company | Logic state analyzer with format specification |
US4480317A (en) * | 1980-11-25 | 1984-10-30 | Hewlett-Packard Company | Logic state analyzer with graph of captured trace |
US4495599A (en) * | 1980-11-25 | 1985-01-22 | Hewlett-Packard Company | Logic state analyzer with sequential triggering and restart |
US4404542A (en) * | 1980-12-05 | 1983-09-13 | Rca Corporation | Digital sequence detector |
US4475237A (en) * | 1981-11-27 | 1984-10-02 | Tektronix, Inc. | Programmable range recognizer for a logic analyzer |
US4495642A (en) * | 1982-02-26 | 1985-01-22 | Hewlett-Packard Company | Timing analyzer with combination transition and duration trigger |
US4554632A (en) * | 1982-06-28 | 1985-11-19 | Hewlett-Packard Company | Method and apparatus for determining if a digital value lies within a range |
US4495586A (en) * | 1982-07-29 | 1985-01-22 | Tektronix, Inc. | Waveform acquisition apparatus and method |
JPS59121537A (ja) * | 1982-12-28 | 1984-07-13 | Nec Corp | ビツトパタ−ン照合回路 |
EP0124238A3 (de) * | 1983-05-02 | 1987-05-06 | Tektronix, Inc. | Speicherbasierter Digitalwortsequenzerkenner |
JPS59210486A (ja) * | 1983-05-13 | 1984-11-29 | 株式会社日立製作所 | デイスプレイ制御装置 |
US4675646A (en) * | 1983-09-29 | 1987-06-23 | Tandem Computers Incorporated | RAM based multiple breakpoint logic |
US4641348A (en) * | 1983-11-09 | 1987-02-03 | Hewlett-Packard Company | Timing or logic state analyzer with automatic qualified inferential marking and post processing of captured trace data |
US4601033A (en) * | 1984-01-16 | 1986-07-15 | Siemens Corporate Research & Suppport, Inc. | Circuit testing apparatus employing signature analysis |
US4598401A (en) * | 1984-05-03 | 1986-07-01 | Siemens Corporate Research & Support, Inc. | Circuit testing apparatus employing signature analysis |
US4651298A (en) * | 1984-05-30 | 1987-03-17 | The United States Of America As Represented By The Secretary Of The Air Force | Selection of data from busses for test |
US4692897A (en) * | 1984-09-04 | 1987-09-08 | Gte Communication Systems Corporation | Arrangement for dynamic range checking or matching for digital values in a software system |
JPS6193962A (ja) * | 1984-10-15 | 1986-05-12 | Anritsu Corp | パタ−ントリガ付オシロスコ−プ |
JPH0756626B2 (ja) * | 1985-08-19 | 1995-06-14 | 株式会社東芝 | ディジタル比較器 |
NL8502433A (nl) * | 1985-09-04 | 1987-04-01 | Bakker Electronics Dongen Bv | Registreerinrichting. |
US4700365A (en) * | 1985-10-25 | 1987-10-13 | Rca Corporation | Digital threshold detector with hysteresis |
EP0225704A3 (de) * | 1985-12-02 | 1988-08-03 | Tektronix, Inc. | Methode und Einrichtung zur Analyse der Wellenform |
US4876655A (en) * | 1985-12-02 | 1989-10-24 | Tektronix, Inc. | Method and apparatus for evaluating jitter |
JPS62137635A (ja) * | 1985-12-10 | 1987-06-20 | Syst Wan Kk | ビツトパタ−ン検出装置 |
US4823076A (en) * | 1986-03-17 | 1989-04-18 | Tektronix, Inc. | Method and apparatus for triggering |
US5214784A (en) * | 1988-11-28 | 1993-05-25 | Tektronix, Inc. | Sequence of events detector for serial digital data which selectively outputs match signal in the series which defines detected sequence |
DE3909775A1 (de) * | 1989-03-21 | 1990-09-27 | Siemens Ag | Verfahren zur untersuchung eines digitalen datenstroms |
US5142673A (en) * | 1989-12-22 | 1992-08-25 | Bull Hn Information Systems Inc. | Bus monitor with dual port memory for storing selectable trigger patterns |
US5210862A (en) * | 1989-12-22 | 1993-05-11 | Bull Hn Information Systems Inc. | Bus monitor with selective capture of independently occuring events from multiple sources |
US5206948A (en) * | 1989-12-22 | 1993-04-27 | Bull Hn Information Systems Inc. | Bus monitor with means for selectively capturing trigger conditions |
US5313616A (en) * | 1990-09-18 | 1994-05-17 | 88Open Consortium, Ltd. | Method for analyzing calls of application program by inserting monitoring routines into the executable version and redirecting calls to the monitoring routines |
EP0483399A1 (de) * | 1990-10-30 | 1992-05-06 | Siemens Aktiengesellschaft | Einrichtung zum Vergleich zweier dual kodierter Daten |
US5321701A (en) * | 1990-12-06 | 1994-06-14 | Teradyne, Inc. | Method and apparatus for a minimal memory in-circuit digital tester |
US5223784A (en) * | 1991-06-01 | 1993-06-29 | Tektronix, Inc. | Method and circuit for triggering an electronic instrument only once during a period of a signal |
US5704057A (en) * | 1992-10-01 | 1997-12-30 | The United States Of America As Represented By The Secretary Of The Navy | Real-time data sorter |
DE4334264C2 (de) * | 1993-03-02 | 1996-08-14 | Hewlett Packard Co | Triggerschaltung |
US5590159A (en) * | 1995-02-07 | 1996-12-31 | Wandel & Goltermann Technologies, Inc. | Digital data sequence pattern filtering |
JP3233559B2 (ja) * | 1995-08-14 | 2001-11-26 | シャープ株式会社 | 半導体集積回路のテスト方法および装置 |
US5629947A (en) * | 1996-01-11 | 1997-05-13 | Hewlett-Packard Company | Method and apparatus for detecting positive and negative runt pulses simultaneously |
SE506241C2 (sv) * | 1996-03-04 | 1997-11-24 | Ericsson Telefon Ab L M | Förfarande och anordning för bitmönsterdetektering |
US5825787A (en) * | 1997-11-25 | 1998-10-20 | Xilinx, Inc. | System and method for accessing a test vector memory |
US6728745B1 (en) * | 1997-12-17 | 2004-04-27 | Tadahiro Ohmi | Semiconductor circuit for arithmetic operation and method of arithmetic operation |
US20020135611A1 (en) * | 1999-03-04 | 2002-09-26 | Trevor Deosaran | Remote performance management to accelerate distributed processes |
US6580431B1 (en) | 1999-03-04 | 2003-06-17 | Nexmem | System, method, and computer program product for intelligent memory to accelerate processes |
US6191683B1 (en) | 1999-08-31 | 2001-02-20 | Agilent Technologies, Inc. | System and method for comparing values during logic analysis |
US6578058B1 (en) | 1999-10-06 | 2003-06-10 | Agilent Technologies, Inc. | System and method for comparing values from target systems |
US6931424B1 (en) * | 2000-03-21 | 2005-08-16 | Alantro Communications, Inc. | Storage efficient minimization logic |
EP1315077A1 (de) * | 2001-11-23 | 2003-05-28 | STMicroelectronics Limited | Schaltung und Verfahren zur Durchführung von Fliesskomma Vergleichoperationen |
US7177498B2 (en) * | 2002-03-13 | 2007-02-13 | Altera Corporation | Two-by-two optical routing element using two-position MEMS mirrors |
CN105954558B (zh) * | 2016-04-29 | 2019-03-12 | 深圳市鼎阳科技有限公司 | 一种多通道信号示波器和并行映射和显示的方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2885655A (en) * | 1954-04-09 | 1959-05-05 | Underwood Corp | Binary relative magnitude comparator |
US3241114A (en) * | 1962-11-27 | 1966-03-15 | Rca Corp | Comparator systems |
US3405395A (en) * | 1965-04-27 | 1968-10-08 | Ericsson Telefon Ab L M | Circuit arrangement for activating an electric circuit by means of an instruction word |
US3448436A (en) * | 1966-11-25 | 1969-06-03 | Bell Telephone Labor Inc | Associative match circuit for retrieving variable-length information listings |
US3613082A (en) * | 1969-06-30 | 1971-10-12 | Sanders Associates Inc | Logic evaluator and adaptive recognition network |
GB1425033A (en) * | 1972-03-10 | 1976-02-18 | Hendrickson A E | Data signal recogniion apparatus |
US3843893A (en) * | 1973-07-20 | 1974-10-22 | Hewlett Packard Co | Logical synchronization of test instruments |
US4003024A (en) * | 1975-10-14 | 1977-01-11 | Rockwell International Corporation | Two-dimensional binary data enhancement system |
-
1976
- 1976-11-19 US US05/743,188 patent/US4100532A/en not_active Expired - Lifetime
-
1977
- 1977-10-14 GB GB7590/79A patent/GB1589353A/en not_active Expired
- 1977-10-14 GB GB42801/77A patent/GB1589352A/en not_active Expired
- 1977-11-16 JP JP13774177A patent/JPS5364441A/ja active Granted
- 1977-11-16 DE DE2751097A patent/DE2751097C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB1589352A (en) | 1981-05-13 |
US4100532A (en) | 1978-07-11 |
JPS5364441A (en) | 1978-06-08 |
JPS5719464B2 (de) | 1982-04-22 |
DE2751097A1 (de) | 1978-05-24 |
GB1589353A (en) | 1981-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2751097C2 (de) | Schaltungsanordnung zum Erzeugen eines Kennsignals | |
DE2339636A1 (de) | Programmsteuereinrichtung | |
DE3148099C2 (de) | Anordnung zum Erkennen einer Digitalfolge | |
DE2725396B2 (de) | Pufferspeicher | |
DE1774314B1 (de) | Einrichtung zur maschinellen zeichenerkennung | |
DE2727855C2 (de) | ||
DE2900586C2 (de) | Anordnung zum Decodieren von Codewörtern variabler Länge | |
DE2727627C2 (de) | Dekoder zur Parallelumsetzung von binären Zeichendaten in ein Punktmatrixformat | |
DE2648225C2 (de) | Datenspeicherwerk | |
DE3650508T2 (de) | Speicheranordnung zur Simulation eines Schieberegisters | |
DE2030370C3 (de) | Dateneingabeanordnung | |
DE4416171A1 (de) | EEPROM-Vorrichtung | |
DE1296428B (de) | Einrichtung zur Ermittlung von Speicheradressen aus Schluesselwoertern | |
DE3603975A1 (de) | Software-programmierbare logikanordnung | |
DE19645057C2 (de) | Vorrichtung zur Selektion von Adressenwörtern mittels Demultiplex-Decodierung | |
DE3341339C2 (de) | Befehlsfolgegenerator | |
DE3149905C2 (de) | ||
DE1549434A1 (de) | Datenverarbeitungsanlage | |
DE1806464A1 (de) | Adressengenerator fuer einen Digitalrechner | |
DE2233164B2 (de) | Schaltungsanordnung zur uebertragung von aufeinanderfolgenden bitstellen zwischen zwei registern | |
DE1449584A1 (de) | Anordnung zur UEbertragung von Daten einer Loch- oder Magnetkarte in eine Datenverarbeitungsanlage oder umgekehrt | |
DE1186244B (de) | Vergleichsschaltung | |
DE1808159A1 (de) | Einrichtung zur Umwandlung von Dualzahlen in binaer codierte Dezimalzahlen in paralleler Darstellung | |
DE1474041C3 (de) | Anordnung zum Sortieren von in zufälliger Reihenfolge aufgenommener Informationsbit Gruppen | |
DE2207094C3 (de) | Logische Schaltungsanordnung insbesondere für die Steuerung von automatischen Fertigungseinrichtungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |