JPS6193962A - パタ−ントリガ付オシロスコ−プ - Google Patents
パタ−ントリガ付オシロスコ−プInfo
- Publication number
- JPS6193962A JPS6193962A JP59215861A JP21586184A JPS6193962A JP S6193962 A JPS6193962 A JP S6193962A JP 59215861 A JP59215861 A JP 59215861A JP 21586184 A JP21586184 A JP 21586184A JP S6193962 A JPS6193962 A JP S6193962A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pattern
- input
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/34—Circuits for representing a single waveform by sampling, e.g. for very high frequencies
- G01R13/345—Circuits for representing a single waveform by sampling, e.g. for very high frequencies for displaying sampled signals by using digital processors by intermediate A.D. and D.A. convertors (control circuits for CRT indicators)
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
（産業上の利用分野）
本発明は、オシロスコープ、特に予め定められた波形ｉ
！ターンが入力してきたとき、当該波形パターンを起点
にしてトリガｔ−かけるパターントリガ付オシロスコー
プに関するものでらる。
！ターンが入力してきたとき、当該波形パターンを起点
にしてトリガｔ−かけるパターントリガ付オシロスコー
プに関するものでらる。
従来のオシロスコープのトリガは第５因に示されている
ようにレベルＬで行っていた。 （発明が解決しようとする問題点） そのため、例えば第５図の点線で囲まれ次波形部分を観
測したい場合他の信号波形でトリガが掛り、所望部分の
時点でトリガ全損けることができず、所望の波形を観測
できにくい欠点がｂった。 本発明は上記の欠点１に解決することを目的としており
、トリガを掛けるべき所望波形を予め「ｌ」。 「０」信号のビット列で波形設定しておき、入力する波
形が予め設定されている設定波形と成る範囲内の相関関
係を有する波形であると判足されたとき、トリガを掛は
入力信号を取り入れるパターントリガ付オシロスコーゾ
を提供することを目的としている。 （問題点を解決するための手段） その次め本発明のパターントリガ付オシロスコープは表
示すべき信号とスレッショルド電圧とを入力し、「１」
、「０」信号として出力するアナログ比較器と、該アナ
ログ比較器の間引かれ次出力信号の一部もしくは出力の
全部を受領するシリアルシフトレジスタと、所定の間引
き率、基準パターン及び相関重金それぞれ入力する入力
手段と、該５１ シフトレジスタに記憶されたデ
ータと前記入力手段により入力された基準パターンとを
比較し、前記入力され几相関率の範囲内で該データと基
準パターンとが一致することを判足し、一致信号を出力
する判定（ロ）路と、表示すべき信号を人／Ｄ変換する
Ａ ／ Ｄ変換回路と１判定回路の出力信号によりトリ
ガされて該Ａ／Ｄ変換回路によりＡ／Ｄ変換された表示
すべき信号を記憶するメモリと、該メモリに記憶された
信号に必要な信号処理を施して表示するＣＲＴとを備え
比ことｆ：特徴としている。以下図面を参照しながら本
発明の一実施例を説明する。 （実施例） 第１図は本発明に係るパターントリガ付オシロスコープ
の一笑施例構底、第２図にノＲターントリガ回路の一実
施例構成、第３図は重み付き比較部の一英施例構戊、第
４因はトリガを掛けるべき波形と七のツクターンデータ
との説明図を示している。 第１図において、ｌに人／Ｄ変換器、２はパターントリ
ガ回路、３はメモリ、４に信号処理回路。 ５はＣＲＴを表わしている。 入力信号、すなわち表示すぺ色信号は人／Ｄ変換器１で
ディジタル信号に変換される。また入力信号はパターン
トリガ回路２にも入力しており、この入力信号の波形の
パターンとパターントリガ回路２に予め設定されている
波形パターンとが成る範囲内の相関関係にｂるとき、パ
ターントリガ回路２からトリガ倍号欠出力する。メモリ
３にパターントリガ回路２が出力するトリガ信号によっ
てＡ ／ Ｄ ｉ換器ｌρ）らのディジタル化された入
力信号を記憶する。従ってメモリ３にはパターントリガ
回路２に設定された波形パターンをトリガとして、トリ
ガ前後のディレィによって足められた範囲の入力信号波
形が記憶され、観測者の所望する波形がメモリ３に記憶
される。メモリ３に記憶された信号波形は順次読み出さ
れ、信号処理回路４で適宜信号処理が行われた後、０Ｆ
ＬＴ５にその処理された波形が表示される。 第２図はパターントリガ回路の一実施例構成を示してお
り、６はアナログ比較器、７に間引き回路、８は入力手
段、９に判定回路、１０ないし１３はシリアルシフトレ
ジスタ、１４ないし１７は重み付き比較部、１８はアン
ド回路でろる。 アナログ比較器６では所定時間毎にスレッショルド電圧
と入力信号とが比較され、入力信号が「１」。 「０」信号としてアナログ比較器６から出力されてくる
。アナログ比較器６から出力される入力信号のディジタ
ル化ぞターン信号に間引き回路７に入力し、入力手暉８
から設定された間引き率に応じて間引かれた入力信号の
ディジタルＡターン（ｉ号が 。 間引き回路７から出力してくる０間引き回路７に一般に
周波数の低い入力信号に対して働かせ、周波数の高い入
力信号に対しては余り働かせないように入力手段８から
その間引き率を設定する。これは後に説明する判定回路
９で波形の同一性を判定する場合、比較されるべきディ
ジタルパターン信号のビット数が多くなり、波形独特の
特徴全書て入力波形の同一性の判定ができなくなるから
である１間引き回路７からのディジタルパターン信号に
直列接続された、例えば８ビツトシリアルシフトレジス
タ１０．１１．１２．１３へ順次入力し１図示されてい
ないクロックによって８ビツトシリアルシフトレジスタ
１０（１ｍから８ビツトシリアルシフトレジスタ１３側
へシフトされてゆく。 ８ビツトシリアルシフトレジスタＩＯないし１３にはそ
れぞれ重み付き比較部１４ないし１７が対応して設けら
れている。重み付き比較部１４ないく戸Ｏ し１７には入力手段８からデータ設定、相関率が設定で
きるようになっている１重み付き比較８５１４ないし１
７の一部又は全部音用いてトリガを掛けるべき波形につ
いてのパターンデータｉ ｒｌＪ、 ｒｏＪ信号と必要
により「ドントケア」信号（この信号についてに後に詳
しく説明する）との３値信号で入力手段８から予め設定
しておく。このトリガ全指けるべき波形についてのパタ
ーンデータと８ビツトシリアルシフトレジスタ１０ない
し１３に送られてくる入力信号のディジタルパターンの
信号とが、予め入力手段８から各重み付き比較ｇ１４な
いし１７にそれぞれ設定されている相関率の範囲内で一
致し九とき、各重み付き比較部から一致、′ｔ−示す一
致信号の「１」を出力する。各重み付き比較部１４ない
し１７が丁ぺて一致信号の「ｌ」を出力したとき、アン
ド回路１８から「１」が出力する。 すなわ°ち入力手段８から重み付き比較部１４ないし１
７に設定されたトリガを掛けるべき波形についてのパタ
ーンデータと入力信号のディジタル化ぞターン信号とが
、相関率をもって一致していることになり、入力信号に
トリガを掛けるべき波形、Ｒターンが入力したことにな
る。このようにして判定回路９からトリガ信号が出力し
、第１図で説明したパターントリガ回路２からの該トリ
ガ信号によってディジタル化された入力信号をメモリ３
に記憶することができる。 第３図は重み付き比較部の一実施例構成を示している。 １９−０ないし１９−７ｆｌイクスクル一スイブオア回
路％ ２０−０ないし２Ｏ−７Ｈインバータ、２１−０
ないし２１−７はオア回路、２２はｌの数層算回路、２
．３１１！レジスタ、２４は比較回路でろる。 イクスクルースイブオア回路１９−０ないし１９−７の
一方の入力には８ビツトシリアルシフ腎 トレジスタのデータＥ０ないしＥアが入力し、また他方
の入力には前記説明のトリガを掛けるべき波形について
のパターンデータｔ−ｒｌＪ 、 ｒｏＪの信号で入
力する。一方オア回路２１−０ないし２１−７の一方に
ば「ドントケア」信号である「１」の信号を入力する。 このオア回路２１−０ないし２１−７の一方の入力に「
ドントケア」でない場合ハ「０」の信号が入力される。 １の数層算回路２２は当該ｌの数層算回路２２に入力す
る「１」の敷金かぞえており、その数を３ビツトで出力
する。レジスタ２３は相関率のデータ値が設定される。 比較回路２４はレジスタ２３に設定された相関率の値Ｍ
と１の数層算回路２２が出力する「ｌ」の数Ｎとを比較
し、Ｎ≧Ｍのとき「ｌＪ′ｆｔ出力する回路である。 次にこの重み付き比較部の動作を具体的な例全挙げて説
明する。 例えば第４図で示された波形でトリガを掛けたいとき、
その波形をディジタル化したデータ「１゜０．１．０．
１．１．１．ＯＪをイクスクルースイブオア回路１９−
０ないし１９−７にそれぞれ設定して３く。シリアルシ
フトレジスタカラのＥｏないしＥ、のデータがｒｌ、
０．１．０．１．１．．１． ＯＪになると、各イクス
クルースイブオア回路１９−Ｏないし１９−７の出力は
すべて「０」が出力し、インバータ２０−０ないし２０
−７及びオア回路２１−０ないし２１−７紮介してｒｌ
Ｊが１の数層算回路２２に入力する。１の数層算回路２
２は［月の信号が８個入力しているので８を数え（Ｎ＝
８＋、このＮ＝８１−比較回路２４へ出力する。一方レ
ジスタ２３には予め相関率の値１例えばＭ＝８が設定さ
れており、このＭ＝８が比較回路２４に出力されている
。比較回路２４はレジスタ２３〃１らの相関率の値Ｍ＝
８と１の数層算回路２２からの数Ｎ＝８とを比較し、Ｎ
≧ＭであるからｒｌＪ ｔ−出力する。すなわち予めイ
クスクルースイブオア回路１９−０ないし１９−７に設
定されたトリガを掛ケタい波形〕ぐターンとシリアルシ
フトレジスタに入力している波形パターンとが同一性の
関係におることを表わしている。 次に第４図に示され九波形のうち波形０でトリガを掛は
友い場合、波形Ｃのノソターンデータは「０、１．１．
１． ＯＪでめるからイクスクルースイブオア回路１９
−３ないし１９−７に当該波形Ｏのパターンデータｒ
０．１．１．１．ＯＪｉ設定しておく。そして波形０以
外の部分はどのような波形であってもよい刀１ら、オア
回路２１−０ないし２】−５ＩＣｒドントケア」信号の
「１」を設定して訃く。 従ってオア回路２１−０ないし２１−２の出力に常にｒ
ｌＪ ＝ｉ小出力ている。、またシリアルシフトレジス
タからのＥ、ないしＥ７のデータがｒ Ｏ，１，１゜１
．０」になったとき％ ｌの数層算回路°２２にＮ＝８
を出力するから、比較回路２４から「１」を出力する。 このように、イクスクルースイブオア回路１９−０ない
し１９−７にはトリガを掛けたい波形についてのパター
ンデータＱｒＱＪ、ｒｌＪの信号で設定しておくととも
に、オア回路２１−０ないし２１−７に必要に応じて「
ドントケア」信号の「１」を設定しておくことにより、
目的とする波形でトリガ信号を出力することができる。 なお上記の説明でに相関率の値ｔ−Ｎ＝８の完全一致で
トリガ信号を発生するように説明し九が、レジスタ２３
に設定する相関率の１ｒｇは任意に設定することができ
、このレジスタ２３に設定された相関率の値に応じ友近
似波形でトリガ信号が出力してくることになる。 Ｋ３図に示されｆｃ重み付き比較部は上記説明の如く動
作するが％Ｉｇ２図のように８ビツトシリアルシフトレ
ジスタｌＯないし１３ｔ−直列に接続し。 それぞれに重み付は比較部１４ないし１５を設けて、各
重み付は比較部ごとに波形パターンのデータ及び相関率
のデータが設定できる構成となっている。仁のような構
成を採ることにより、例えば第４図に示された波形が２
個繰返され、それ以後の波形はどんな波形てらってもよ
い場合等、不要の波形データが入っている８ビツトシフ
トレジスタの重み付き比較部に「ドントケア」信号を設
定してかくことができ、臨機応変に対処することができ
る。従って方式を異にするテレビジョン信号の水平同期
信号の一部分の波形を見たいとき１％方式に共通の波形
パターンについての部分だけの □パターンデータを
設定しておき、残りの異なる波形の部分についてに「ド
ントケア」信号全設定して訃けば、方式會異にするテレ
ビジョン信号ノ水平同期信号のうち共通の波形部分でト
リガを掛けることができる。 、 なお上記説明でに８ビツトを基に説明したが８ビツ
トに限るものではない。 （発明の効果） 以上説明した如く１本発明によれば、予め設定され几波
形パターンでトリガが掛るので、観測したい部分の波形
を容易に観測することができる。
ようにレベルＬで行っていた。 （発明が解決しようとする問題点） そのため、例えば第５図の点線で囲まれ次波形部分を観
測したい場合他の信号波形でトリガが掛り、所望部分の
時点でトリガ全損けることができず、所望の波形を観測
できにくい欠点がｂった。 本発明は上記の欠点１に解決することを目的としており
、トリガを掛けるべき所望波形を予め「ｌ」。 「０」信号のビット列で波形設定しておき、入力する波
形が予め設定されている設定波形と成る範囲内の相関関
係を有する波形であると判足されたとき、トリガを掛は
入力信号を取り入れるパターントリガ付オシロスコーゾ
を提供することを目的としている。 （問題点を解決するための手段） その次め本発明のパターントリガ付オシロスコープは表
示すべき信号とスレッショルド電圧とを入力し、「１」
、「０」信号として出力するアナログ比較器と、該アナ
ログ比較器の間引かれ次出力信号の一部もしくは出力の
全部を受領するシリアルシフトレジスタと、所定の間引
き率、基準パターン及び相関重金それぞれ入力する入力
手段と、該５１ シフトレジスタに記憶されたデ
ータと前記入力手段により入力された基準パターンとを
比較し、前記入力され几相関率の範囲内で該データと基
準パターンとが一致することを判足し、一致信号を出力
する判定（ロ）路と、表示すべき信号を人／Ｄ変換する
Ａ ／ Ｄ変換回路と１判定回路の出力信号によりトリ
ガされて該Ａ／Ｄ変換回路によりＡ／Ｄ変換された表示
すべき信号を記憶するメモリと、該メモリに記憶された
信号に必要な信号処理を施して表示するＣＲＴとを備え
比ことｆ：特徴としている。以下図面を参照しながら本
発明の一実施例を説明する。 （実施例） 第１図は本発明に係るパターントリガ付オシロスコープ
の一笑施例構底、第２図にノＲターントリガ回路の一実
施例構成、第３図は重み付き比較部の一英施例構戊、第
４因はトリガを掛けるべき波形と七のツクターンデータ
との説明図を示している。 第１図において、ｌに人／Ｄ変換器、２はパターントリ
ガ回路、３はメモリ、４に信号処理回路。 ５はＣＲＴを表わしている。 入力信号、すなわち表示すぺ色信号は人／Ｄ変換器１で
ディジタル信号に変換される。また入力信号はパターン
トリガ回路２にも入力しており、この入力信号の波形の
パターンとパターントリガ回路２に予め設定されている
波形パターンとが成る範囲内の相関関係にｂるとき、パ
ターントリガ回路２からトリガ倍号欠出力する。メモリ
３にパターントリガ回路２が出力するトリガ信号によっ
てＡ ／ Ｄ ｉ換器ｌρ）らのディジタル化された入
力信号を記憶する。従ってメモリ３にはパターントリガ
回路２に設定された波形パターンをトリガとして、トリ
ガ前後のディレィによって足められた範囲の入力信号波
形が記憶され、観測者の所望する波形がメモリ３に記憶
される。メモリ３に記憶された信号波形は順次読み出さ
れ、信号処理回路４で適宜信号処理が行われた後、０Ｆ
ＬＴ５にその処理された波形が表示される。 第２図はパターントリガ回路の一実施例構成を示してお
り、６はアナログ比較器、７に間引き回路、８は入力手
段、９に判定回路、１０ないし１３はシリアルシフトレ
ジスタ、１４ないし１７は重み付き比較部、１８はアン
ド回路でろる。 アナログ比較器６では所定時間毎にスレッショルド電圧
と入力信号とが比較され、入力信号が「１」。 「０」信号としてアナログ比較器６から出力されてくる
。アナログ比較器６から出力される入力信号のディジタ
ル化ぞターン信号に間引き回路７に入力し、入力手暉８
から設定された間引き率に応じて間引かれた入力信号の
ディジタルＡターン（ｉ号が 。 間引き回路７から出力してくる０間引き回路７に一般に
周波数の低い入力信号に対して働かせ、周波数の高い入
力信号に対しては余り働かせないように入力手段８から
その間引き率を設定する。これは後に説明する判定回路
９で波形の同一性を判定する場合、比較されるべきディ
ジタルパターン信号のビット数が多くなり、波形独特の
特徴全書て入力波形の同一性の判定ができなくなるから
である１間引き回路７からのディジタルパターン信号に
直列接続された、例えば８ビツトシリアルシフトレジス
タ１０．１１．１２．１３へ順次入力し１図示されてい
ないクロックによって８ビツトシリアルシフトレジスタ
１０（１ｍから８ビツトシリアルシフトレジスタ１３側
へシフトされてゆく。 ８ビツトシリアルシフトレジスタＩＯないし１３にはそ
れぞれ重み付き比較部１４ないし１７が対応して設けら
れている。重み付き比較部１４ないく戸Ｏ し１７には入力手段８からデータ設定、相関率が設定で
きるようになっている１重み付き比較８５１４ないし１
７の一部又は全部音用いてトリガを掛けるべき波形につ
いてのパターンデータｉ ｒｌＪ、 ｒｏＪ信号と必要
により「ドントケア」信号（この信号についてに後に詳
しく説明する）との３値信号で入力手段８から予め設定
しておく。このトリガ全指けるべき波形についてのパタ
ーンデータと８ビツトシリアルシフトレジスタ１０ない
し１３に送られてくる入力信号のディジタルパターンの
信号とが、予め入力手段８から各重み付き比較ｇ１４な
いし１７にそれぞれ設定されている相関率の範囲内で一
致し九とき、各重み付き比較部から一致、′ｔ−示す一
致信号の「１」を出力する。各重み付き比較部１４ない
し１７が丁ぺて一致信号の「ｌ」を出力したとき、アン
ド回路１８から「１」が出力する。 すなわ°ち入力手段８から重み付き比較部１４ないし１
７に設定されたトリガを掛けるべき波形についてのパタ
ーンデータと入力信号のディジタル化ぞターン信号とが
、相関率をもって一致していることになり、入力信号に
トリガを掛けるべき波形、Ｒターンが入力したことにな
る。このようにして判定回路９からトリガ信号が出力し
、第１図で説明したパターントリガ回路２からの該トリ
ガ信号によってディジタル化された入力信号をメモリ３
に記憶することができる。 第３図は重み付き比較部の一実施例構成を示している。 １９−０ないし１９−７ｆｌイクスクル一スイブオア回
路％ ２０−０ないし２Ｏ−７Ｈインバータ、２１−０
ないし２１−７はオア回路、２２はｌの数層算回路、２
．３１１！レジスタ、２４は比較回路でろる。 イクスクルースイブオア回路１９−０ないし１９−７の
一方の入力には８ビツトシリアルシフ腎 トレジスタのデータＥ０ないしＥアが入力し、また他方
の入力には前記説明のトリガを掛けるべき波形について
のパターンデータｔ−ｒｌＪ 、 ｒｏＪの信号で入
力する。一方オア回路２１−０ないし２１−７の一方に
ば「ドントケア」信号である「１」の信号を入力する。 このオア回路２１−０ないし２１−７の一方の入力に「
ドントケア」でない場合ハ「０」の信号が入力される。 １の数層算回路２２は当該ｌの数層算回路２２に入力す
る「１」の敷金かぞえており、その数を３ビツトで出力
する。レジスタ２３は相関率のデータ値が設定される。 比較回路２４はレジスタ２３に設定された相関率の値Ｍ
と１の数層算回路２２が出力する「ｌ」の数Ｎとを比較
し、Ｎ≧Ｍのとき「ｌＪ′ｆｔ出力する回路である。 次にこの重み付き比較部の動作を具体的な例全挙げて説
明する。 例えば第４図で示された波形でトリガを掛けたいとき、
その波形をディジタル化したデータ「１゜０．１．０．
１．１．１．ＯＪをイクスクルースイブオア回路１９−
０ないし１９−７にそれぞれ設定して３く。シリアルシ
フトレジスタカラのＥｏないしＥ、のデータがｒｌ、
０．１．０．１．１．．１． ＯＪになると、各イクス
クルースイブオア回路１９−Ｏないし１９−７の出力は
すべて「０」が出力し、インバータ２０−０ないし２０
−７及びオア回路２１−０ないし２１−７紮介してｒｌ
Ｊが１の数層算回路２２に入力する。１の数層算回路２
２は［月の信号が８個入力しているので８を数え（Ｎ＝
８＋、このＮ＝８１−比較回路２４へ出力する。一方レ
ジスタ２３には予め相関率の値１例えばＭ＝８が設定さ
れており、このＭ＝８が比較回路２４に出力されている
。比較回路２４はレジスタ２３〃１らの相関率の値Ｍ＝
８と１の数層算回路２２からの数Ｎ＝８とを比較し、Ｎ
≧ＭであるからｒｌＪ ｔ−出力する。すなわち予めイ
クスクルースイブオア回路１９−０ないし１９−７に設
定されたトリガを掛ケタい波形〕ぐターンとシリアルシ
フトレジスタに入力している波形パターンとが同一性の
関係におることを表わしている。 次に第４図に示され九波形のうち波形０でトリガを掛は
友い場合、波形Ｃのノソターンデータは「０、１．１．
１． ＯＪでめるからイクスクルースイブオア回路１９
−３ないし１９−７に当該波形Ｏのパターンデータｒ
０．１．１．１．ＯＪｉ設定しておく。そして波形０以
外の部分はどのような波形であってもよい刀１ら、オア
回路２１−０ないし２】−５ＩＣｒドントケア」信号の
「１」を設定して訃く。 従ってオア回路２１−０ないし２１−２の出力に常にｒ
ｌＪ ＝ｉ小出力ている。、またシリアルシフトレジス
タからのＥ、ないしＥ７のデータがｒ Ｏ，１，１゜１
．０」になったとき％ ｌの数層算回路°２２にＮ＝８
を出力するから、比較回路２４から「１」を出力する。 このように、イクスクルースイブオア回路１９−０ない
し１９−７にはトリガを掛けたい波形についてのパター
ンデータＱｒＱＪ、ｒｌＪの信号で設定しておくととも
に、オア回路２１−０ないし２１−７に必要に応じて「
ドントケア」信号の「１」を設定しておくことにより、
目的とする波形でトリガ信号を出力することができる。 なお上記の説明でに相関率の値ｔ−Ｎ＝８の完全一致で
トリガ信号を発生するように説明し九が、レジスタ２３
に設定する相関率の１ｒｇは任意に設定することができ
、このレジスタ２３に設定された相関率の値に応じ友近
似波形でトリガ信号が出力してくることになる。 Ｋ３図に示されｆｃ重み付き比較部は上記説明の如く動
作するが％Ｉｇ２図のように８ビツトシリアルシフトレ
ジスタｌＯないし１３ｔ−直列に接続し。 それぞれに重み付は比較部１４ないし１５を設けて、各
重み付は比較部ごとに波形パターンのデータ及び相関率
のデータが設定できる構成となっている。仁のような構
成を採ることにより、例えば第４図に示された波形が２
個繰返され、それ以後の波形はどんな波形てらってもよ
い場合等、不要の波形データが入っている８ビツトシフ
トレジスタの重み付き比較部に「ドントケア」信号を設
定してかくことができ、臨機応変に対処することができ
る。従って方式を異にするテレビジョン信号の水平同期
信号の一部分の波形を見たいとき１％方式に共通の波形
パターンについての部分だけの □パターンデータを
設定しておき、残りの異なる波形の部分についてに「ド
ントケア」信号全設定して訃けば、方式會異にするテレ
ビジョン信号ノ水平同期信号のうち共通の波形部分でト
リガを掛けることができる。 、 なお上記説明でに８ビツトを基に説明したが８ビツ
トに限るものではない。 （発明の効果） 以上説明した如く１本発明によれば、予め設定され几波
形パターンでトリガが掛るので、観測したい部分の波形
を容易に観測することができる。
第１図に本発明に係るパターントＩＪガ付オシロスコー
プの一災施例構底、第２図にパターントリガ回路の一実
施例構成、第３図は重み付き比較部の一実施例構成、第
４図はトリガを掛けるべき波形とそのパターンデータと
の説明図、第５図は従来のトリガの掛は万全説明してい
る説明図でおる。 １中、１はＡ ／ Ｄ変換器、２はパターントリガ回路
、３０メモリ、４μ信号処理（ロ）路、５にＣＲＴ。 ６はアナログ比１咬器、７μ間引き回路、８は人力手段
、９に判定回路、１０ないし１３にシリアルシフトレジ
スタ、１４ないし１７は重み付き比較部、１ｇにアンド
回路、１９−Ｏないし１９−７はイクスクルースイブオ
ア回路、２０−０ないし２０−７はインバータ、２１−
０ないし２１−７はオア回路、２２は１の数層算回路、
２３はレジスタ、２４に比較回路である。
プの一災施例構底、第２図にパターントリガ回路の一実
施例構成、第３図は重み付き比較部の一実施例構成、第
４図はトリガを掛けるべき波形とそのパターンデータと
の説明図、第５図は従来のトリガの掛は万全説明してい
る説明図でおる。 １中、１はＡ ／ Ｄ変換器、２はパターントリガ回路
、３０メモリ、４μ信号処理（ロ）路、５にＣＲＴ。 ６はアナログ比１咬器、７μ間引き回路、８は人力手段
、９に判定回路、１０ないし１３にシリアルシフトレジ
スタ、１４ないし１７は重み付き比較部、１ｇにアンド
回路、１９−Ｏないし１９−７はイクスクルースイブオ
ア回路、２０−０ないし２０−７はインバータ、２１−
０ないし２１−７はオア回路、２２は１の数層算回路、
２３はレジスタ、２４に比較回路である。
Claims (2)
- （１）表示すべき信号とスレツシヨルド電圧とを入力し
、「１」、「０」信号として出力するアナログ比較器と
；該アナログ比較器の間引かれた出力信号の一部もしく
は出力の全部を受領するシリアルシフトレジスタと；所
定の間引き率、基準パターン及び相関率をそれぞれ入力
する入力手段と；該シリアルシフトレジスタに記憶され
たデータと前記入力手段により入力された基準パターン
とを比較し、前記入力された相関率の範囲内で該データ
と基準パターンとが一致することを判定し、一致信号を
出力する判定回路と；表示すべき信号をＡ／Ｄ変換する
Ａ／Ｄ変換回路と；判定回路の出力信号によりトリガさ
れて該Ａ／Ｄ変換回路によりＡ／Ｄ変換された表示すべ
き信号を記憶するメモリと；該メモリに記憶された信号
に必要な信号処理を施して表示するＣＲＴとを備えたこ
とを特徴とするパターントリガ付オシロスコープ。 - （２）前記シリアルシフトレジスタは数ビツトを１ブロ
ツクとするブロツク構成となし、ブロツク単位で基準パ
ターンのデータとを比較するようにしたことを特徴とす
る特許請求の範囲第（１）項記載のパターントリガ付オ
シロスコープ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215861A JPS6193962A (ja) | 1984-10-15 | 1984-10-15 | パタ−ントリガ付オシロスコ−プ |
| US07/120,729 US4797936A (en) | 1984-10-15 | 1987-11-16 | Waveform sequence trigger system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215861A JPS6193962A (ja) | 1984-10-15 | 1984-10-15 | パタ−ントリガ付オシロスコ−プ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6193962A true JPS6193962A (ja) | 1986-05-12 |
| JPH0120389B2 JPH0120389B2 (ja) | 1989-04-17 |
Family
ID=16679485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59215861A Granted JPS6193962A (ja) | 1984-10-15 | 1984-10-15 | パタ−ントリガ付オシロスコ−プ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4797936A (ja) |
| JP (1) | JPS6193962A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01105183A (ja) * | 1987-10-19 | 1989-04-21 | Advantest Corp | アイパターン解析装置 |
| US6011316A (en) * | 1996-11-15 | 2000-01-04 | Denso Corporation | Starter having magnetic switch and fixing member for fixing the magnetic switch therein |
| JP2006170988A (ja) * | 2004-12-16 | 2006-06-29 | Tektronix Inc | トリガ発生器及びトリガ発生方法 |
| JP2006329979A (ja) * | 2005-05-20 | 2006-12-07 | Tektronix Inc | 測定機器、自己相関トリガ発生方法及び発生器 |
| WO2008114602A1 (ja) * | 2007-03-20 | 2008-09-25 | Advantest Corporation | 試験装置および電子デバイス |
| JP2018189445A (ja) * | 2017-04-28 | 2018-11-29 | 岩崎通信機株式会社 | 波形記録装置 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5214784A (en) * | 1988-11-28 | 1993-05-25 | Tektronix, Inc. | Sequence of events detector for serial digital data which selectively outputs match signal in the series which defines detected sequence |
| US5237512A (en) * | 1988-12-02 | 1993-08-17 | Detector Electronics Corporation | Signal recognition and classification for identifying a fire |
| US5229651A (en) * | 1989-09-08 | 1993-07-20 | Best Power Technology, Inc. | Method and apparatus for line power monitoring for uninterruptible power supplies |
| US5153501A (en) * | 1990-03-19 | 1992-10-06 | Yokogawa Electric Corporation | Waveform measuring device |
| JP2783640B2 (ja) * | 1990-03-27 | 1998-08-06 | 株式会社東芝 | 保護装置 |
| US5285799A (en) * | 1990-10-09 | 1994-02-15 | Donna Minard | Method for preventing deposit of lipstick on teeth |
| US5315533A (en) * | 1991-05-17 | 1994-05-24 | Best Power Technology, Inc. | Back-up uninterruptible power system |
| US5223784A (en) * | 1991-06-01 | 1993-06-29 | Tektronix, Inc. | Method and circuit for triggering an electronic instrument only once during a period of a signal |
| US5352976A (en) * | 1992-01-31 | 1994-10-04 | Tektronix, Inc. | Multi-channel trigger dejitter |
| US5579197A (en) * | 1995-01-24 | 1996-11-26 | Best Power Technology, Incorporated | Backup power system and method |
| US5602462A (en) * | 1995-02-21 | 1997-02-11 | Best Power Technology, Incorporated | Uninterruptible power system |
| US5987562A (en) * | 1996-03-08 | 1999-11-16 | Texas Instruments Incorporated | Waveform sampler and method for sampling a signal from a read channel |
| US5852789A (en) * | 1996-04-10 | 1998-12-22 | Snap-On Technologies, Inc. | Engine analyzer with pattern library linked to vehicle ID and display scope configuration |
| US5784268A (en) * | 1996-09-20 | 1998-07-21 | General Signal Corporation | Inverter control for support of power factor corrected loads |
| US5790391A (en) * | 1996-11-29 | 1998-08-04 | General Signal Corporation | Standby power system |
| US5978742A (en) * | 1997-04-04 | 1999-11-02 | Tektronix, Inc. | Method and apparatus for digital sampling of electrical waveforms |
| US7816904B2 (en) * | 2007-10-09 | 2010-10-19 | Tektronix, Inc. | Modulation signature trigger |
| US9506951B2 (en) | 2015-01-26 | 2016-11-29 | Guzik Technical Enterprises | Method and apparatus for data acquisition with waveform trigger |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4142146A (en) * | 1975-07-07 | 1979-02-27 | Nicolet Instrument Corporation | Digital apparatus for waveform measurement |
| US4003024A (en) * | 1975-10-14 | 1977-01-11 | Rockwell International Corporation | Two-dimensional binary data enhancement system |
| US4100532A (en) * | 1976-11-19 | 1978-07-11 | Hewlett-Packard Company | Digital pattern triggering circuit |
| GB1590950A (en) * | 1976-12-11 | 1981-06-10 | Emi Ltd | System for comparing representations of a scene |
| US4250562A (en) * | 1979-05-22 | 1981-02-10 | Hewlett-Packard Company | Digital signal state analyzer and display |
| US4425643A (en) * | 1981-06-08 | 1984-01-10 | Tektronix, Inc. | Multi-speed logic analyzer |
| US4592369A (en) * | 1982-07-12 | 1986-06-03 | National Research Development Corp. | Method and apparatus for use in temporal analysis of waveforms |
| JPS5951536A (ja) * | 1982-09-14 | 1984-03-26 | Fujitsu Ltd | パタ−ン認識方法及びその装置 |
| US4641348A (en) * | 1983-11-09 | 1987-02-03 | Hewlett-Packard Company | Timing or logic state analyzer with automatic qualified inferential marking and post processing of captured trace data |
| DE3587620T2 (de) * | 1984-05-28 | 1994-03-24 | Advantest Corp | Logikanalysator. |
| JPS61292570A (ja) * | 1985-06-20 | 1986-12-23 | Ando Electric Co Ltd | 複数のサンプリング系をもつロジックアナライザ |
-
1984
- 1984-10-15 JP JP59215861A patent/JPS6193962A/ja active Granted
-
1987
- 1987-11-16 US US07/120,729 patent/US4797936A/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01105183A (ja) * | 1987-10-19 | 1989-04-21 | Advantest Corp | アイパターン解析装置 |
| US6011316A (en) * | 1996-11-15 | 2000-01-04 | Denso Corporation | Starter having magnetic switch and fixing member for fixing the magnetic switch therein |
| JP2006170988A (ja) * | 2004-12-16 | 2006-06-29 | Tektronix Inc | トリガ発生器及びトリガ発生方法 |
| JP2006329979A (ja) * | 2005-05-20 | 2006-12-07 | Tektronix Inc | 測定機器、自己相関トリガ発生方法及び発生器 |
| WO2008114602A1 (ja) * | 2007-03-20 | 2008-09-25 | Advantest Corporation | 試験装置および電子デバイス |
| JP2018189445A (ja) * | 2017-04-28 | 2018-11-29 | 岩崎通信機株式会社 | 波形記録装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0120389B2 (ja) | 1989-04-17 |
| US4797936A (en) | 1989-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6193962A (ja) | パタ−ントリガ付オシロスコ−プ | |
| JPS5875068A (ja) | 波形蓄積表示装置 | |
| JPS6297476A (ja) | 信号補間回路 | |
| JPS6194136A (ja) | デイジタル信号処理装置 | |
| JPS63242236A (ja) | 医用画像の時間情報色分け表示装置 | |
| JPS63228086A (ja) | 半導体集積回路 | |
| EP0010922A1 (en) | Device for determining periodic components of an alternating signal | |
| JP2002010062A (ja) | 画像構成装置 | |
| JPS61223991A (ja) | バイナリ イメージとストアドデジタルパターンとの比較装置 | |
| JPH0752619Y2 (ja) | 波形表示装置 | |
| JP2995984B2 (ja) | ３次元波形表示装置 | |
| JPS58215813A (ja) | デイジタル信号処理装置 | |
| JPS61209381A (ja) | 水中探知機における表示装置 | |
| JPS609882Y2 (ja) | デイジタル相関器 | |
| JP3094714B2 (ja) | 雑音除去フィルタ | |
| JPH01174035A (ja) | デジタル信号復調回路 | |
| JPH0157369B2 (ja) | ||
| JPH05257461A (ja) | 波形測定装置 | |
| JP2592708Y2 (ja) | スペクトラム・アナライザ | |
| JPS58134528A (ja) | Ａｄ変換装置 | |
| JPS6083983A (ja) | 音符表示装置 | |
| JPS62215874A (ja) | ロジツクスコ−プ | |
| JPS6318476A (ja) | 間引き回路 | |
| JPS62242411A (ja) | 遅延回路 | |
| JPH01292585A (ja) | アナログ差分回路 |