DE2735874C2 - - Google Patents
Info
- Publication number
- DE2735874C2 DE2735874C2 DE19772735874 DE2735874A DE2735874C2 DE 2735874 C2 DE2735874 C2 DE 2735874C2 DE 19772735874 DE19772735874 DE 19772735874 DE 2735874 A DE2735874 A DE 2735874A DE 2735874 C2 DE2735874 C2 DE 2735874C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- memory
- decoding
- command
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 108
- 239000008186 active pharmaceutical agent Substances 0.000 claims description 81
- 238000000034 method Methods 0.000 claims description 47
- 230000008569 process Effects 0.000 claims description 43
- 238000003860 storage Methods 0.000 claims description 30
- 230000003936 working memory Effects 0.000 claims description 18
- 238000002372 labelling Methods 0.000 claims description 7
- 230000001934 delay Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000004904 shortening Methods 0.000 claims description 2
- 230000006698 induction Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 238000012217 deletion Methods 0.000 description 8
- 230000037430 deletion Effects 0.000 description 8
- 238000012360 testing method Methods 0.000 description 7
- 241000196324 Embryophyta Species 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000011022 operating instruction Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 241001397173 Kali <angiosperm> Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000003348 petrochemical agent Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000004753 textile Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1159—Image table, memory
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15048—Microprocessor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Executing Machine-Instructions (AREA)
- Programmable Controllers (AREA)
Description
Die Erfindung betrifft einen programmierbaren Prozeßrechner
zur Steuerung einer Industrieanlage mit einem Eingangs
schaltkreis zur Aufnahme von den jeweiligen Zustand der Anlage
repräsentierenden digitalen Eingangssignalen, einem
Ausgangsschaltkreis zur Abgabe von Ausgangssignalen zur
Steuerung der Anlage, einem Befehlsspeicher zur Aufnahme
von jeweils einen Arbeitsschritt eines Arbeitszyklus fest
legenden adressierbaren Befehlsgruppen eines vorgegebenen
Programms, sowie mit einem mikroprogrammierbaren Decodier-
und Ablaufsteuerschaltkreis zur Ausführung der vom Befehls
speicher abgerufenen Befehle und Ansteuerung der anderen
Schaltkreise.
Die zu steuernde Industrieanlage kann beispielsweise ein
Fertigungs- und Montageband insbesondere für die Herstellung
von Kraftfahrzeugen, eine Transport- und Handhabungs
vorrichtung wie beispielsweise eine Sortiervorrichtung,
Werkzeugmaschinen, Transfervorrichtungen usw. umfassen. Es
kommen auch industriell ablaufende Fertigungsprozesse bei
spielsweise in der Chemie, der Petrochemie, der Texilindustrie
oder dergleichen in Frage.
Prozeßrechner der eingangs genannten Art sind beispielsweise
aus der US-Z "Control & Instrumentation" Nov. 1972,
S. 41-43 und der US 39 00 835 bekannt. Derartige Prozeß
rechner arbeiten sowohl auf einer Makro- als auch einer
Mikrobefehls-Ebene. Während das im Befehlsspeicher aufge
nommene vorgegebene Programm die Makrobefehlsebene umfaßt,
sind die zur Abarbeitung dieser Makrobefehle erforderlichen
Mikrobefehle in einem Speicher des Decodier- und Ablauf
steuerschaltkreises vorgesehen.
Die ausgehend von der technischen Spezifikation der zu
steuernden Anlage vorzunehmende Erstellung des Makroprogramms
ist nun insbesondere bei komplizierten Arbeitszyklen,
äußerst aufwendig und nicht ohne weiteres nach einfachen,
vorgegebenen Regeln durchführbar.
Bei den aus den US-Z "Control & Instrumentation" und der US
39 00 835 bekannten Prozeßrechnern müssen zur Erfassung der
jeweiligen Arbeitzyklen stets den ganzen Zyklus erfassende
logische Gleichungen der Schemata entworfen werden, die
dann unmittelbar in das Makroprogramm übersetzt werden. In
dieser Entwicklungsphase unterscheiden sich diese bekannten
programmierbaren Prozeßrechner somit praktisch kaum von
festverdrahteten Rechnern. In beiden Fällen werden nämlich
die im allgemeinen intuitiv und empirisch ermittelten logischen
Gleichung unmittelbar umgesetzt. In dem einen Fall
geschieht dies durch die jeweilige logische Verdrahtung
bzw. den Einsatz von logischen Schaltelementen, im anderen
Fall durch die Übersetzung der Formeln bzw. Regeln in das
Makroprogramm. Bei derartig aufgebauten Rechnern werden bei
einem jeweiligen Programmschritt zwangsläufig stets durch
Befehle und Daten gelesen und bearbeitet, die u. U. für den
betreffenden Arbeitsschritt aufgrund eines bestimmten Zu
stands der zu steuernden Anlage nicht von Interesse sind.
Daraus können sich erhebliche, die Wirksamkeit des einge
setzten Prozeßrechners begrenzende Zeitverluste ergeben.
Ziel der Erfindung ist es, einen programmierbaren Prozeß
rechner der eingangs genannten Art zu schaffen, der relativ
kurze Ansprechzeiten gewährleistet und gleichzeitig einfacher
programmierbar ist.
Die Aufgabe wird nach der Erfindung dadurch gelöst, daß dem
Decodier- und Ablaufsteuerschaltkreis sowie dem Befehls
speicher ein Befehl-Kennzeichnungs- und Auswahlschaltkreis
mit einem Arbeitsspeicher zugeordnet ist, der während des
Programmablaufs abfragbar ist, dessen Elementarspeicher
plätze jeweils einer Befehlsgruppe des im Befehlsspeicher
aufgenommenen vorgegebenen Programms zugeordnet sind und
dessen Belegungszustand die momentan ausgewählten Befehls
gruppen im Befehlsspeicher bestimmt, daß durch den Decodier-
und Ablaufsteuerschaltkreis stets nur die durch den
jeweiligen Belegungszustand des Arbeitsspeichers vorbe
stimmten Befehlsgruppen im Befehlsspeicher abrufbar sind,
und daß der Belegungszustand des Arbeitsspeichers in Abhängigkeit
vom sich ändernden Zustand der Anlage sowie dem
entsprechend bestimmten Programmablauf veränderbar ist.
Ein Zugriff auf die im Befehlsspeicher enthaltenen Befehle
erfolgt somit stets in unmittelbarer Abhängigkeit vom je
weiligen Belegungszustand des Arbeitsspeichers des Befehl-
Kennzeichnungs- und Auswahlschaltkreises. Die jeweiligen
Zustände der Elementarspeicherplätze des Arbeitsspeichers
bilden insgesamt eine Art Kenzeichnungsmuster, welches die
für den anstehenden Arbeitsschritt abzurufenden Makrobe
fehle kennzeichnet. Dabei ist der Belegungszustand des Ar
beitsspeichers in Abhängigkeit vom Ergebnis der seriellen
Ausführung der abgerufenen, einen Arbeitsschritt definierenden
Befehle jeweils neu festlegbar. Demzufolge sind am
Anfang eines jeweiligen nachfolgenden Arbeitsschrittes
durch den Befehl-Kennzeichnungs- und Auswahlschaltkreis
bzw. dessen Arbeitsspeicher die Befehle des im Befehlsspeicher
enthaltenen vorgegebenen Programms markiert, die für
diesen Arbeitsschritt erforderlich sind. Wesentlich ist,
daß durch den erfindungsgemäßen Aufbau des Rechners ein von
Arbeitsschritt zu Arbeitsschritt immer wieder aktualisiertes
Befehls-Kennzeichnungsmuster realisiert wird.
Der erfindungsgemäße Prozeßrechner ist in besonderem Maße
auch für eine sequentielle Programmierung geeignet, bei der
die Verkettung der Schritte anstatt durch logische Gleichungen
durch jedem Zustand zugeordnete Verkettungsinstruktionen
ausgedrückt wird, die bei Erreichen dieses Zustandes
die zu verifizierenden Folgebedingungen und den nächsten
Zustand angeben, in den die Folge übergehen soll. Jeder Zustand
wird durch eine Gesamtheit von Befehlen charakterisiert,
die den auszuführenden Arbeitsschritt beispielsweise
durch eine entsprechende Darstellung der Ausgangsdaten de
finieren.
Die durch den erfindungsgemäßen Prozeßrechneraufbau eröffnete
Möglichkeiten einer vereinfachten sequentiellen Program
mierung des Rechners kann beispielsweise durch die Verwendung
des sogenannten Peter-Netzes oder verschiedener
Schrittdigramme weiter optimiert werden.
Weitere vorteilhafte Ausführungsvarianten der Erfindung
sind in den Unteransprüchen angegeben.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen
unter Bezugnahme auf die Zeichnung näher erläutert;
in dieser zeigt
Fig. 1 ein Blockschema einer Grundausführung
eines Prozeßrechners,
Fig. 2 ein beispielhaftes Diagramm des Arbeitszyklusses
einer zu steuernden Anlage,
Fig. 3 eine Darstellung dieses Arbeitszyklusses durch ein
Petri-Netz,
Fig. 4 und 5 Blockschemata bevorzugter Ausführungsformen
zweier wesentlicher Bauteile des Prozeß
rechners,
Fig. 6 ein Detailschaltbild eines in Fig. 5 dargestellten
Schaltkreises,
Fig. 7 ein Blockschaltbild eines zusätzlichen Schalt
kreises für den Prozeßrechner, dessen
Eigenschaften durch diesen Schaltkreis verbessert werden, und
Fig. 8 ein Blockschema eines Prozeßrechners
mit zusätzlichen Schaltkreisen, die dessen Anwendungs
gebiet vergrößern.
Der in Fig. 1 beispielhaft dargestellte programmierbare
Prozeßrechner soll den Ablauf eines Arbeitszyklusses einer
Industrieanlage mittels digitaler Eingangsdaten steuern, die
insbesondere von Datenquellen herrühren, die in dieser Anlage
vorgesehen sind. Der Rechner ist mit einem vorgegebenen
Programm programmiert, das mit einer Schrittfolge ent
sprechend dem Arbeitszyklus aufgerufen wird um sicherzustellen,
daß digitale Ausgangsdaten zur Steuerung verschiedener Ein
richtungen der Anlage geeignet sind. Dieses
Programms kann beispielsweise mit Hilfe einer Darstellung
eines sogenannten Petri-Netzes oder eines Flußdiagramms
erstellt werden.
Der Rechner oder Automat weist folgende
Bestandteile auf:
- a) Einen Eingangsschaltkreis E mit mehreren Eingängen für digitale Eingangsdaten und zum Überprüfen deren Zustandes, um in Abhängigkeit von diesem entsprechende Zustandsdaten zu erzeugen,
- b) einen Ausgangsschaltkreis S mit mehreren Ausgängen für Ausgangsdaten für die Anlage und zum Einstellen des Zustandes dieser Ausgänge entsprechend den empfangenen Steuerdaten,
- c) einen als Steuerschaltkreis ausgelegten Befehlsspeicher BM zum Speichern der Befehle des vorgegebenen Programms, die in addressierbare Befehlsgruppen eingeteilt sind,
- d) einen Decodier- und Ablaufsteuerschaltkreis DS zum schrittweisen Zugriff auf ausgewählten Befehlsgruppen des im Befehlsspeicher BM aufgenommenen vorgegebenen Programms und auf Zu standsdaten von den anderen Einrichtungen, wobei der Decodier- und Ablaufsteuerschaltkreis DS einen ein Steuerprogramm, insbesondere ein Mikroprogramm, enthaltenen Festwertspeicher Mµ aufweist, um die Befehle des vorgegebenen Programms übersetzen zu können und zum Steuerdaten für die anderen Einrichtungen zu er zeugen, um jede dieser Einrichtungen anzusteuern und insbesondere die Ausgänge des Ausgangsschaltkreises S anzutreiben,
- e) einen Befehl-Kennzeichnungs- und Auswahlschaltkreis MS mit einem Arbeitsspeicher MV mit einer Anzahl von Elementarspeicherplätzen ent sprechend der Maximalzahl der erreichbaren Befehle, die in dem Befehlsspeicher BM eingespeichert sind. Jeder Elementarspeicherplatz entspricht einer Instruktion bzw. einer Befehlsgruppe des in den Befehlsspeicher BM eingespeicherten, vorgegebenen Programms und bildet zu jedem Zeitpunkt einen Zustand, der mit dieser Instruktion derart verbunden ist, daß der Zustand der Gesamtheit der Elementarspeicherplätze in einem vorgegebenen Zeitpunkt die Zustandsfolge des Arbeitszyklusses wiedergibt. Der Befehl-Kennzeichnungs- und Auswahlschaltkreis MS empfängt die Adressen des Befehlsspeichers BM sowie die Steuerdaten des Decodier- und Ablaufsteuerschaltkreises DS und bewirkt in Abhängigkeit von diesen Signalen entweder einen Schreib- oder Lesevorgang in den Elementarspeicherplätzen seines Arbeitsspeichers MV, die den empfangenen Adressen entsprechen, oder ein Abfragen seiner Elementarspeicherplätze, um diejenigen herauszufinden und auszuwählen, die sich in einem vorgegebenen Zustand befinden. Am Ende des Ablaufs einer Instruktions- bzw. Befehlsgruppe wird eine neue Befehlsgruppe in Abhängigkeit vom Zustand der Elementar speicherplätze zu diesem Zeitpunkt aufgerufen, und der Befehl-Kennzeichnungs- und Auswahlschalkreis MS erzeugt, gesteuert durch den Decodier- und Ablaufsteuerschaltkreis DS, die Adresse der ausgewählten Befehlsgruppen für den Befehlsspeicher BM, um diesen durch den Decodier- und Ablaufsteuerschaltkreis abzufragen, und er zeugt außerdem für den Decodier- und Ablaufsteuerschaltkreis DS die Zu standsdaten, die in den Elementarspeicherplätzen seines Arbeits speichers MV gespeichert sind.
Die verschiedenen Gruppen werden untereinander gemäß dem
oben beschriebenen Verfahren verbunden, und zwar entweder
durch Datenkanäle, die die Übertragung von Informationen ge
statten, die durch die Gruppe von Signalen dargestellt werden
(dicke Linien in den Figuren), oder durch einfache Leitungen,
die die Übertragung einzelner Signale gestatten
(dünne Linien).
Die den beispielhaft dargestellten Rechner bildenden Bauelemente
werden jeweils im Zusammenhang mit deren entsprechenden
Wirkungsweisen beschrieben, wobei zunächst die Wirkungsweise
der Anordnung selbst bei einem sehr einfachen Beispiel beschrieben
wird, das die Ergebnisse und Vorteile ersichtlich
aufweist, die mit dem Rechner erzielt werden.
Es sei angenommen, daß die zu steuernde Anlage aus einem
Wagen oder Schlitten CH, beispielsweise einem Werkzeugmaschi
nenschlitten, besteht, der mit Hilfe von vier Motoren MD, MG,
MB und MH in einer Ebene verschoben werden kann, die jeweils
einen Antrieb für eine Horizontalverschiebung nach rechts,
eine Horizontalverschiebung nach links, eine Vertikalver
schiebung nach unten bzw. eine Vertikalverschiebung nach oben
bilden. Gemäß der Darstellung in Fig. 2 bestimmen vier An
schlagschalter H₁, H₂, V₁ und V₂ die jeweiligen Positionen
des Schlittens CH, wobei H₁ ein Signal abgibt, wenn der Schlitten
auf einer horizontalen Linie AB ist; H₂ gibt ein Signal
ab, wenn der Schlitten CH auf einer horizontalen Linie DC ist;
V₁ gibt ein Signal ab, wenn der Schlitten CH auf einer vertikalen
Linie AD ist, und V₂ gibt ein Signal ab, wenn der Schlitten
CH auf einer vertikalen Linie BC ist. Außerdem ist ein Un
terbrecher I vorgesehen, um den Betrieb der Anlage durch die
Bedienungsperson abzuschalten. Die Eingangsdaten oder -signale werden daher
in diesem Beispiel durch die Signale der Anschlagschalter H₁,
H₂, V₁, und V₂ und des Unterbrechers I gebildet. Die Ausgangs
daten oder -signale sind die Steuersignale der Motoren MD, MG, MB und MH.
Nimmt man an, daß der durchzuführende Arbeitszyklus darin
besteht, den Schlitten CH vom Punkt A zum Punkt C, dann vom
Punkt C zum Punkt D, dann vom Punkt D zum Punkt A zu ver
bringen, wobei die Verschiebung durch eine Betätigung des
Unterbrechers I unterbrochen wird, so bilden diese Spezifi
kationen die zugehörigen Betriebsvorschriften.
Das vorgegebene Problem kann leicht programmiert werden,
indem ein sogenanntes Petri-Netz oder Flußdiagramm (Fig. 3)
gezeichnet wird, das sich direkt aus den Betriebsvorschriften
ergibt:
- a) Der Ausgangszustand wird durch P₁ dargestellt und
zeichnet sich durch die Tatsache aus, daß der Schlitten CH am
Punkt A und daß der Unterbrecher F nicht betätigt ist. Dies
kann folgendermaßen beschrieben werden:
H₁ = V₁ = 1
H₂ = V₂ = 0
I = 0 - b) Die einzige in diesem Zustand zu betrachende Änderungs bedingung ist die Wirkung des Unterbrechers I (der Übergang von I=0 nach I=1);
- c) wenn diese Bedingung erfüllt ist, führt sie zu zwei sogenannten "Teilzuständen", die durch P₂ und P₃ dargestellt werden; der Teilzustand P₂ entspricht einem Zustand, bei dem der Motor MD läuft (MD=1), und der Teilzustand P₃ entspricht einem Zustand MH=1;
- d) die Änderungsbedingung des Teilzustandes P₂ ist V₂=1 (der Schlitten CH ereicht BC);
- e) bei Erfüllung dieser Bedingung führt dies zu einem Teilzustand P₄ mit MD=6 (Anhalten des Motors MD);
- f) gleichzeitig ist die Änderungsbedingung des Teilzustandes P₃ H₂=1 und führt zu einem Teilzustand P₅; wo MH=0;
- g) in diesem Stadium des Arbeitszyklusses ist die Änderungs bedingung derart, daß beide Teilzustände P₄ und P₅ erreicht sind, d. h., daß der Schlitten den Punkt C erreicht hat;
- h) die Erfüllung dieser Änderungsbedingung führt zu dem Zustand P₆ entsprechend MG=1 (bei laufendem MG);
- i) die Änderungsbedingung bei P₆ ist derart, daß D erreicht wird (V₁=1);
- j) die Erfüllung dieser Bedingung führt zu dem Zustand P₇ entsprechend MB=1 und MG=0 (Laufen von MB und Anhalten von MG);
- k) die Bedingung H₁=1 (Rückkehr zum Punkt A) mit der Rückkehr an den Ausgangszustand P₁.
Es werden keine weiteren Erläuterungen der Darstellung
des Flußdiagramms gegeben, da dieses an sich bekannt ist.
Die oben gegebenen Gründe führen zu dem in Fig. 3 dargestellten
Flußdiagramm, das sich direkt aus den Betriebsvorschriften
ergibt. Der schrittweise Denkvorgang ohne das Erfordernis einer Gesamtübersicht
des Problems gestattet die Lösung von außerordentlich komplexen
Problemen. In dem oben beschriebenen Fall mit 5 Eingängen H₁, H₂, V₁, V₂, i
4 Ausgängen (MB-MH) würde die Erstellung der logischen Gleichungen
zum Programmieren eines Rechners in der üblichen Weise die
Erstellung einer Tabelle mit 2⁵ Spalten (32) und 24 Linien
erfordern, die jeweils einem möglichen Zustand des Systems
entsprechen. Es erscheint notwendig, dieses Verfahren durch
eine teilweise intuitive Näherung des Programmierers zu ver
einfachen, jedoch wird dies rasch unlösbar, wenn das Problem
kompliziert wird.
Die unten angegebene Tabelle überträgt das Flußdiagramm
in ein symbolisches Programm, das codiert und in dem
Befehlsspeicher BM des Rechners gespeichert werden kann. Die linke
Spalte symbolisiert die Elementarspeicherplätze des Arbeitsspeichers
MV des Befehl-Kennzeichnungs- und Auswahlschaltkreises MS. Jedem
Elementarspeicherplatz entspricht eine Instruktion bzw. Befehlsgruppe des Programms.
Um das Flußdiagramm unter Bildung des Programms zu über
tragen, wird entsprechend jedem Platz in dem Diagramm ein
Elementarspeicher gebildet, der durch seine Adresse identifiziert
wird und eine Instruktions- oder Befehlsgruppe enthält (dadurch werden
der Elementarspeicher und der diesem entsprechende Platz
in dem Flußdiagramm miteinander verbunden, beispielsweise der
Elementarspeicher C₂ und der Platz P₁, usw.).
Die in der Tabelle aufgeführten Symbole haben die folgende
Bedeutung:
TV = Prüfen des Zustandes einer Variablen
MP = Adressieren einer Stelle, d. h. Einschreiben von Daten (Zustand 1) in die Zelle entsprechend dem Arbeits speicher MV
AS = Erzeugen eines Werts an einem Ausgang
TP = Prüfen des Zustandes einer Stelle, d. h. Lesen des in der Zelle entsprechend dem Arbeitsspeicher MV ge speicherten Wertes
EP = Ende einer in einer Stelle eingespeicherten Befehlsgruppe
FG = Ende des vorgegebenen Programms.
MP = Adressieren einer Stelle, d. h. Einschreiben von Daten (Zustand 1) in die Zelle entsprechend dem Arbeits speicher MV
AS = Erzeugen eines Werts an einem Ausgang
TP = Prüfen des Zustandes einer Stelle, d. h. Lesen des in der Zelle entsprechend dem Arbeitsspeicher MV ge speicherten Wertes
EP = Ende einer in einer Stelle eingespeicherten Befehlsgruppe
FG = Ende des vorgegebenen Programms.
Die Arbeitsweise des Rechners kann somit in dem unter
suchten Beispiel folgendermaßen zusammengefaßt werden:
Am Beginn des Arbeitszyklusses wird die Stelle P₁
adressiert, d. h. in dem der Stelle P₁ entsprechenden Elemen
tarspeicherplatz C₂ wird die Information 1 eingeschrieben, wobei
die anderen Elementarspeicher sich im Zustand 0 befinden,
mit Ausnahme derjenigen, die den Grenzen des Programms
entsprechen.
Durch das in ihrem Festwert Mµ eingeschriebenen Mikroprogramm
steuert der Decodier- und Ablaufsteuerschaltkreis DS den Ab
fragebeginn der Elementarspeicherplätze des Arbeitsspeichers MV. Die Ab
frage wird durch den Befehl-Kennzeichnungs- und Auswahlschaltkreises MS be
wirkt, der nacheinander jeden Elementarspeicherplatz überprüft,
bis er einen im Zustand 1 festgestellt, im vorliegenden Beispiel
den Elementarspeicherplatz C₂ (entsprechend der Stelle P₁).
Beim Beenden der Abfrage gibt der Befehl- Kennzeichnungs- und Auswahl
schaltkreis MS an den Decodier- und Ablaufsteuerschaltkreis DS ein
charakteristisches Signal ab.
Der Decodier- und Ablaufsteuerschaltkreis DS gibt darauf ein
Steuersignal ab, das den Transfer der Adresse des Elementarspeicherplatzes
C₂ zum Befehlsspeicher BM bewirkt.
Dieser Befehlsspeicher BM führt nachfolgend dem Decodier-
und Ablaufsteuerschaltkreis DS die Befehle der Befehlsgruppe zu,
die dem Elementarspeicher C₂ zugeordnet sind, von denen er
die Adresse empfängt. Der Decodier- und Ablaufsteuerschaltkreis DS
behandelt jeden Befehl entsprechend seinem Mikroprogramm.
In dem oben beschriebenen Beispiel beginnt dies durch
Überprüfen der durch ihre Adresse gekennzeichneten Variablen I
(Unterbrecher) in dem Eingangsschaltkreis E (erster Befehl: TV [I] aus
den drei Befehlen der P₁ zugeordneten Befehlsgruppe). Wenn diese
Überprüfung positiv ist (die Änderungsbedingung ist erfüllt,
d. h. der Unterbrecher I ist betätigt), so werden die folgenden
Befehle abgearbeitet, die die Adressierung der Stelle P₂
und danach die Adressierung der Stelle P₅ bewirken, während
die Stelle P₁ auf Null eingestellt wird.
Wenn die Überprüfung negativ ist (der Unterbrecher I ist
nicht betätigt), so werden die nachfolgenden Befehle
der Befehlsgruppe nicht ausgeführt (kein Betriebsablauf).
Das Auslesen des Befehls EP kennzeichnet in jedem Fall
das Behandlungsende der Befehlsgruppe. Der Decodier- und
Ablaufsteuerschaltkreis DS ist daher bereit, eine neue Information zu
empfangen, die der Unterbrechung der Abfrage entspricht. Die
Abfrage wird in der Tat durch die Steuerung des Decodier- und
Ablaufsteuerschaltkreises DS seit der Behandlung des ersten Befehls
fortgeführt.
Für den Fall, daß in dem beschriebenen Beispiel die Prüfung
negativ ist (der Unterbrecher I ist nicht betätigt), er
gibt die Abfrage der adressierten Stellen lediglich Null in
einem Teil der Stelle P₁ (Elementarspeicherplatz C₂), und die
Operationen laufen wiederholt in dieser Weise ab, bis der Un
terbrecher D betätigt wird, was zu einem positiven Überprüfungs
ergebnis und dem oben beschriebenen Ablauf führt. Es erfolgt
daraufhin die Abfrage der adressierten Stellen P₂ und P₅, und
die entsprechenden Befehlsgruppen werden in einem analogen
Ablauf behandelt.
Die Treiberinstruktionen für die Ausgänge des Ausgangs
schaltkreises S werden ausgeführt, wenn sie zu einer
Befehlsgruppe entsprechend einer adressierten Stelle gehören
(beispielsweise AS [MD] für die Stelle P₂ und AS [MH] für die
Stelle P₃), um die Ansteuerung der Anlage sicherzustellen.
Dabei ist es möglich, das Ansteuern der Ausgänge bei einem
zweiten Abfragen zu bewirken, um statistische Zufallsereignisse
beim Betrieb zu eliminieren: eine erste Abfrage über
prüft die Elementarspeicherplätze und den fortschreitenden Betrieb
sicherzustellen, und wird von einer zweiten Abfrage gefolgt,
die lediglich die Befehle zum Betätigen der Ausgänge
berücksichtigt.
In Fig. 4 ist eine bevorzugte Ausführungsform des Decodier-
und Ablaufsteuerschaltkreis DS dargestellt, der folgende Bauteile aufweist:
- a) einen Multiplexschaltkreis PK zum Empfangen der Befehle des im Befehlsspeicher BM aufgenommenen vorgegebenen Programms sowie der Zustandsdaten von den anderen Schaltkreisen, um diese Zustandsdaten in Abhängigkeit von den zugeführten Befehlen auszuwählen, und
- b) eine durch einen Taktimpulsgenerator HS angesteuerte und dem Festwertspeicher Mµ des Decodier- und Ablaufsteuerschaltkreises DS zuge ordnete Rechenschaltung CA für die Adressen, um diesem Schaltkreis sequentiell die Adressen in Abhängigkeit von dessen Micro programm zuzuführen und um umgekehrt die in dem Micropro gramm enthaltenen Befehle zu empfangen, wobei der Rechenschaltung (A) die durch den Multiplexschaltkreis PX ausge wählten Zustandsdaten sowie die Befehle des im Programmspeicher BM aufgenommenen vorgegebenen Programms zugeführt werden können, um die Adressen entsprechend der Abfolge der Mikrobefehle des Mikroprogramms, der Befehle des vorgegebenen Programms und der empfangenen Zustandsdaten abzuarbeiten.
Die Arbeitsweise des Decodier- und Ablaufsteuerschaltkreises DS wird
im folgenden unter Bezugnahme auf das obige Beispiel näher
erläutert. Es wird davon ausgegangen, daß der Decodier- und
Ablaufsteuerschaltkreis DS einen Befehl empfängt, beispielsweise
den ersten Zyklusbefehl TV [I]; dieser Befehl kommt
von dem Befehlsspeicher BM und ist durch dessen Adresse mit
Hilfe des Befehl-Kennzeichnungs- und Auswahlschaltkreises MS, wie bereits
erläutert, ausgewählt und identifiziert worden.
Dieser Befehl TV [I] wird codiert und besteht aus
mehreren Teilen:
- a) Eine Code-Operation, die die auszuführende Operation identifiziert (Prüfoperation für eine Variable), wobei der Code von der Rechenschaltung CA empfangen wird,
- b) die Art der zu behandelten Variablen (in dem vorliegenden Beispiel die Eingangsvariable), die von dem Multi plexschaltkreis PX empfangen wird, und
- c) die Adresse dieser Variablen in dem entsprechenden Schaltkreis (Variable I in dem Eingangsschaltkreis E), die an den Eingang dieses Schaltkreises abgegeben wird.
Wenn die Rechenschaltung CA die Code-Operation empfängt,
wählt sie in dem Festwertspeicher Mµ den Befehl des Mikroprogramms
entsprechend der durchzuführenden Operation TV aus.
Im Fall dieser spezifischen Operation enthält der Befehl
des Mikroprogramms den Code für die Prüfoperation, wobei dieser
Code der Rechenschaltung CA zugeführt wird.
Der Multiplexschaltkreis PX empfängt die zu behandelnde
Variable (Eingangsvariable), wählt den entsprechenden Schalt
kreis aus (Eingangsschaltkreis E) und entnimmt den Zustand
der zu überprüfenden Variablen, der am Ausgang dieses Schalt
kreises anliegt (da dieser Schaltkreis die Adresse dieser
Variablen durch einen Teil des vorgegebenen Befehls
empfangen hat). Dieser Multiplexschaltkreis PX gibt den Zu
standswert dieser Variablen an die Rechenschaltung CA ab,
und der Prüfvorgang ist ausgeführt.
Das Prüfergebnis (beispielsweise I=1 oder I=0) bewirkt
eine Auswahl in dem Festwertspeicher Mµ der Mikrobefehle des
Mikroprogramms entsprechend der durchzuführenden Operationenfolge.
Wenn beispielsweise I=1 nachgewiesen ist, so ent
spricht dieser Befehl der folgenden Behandlung der vor
gegebenen Befehle des im Befehlsspeicher BM aufgenommenen Programms.
Der nachfolgende, vorgegebene Befehl MP [P₂]
wird daher beim Zählen ausgelassen.
Bei einer anderen Operation, beispielsweise bei einer
Operation AS, bei der ein Wert an einem Ausgang entnommen
wird, sind die an den anderen Schaltkreis (beispielsweise
an dem Ausgangsschaltkreis S) adressierten Größen in dem
Mikrobefehl des Mikroprogramms enthalten, der der Operation
entspricht, und werden an den geeigneten Schaltkreis durch
den Festwertspeicher Mµ abgegeben.
Der Multiplexschaltkreis PX kann beispielsweise gemäß
Fig. 4 organisiert sein, wo zwei gleiche Multiplexeinheiten
PX₁ und PX₂ kaskadenförmig hintereinander geschaltet sind.
Die eine Multiplexeinheit PX₁ ist für den Empfang der
Befehle des im Befehlsspeicher BM ausgenommenen vorgegebenen Programms
vorgesehen (variabler Speicherschaltkreis); die andere
Multiplexeinheit PX₂ ist für den Empfang der Mikrobefehle des
Mikroprogramms von dem Festwertspeicher Mµ des Decodier- und Ablauf
steuerschaltkreises DS vorgesehen. Diese Befehle unterscheiden die
Prüfoperationen mit den Variablen (Eingang, Ausgang . . .) und
die Prüfoperationen mit den internen Zuständen der anderen
Schaltkreise, insbesondere des Befehl-Kennzeichnungs- und Auswahlschalt
kreises MS, der eine besondere aktive Rolle spielt.
Die Multiplexeinheit PX₁ soll eine Vorauswahl der Zustands
daten bewirken und diese an die andere Multiplexeinheit PX₂
abgeben. Die Multiplexeinheit PX₂ soll eine Endauswahl unter
den vorausgewählten Daten und den internen Zustandsdaten
treffen, die direkt von den anderen Schaltkreisen empfangen
worden sind.
Bei der Behandlung des Befehls TV [I] für das obige
Beispiel wird die zu behandelnde Variable (Eingangsvariable)
durch die Multiplexeinheit PX₁ empfangen, die den Zustand
der Variablen I (Unterbrecher) feststellt, die am Ausgang des Eingangs
schaltkreises E anliegt. Die Multiplexeinheit PX₂ trifft eine
Auswahl der Reihenfolge unter den seinen Eingängen anliegenden
Daten, wobei die Reihenfolge durch einen Teil der
Mikrobefehle des Mikroprogramms beim Durchlaufen gebildet wird
(entsprechend der Behandlung von TV). An den Eingängen der
Multiplexeinheit PX₂ liegen die Zustandsgrößen der durch die
Multiplexeinheit PX₁ vorausgewählten Variablen I (Unterbrecher) und die
inneren Zustandsgrößen von den anderen Schaltkreisen an. Die
Reihenfolge der Auswahl des Mikroprogramms bewirkt schließlich
eine Auswahl der Zustandsgröße der Variablen I im Falle der
Überprüfung der Variablen, wobei diese Zustandsgröße der
Rechenschaltung CA zugeführt wird. In einem anderen Fall,
beispielsweise im Falle der Überprüfung der Stelle TP [P₅],
ist dies eine interne Zustandsgröße des Befehl-Kennzeichnungs- und Aus
wahlschaltkreises MS (Zustand des Elementarspeicherplätzes ent
sprechend der Stelle P₅), die durch die Multiplexeinheit PX₂
ausgewählt und an die Rechenschaltung CA übertragen wird.
Bei einer vorteilhaften Ausführungsform ist der Festwertspeicher
Mµ des Decodier- und Ablaufsteuerschaltkreises DS als dreidimensionale
Matrix ausgebildet, die bei jeder Adresse an zwei Koordinaten
mehrere, für jede Adresse einen zusammengesetzten
Befehl enthaltende Elementarspeicher aufweist, wobei die Ge
samtheit dieser Mikrobefehle das Mikroprogramm bildet. Für jede
ausgewählte Adresse enthält ein Teil der Elementarspeicher den
Befehl für die Rechenschaltung CA zum Abarbeiten der
nachfolgenden Adreßdaten, und ein anderer Teil enthält den
Befehl für den Multiplexschaltkreis PX zur Auswahl
steuerung, und ein weiterer Teil enthält den Steuerbefehl
für die Ansteuerung der anderen Schaltkreise.
In Fig. 4 ist dieser Aufbau des Festwertsspeichers Mµ dreidimensional
dargestellt.
Der Befehl-Kennzeichnungs- und Auswahlschaltkreis MS weist in vorteil
hafter Weise folgende Bestandteile auf (Fig. 5):
- a) einen mit dem Arbeitsspeicher MV verbundenen Zähler CM für den Empfang einer Ausgangsadresse von dem Decodier- und Ablaufsteuerschaltkreis DS, der durch sein schrittweises Fortschalten den Arbeitsspeicher MV abfragt und die Adressen der abgearbeiteten Elementarspeicherplätze nacheinander erzeugt, und
- b) eine durch einen Taktimpulsgenerator HI angesteuerte Abfragelogikschaltung LB für den Empfang der Steuerdaten des Decodier- und Ablaufsteuerschaltkreises DS beim Beginn der Abfrage und bei einer Unterbrechung durch einen Lese- oder Schreibvorgang sowie der Zustandsdaten der abgearbeiteten Elementarspeicherplätze des Arbeitsspeichers MV, wobei die Abfragelogikschaltung LB die Fortschaltrichtung oder das Anhalten des Zählers CM in Ab hängigkeit von den Zustandswerten der abgearbeiteten Elementar speicherplätze oder der Steuerdaten steuert.
Aus dem beschriebenen Beispiel ist ersichtlich, daß der
Decodier- und Ablaufsteuerschaltkreis DS den Beginn der Abfrage der
Elementarspeicherplätze des Arbeitsspeichers MV steuert. Am Anfang
steht der Zähler CM auf Null, und bei Empfang des Abfragebefehls,
der von dem Decodier- und Ablaufsteuerschaltkreis DS erzeugt und
der Abfragelogikschaltung LB zugeführt wird, bewirkt diese,
gesteuert durch deren internen Taktimpulsgenerator HI, die
Fortschaltung des Zählers CM. Jedem Zählwert entspricht ein
Elementarspeicherplatz C₁, C₂, . . . Cn, und in jedem Fall steht der
Zustandswert des entsprechenden Elementarspeicherplatzes am Aus
gang des Arbeitsspeichers MV zur Verfügung. Die Abfragelogik
schaltung LB prüft diesen Zustandswert und bewirkt die Fort
schaltung, bis der Zählwert Null ist. Wenn ein abgearbeiteter
Elementarspeicherplatz den Zustandswert 1 hat, so stoppt die Ab
fragelogikschaltung LB die Fortschaltung des Zählers CM und
damit die Abfrage, und dieser dem Anhalten der Abfrage entsprechende
Zustandswert wird dem Multiplexschaltkreis PX des
Decodier- und Ablaufsteuerschaltkreises DS beim Behandeln der so ausgewählten
Befehlsgruppe zugeführt (beispielsweise: TV [I];
MP [P₂]; MP [P₃]).
Am Anfang der Behandlung des ersten Befehls sendet der
Decodier- und Ablaufsteuerschaltkreis DS einen Startbefehl für die
Abfrage aus. Dieser Befehl ist in dem bereits besprochenen
Steuerteil des Befehls entsprechend dem Mikroprogramm ent
halten. Dieser Befehl wird an die Abfragelogikschaltung LB
abgegeben, die die Fortschaltung des Zählers CM von dem vor
hergehenden Zählwert aus bewirkt.
Die Abfrage wirkt gleichzeitig auf die Behandlung des
Befehls durch den Decodier- und Ablaufsteuerschaltkreis DS ein.
Dessen Mikroprogramm enthält Befehle für die temporäre
Unterbrechung der Abfrage, wenn ein Einschreibvorgang (bei
spielsweise MP [P₁]) oder ein Lesevorgang (beispielsweise
TP [P₅]) in dem Arbeitsspeicher MV ausgeführt werden soll.
Um die oben beschriebenen Funktionen zu erfüllen, kann die
Abfragelogikschaltung LB in vorteilhafter Weise gemäß der
schematischen Darstellung gemäß Fig. 6 folgende Bestandteile
aufweisen:
- a) eine zum Einschalten der Abfrage betätigbare erste Kippstufe BV, der einerseits die Steuerdaten des Decodier- und Ablaufsteuerschaltkreises DS zum Auslösen der Abfrage und der an dererseits die Steuerdaten zum Beenden der Abfrage zugeführt werden und die in Abhängigkeit von ihrem Schaltzustand ein Steuersignal erzeugt,
- b) eine zum zeitweisen Unterbrechen der Abfrage vorge sehene zweite Kippstufe BA zum Empfangen von Abfrage-Stopp signalen von dem Decodier- und Ablaufsteuerschaltkreis DS, wobei die Kippstufe BA zur Bestätigung dieser Signale durch einen Takt impulsgenerator HV angesteuert wird und in Abhängigkeit von ihrem Schaltzustand, der gegebenenfalls das zeitweise Unter brechen der Abfrage anzeigt, ein weiteres Steuersignal erzeugt,
- c) eine Torschaltung P₁ für den Empfang des Schaltzustandes des in dem Arbeitsspeicher MV abgearbeiteten Elementarspeicherplatzes des ersten Steuersignals des Decodier- und Ablaufsteuerschaltkreises DS zum Auslösen der Abfrage und des Steuersignals von der zweiten Kippstufe BA, wobei das Ausgangssignal der Torschaltung P₁ als Signal für die vorhergehende Unterbrechung der ersten Kippstufe BV zugeführt wird, und
- d) eine Ausgangstorschaltung P₂ für den Empfang des Steuer signals von der ersten und der zweiten Kippstufe BV bzw. BA sowie des Taktimpulses von dem Taktimpulsgenerator HI zum Durchlassen oder Unterdrücken des von dem Taktimpulsgenerator HI abgegebenen Taktimpulses in Abhängigkeit von den empfangenen Steuersignalen, so daß der Zähler CM fortgeschaltet bzw. ange halten wird.
Der Abfragebefehl bewirkt eine Betätigung der Kippstufe BV,
so daß die Taktimpulse des Taktimpulsgenerators HI durch die
Ausgangstorschaltung P₂ laufen, wenn die zweite Kippstufe BA
rückgestellt ist, d. h. den Durchgang nicht hemmt. Jeder Takt
impuls des Taktimpulsgenerators HI bewirkt eine Fortschaltung
des Zählers CM und damit die Abfrage des Arbeitsspeichers MV.
Die Abfrage kann auf zwei Arten unterbrochen werden. Die
Unterbrechung kann ausgelöst werden durch den Decodier- und
Ablaufsteuerschaltkreis DS (um, wie erwähnt, einen Einschreib- oder
Lesevorgang in dem Arbeitsspeicher MV zu bewirken) mit Hilfe
der Kippstufe BA, die den Durchgang der Taktimpulse des Takt
impulsgenerators HI zur Ausgangstorschaltung P₂ zeitweise un
terbricht. Gleichzeitig verhindert die zweite Kippstufe BA mit Hilfe
der Torschaltung P₁ eine mögliche Rückstellung der ersten Kippstufe
BV. Dadurch speichert die Kippstufe BV während der zeitweisen
Unterbrechung einen eventuell vorhandenen Abfragebefehl,
dessen Ausführung seit dem Verschwinden des zeitweisen Stopp
signals zurückgenommen werden kann, das von der Kippstufe BA
abgegeben wird. Dieses Löschen wird durch den Taktimpuls
generator HV bewirkt, der die Dauer dieses Signals einstellt,
um die notwendige Zeit für die Ausführung des Lese- oder des
Schreibvorgangs vorzugeben.
Die Unterbrechung der Abfrage kann andererseits durch den
Zustand des untersuchten Elementarspeicherplatzes des Arbeitsspeichers
MV bewirkt werden, wenn dieser Elementarspeicherplatz sich
im Zustand 1 befindet. Dieses Signal die Rückstellung
der Kippstufe BV über die Torschaltung P₁, falls kein temporäres
Stoppsignal von der Kippstufe BA und kein Setzbefehl
von dem Decodier- und Ablaufsteuerschaltkreis DS vorliegt (Elimination
der Gegensätzlichkeit der Signale aufgrund der Einstellung
der Kippstufe).
Außerdem kann der Befehl-Kennzeichnungs- und Auswahlschaltkreis MS,
wie schematisch in Fig. 5 dargestellt, einen logischen Lösch
schaltkreis LE sowie einen logischen Schreibschaltkreis LC
aufweisen.
Der Löschschaltkreis LE empfängt die Adressen von dem
Befehlsspeicher BM, die in dem vorgegebenen Programm vor
gesehen sind, die Adressen der abgearbeiteten Elementarspeicherplätze
von dem Zähler CM sowie die Steuerdaten von dem
Decodier- und Ablaufsteuerschaltkreis DS. Dieser Löschschaltkreis LE
bewirkt eine Einstellung der Elementarspeicherplätze in dem Ar
beitsspeicher MV aufgrund eines Steuersignals von dem Decodier-
und Ablaufsteuerschaltkreis DS in einen vorbestimmten Zustand,
beispielsweise in den Zustand 0, und führt dem Decodier- und
Ablaufsteuerschaltkreis DS bei jeder Schrittfolge ein Zustandssignal
zu.
Dieser Löschschaltkreis LE gestattet die Speicherung der
Adressen der Elementarspeicherplätze, die am Ende der Bearbeitung
der spezifischen Befehle in Abhängigkeit von der
Schrittfolge gelöscht werden, was an diesem Ende zu einer
schrittweisen Löschung dieser Ergebnisse, gesteuert durch
den Decodier- und Ablaufsteuerschaltkreis DS, führt. Am Ende dieses
Löschvorgangs wird ein Signal dem Decodier- und Ablaufsteuerschaltkreis
DS zugeführt.
In dem oben beschriebenen Beispiel wird nach dem Behandeln
des ersten Befehls (TV [I]) die Adresse des Elementarspeicherplatzes
C₂ gespeichert, und zwar im Hinblick auf die eventuelle
Löschung dieses Elementarspeicherplatzes. Wenn die Programm
bedingung I=1 erfüllt ist, werden die folgenden Befehle
abgearbeitet, und der Befehl FP bewirkt eine Löschung
des Elementarspeicherplatzes C₂, dessen Adresse dann durch den
Löschschaltkreis LE gelöscht wird. Wenn die Bedingung nicht
erfüllt ist (I=0), so bewirkt der Befehl FP lediglich
die Löschung der Adresse C₂, die in dem Löschschaltkreis LE
gespeichert ist.
Dem logischen Schreibschaltkreis LC werden einerseits die
Adressen von dem Befehlsspeicher BM, die in dem vorgegebenen
Programm enthalten sind, und andererseits die Steuer
daten von dem Decodier- und Ablaufsteuerschaltkreis DS zugeführt. Dieser
Schreibschaltkreis LC bewirkt eine Umschaltung des Zustandes
der Elementarspeicherplätze des Arbeitsspeichers MV, gesteuert
durch den Decodier- und Ablaufsteuerschaltkreis DS, in einen vorge
gegebenen Zustand, beispielsweise in den Zustand 1, und erzeugt
an dem Decodier- und Ablaufsteuerschaltkreis DS bei jedem Programm
schritt ein Zustandssignal.
Die Adressierung der Elementarspeicherplätze, d. h. deren Einstellen
auf den Zustandswert 1, kann unmittelbar durch Behandeln des
entsprechenden Befehls erzielt werden, wie dies aus dem
Beispiel ersichtlich ist. In diesem Fall wird der
Schreibschaltkreis LC nicht verwendet. Jedoch ist seine
Verwendung jedenfalls in den Fällen vorteilhaft, in denen
der Schreibvorgang nicht sofort ausgeführt wird, was eine
zeitweise Speicherung der Adressen der zu adressierenden
Elementarspeicherplätze erfordert. Das Arbeitsprinzip dieses
Schreibschaltkreises LC entspricht im wesentlichen dem des
Löschschaltkreises LE.
Dieser Schreibschaltkreis LC
ist beispielsweise von Vorteil, wenn die Programmierung anstelle über ein Flußdiagramm
durch sequentielle Diagramme erfolgt oder wenn lediglich die
Pogrammbedingungen durch den Zustand der Elementarspeicherplätze
selbst gebildet werden. Die Verwendung des Schreibschaltkreises
LC ist außerdem vorteilhaft bei der im folgenden beschriebenen Aus
führungsform, die ein schrittweises Arbeiten des Rechners ge
stattet.
Diese Ausführungsform, die in Fig. 7 teilweise schematisch
dargestellt ist, gestattet die Ablaufsteuerung mit verkürzter
Schrittfolge. Diese Ausführungsform weist die folgenden Be
standteile aus:
- a) ein Register RA zum Speichern der Adressen der Befehlsgruppen entsprechend der Schrittfolge, wobei dem Register RA die Fortschaltbefehle zugeführt werden, um die auf einanderfolgenden Adressen in der Schrittfolge zu erzeugen,
- b) einen Vergleicherschaltkreis CO für den Empfang der von dem Register RA abgegebenen Adressenfolge sowie der Adressen von dem Befehlsspeicher BM, um bei Übereinstimmung der Signale ein Übereinstimmungssignal zu erzeugen,
- c) einen von Hand betätigbaren Schalter BX zum Umschalten der Betriebsart, der bei Betätigung ein Steuersignal für den Schrittschaltbetrieb erzeugt,
- d) einen von Hand betätigbaren Schrittschalter BP, durch den ein Fortschaltsignal für einen Folgeschritt erzeugt wird, und
- e) einen logischen Schrittschaltkreis LP für den Empfang des Steuersignals für den Schrittschaltbetrieb, des Fortschalt signals, des Übereinstimmungssignals des Vergleicherschalt kreises CO sowie der Steuersignale von dem Decodier- und Ab laufsteuerschaltkreis DS für die dem Löschschaltkreis LE zugeführten Adressen, wobei der Schrittschaltkreis LP die Übereinstim mungssignale in Abängigkeit von den von dem Decodier- und Ablaufsteuerschaltkreis DS empfangenen Steuersignalen bestimmt, um dem Decodier- und Ablaufsteuerschaltkreis DS entsprechende Signale zu zuführen, und, gesteuert durch den Decodier- und Ablaufsteuer schaltkreis DS, eine Fortschaltung des Registers RA durch die Steuer signale für die Betriebsart und die Fortschaltsignale bewirkt.
Es sei angenommen, daß in dem bereits beschriebenen Beispiel
(Flußdiagramm gemäß Fig. 3) der Ablauf einer Schritt
folge schrittweise gesteuert werden soll, insbesondere die
Schrittfolge P₂-P₄-P₆. Diese Steuerung kann mit Hilfe
der Übergänge V₂ und V₁ erfolgen.
Diese Reihenfolge wird zunächst in dem Register RA in
Form der Adressen der Elementarspeicherplätze C₇ . . . entsprechend
den Stellen P₂, P₄ und P₆ gespeichert.
Der Schalter BX ist auf den Schrittschaltbetrieb eingestellt
und erzeugt ein Freigabesignal für den logischen
Schrittschaltkreis LP.
Die Arbeitsweise des Rechners erfolgt bis zu dem Schritt
P₂, dem ersten in der zu steuernden Folge, gemäß obiger Be
schreibung, vorausgesetzt, daß er durch seine Adresse in dem
Löschschaltkreis LE zum späteren Löschen gespeichert ist.
Diese Speicherung wird dem Schrittschaltkreis LP durch ein
Freigabesignal mitgeteilt.
Der Vergleicherschaltkreis CO erzeugt für den Schritt
schaltkreis LP ein sogenanntes Übereinstimmungssignal, das
anzeigt, daß die Stelle P₂, d. h. die erste Stelle in der zu
steuernden Folge, zu löschen ist.
Dieses Übereinstimmungssignal wird dem Schrittschaltkreis
LP zugeführt, der es bei vorhandenem Freigabesignal übernimmt.
Der Schrittschaltkreis LP erzeugt dann ein Signal für den De
codier- und Ablaufsteuerschaltkreis DS, das im Betrieb die sofortige
Ausführung der Adressierung von P₄ hemmt und in den Schreib
schaltkreis LC die Adresse von P₄ zum späteren Adressieren
einschreibt. Die Löschung von P₂ erfolgt in der
oben beschriebenen Weise.
Der Ablauf nach P₄ erfolgt daher unter der Kon
trolle der Bedienungsperson mit Hilfe des von Hand be
tätigbaren Schrittschalters BP. Ein von dem Schritt
schaltkreis LP erzeugtes Signal wird dann der Decodier- und
Ablaufsteuerung DS zugeführt, die das Auslösen der Ad
ressierung des Schrittes P₄ bewirkt, der in dem Einschreib
schaltkreis LC gespeichert ist. Außerdem schaltet der
Schrittschaltkreis LP das Register RA fort, und der nach
folgende Schritt P₄ der gesteuerten Schrittfolge liegt am
Ausgang an. Das Verfahren läuft für die anderen Schritte
der Folge in der gleichen Weise ab.
Der Prozeßrechner weist verschiedene
Zusatzeinrichtungen auf, insbesondere einen Zwischenspeicher
MI, einen Verzögerungsschaltkreis BT und eine Zähl
schaltkreis BC.
Diese Schaltkreise erweitern die Möglichkeiten des
Rechners und werden entsprechend den in Betracht gezogenen
Anwendungen vorgesehen. Diese Schaltkreise sind in
ihrem Aufbau an sich bekannt und werden jeweils in einfacher
Weise an den Aufbau des Rechners angepaßt.
In Fig. 8 ist schematisch ein
Rechner mit den drei oben beschriebenen Schaltkreisen
dargestellt.
Der Zwischenspeicher MI ist zum zeitweiligen Einspeichern
der Zwischenrechnenergebnisse, für den Empfang dieser
Ergebnisse von dem Decodier- und Ablaufsteuerschaltkreis DS sowie
der entsprechenden Adressen von dem Befehlsspeicher
BM und zum Zuführen der Zwischenrechenergebnisse
an dem Decodier- und Ablaufsteuerschaltkreis DS durch ein von diesem
abgegebenes Signal vorgesehen.
In diesem Zwischenspeicher MI erfolgt der Einschreib-
und der Lesevorgang analog zu dem Einschreibvorgang in den
Ausgangsschaltkreis S bzw. zu dem Lesevorgang in den Ein
gangsschaltkreis E.
Der Verzögerungsschaltkreis BT besteht aus einer An
zahl Verzögerungseinheiten, die jeweils zur Verkürzung einer
vorgegebenen Periode vorgesehen sind. Dieser Verzöge
rungsschaltkreis BT empfängt, gesteuert durch den Decodier-
und Ablaufsteuerschaltkreis DS, von dem Befehlsspeicher BM die
Daten der zu verkürzenden Perioden sowie die zugehörigen
Adressen an den ausgewählten Verzögerungseinheiten und führt
dem Decodier- und Ablaufsteuerschaltkreis DS Signale zu, die das
Periodenende anzeigen.
Der Zählschaltkreis BC besteht aus einer Anzahl Zähl
einheiten und empfängt die Zählsignale von dem Decodier-
und Ablaufsteuerschaltkreis DS und außerdem, gesteuert durch den
Decodier- und Ablaufsteuerschaltkreis DS, von dem Befehlsspeicher
BM Daten hinsichtlich der Anzahl der Zählsignale und
der zugehörigen Adressen an den ausgewählten Zähleinheiten.
Dieser Zählschaltkreis BC erzeugt nach dem Abzählen der pro
grammierten Signale Überlaufsignale.
Die Verzögerungen und die Zählvorgänge sind bestimmte
Operationen, deren Ablauf in dem Mikroprogramm zum gleichen
Zweck wie die anderen Operationen programmiert sind.
Der Verzögerungsschaltkreis BT und der Zählschaltkreis BC
werden in der Praxis häufig verwendet, denn die Arbeitszyklen
der Industrieanlagen erfordern oft die Berücksichtigung kali
brierter Verzögerungen oder die Zählung von Ereignissen, um
Daten zu erarbeiten, die gegebenenfalls für den Ablauf des
Rechners oder des Automaten verwendet werden.
Claims (13)
1. Programmierbarer Prozeßrechner zur Steuerung einer Indu
strieanlage mit einem Eingangsschaltkreis (E) zur Auf
nahme von den jeweiligen Zustand der Anlage repräsentierenden
digitalen Eingangssignalen, einem Ausgangsschaltkreis
(S) zur Abgabe von Ausgangssignalen zur Steuerung
der Anlage, einem Befehlsspeicher (BM) zur Aufnahme von
jeweils einen Arbeitsschritt eines Arbeitszyklus festlegenden
adressierbaren Befehlsgruppen eines vorgegebenen
Programms, sowie mit einem mikroprogrammierbaren Decodier-
und Ablaufsteuerschaltkreis (DS) zur Ausführung der
vom Befehlsspeicher (BM) abgerufenen Befehle und Ansteuerung
der anderen Schaltkreise,
dadurch gekennzeichnet,
daß dem Decodier- und Ablaufsteuerschaltkreis (DS) sowie
dem Befehlsspeicher (BM) ein Befehl-Kennzeichnungs- und
Auswahlschaltkreis (MS) mit einem Arbeitsspeicher (MV)
zugeordnet ist, der während des Programmablaufs abfragbar
ist, dessen Elementarspeicherplätze jeweils einer Be
fehlsgruppe des im Befehlsspeicher (BM) aufgenommenen
vorgegebenen Programms zugeordnet sind und dessen Bele
gungszusand die momentane ausgewählten Befehlsgruppen im
Befehlsspeicher (BM) bestimmt,
daß durch den Decodier- und Ablaufsteuerschaltkreis (DS) stets nur die durch den jeweiligen Belegungszustand des Arbeitsspeichers (MV) vorbestimmten Befehlsgruppen im Befehlsspeicher (BM) ab rufbar sind,
und daß der Belegungszustand des Arbeits speichers (MV) in Abhängigkeit vom sich ändernden Zustand der Anlage sowie dem entsprechend bestimmten Programmablauf veränderbar ist.
daß durch den Decodier- und Ablaufsteuerschaltkreis (DS) stets nur die durch den jeweiligen Belegungszustand des Arbeitsspeichers (MV) vorbestimmten Befehlsgruppen im Befehlsspeicher (BM) ab rufbar sind,
und daß der Belegungszustand des Arbeits speichers (MV) in Abhängigkeit vom sich ändernden Zustand der Anlage sowie dem entsprechend bestimmten Programmablauf veränderbar ist.
2. Prozeßrechner nach Anspruch 1,
dadurch gekennzeichnet,
daß der einen Festwertspeicher (Mµ) für das Mikroprogramm
umfassende Decodier- und Ablaufsteuerschaltkreis (DS) für
eine sequentiellen Zugriff auf die Befehle der jeweiligen
Befehlsgruppe des im Befehlsspeicher (BM) aufgenommen
vorgegebenen Programms und auf Zustandsdaten von den
anderen Schaltkreisen ausgelegt ist,
daß die jeweiligen Elementarspeicherplätze des Arbeitsspeichers (MV) des Be fehl-Kennzeichnungs- und Auswahlschaltkreises (MS) in Ab hängigkeit von den im Befehlsspeicher (BM) aufgenommenen Befehlsgruppen adressierbar sind und der Befehl-Kenn zeichnungs- und Auswahlschaltkreis (MS) zum Abfragen oder Ändern der jeweils adressierten Elementarspeicherplätze von dem Decodier- und Ablaufsteuerschaltkreis (DS) an steuerbar ist,
daß die entsprechend der Abfrage der Ele mentarspeicherplätze jeweils auszuwählende, im Befehls speicher (MB) aufgenommene Befehlsgruppe durch den vom Decodier- und Ablaufsteuerschaltkreis (DS) angesteuerten Befehl-Kennzeichnungs- und Auswahlschaltkreis (MS) adressierbar ist,
und daß die in den Elementarspeicherplätzen gespeicherten Zuständen dem Decodier- und Ablauf steuerschaltkreis (DS) über den Befehl-Kennzeichnungs- und Auswahlschaltkreis (MS) zuführbar sind.
daß die jeweiligen Elementarspeicherplätze des Arbeitsspeichers (MV) des Be fehl-Kennzeichnungs- und Auswahlschaltkreises (MS) in Ab hängigkeit von den im Befehlsspeicher (BM) aufgenommenen Befehlsgruppen adressierbar sind und der Befehl-Kenn zeichnungs- und Auswahlschaltkreis (MS) zum Abfragen oder Ändern der jeweils adressierten Elementarspeicherplätze von dem Decodier- und Ablaufsteuerschaltkreis (DS) an steuerbar ist,
daß die entsprechend der Abfrage der Ele mentarspeicherplätze jeweils auszuwählende, im Befehls speicher (MB) aufgenommene Befehlsgruppe durch den vom Decodier- und Ablaufsteuerschaltkreis (DS) angesteuerten Befehl-Kennzeichnungs- und Auswahlschaltkreis (MS) adressierbar ist,
und daß die in den Elementarspeicherplätzen gespeicherten Zuständen dem Decodier- und Ablauf steuerschaltkreis (DS) über den Befehl-Kennzeichnungs- und Auswahlschaltkreis (MS) zuführbar sind.
3. Prozeßrechner nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß der Decodier- und Ablaufsteuerschaltkreis (DS) einen
Multiplexschaltkreis (PX) umfaßt, der die Befehle des im
Befehlsspeicher (BM) aufgenommenen vorgegebenen Programms
und die Zustandsdaten von den anderen Schaltkreisen empfängt,
um die Zustandsdaten in Abhängigkeit von den zuge
führten Befehlen auszuwählen, und ferner eine durch einen
Taktimpulsgenerator (HS) angesteuerte und dem Festwert
speicher (Mµ) des Decodier- und Ablaufsteuerschaltkreises
(DS) zugeordnete Rechenschaltung (CA) für die Adressen
aufweist, um sequentiell die Adressen bezüglich des Mi
kroprogramms zu lieferen und umgekehrt die in dem Mikro
programm enthaltenen Mikrobefehle zu empfangen, wobei der
Rechenschaltung (CA) die durch den Multiplexschaltkreis
(PX) ausgewählten Zustandsdaten sowie die Befehle des im
Befehlsspeicher (BM) aufgenommenen vorgegebenen Programms
zuführbar sind, um die Adressen entsprechend der Abfolge
der Mikrobefehle des Mikroprogramms, der Befehle des vor
gegebenen Programms und der empfangenen Zustandsdaten ab
zuarbeiten.
4. Prozeßrechner nach Anspruch 3,
dadurch gekennzeichnet,
daß der Multiplexschaltkreis (PX) zwei kaskadierte,
gleichartige Multiplexeinheit (PX₁, PX₂) umfaßt, von
denen die erste Multiplexeinheit (PX₁) für den Empfang
der Befehle des im Befehlsspeicher (BM) aufgenommenen
vorgegebenen Programms und die zweite Multiplexeinheit
(PX₂) für den Empfang der Mikrobefehle des Mikroprogramms
des Festwertspeichers (Mµ) des Decodier- und Ablauf
steuerschaltkreises (DS) ausgebildet ist,
und daß die erste Multiplexeinheit (PX₁) eine Vorauswahl der Zustands daten trifft und die durch die Vorauswahl bestimmten Daten der zweiten Multiplexeinheit (PX₂) zuführt, die eine Endauswahl unter diesen Daten und den von den anderen Schaltkreisen direkt empfangenen internen Zustandsdaten trifft.
und daß die erste Multiplexeinheit (PX₁) eine Vorauswahl der Zustands daten trifft und die durch die Vorauswahl bestimmten Daten der zweiten Multiplexeinheit (PX₂) zuführt, die eine Endauswahl unter diesen Daten und den von den anderen Schaltkreisen direkt empfangenen internen Zustandsdaten trifft.
5. Prozeßrechner nach einem der Ansprüche 2 bis 4,
dadurch gekennzeichnet,
daß der Festwertspeicher (Mµ) des Decodier- und Ablauf
steuerschaltkreises (DS) als dreidimensionale Matrix
ausgebildet ist, die bei jeder Adresse an zwei Koordinaten
mehrere, für jede Adresse einen zusammengesetzten
Befehl enthaltende Elementarspeicher aufweist, wobei die
Gesamtheit der Befehle das Mikroprogramm bildet und wobei
für jede ausgewählte Adresse ein Teil der Elementarspeicher
die Befehle für die Rechenschaltung (CA) zum Abarbeiten
der nachfolgenden Adressendaten, ein anderer Teil
die Befehle für den Multiplexschaltkreis (PX) für die
Auswahlsteuerung und ein weiterer Teil die Steuerbefehle
für die anderen Schaltkreise zu deren Ansteuerung
enthält.
6. Prozeßrechner nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß der Befehl-Kennzeichnungs- und Auswahlschaltkreis
(MS) einen mit dem Arbeitsspeicher (MV) verbundenen Zähler
(CM) für den Empfang einer Ausgangsadresse von dem Decodier-
und Ablaufsteuerschaltkreis (DS) umfaßt, der durch
sein schrittweises Fortschalten den Arbeitsspeicher (MV)
abfragt und die Adressen der abgearbeiteten Elementar
speicherplätze nacheinander erzeugt, und ferner eine
durch einen Taktimpulsgenerator (HI) angesteuerte Ab
fragelogikschaltung (LB) aufweist, die einerseits die
Steuerdaten des Decodier- und Ablaufsteuerschaltkreises
(DS) beim Beginn der Abfrage oder bei einer Unterbrechung
durch einen Lese- oder Schreibvorgang und andererseits
die Zustandsdaten der abgearbeiteten Elementarspeicherplätze
des Arbeitsspeichers (MV) empfängt, wobei das
Fortschalten oder das Anhalten des Zählers (CM) durch die
Abfragelogikschaltung (LB) in Abhängigkeit von den Zu
ständen der abgearbeiteten Elementarspeicherplätze oder
der Steuerdaten einstellbar ist.
7. Prozeßrechner nach Anspruch 6,
dadurch gekennzeichnet,
daß die Abfragelogikschaltung (LB) folgende Bestandteile
aufweist:
- - eine zum Einschalten der Abfrage betätigbare erste Kippstufe (BV), der einerseits die Steuerdaten des De codier- und Ablaufsteuerschaltkreises (DS) zum Auslösen der Abfrage und andererseits die Steuerdaten zum Beenden der Abfrage zuführbar sind und die in Abhän gigkeit von ihrem Schaltzustand ein zweites Steuer signal erzeugt,
- - eine zum zeitweisen Unterbrechen der Abfrage vorgesehene zweite Kippstufe (BA) für den Empfang von Ab frage-Stoppsignalen von dem Decodier- und Ablauf steuerschaltkreis (DS) wobei diese zweite Kippstufe (BA) zur Bestätigung der empfangenen Signale durch einen Taktimpulsgenerator (HV) ansteuerbar ist und in Abhängigkeit von ihrem Schaltzustand, beispielsweise beim zeitweisen Unterbrechen der Abfrage, ein drittes Steuersignal erzeugt,
- - eine Torschaltung (P₁) für den Empfang des Schaltzu standes der abgearbeiteten Elementarspeicherplätze des Arbeitsspeichers (MV), des ersten Steuersignals des Decodier- und Ablaufsteuerschaltkreises (DS) zum Aus lösen der Abfrage und des dritten Steuersignals, wobei das Ausgangssignal der Torschaltung (P₁) als Signal für die vorhergehende Unterbrechung der ersten Kipp stufe (BV) zuführbar ist, und
- - eine Ausgangstorschaltung (P₂) für den Empfang des zweiten und des dritten Steuersignals sowie des Takt impulses von dem Taktimpulsgenerator (HI) zum Durch lassen oder Unterdrücken dieses Taktimpulses in Abhängigkeit von den empfangenen Steuersignalen, um den Zähler (CM) entsprechend fortzuschalten bzw. anzuhalten.
8. Prozeßrechner nach Anspruch 6 oder 7,
dadurch gekennzeichnet,
daß der Befehl-Kennzeichnungs- und Auswahlschaltkreis
(MS) einen logischen Löschschaltkreis (LE) für den Emp
fang der Adressen des im Befehlsspeicher (BM) aufgenommenen
vorgegebenen Programms, der Adressen der abgearbeiteten
Elementarspeicherplätze von dem Zähler (CM) und der
Steuersignale von dem Decodier- und Ablaufsteuerschaltkreis
(DS) umfaßt, wobei durch den Löschschaltkreis (LE)
der Schaltzustand der Elementarspeicherplätze des Ar
beitsspeichers (MV) durch die Ansteuerung des Decodier-
und Ablaufsteuerschaltkreises (DS) in einen vorbestimmten
Schaltzustand, z. B. den Zustand "0", einstellbar ist und
wobei der Löschschaltkreis (LE) den Decodier- und Ablauf
steuerschaltkreis (DS) bei jedem Arbeitsschritt ein Zu
standssignal zuführt.
9. Prozeßrechner nach Anspruch 8,
gekennzeichnet durch einen logischen
Schreibschaltkreis (LC) für den Empfang der Adressen in
dem im Befehlsspeicher (BM) aufgenommenen vorgegebenen
Programm und der Steuersignale von dem Decodier- und Ab
laufsteuerschaltkreis (DS), wobei die Elementarspeicherplätze
des Arbeitsspeichers (MV) durch den Schreibschaltkreis
(LC) und die Ansteuerung des Decodier- und Ablauf
steuerschaltkreises (DS) jeweils in einen vorbestimmten
Schaltzustand, beispielsweise in den Zustand "1", ein
stellbar sind und wobei der Schreibschaltkreis (LC) dem
Decodier- und Ablaufsteuerschaltkreis (DS) bei jedem Ar
beitsschritt ein Zustandssignal zuführt.
10. Prozeßrechner nach Anspruch 9 für den gesteuerten Ablauf
einer vorgegebenen Schrittfolgt,
dadurch gekennzeichnet,
daß für einen schrittweisen Betrieb die folgende Rech
nerelemente vorgesehen sind:
- - ein Register (RA) zum Speichern der Adressen der Ge samtheit der Befehle entsprechend der Schrittfolge, wobei diesem Register (RA) zum Erzeugen aufeinander folgender Adressen die Fortschaltbefehle zugeführt werden,
- - einen Vergleicherschaltkreis (CO) für den Empfang der von dem Register (RA) abgegebenen Adressenfolge und der Adressen von dem Befehlsspeicher (BM) um ein Über einstimmungssignal zu erzeugen,
- - ein von Hand betätigbarer Schalter (BX) zum Umschalten der Betriebsart, der bei einer Betätigung ein Steuer signal für den Schrittschaltbetrieb erzeugt,
- - ein von Hand betätigbarer Schrittschalter (BP), durch den ein Fortschaltsignal für einen Folgeschritt er zeugbar ist, und
- - ein logischer Schrittschaltkreis (LP) für den Empfang des Steuersignals für den Schrittschaltbetrieb, des Fortschaltsignals, des Übereinstimmungssignals des Vergleicherschaltkreises (CO) sowie der Steuersignale von dem Decodier- und Ablaufsteuerschaltkreis (DS) für die dem Löschschaltkreis (LE) zugeführten Adressen, wobei der Schrittschaltkreis (LP) die Übereinstim mungssignale in Abhängigkeit von den Decodier- und Ab laufsteuerschaltkreis (DS) empfangenen Steuersignalen bestätigt, um diesem entsprechende Signale zuzuführen, und, gesteuert durch den Decodier- und Ablaufsteuer schaltkreis (DS), eine Fortschaltung des Registers (RA) ausgehend von den Steuersignalen für die Betriebsart und den Fortschaltsignalen bewirkt.
11. Prozeßrechner nach einem der vorhergehenden Ansprüche,
gekennzeichnet durch einen Zwischenspeicher
(MI) zum zeitweiligen Einspeichern von Zwischenre
chenergebnissen, für den Empfang der Ergebnisse von dem
Decodier- und Ablaufsteuerschaltkreis (DS) sowie der ent
sprechenden Adressen von dem Befehlsspeicher (BM) und zum
Abgeben der Zwischenrechenergebnisse an den Decodier- und
Ablaufsteuerschaltkreis (DS) unter dessen Steuerung.
12. Prozeßrechner nach einem der vorhergehenden Ansprüche,
gekennzeichnet durch einen Verzögerungs
schaltkreis (BT), bestehend aus einer Anzahl Verzöge
rungseinheiten, die jeweils zum Verkürzen einer vorgegebenen
Zeitperiode vorgesehen sind, wobei der Verzöge
rungsschaltkreis (BT), gesteuert durch den Decodier- und
Ablaufsteuerschaltkreis (DS), von dem Befehlsspeicher
(BM) die Daten der zu kürzenden Zeitperioden und die zu
gehörigen Adressen der auszuwählenden Verzögerungseinheiten
empfängt und dem Decodier- und Ablaufsteuerschaltkreis
(DS) Signale zum Anzeigen des Periodenendes zu
führt.
13. Prozeßrechner nach einem der vorhergehenden Ansprüche,
gekennzeichnet durch einen Zählschaltkreis
(BC) aus einer Anzahl Zähleinheiten für den Empfang der
Zählsignale von dem Decodier- und Ablaufsteuerschaltkreis
(DS), sowie gesteuert durch den Decodier- und Ablauf
steuerschaltkreis (DS), von Daten von dem Befehlsspeicher
(BM), die die Anzahl der Zählsignale und der zugehörigen
Adressen der auszuwählenden Zähleinheiten wiedergeben,
wobei der Zählschaltkreis (BC) nach dem Abzählen der pro
grammierten Signalzahl Überlaufsignale erzeugt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7624592A FR2361689A1 (fr) | 1976-08-10 | 1976-08-10 | Automate programmable pour la commande du deroulement d'un cycle de fonctionnement d'installation |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2735874A1 DE2735874A1 (de) | 1978-02-23 |
DE2735874C2 true DE2735874C2 (de) | 1991-03-07 |
Family
ID=9176809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772735874 Granted DE2735874A1 (de) | 1976-08-10 | 1977-08-09 | Programmierbarer prozessrechner oder automat |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE2735874A1 (de) |
FR (1) | FR2361689A1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63289608A (ja) * | 1987-05-21 | 1988-11-28 | Toshiba Corp | 運用制御装置 |
EP0314190B1 (de) * | 1987-10-30 | 1995-03-08 | Nissan Motor Co., Ltd. | Verfahren und System zur Sequenzsteuerung |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3900835A (en) * | 1973-09-24 | 1975-08-19 | Digital Equipment Corp | Branching circuit for microprogram controlled central processor unit |
-
1976
- 1976-08-10 FR FR7624592A patent/FR2361689A1/fr active Granted
-
1977
- 1977-08-09 DE DE19772735874 patent/DE2735874A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
FR2361689B1 (de) | 1979-02-16 |
FR2361689A1 (fr) | 1978-03-10 |
DE2735874A1 (de) | 1978-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1499193C3 (de) | Speicher-Adressierschaltung | |
DE2424820C3 (de) | Einrichtung zur Durchsuchung eines Datenspeichers | |
DE1524239A1 (de) | Verfahren zur Lokalisierung eines Fehlers in einer Anlage mit mindestens zwei parallel arbeitenden Rechengeraeten | |
DE1928202B2 (de) | Einrichtung zur Erstellung statistischer Daten über den Operationsablauf programmgesteuerter Datenverarbeitungsanlagen | |
DE2060635A1 (de) | Rechner-Steuergeraet sowie Verfahren und Steuerpult zum Programmieren desselben | |
DE1275800B (de) | Steuerwerk fuer datenverarbeitende Maschinen | |
DE2713253A1 (de) | Programmlader fuer ein steuergeraet | |
DE2023354A1 (de) | Programmierbare Einheit und Verfahren zum Betreiben einer programmierbaren Einheit | |
DE1474062B2 (de) | Datenverarbeitungsanlage mit einer anzahl von pufferspeichern | |
DE2420057A1 (de) | Elektronischer computer fuer gespeicherte programme | |
DE2926322A1 (de) | Speicher-subsystem | |
DE1191145B (de) | Elektronische Zifferrechenmaschine | |
DE1171650B (de) | Maschine zur serienmaessigen Verarbeitung von Daten in binaerer Zeichenverschluesselung | |
DE1160222B (de) | Schaltungsanordnung zur Adressenmodifikation bei einer programmgesteuerten digitalen Rechenmaschine | |
DE2403669C3 (de) | SpezialComputer | |
DE3743438C2 (de) | Verfahren und Einrichtung zum Erzeugen von Steuersignalen | |
DE2632277A1 (de) | Mikroprogrammierbarer computer fuer eine numerische steuervorrichtung | |
DE2735874C2 (de) | ||
DE1549399A1 (de) | Verfahren und System zur grafischen Aufzeichnung von Kurvenzuegen | |
DE1222289B (de) | Datenverarbeitungseinrichtung | |
DE1424756B2 (de) | Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage | |
DE1474017B2 (de) | Datenverarbeitungsanlage | |
DE1474090B2 (de) | Datenverarbeitungsanlage | |
DE1424756C (de) | Schaltungsanordnung zum fehlergesicher ten Einfuhren oder Wiedereinführen von Pro grammen m den Hauptspeicher einer daten verarbeitenden Anlage | |
DE2060050C3 (de) | Verfahren und Schaltungsanordnung zum Steuern des Werkstückflusses eines Systems von Werkzeugmaschinen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8365 | Fully valid after opposition proceedings | ||
8339 | Ceased/non-payment of the annual fee |