DE2735874A1 - Programmierbarer prozessrechner oder automat - Google Patents

Description

273587A ι*

Beschreibung

Die Erfindung betrifft einen programmierbaren Prozeßrecliner zum Steuern des Ablaufs eines Arbeitszyklusses mittels eines vorgegebenen Programms; dieser Rechner kann insbesondere zum Steuern von Industrieanlagen unter Zuhilfenahme von digitalen Eingangsdaten verwendet werden, die insbesondere von in der Anlage vorgesehenen Datenquellen herrühren; die so gesteuerte Industrieanlage kann in jeglicher Vyeise ausgebildet sein: als Fertigungs- und Montageband (beispielsv/eise für Automobile), als Transport- und Handhabungsvorrichtungen (beispielsweise als Sortiervorrichtung, als Fördervorrichtung od. dgl.), als industriell ablaufende Fertigungsprozesse, beispielsweise der Chemie, der Petrocheiaie, der Textilindustrie od. dgl., als Werkzeugmaschinen, als Transit fervorrichtungen usw.

Häufig werden die programmierbaren Prozeßrechner auch folgendermaßen bezeichnet: Programmierbare Steuerungen, Automaten oder Prozeßsteuerungen; diese Vorrichtungen wurden konzipiert, um verdrahtete Steuerschaltungen mit elektromagnetischen Relais oder mit transistorisierten Logikschaltungen zu ersetzen, die durch die Anzahl der vorgesehenen jjauelemente, deren Art und deren Verbindung untereinander

809808/0729

- 12 -

gekennzeiclinet sind; diese verdrahteten Schaltungen haben von ihrer Konzeption her die folgenden Nachteile: mangelnde i.'le:-.ibilität mit den daraus resultierenden erhöhten V.'artungskosten (sehr langes Einstellen, Anpassungen und Änderungen sind v/egen der starren Schaltungen schwierig durchzuführen), erhebliche Kosten bei der Verdrahtung, erheblicher Platzbedarf, Unmöglichkeit des Austausches gegen Rechner, Schwierigkeiten bei der Realisierung bestimmter logischer Funktionen (Zählen, Vergleichen od. dgl.).

Dagegen ist ein programmierbarer Rechner durch seine Konstruktion nicht auf eine bestimmte Anwendung beschränkt, sondern kann an den jeweiligen Verwendungszweck durch einfaches Einspeichern eines bestimmten Programms angepaßt werden; daher verbinden die programmierbaren Prozeßrechner oder Automaten elektronische Speicher und elektronische Ablaufsteuerungen und können zur Anpassung in einer einfachen Sprache durch Industrietechniker und nicht nur durch Informatikspozialisten programmiert werden, um einen direkten Zugriff auf Daten von der Industrieanlage zu haben und um als Funktion der Eingangsdaten und des gespeicherten Programms Steuerdaten für diese Anlage zu erzeugen. Das gespeicherte Programm übersetzt für jede Anwendung und gemäß dem wiederzugebenden Arbeitszyklus die Beziehungen zwischen den Eingangsdaten und den abzuarbeitenden Steuerdaten.

809808/0729

- 13 -

Die Realisierung einer verdrahteten Steuerschaltung sowie die Erstellung eines Programms für einen bisher bekannten Prozeßrechner erfolgen in der gleichen Reihenfolge: Definition der Betriebsvorschriften (technische Spezifikationen für die zu steuernde Anlage), Erstellung der logischen Gleichungen oder Schemata entsprechend den erwähnten Betriebsvorschriften und schließlich materielle Realisierung dieses Ablaufes, der bei der verdrahteten Schaltung darin besteht, die Schaltungen zu konstruieren, und der bei den bisher bekannten Prozeßrechnern darin besteht, diese Gleichungen direkt in ein Programm zu übersetzen. In der Tat modifizieren die bisher bekannten programmierbaren Prozeßrechner die materielle Realisierung in dieser letzteren Phase lediglich und bringen keinerlei Verbesserungen während der Lösungsphase des Problems, die die Erstellung der logischen Gleichungen bildet.

Nun ist diese Phase jedoch besonders schwierig und wendet sich an mehr oder weniger intuitive, empirische Vorgänge, durch die die Erfahrung des Programmierers wesentlich wird, insbesondere um die notwendigen Versuche zu reduzieren. Es ist ersichtlich, daß die bekannten, programmierbaren Prozeßrechner im Vergleich zu verdrahteten Schaltungen einen wesentlichen Vorteil bieten, und zwar in dem Sinne, daß es genügt, ein Programm abzuändern, anstatt die verdrahteten Schaltkreise zu ändern; daher implizieren die bekannten Prozeßrechner notwendigerweise, daß diese schwierige Phase der

809808/0729

- 14 -

-75

Erstellung der logischen Gleichungen lediglich teilweise gelenkt ist.

Da außerdem der Arbeitszyklus sehr komplex ist, ist es praktisch unmöglich, diese Phase üer Erstellung der logischen Gleichungen in einfacher V.'eise zu durchlaufen, denn der Programmierer erreicht nicht mehr als die Beherrschung der Betriebsvorschriften, um daraus eine Darstellung zu entnehmen, die die Erstellung dieser logischen Gleichungen gestattet; diese Schwierigkeit überträgt sich durch eine praktische Be-1'J grenzung der Verwendungsmöglichkeiten dieser bekannten Prozeßrechner.

Außerdem v/eisen diese Rechner eine zentrale Logikschaltung auf, um das Lesen und das Behandeln aufeinanderfolgender Zyklen aller Progranminstruktionen zu realisieren, die die logischen Gleichungen übersetzen; dieser Aufbau impliziert bei jedem Bearbeitungsschritt des Programms das Lesen und das Behandeln von Instruktionen, die für die betrachtete Abfolge ohne Interesse sind, und zv/ar aus Gründen des jeweiligen Zustandes der zu steuernden Anlage während dieser Abfolge: der Rechner bewirkt ein systematisches und dauerndes Abfragen, ohne die Charakteristika des Zustandes der Anlage in Betracht zu ziehen. Es ergeben sich daraus wesentliche Zeitverluste, die die Wirksamkeit der bekannten Prozeßrechner begrenzen.

809808/0729

- 15 -

Aufgabe eier vorliegenden Erfindung ist es, einen prograuhiieruaren Prozeßrechner zu schaffen, der die oben beschriebenen Nachteile vermeidet. Insbesondere ist die Erfindung darauf gerichtet, bei vergleichbaren Kosten die Möglichen 'j Eigenschaften wesentlich zu verbessern. Außerdem soll erfindungsgei.iäß ein Prozeßrecliner geschaffen \-/erden, dessen Konzej)tion eine Programmierung gestattet, die nicht nehr eine vorläufige Erstellung der logischen Gleichungen erfordert.

Zur Lösung dieser Aufgabe zeichnet sich der erfindungsgemäße, programmierbare Prozeßrechner zum Steuern des Ablaufs eines Arbeitszyklusses mittels eines vorgegebenen Programms aus durch eine Decodier- und Ablaufsteuerung sowie durch einen Adressier- und Ausv/ahlschaltkreis, die bei jedem Prograiumschritt die Instruktionen des vorgegebenen Programms entsprechend der Abfolge in Abhängigkeit von den Daten, die bei den vorhergehenden Programmschritten abgearbeitet vrurden, auswählen, nacheinander diese Instruktionen abarbeiten und schließlich in dem Adressier- und Auswahlschaltkreis die Daten adressieren, die die nachfolgende Auswahl bestimmen.

'tiO Daher stehen am Anfang jedes Schritts in dem Adressier- und Ausv/ahlschaltkreis die Daten zur Verfügung, die in den vorhergehenden Schritten bearbeitet wurden und die in Abhängigkeit von den Charakteristika des Zustandes der zu steuernden Anlage die während des betrachteten Schritts zur Berech-

809808/0729

- 16 -

nung heranzuziehenden Instruktionen definieren. Einzelne dieser Instruktionen v/erden durch die Decodier- und Ablaufsteuerung erfaßt und behandelt; die dabei erzielten Ergebnisse werden einerseits durch die Ausgangsdaten zur Steuerung dec Ab- ⁽j l.'tuxs des Arbeitszyklusses der /ullage und andererseits durch Daten gebildet, die die Auswahl der Instruktionen für den näclisten Schritt definieren.

Die Ansprechzeit eines Prozei3rechners ist proportional zur Anzahl der in einem Schritt behandelten Instruktionen; uaraus ergibt sich, da(3 die Behandlung einer verringerten Gesamtheit von ausgewählten Instruktionen einen erheblichen Zeitgewinn· bev/irkt im Vergleich zu bekannten Prozeßrechnern, die systematisch alle Instruktionen des Programms bei jedem Schritt abarbeiten.

1ü> Darüber hinaus ist der erfindungsgemäße Prozeßrechner auf eine sequentielle Programmierung eingestellt, d.h. eine Programmierung, v/o die Verkettung der Schritte nicht durch die logischen Gleichungen ausgedrückt wird, sondern durch jedem Zustand zugeordneten Verkettungsinstruktionen, die bei Erreichen dieses Zustandes die zu verifizierenden Folgebedingungen und den nächsten Zustand ausdrücken, in den die Folge übergehen soll; jeder Zustand wird durch eine Gesamtheit von Instruktionen charakterisiert, die den auszuführenden Arbcitsschritt definieren, insbesondere die Darstellung der Ausgangsdaten.

809808/0729

- 17 -

Daher muß der Programmierer nicht eine logische Verkettung definieren und ausdrücken, die den Ablauf der Gesamtheit der Arbeitszyklen der Anlage wiedergibt; es genügt, von dem ursprünglichen Zustand der Anlage den Zustand oder die "Teil- ^fj zustände" zu definieren, die unmittelbar diesem anfänglichen Zustand folgen sov/ie die Bedingungen, die das Erreichen dieses Zustandes oder dieser Teilzustände gestatten, worauf dieser Ablauf Schritt für Schritt von jedem neuen Zustand ausgehend v/ieder begonnen wird, und zwar so weit, bis der ge-

1'.) sar.ite Arbeitszyklus beschrieben ist. Das Programm lehnt sich daher sehr nahe an die Betriebsvorschriften an und stellt dalier eine direkte Wiedergabe dar. Diese Programmierweise ist uü^lich aus Gründen der dem Prozeßrechner eigenen Struktur, und insbesondere wegen der Verwendung des Adressier- und Ausv.'ahlschaltkreises, der durch die Decodier- und Ablaufsteuerung gesteuert wird, wodurch die Speicherung der betreffenden Zustände in jedem Schritt und die Speicherung der folgenden Zustände sichergestellt wird, die für den nachfolgenden Schritt ausgewählt '/erden.

2ü Darüber hinaus sollte darauf hingewiesen werden, daß diese sequentielle Programmierung noch durch die Verwendung an sich bekannter mathematischer "Werkzeuge" wesentlich erleichtert ν·erden kann, beispielsweise durch Verwendung des sogenannten Petri-Hetzes oder verschiedener Arten bestehender Schritt-

609808/0729

- 10 -

(Organisations- und Schrittdiagramine usw.).

Die Erfindung v/ird irn foigenaen mit Bezug auf die anliegende Zeichnung näher erläutert, iua zeigen:

Fig. 1 ein Blockschema einer Grundausiührung des erxin- 'j dungsgemiißen Prozeßrechners,

Fig. 2 ein beispielhaftes Diagramm des Ärbeitü^ykluGs einer i:u steuernden Anlage,

Fig. ο eine Darstellung dieses Arbeitszyklusses uurch l'etri-rletz,

1ü Fig. h und 5 Dlockscheiaata bevorzu;;ter Ausrührungsforwen zveier v/esentlicher Bauteile des erfindungcgeiaäßen i'rozeßrecimcrs,

Fig. υ ein Detailschaltbild eines in Fig. 5 dargestellten Schaltkreises,

Fig. 7 ein Blockschaltbild eines zusätzlichen Schaltkreises für den erfindungsgemäßen Prozeßrechner, um dessen Eigenschaften zu verbessern,

809808/0729

- 19 -

l''i£. ü ein Blockschema eines erfindungsgemüßen rTozeßreclmers mit zusätzlichen Schaltkreisen, um das Anwendungsgebiet τλχ vergrößern.

Uvr in l''ig. 1 beispielhaft dargestellte programmierbare j i^Jrozcßrcciiner soll den Ablauf eines Arbeitszyklusses einer Industrieanlage mittels digitaler iiin^an^tdaton steuern, die inc-bcr.oiidere von Datenquellen herrührten, die in dieser Anlage vor^e^chen sind; dieser Rechner ist mit einem vorgegebenen r'rocrainm programmiert und wird mit einer Schrittfolge entsprechend dem Arbeitszyklus aufgerufen, um sicherzustellen, daß digitale Ausgangsdaten zur Steuerung verschiedener iiinrichtungen der Anlage geeignet sind. Die Erstellung dieses Programms kann beispielsweise mit Hilfe einer Darstellung eines sogenannten Petri-Netzes oder eines Flußdiagramms be-

Vj wirkt v/erden.

J3cr erfindungsgemäße Recliner oder Automat v/eist folgende Bestandteile auf:

a) Kinen Eingangsschaltkreis E mit mehreren Eingängen für digitale Eingangsdaten und zum Überprüfen ihres Zustandes, um 2U in Abhängigkeit von diesem entsprechende Zustandsdaten zu erzeugen,

809808/0729

- 20 -

b) einen Ausgangsschaltkreis S mit mehreren Ausgängen für Ausgangsdaten für die Anlage und zum Einstellen des Zustandec "lieser Ausgänge entsprechend den empfangenen Steuerdaten,

c) einen Steuerschaltkreis BII zum Speichern der Instruktionon des vorgegebenen Programms, die in adressidTbare Gruppen eingeteilt sind,

d) eine Decodier- und Ablaufsteuerung DS zum schrittweisen Zugriff nach ausgewählten Gruppen der Instruktionen des vorgegebenen i-'rograiuras in dein Speicherschaltkreis und nach Zu-

1;; standudaten von den anderen Einrichtungen, wobei die Decodier und Ablaufsteuerung einen ein Steuerprogramm, insbesondere ein !Mikroprogramm, enthaltenden Festwertspeicher iiu aufweist, um die Instruktionen des vorgegebenen Programms übersetzen zu können und um Steuerdaten für die anderen Einrichtungen zu er zeugen, um jede dieser Einrichtungen anzusteuern und um insbesondere die Ausgänge des Ausgangsschaltkreises S anzutreiben,

e) einen Adressier- und Auswahlschaltkreis IiS mit einem Arbeitsspeicher uV mit einer Anzahl Elementarspeichern ent-

?.'O sprechend der llaxinialzahl der erreichbaren Instruktionen, die in dem oben erwähnten Speicherschaltkreis BM eingespeichert sind; jeder Elementarspeicher entspricht einer Instruktion des in den Speicherschaltkreis eingespeicherten, vorgegebenen

809808/0729

- 21 -

i.'ro£ramins und bildet zu jedem Zeitpunkt einen Zustand, der mit dieser Instruktion derart verbunden ist, daß der Zustand der Gesamtheit der Eleinentarspeicher in einem vorgegebenen Zeitpunkt die Zustandsfolge des Arbeitszyklusses wiedergibt; aer Adressier- und Ausv/ahlschaltkreis IiS empfängt die Adressen ues Speicherschaltkreises BH sov/ie die Steuerdaten der Decodier- und Ablaufsteuerung DS und bewirkt in Abhängigkeit von diesen Signalen entweder einen Schreib- oder Lesevorgang in den Elementarspeichern seines Arbeitsspeichers, die den

1u empi'angenen Adressen entsprechen, oder ein Abfragen seiner Slementarspeicher, um diejenigen herauszufinden und auszuwählen, die sich in einem vorgegebenen Zustand befinden; au i'.nüc des Ablaufs einer Instruktionsgruppe wird eine neue Instruktionsgruppe in Abhängigkeit vom Zustand der L'leiaentarspeicher zu diesem Zeitpunkt aufgerufen, und der Adress/ier- und Ausv/ahlschaltkreis MS erzeugt, gesteuert durch die Decodier- und Ablaufsteuerung US, die Adresse der ausgewählten Instruktionsgruppe für den Speicherschaltkreis 311, um diesen durch die Decodier- und Ablaufsteuerung abzufragen, und er-

2<) :'.eu;,t außerdem für die Decodicr- und Ablaufsteuerung die Zustandsdaten, die in den Eleraentarspeichern seines Arbeitsijci's iiV gespeichert sind.

Die verschiedenen Gruppen werden untereinander gemäß cte_:: oben beschriebenen Verfatiren verbunden, und zwar entweder durch Datenkanäle, die die Übertragung von Informationen ge-

809808/0729

- 22 -

.statten, die durch eine Gruppe von Signalen dargestellt werden (dicke Linien in den Figuren), oder durch einfache Leitungen, die die Übertragung einzelner Signale gestatten (dünne Linien).

'j Die den beispielhaft dargestellten Keclmer bildenden Lauteile v/erden jeweils im Zusammenhang mit ihren entsprechenden ..irkungsweisen beschrieben, wobei ruunüchet die V/irkungsveiae der Anordnung selbst bei einem sehr einfachen Beispiel beschrieben wird, das die Ergebnisse und Vorteile ersichtlich aufweist, die mit dem erfindungsgemäßen Rechner erzielt werden.

Es sei angenommen, daß die zu steuernde Anlage aus einem .Vagen oder Schlitten CH, beispielsweise einem lierkzeugmaschinencchlitten, besteht, der mit Hilfe von vier 1-lotoren LID, iiG, ilB und YH in einer Ebene verschoben werden kann, die jeweils einen Antrieb für eine Horizontalverschiebung nach rechts, eine Horizontalverschiebung nach links, eine Vertikalverschiebung nach unten bzv/. eine Vertikalverschiebung nach oben bilden. Gemäß der Darstellung in Fig. 2 bestimmen vier An-

;?.·..) schlagschalter H-, Up» V<| und Vp die jeweiligen Positionen des Schlittens, wobei H- ein Signal abgibt, wenn der Schlitten auf einer horizontalen Linie AB ist; Hp ßibt ein Signal ab, wenn der Schlitten auf einer horizontalen Linie DC ist; V- gibt ein Signal ab, wenn der Schlitten auf einer vertika-

809808/0729

- 23 -

ion i-iinie Aj) it;t, und V₀ gibt ein Signal ab, wenn der Schlitten auf einer vertikalen Linie EC ist. Außerdem ist ein Untcrbrecher I vorgesehen, um den Betrieb der Anlage durch die i>e'J.ionun.';.':perGon abzuschalten. Die Eingangsdaten A/erden dalier L> in dionei·: Ueir.piel aurch die Signale der Anschlagschaiter IL· , IL₁, V₁ und V2 ^unc* des Unterbrechers I gebildet. Die Ausgangsdateri sind die Steuersignale der iiotoren iil), MG, IiB und i-2l.

iiii.int uKm an, daß der durchzuführende Arbeitszyklus darin l.K.'.'i bellt, (Jen Schlitten vom Punkt A zum Punkt C, dann von Punkt C zum Punkt D, dann vom Punkt D zum Punkt A zu verbr.iii.'OM, v-^robei die Verschiebung durch eine lietätigung des Unterbrechers I unterbrochen wird, so bilden diese Spezifikationen die zugehörigen Betriebsvorschriften.

Das vorgegebene Problem kann leicht programmiert v/erden, Λ''J> inde';i ein sogenanntes Petri-IJetz oder Flußdiagramin (Fig. y) ,gezeichnet \.'ird, das sich direkt aus den Betriebsvorschriften Cj¹, ibv:

a) Der Ausgangszustand v/ird durch P,. dargestellt und zciciinct sich durch die Tatsache aus, daß der Schlitten am r.'.i i unkt A und daß der Unterbrecher nicht betätigt ist; dies kann folgendermaßen beschrieben v/erden: H₁ = V₁ = 1 H₂ = V₂ = Ü I=O

8 09 808^07 2 9

b) Die ;.xji::i;_c in diecei.i Zustand zu butraehtenue jvnue

un_t id: die V.irkunß dec Unterbi-ochers I (der ü von I --- U nach 1 = 1);

υ; Όΐιη uiose Ledin^un^ erxüllt ist, iührt sie zu nv/oi :'.υ:;οα;,ηηΙθΐ· "Teilzustünden", die durch ~t',, und t>-,- dargestellt vorn on; der Toilzustand Pp entspricht einem Zustand, bei dein (■or iiotor hü läuxt (i-J
'•xne.:i /'.Uoband iill = 1;

(■or iiotor hü läuxt (i-Ji = 1), und der Teilzustand P., entr^»rieht

d) die Betriebsbedingunß· des Teilzustandcc !',_, ist V., = 1 (dor üchliLLon erreicht BC);

c) bei ßriiillun^ dieser üedin,";uni; iührt dies zu einem l'eiizustanü v. wit lixJ = ü (Anhalten des liotors iü));

1") gleichzeitig ist die Betriebsbedin^un^ dos Teilzustan- C'jz L'' ₍ a., ^ 1 und iührt zu einem Teilzustand P,-, wo i-ül = U;

1!:' ;,) in aiesem otadiuia des Arbeitszyklusses ist die Bcti*iebsbcdinßun^ derart, daß beide Teilzustände P^₁ und P_p erreicht sind, d.h., dai3 aer Schlitten den Punkt C erreicht hat;

h) die ^rrüllunü dieser Betriebsbedingung fülirt zu deu Zustand P- entsprechend iiG = 1 (bei laufendem HG);

809801/0729

- 25 -

BAD ORIGINAL

1) die Lelricbsbeuingung bei ty ist derart, dai.i υ erreicht .-.'ird (V₁ - 1);

,)) die Erfüllung dieser Bcuingun/;; fühi't zu dem Zustand i' :.:it: .jreohcnd iiü - 1 und iiG = Ü (Laufen von iiD una la voi\ ;.ü);

:·.) dio i-jCdiri^unii" H₁ = 1 (iiückkehr zu.a iomkt A) jiiit dor .iiiciiliohr an den Aus<;an{;szustand P₁ .

;g veraen koine v/eiteren Erläuterungen der Darstellung der; Flui3diaj,raniiis gegeben, ua dieses an sich bekannt is I;

]<> oxo oben !',unebenen Gründe innren zu dem in Fiß. 5 dar^eatcllton i''lui3diaf-raram_f das sich direkt aus den Betriebsvorschriften ergibt; der schrittweise Denkvorgang oline eine Gesaiatübersicht lies Problems gestattet die Lösung von aui3erordentlich komplexen i'roblemen. In dem oben beschriebenen Fall (5 Ein^ünfe und

Vj h Ausgange) würde die Erstellung der logischen Gleichungen ZLU:! Programmieren eines Rechners in der üblichen ./eise die Erstellung einer Tabelle mit 2 Spalten (32) und 2h Linien erfordern, die jev/eils einem möglichen Zustand des Systems entsprochen; es erscheint notwendig, dieses Verfahren durch

'<!:) eine teilweise intuitive l-Iäherung des Programmierers zu vereinfachen, jedoch wird dies rasch unlösbar, wenn das Problem kompliziert v/ird.

809808/0729

- 26 -

ie unten angegebene Tauolle übertragt cat; Flußoia^rai.hn in ein .symbolisches Programm, (las coaiert und in dem bpeicherschnltkreic BH den Rechners gespeichert werden kann. Die linke Spalte symbolisiert die iSleinentarspeicher des Arbeitcspei- 'j cherr; MV des Adressier- und Auswahlschaltkreisec iio. Jodoui l'Jleinentarspeicher entspricht eine Instruktion des Programms.

Um das Flußdiagramin unter Bildung des Programms zu übertragen, v.'ird entsprechend jedem Platz in dein Diagramm ein j.-lle'iicntarspeicher gebildet, der durch seine Adresse identifiziert wird und eine Instruktionsgruppe enthält (dadurch v/erden der Elementarspeicher und der diesem entsprechende Platz in dem Flußdiagramm miteinander verbunden, beispielsweise der Elenentarspeicher C2 und der Platz P-j, usw.).

609808/0729

- 27 -

MV BM

1 2
3
4 5 6 7 8
η

AS [MD]

80980BAQ7J9

Die in der Tabelle aufgeführten Symbole haben die folgende Bedeutung:

TV = Prüfen des Zustandes einer Variablen

iiP = Adressieren einer Stelle, d.h. Einschreiben von Daten (Zustand 1) in die Zelle entsprechend dem Arbeitsspeicher WV

A3 = Erzeugen eines V/erts an einem Ausgang TP = Prüfen des Zustandes einer Stelle, d.h. Lesen des in der Zelle entsprechend dem Arbeitsspeicher IfV gespeicherten Viertes

FP = Ende einer in einer Stelle eingespeicherten Instruktionsgruppe

FG - Ende des vorgegebener Programms.

Die Arbeitsweise des Rechners kann somit in dem untersuchten Beispiel folgendermaßen zusammengefaßt v/erden:

Am Beginn des Arbeitszyklusses wird die Stelle P<. adressiert, d.h. in dem der Stelle P₁ entsprechenden Elementarspeicher Cp wird die Information 1 eingeschrieben, wobei die anderen Elementarspeicher sich im Zustand 0 befinden, mit der Ausnahme derjenigen, die den Grenzen des Programms entsprechen.

Durch das in ihrem Speicher Mu eingeschriebene Mikroprogramm steuert die Decodier- und Ablaufsteuerung DS den Ab-

809808/0729

- 29 -

3(7 -

fra/jebcginn der Elernentarspeicher des Speichers VlV; axe Ab-

re v/ird durch den Adressier- und Ausv:ahlschaltkreis i-IS bewirkt, der nacheinander jeden Elementarspeicher überprüft, bis or einen im Zustand 1 feststellt, im vorliegenden Bei- b spiel den Elementarsrjeicher C₂ (entsprechend der Stelle P₁). Beim Beenden der Abfrage gibt der Adressier- und Ausvahlschaltkreis i-IS an die Decodier- und Ablaufsteuerung DS ein charakteristisches Signal ab.

Die Decodier- und Ablaufsteuerung DS gibt darauf ein Steuersignal ab, das den Transfer der Adresse des Elementarspeichers C₂ zum Speicherschaltkreis BH bewirkt.

Dieser Speicherschaltkreis BI-I führt nachfolgend der Decodier- und Ablaufsteuerung DS die Instruktionen der Gruppe zu, die dem Elementarspeicher C₂ zugeordnet sind, von denen er die Adresse empfängt; die Decodier- und Ablaufsteuerung DS behandelt jede Instruktion entsprechend ihrem Mikroprogramm.

In dem oben beschriebenen Beispiel beginnt dies durch Überprüfen der durch ihre Adresse gekennzeichneten Variablen I in dein Eingangsschaltkreis E (erste Instruktion: TV \_1~\ aus den drei Instruktionen der P₁ zugeordneten Gruppe). V.'e'nn diese Überprüfung positiv ist (die Betriebsbedingung ist erfüllt, d.h. der Unterbrecher I ist betätigt), so werden die folgenden Instruktionen abgearbeitet, die die Adressierung der Stelle Pp

809808/0729

- 30 -

und danach die Adressierung der Stelle P₇. bewirken, v/ühreria
die Stelle P^ auf Null eingestellt wird.

v.'enn die Überprüfung negativ ist (der Unterbrecher I ist
nicht betätigt), so A^erden die nachfolgenden Instruktionen
der Gruppe nicht ausgeführt (kein Betriebsablauf).

Das Auslesen der Instruktion FP kennzeichnet in jedem Fall das Behandlungsende der Instruktionsgruppe; die Decodier- und Ablaufsteuerung DS ist daher bereit, eine neue Informetion nu empfangen, die der Unterbrechung der Abfrage entspricht. Die Abfrage v/ird in der Tat durch die Steuerung der Decodier- und Ablaufsteuerung seit der Behandlung der ersten Instruktion
fortgeführt.

Für den Fall, daß in dem beschriebenen Beispiel die Prüfung negativ ist (der Unterbrecher I ist nicht betätigt), ergibt die Abfrage der adressierten Stellen lediglich Null in
einem Teil der Stelle P^ (Elementarspeicher C2)> und die
Operationen laufen wiederholt in dieser Y/eise ab, bis der Unterbrecher betätigt wird, was zu einem positiven Überprüfungsergebnis und dein oben beschriebenen Ablauf führt. Es erfolgt daraufhin die Abfrage der adressierten Stellen Pp und P_T, und die entsprechenden Instruktionsgruppen v/erden in einem analogen Ablauf behandelt.

809800/0729

- 31 -

'Uie Treiberinstruktioneii für die Ausgänge des Ausgangsschaltkreises S v⁷erden ausgeführt, v/cnn sie zu einer Iiistruktionsgruppc entsprechend einer adressierten Stelle gehören (beispiel.v.\veise AS \_iiD] für die Stelle P-, und A3 | i-iHj für die j Stelle P·.·), um die Ansteuerung der Anlage sicherzustellen; aabei ist es möglich, das Ansteuern der Ausgänge bei einem zweiten Abfragen zu bewirken, um statistische Zufallsereignisse beim Betrieb zu eliminieren: eine erste Abfrage überprüft die Elementarspeicher, um den fortschreitenden Betrieb sicherzustellen, und wird von einer zweiten Abfrage gefolgt, die lediglich die Instruktionen zum Betätigen der Ausgänge berücksichtigt.

In Fig. 4 ist eine bevorzugte Ausführungsform der Decodieruna Ablaufsteuerung DS dargestellt, die folgende Bauteile aufv.'eist:

a) Einen Jiultiplexschaltkreis PX zum iimfjfangen der Instruktionen des vorgegebenen Programms von dem Speicherschaltkreis BM sowie der Zustandsdaten von den anderen Schaltkreisen, um diese Zustandsdaten in Abhängigkeit von den zugeführten Instruktionen auszuwählen, und

b) eine durch einen Taktimpulsgenerator HS angesteuerte und dem Speicher Mu der Decodier- und Ablaufsteuerung zugeordnete Rechenschaltung CA für die Adressen, um dieser

809808/0729

- 32 -

sequentiell die Adressen in Abhängigkeit von ihrem ilikroprogramm zuzuführen und um umgekehrt die in dem Mikroprogramm enthaltenen Instruktionen zu empfangen, wobei der Rechenschaltung die durch den Multiplexschaltkreic PX ausge- o wählten Zustandsdaten sowie die Instruktionen des vorgegebenen Programms von dem Speicherschaltkreis BlI zugeführt werden können, um die Adressen entsprechend der Abfolge der Instruktionen des Mikroprogramms, des vorgegebenen Programms und der empfangenen Zustandsdaten abzuarbeiten.

Die Arbeitsweise der Decodier- und Ablaufsteuerung wird im folgenden unter Bezugnahme auf das obige Beispiel näher erläutert. Es wird davon ausgegangen, daß die Decodier- und Ablaufsteuerung eine Instruktion empfängt, beispielsweise die erste Zyklusinstruktion TV £lj ; diese Instruktion kommt

Vj von dein Speicherschaltkreis BIl und ist durch ihre Adresse mit Hilfe des Adressier- und Auswahlschaltkreises MS, wie bereits erläutert, ausge\>/ählt und identifiziert worden.

Diese Instruktion TV [_lj wird codiert und besteht aus mehreren Teilen:

a) liine Code-Operation, die die auszuführende Operation identifiziert (Prüfoperation für eine Variable), wobei der Code von der Rechenschaltung CA empfangen wird,

809808/0729

- 33 -

υ) clxe Art der zu behandelnden Variablen (in dew vorliegenden Beispiel die Eingangsvariable), die von dem i-Iultiplexschalckreis PÄ empfangen wird, und

c) die Adresse dieser Variablen in dem entsprechenden '-j Schaltkreis (Variable I in dein Eingangsschaltkreis E), die an den Eingang dieses Schaltkreises abgegeben wird.

V.'enn die Rechenschaltung CA die Code-Operation empfängt, wyhlt sie in dem Speicher \-]n die Instruktion des Mikroprogramms entsprechend der durchzuführenden Operation TV aus. Im Fall dieser spezifischen Operation enthält die Instruktion des Mikroprogramms den Code für die Prüfoperation, wobei dieser Code der Rechenschaltung CA zugeführt wird.

Der liultiplexschaltkreis PX empfängt die zu behandelnde Variable (Eingangsvariable), wählt den entsprechenden Schalt-

1ü kreis aus (Eingangsschaltkreis E) und entnimmt den Zustand dor zu überprüfenden Variablen, der am Ausgang dieses Schaltkreises anliegt (da dieser Schaltkreis die Adresse dieser Variablen durch einen Teil der vorgegebenen Instruktion empfangen hat). Dieser Multiplexschaltkreis PX gibt den Zu-

ZO standswert dieser Variablen an die Rechenschaltung CA ab, und der PrüfVorgang ist ausgeführt.

809808/0729

Das Prüfergebnis (beispielsweise 1=1 oder I = ü) bewirkt eine Auswahl in dem Speicher Hu der Instruktionen des Mikroprogramms entsprechend der durchzuführenden Operationenfolge. Jenn beispielsweise 1=1 nachgewiesen ist, so entspricht diese Instruktion der folgenden Behandlung der vorgegebenen Instruktionen des Programms in dem Speicherschaltkreis Bh; die nachfolgende, vorgegebene Instruktion MP L^oJ wird daher beim Zählen ausgelassen.

Bei einer anderen Operation, beispielsweise bei einer operation AS, bei der ein v/ert an einem Ausgang entnommen wird, sind die an den anderen Schaltkreisen (beispielsweise an dem Ausgangsschaltkreis S) adressierten Größen in eier Instruktion des Mikroprogramms enthalten, die der Operation entspricht, und werden an den geeigneten Schaltkreis durch den Speicher Mu abgegeben.

Der Multiplexschaltkreis PX kann beispielsweise gemäß Fig. 4 organisiert sein, wo zwei gleiche Multiplexeinheiten Ρλ- und PXp kaskadenförmig hintereinander geschaltet sind; die eine ilultiplexeinheit PjC. ist zum Empfangen der Instruk- ZO tionen des vorgegebenen Programms von dem Speicherschaltkreis BiI vorgesehen (variabler Speicherschaltkreis); die andere Ilultiplexeinheit PXp ist zum Empfangen der Instruktionen des Mikroprogramms von dem Speicher Mu der Decodier- und Ablaufsteuerung vorgesehen: diese Instruktionen unterscheiden die

809808/0729

- 35 -

Prüfoperationen mit den Variablen (Eingang, Ausgang ...) und die Prüfoperationen mit den internen Zuständen der anderen Schaltkreise, insbesondere des Adressier- und Ausv/ahlschaltkreises ΐ·ϊο, der eine besondere aktive ilolle spielt.

Die iiultiplexeinheit PX., soll eine Vorauswahl der Zustandsdaten bewirken und diese an die andere liultiplexeinheit PX₀ abgeben. Die liultiplexeinheit PX₂ soll eine Endaus-.vahl unter den vorausgewählten Daten und den internen Zustandsdaten troiTen, die direkt von den anderen Schaltkreisen empfanden worden sina.

Bei der Behandlung der Instruktion TV (_I J für das obige Beispiel wird die zu behandelnde Variable (Eingangsvariable) durch die Kultiplexeinheit PX^ empfangen, die den Zustand der Variablen I feststellt, die am Ausgang des Eingangs-Schaltkreises E anliegt. Die Hultiplexeinheit PX_n trifft eine Auswahl der Reihenfolge unter den an seinen Eingängen anliegenden Daten, wobei die Reihenfolge durch einen Teil der Instruktion des Ilikroprogramms beim Durchlaufen gebildet wird (entsprechend der Behandlung von TV). An den Eingängen der

iiO Muitiplexeinheit PX₂ liegen die Zustandsgröße der durch die iiultiplexeinheit PX.. vorausgewählten Variablen I und die inneren Zustandsgrößen von den anderen Schaltkreisen an; die Reihenfolge der Auswahl des Mikroprogramms bewirkt schließlich eine Auswahl der Zustandsgröße der Variablen I iia Falle der

809800/0729

- 36 -

Überprüfung der Variablen, wobei diese Zustandsgröße der Kechensciiaitung CA zugeführt wird. In einem anderen Fall, beispielsweise iw Falle der Überprüfung der Stelle Ti^J Γ i-V J , ist dien eine interne Zustandsgröße des Adressier- und Aus- 'j wahlschaltkreises iiS (Zustand des iUeuientarcpeichers entsprechend der Stelle ^c)» tiie durch die Multiplexeinheit c*A„ ausgewählt und an die Rechenschaitung CA übei'tragen wird.

Bei einer vorteilhaften Ausführungsform ist eier Speicher Mu der Decodier- und Ablaufsteuerung als dreidimensionale liatrix ausgebildet, die bei jeder Adresse an zwei Koordinaten mehrere, für jede Adresse eine zusammengesetzte Instruktion enthaltende Elementarspeicher aufweist, wobei die Gesamtheit der Instruktionen das Mikroprogramm bildet; für jede ausgewählte Adresse enthält ein Teil der Elementarspeicher die Instruktion für die Rechenschaltung CA zum Abarbeiten der nachfolgenden Adressdaten, und ein anderer Teil enthält die Instruktion für den Ilultiplexschaltkreis PX zur Auswahlsteuerung, und ein weiterer Teil enthält die 3teuerInstruktionen für die Ansteuerung der anderen Schaltkreise.

In Fig. 4 ist dieser Aufbau des Speichers dreidimensional dargestellt.

Der Iiarkier- und Auswahlschaltkreis MS weist in vorteilhafter Weise folgende Bestandteile auf (Fig. 5):

809808/0729

- 37 -

a; leinen mit dem Arbeitsspeicher HV verbundenen Zähler Ci-I zuu Empfangen einer Ausgangsadresse von der Decodier- und Ablaufsteuerung Do, der durch sein schrittweises Fortschalten den Arbeitsspeicher MV abfragt und die Adressen der abgear- ¹J bciteten Elementarspeicher nacheinander erzeugt, und

b) eine durch einen Taktimpulsgenerator HI angesteuerte Abfragelogikschaltung Lß zum Empfangen der Steuerdaten der Decodier- und Ablaufsteuerung DS beim Beginn der Abfrage und bei einer Unterbrechung durch einen Lese- oder Schreibvorgang sowie der Zustandsdaten der abgearbeiteten Eleraentarspeicher dec Arbeitsspeichers MV, wobei die Abfragelogikschaltung LB die Fortschaltrichtung oder das Anhalten des Zählers CiI in Abhängigkeit von den Zustandsv/erten der abgearbeiteten Elementarspeicher oder der Steuerdaten steuert.

Aus dem beschriebenen Beispiel ist ersichtlich, daß die Decodier- und Ablaufsteuerung den Beginn der Abfrage der Elementarspeicher des Arbeitsspeichers MV steuert; am Anfang steht der Zähler CM auf Null, und bei Empfang des Abfragebefehls, der von der Decodier- und Ablaufsteuerung erzeugt und der Abfragelogikschaltung LB zugeführt wird, bev/irkt diese, gesteuert durch ihren internen Taktimpulsgenerator HI, die Fortschaltung des Zählers CIl. Jedem Zählv/ert entspricht ein Elementarspeicher C₁, C₂ι ··· C , und in jedem Fall steht der

609808/0729

- 3ö -

Zustandswert des entsprechenden Elementarspeichers am Ausgang des Arbeitsspeichers MV zur Verfügung. Die Abfraßelogikschal tung LB prüft diesen Zustandswert und bewirkt die Fortschaltung, bis der Zählv/ert KuIl ist. '..^;enn ein abgearbeiteter Elementarr.peicher den Zustandswert 1 hat, so stoppt die Abfragelogikschaltung LD die Fortschaltung des Zählers Ci-I und damit die Abfrage, und dieser dem Anhalten der Abfrage entsprechende Zustandswert wird dem ilultiplexschaltkreis PX der Decodier- und Ablaufsteuerung beim Behandeln der so ausgcvrählten Instruktionsgruppe zugeführt (beispielsweise: TV [ij ; HP [P₂] ; MP[P₃] ).

Am Anfang der Behandlung der ersten Instruktion sendet die Decodier- und Ablaufsteuerung DS einen Startbefehl für die Abfrage aus; dieser Befehl ist in dem bereits besprochenen oteuerteil der Instruktion entsprechend dem Mikroprogramm enthalten. Dieser Befehl wird an die Abfragelogikschaltung LB abgegeben, die die Fortschaltung des Zählers CM von dem vorhergehenden Zählwert aus bewirkt.

Die Abfrage wirkt gleichzeitig auf die Behandlung der 2.0 Instruktionen durch die Decodier- und Ablaufsteuerung DS ein; deren Mikroprogramm enthält Instruktionen für die temporäre Unterbrechung der Abfrage, wenn ein Einschreibvorgang (beispielsweise MP [P₁] ) oder ein Lesevorgang (beispielsweise TP [Pf- J ) in dem Arbeitsspeicher HV ausgeführt v/erden soll.

809808/0729 -

- 39 -

UiFi die oben beschriebenen Funktionen zu erfüllen, kann die Abfragelogikschaltung LB in vorteilhafter V.'eise gemäß der schematischen Darstellung gemäß Fig. 6 folgende Bestandteile aufweisen:

a) Eine zum Einschalten der Abfrage betätigbare erste Kippstufe BV, der einerseits die Steuerdaten der Decodierund Ablaufsteuerung DS zum Auslösen der Abfrage und. der andererseits die Steuerdaten zum Beenden der Abfrage zugeführt v/erden und die in Abhängigkeit von ihrem Schaltzustand ein Steuersignal erzeugt,

b) eine zum zeitweisen Unterbrechen der Abfrage vorgesehene zweite Kippstufe BA zum Empfangen von Abfrage-Stoppsignalen von der Decodier- und Ablaufsteuerung DS, v/obei die Kippstufe BA zur Bestätigung dieser Signale durch einen Taktimpulsgenerator HV angesteuert wird und in Abhängigkeit von ihrem Schaltzustand, der gegebenenfalls das zeitweise Unterbrechen der Abfrage anzeigt, ein weiteres Steuersignal erzeugt,

c) eine Torschaltung P₁ zum Empfangen des Schaltzustandes ycj der in dem Arbeitsspeicher MV abgearbeiteten Elementar speicher, des ersten Steuersignals der Decoaier- und Ablaufsteuerung DS zum Auslösen der Abfrage und des Steuersignals von der zweiten Kippstufe BA, wobei das Ausgangssignal der Torschaltung P₁ als

809808/0729

- 40 -

signal fur die vorhergehende Unterbrechung der ersten uippstufe BV zugeführt wird, und

d) eine Ausgangstorschaltung P₀ zum Empfangen des Steuersignals von der ersten und der zweiten Kippstufe BV h:i\-. Γ-Λ
¹J sov.'ie des Taktimpulses von dem Taktimpulsgenerator HI zum

Durchlassen oder Unterdrücken cies von dem Taktiinuulsgenerator al abgegebenen Taktimpulses in Abhängigkeit von den empfangen Steuersignalen, so daß der Zähler Cn fortgeschaltet bzw. auge halten wird.

Der Abfragebefehl bewirkt eine Betätigung der Kippstufe BV so u.aß die Taktimpulse des Taktimpulsgenerators HI durch ciie
Ausgangstorschaltung P₀ laufen, wenn die zweite Kippstufe Ba
rückgestellt ist, d.h. den Durchgang nicht hemmt; jeder Taktimpuls des Taktimpulsgenerators III bewirkt eine Fortschaltung des Zählers CiI und damit die Abfrage des Arbeitsspeichers hV.

Die Abfrage kann auf zwei Arten unterbrochen werden. Die
Unterbrechung kann ausgelöst werden durch die Decodier- und
Ablaufsteuerung D3 (um, wie erwähnt, einen Einschreib- oder
Lesevorgang in dem Arbeitsspeicher MV zu bewirken) mit Hilfe
2¹J der Kippstufe BA, die den Durchgang der Taktimpulse des Taktimpulsgenerators HI zur Ausgangstorschaltung P₂ zeitweise unterbricht. Gleichzeitig verhindert die Kippstufe BA mit Hilfe uer Torschaltung P₁ eine mögliche uückstellung der Kippstufe

809808/0729

- 41 -

jjν. Dadurch speichert die Kippstufe ßtf v.ahrend der zeitwciscn Unterbrechung einen eventuell vorhandenen Abfragebefehl, tl.e£ji.;on Ausführung oeit dem Verschwinden des zeitweisen Stoppsi:;nals zurückgenommen v/erden kann, das von der Kippstufe ΤΛ abgegeben v.ird. Dieses Löschen v/irü durch den i'aktiinpuls- ^encrator HV bewirkt, der die Dauer dieses Signals einstellt, uiii die notv/endirc Zeit für die Ausführung des Lese- oder des

vorzugeben.

j.'ie Unterbrechung der Abfrage kann andererseits durch den Zustand des untersuchten Elementarspeichers des Arbeitsspeichers iiV bev/irkt v/erden, wenn dieser Eleraentarspeicher sich iiii Zustand 1 befindet. Dieses Signal bewirkt die Rückstellung der Kippstufe BV über die Torschaltung P^, falls kein temporäres Stoppsignal von der Kippstufe BA und kein Setzbefehl von der üecodier- und Ablaufsteuerung DS vorliegt (Elimination der Gegensätzlichkeit der Signale aufgrund der Einstellung der Kippstufe).

Außerdem kann der Adressier- und Auswahlschaltkreis iIS, wie scheinatisch in Fig. 5 dargestellt, einen logischen Lö'ccbschaltkreis LE sowie einen logischen Schreibschaltkreis L₁C auiVoisen.

Der Löschschaltkreis LE empfängt die Adressen von dem Speicherschaltkreis BH, die in dein vorgegebenen Programm vor-

809808/0729

- 42 -

gesehen sind, die Adressen der abgearbeiteten Elementarspeicher von dem Zähler CM sowie die Steuerdaten von der Decodier- und Ablaufsteuerung Do; dieser Löschschaltkreis LE bewirkt eine Einstellung der Elementarspeicher in dem Arbeitsspeicher hV aufgrund eines Steuersignals von der Decodier- und Ablaufsteuerung DS in einen vorbestimmten Zustand, beispielsweise in den Zustand O, und führt der Decodier- und Ablaufsteuerung DS bei jeder Schrittfolge ein Zustandesignal zu.

Dieser Löschschaltkreis LE gestattet die Speicherung der Adressen der Eleraentarspeicher, die am Ende der Bearbeitung der spezifischen Instruktionen in Abhängigkeit von der Schrittfolge gelöscht v/erden, was an diesem Ende zu einer schrittweisen Löschung dieser Ergebnisse, gesteuert durch die Decodier- und Ablaufsteuerung DS, führt; am Ende dieses Löschvorgangs wird ein Signal der Decodier- und Ablaufsteuerung DS zugeführt.

In dem oben beschriebenen Beispiel wird nach dem Behandeln der ersten Instruktion (TV £lj ) die Adresse des Elementar-Speichers C₂ gespeichert, und zwar im Hinblick auf die eventuelle Löschung dieses Eleinentarspeichers; wenn die Prograiniiibedingung 1=1 erfüllt ist, werden die folgenden Instruktionen abgearbeitet, und die Instruktion FP bewirkt eine Löschung clcs Eleraentarspeichers Cp, dessen Adresse dann durch den

809801/0729

- 43 -

Löschschalticreis LIi gelöscht wird, „enn die Bedingung nicht erfüllt int (I = O), so bewirkt die Instruktion Fi^J lediglich die Löschung der Adresse Cp> die in dem Löschschaltkreis LIC gespeichert ist.

'j Dem logischen Schreibschaltkreis LC werden einerseits die Adressen von dem Speicherschaltkreis BlI, die in dem vorgegebenen Programm enthalten sind, und andererseits die Steuerdaten von der Üecodier- und Ablaufsteuerung Do zugeführt; dieser ochrciuschaltkreis LC bewirkt eine Umschaltung des Zustan-1u des der iilementarspeicher des Arbeitsspeichers HV, gesteuert durch die Decodier- und Ablaufsteuerung DS, in einen vorgegebenen Zustand, beispielsweise in den Zustand 1, und erzeugt an der Decodier- und Ablaufsteuerung DS bei jedem Prograi.uischritt ein Zustandssignal.

Yj Die Adressierung der Elcmentarspeicher, d.h. ihr iiinstellen auf den 2^ustandswert 1, kann unmittelbar durch Behandeln der entsprechenden Instruktion erzielt werden, wie dies aus dem Beispiel ersichtlich ist. In diesem Fall wird der oben erwähnte Schreibschaltkreis LC nicht verwendet. Jedoch ist seine Verwendung jedenfalls in den Fällen vorteilhaft, in denen der Schreibvorgang nicht sofort ausgeführt wird, was eine zeitweise Speicherung der Adressen der zu adressierenden lilementarspeicher erfordert. Das Arbeitsprinzip dieses

809801/0729

- 44 -

Jchreibnchaltkreises LC entspricht im wesentlichen cleu ües Löschschaltkreises.

beispielsweise ist dieser Schreibschaltkreis LC vorteilhaft, wenn aie Programmierung anstelle über ein l/lußdiagraui:.i ϊ· durch sequentielle Diagramme erfolgt oder wenn lediglich aie L-rogrammbcdingungen durch den Zustand der Klementarspeicher selbst gebildet werden. Die Verblendung des Schreibschaltkreiser > ist außerdem vorteilhaft bei der unten beschriebenen Ausführungsf orra, die ein schrittweises Arbeiten des Rechners gc-stattet.

Diese Ausführungsform, die in Fig. 7 teilweise schematises dargestellt ist, gestattet die Ablaufsteuerung mit verkürzter ochrittfolge; diese Ausführungsform v/eist die folgenden Bestandteile auf:

a) ein Register RA zum Speichern der Adressen der Instruktionsgruppen entsprechend der Schrittfolge, wobei dem Register RA die Fortschaltbefehle zugeführt werden, um die aufeinanderfolgenden Adressen in der Schrittfolge zu erzeugen,

b) einen Vergleicherschaltkreis CO zum Empfangen der von den Register RA abgegebenen Adressenfolge sowie der Adressen von dem Speicherschaltkreis BM, um bei Übereinstimraung der Signale ein Übereinstimmungssignal zu erzeugen,

809800/0729

- 45 -

c) einen von Hand betätigbaren Schalter ΒΛ zum Uusehalten der Betriebsart, der bei Betätigung ein Steuersignal für den ,'Jchrittschaltbetrieb erzeugt,

d) einen von Hand betätigbaren Schrittschalter BP, durch

den ein Fortschaltsignal für einen Folgeschritt erzeugt v/ird, und

c) einen logischen Schrittschaltkreis LP zum Empfangen des Steuersignals für den Schrittschaltbetrieb, des Fortschaltsignals, dos Übereinstimmungssignals des Vergleicherschaltkreises CO sowie der Steuersignale von der Decodier- und Ablaufsteuerung DS für die dem Löschschaltkreis LE zugeführten Adressen, wobei der Schrittschaltkreis LP die Übereinstinjiungssignale in Abhängigkeit von den von der Decodier- und Ablaufsteuerung DS empfangenen Steuersignalen bestimmt, um

1t> der Decodier- und Ablaufsteuerung DS entsprechende Signale zuzuführen, und, gesteuert durch die Decodier- und Ablaufsteuerung DS, eine Fortschaltung des Registers RA durch die Steuersignale für die Betriebsart und die Fortschaltsignale bewirkt.

Es sei angenommen, daß in dem bereits beschriebenen Beispiel (Flußdiagramm gemäß Fig. 3) der Ablauf einer Schrittfolge schrittweise gesteuert werden soll, insbesondere die Schrittfolge P₂ - P^ - Pßi diese Steuerung kann mit Hilfe der Übergänge V₉ und V₁ erfolgen.

009808/0729

- 46 -

Diese Reihenfolge wird zunächst in dein Register RA in Form der Adressen der Elementarspeicher C. ... entsprechend den Stellen P~, P^ und IV gespeichert.

Der Schalter BX ist auf den Schrittschaltbetrieb eingcstellt und erzeugt ein Freigabesignal für den logischen Schrittschaltkreis LP.

Die Arbeitsweise des Rechners erfolgt bis zu dem Schritt P₂, dein ersten in der zu steuernden Folge, gemäß obiger Beschreibung, vorausgesetzt, daß er durch seine Adresse in dem K) Löschschaltkreis LE zum späteren Löschen gespeichert ist; diese Speicherung wird dein Schrittschaltkreis LP durch ein Freigabesignal mitgeteilt.

Der Vergleicherschaltkreis GO erzeugt für den Schrittnchaltkreis LP ein sogenanntes Übereinstiinmungssignal, das anzeigt, daß die Stelle Pp₁ d.h. die erste Stelle in der zu steuernden Folge, zu löschen ist.

Dieses Übereinstimmungssignal wird dem Schrittschaltkreic LP zugeführt, der es bei vorhandenem Freigabesignal überniiimit, Der Schrittschaltkreis LP erzeugt dann ein Signal für die Decodier- und Ablaufsteuerung DS, das im Betrieb die sofortije Ausführung der Adressierung von P. hemmt und in den Schreibschaltkreis LC die Adresse von P^ zum späteren Adressieren

809808/0729

- 47 -

einschreibt; die Löschung von P- erfolgt in der oben beschriebenen Weise.

Der Ablauf nach P, erfolgt daher unter der Kontrolle der Bedienungsperson mit Hilfe des von Hand be- 'j tätigbaren Schrittschalters BP; ein von dem Schrittschaltkreis LP erzeugtes Signal wird dann der Decodier- und Ablaufsteuerung DS zugeführt, die das Auslösen der Adressierung des Schritts P- bewirkt, der in dem Einschreibschaltkreis LC gespeichert ist. Außerdem schaltet der ochrittschaltkreis LP das Register RA fort, und der nachfolgende Schritt P/ der gesteuerten Schrittfolge liegt am Ausgang an. Das Verfahren läuft für die anderen Schritte der Folge in der gleichen V/eise ab.

Der erfindungsgemäße Prozeßrechner weist verschiedene Yj Zusatzeinrichtungen auf, insbesondere einen Zwischenspeicher III, einen Verzögerungsschaltkreis BT und einen Zählschaltkreis BC.

Diese Schaltkreise erweitern die Möglichkeiten des Rechners und werden entsprechend den in Betracht gezogenen Anwendungen vorgesehen. Diese Schaltkreise sind in ihrem Aufbau an/sich bekannt und v/erden jeweils in einfacher Weise an den Aufbau des Rechners angepaßt.

809808/0729

- hi* -

In Fit;. Q ist schematisch ein er±indungsgeinäl3er Kechner mit don drei oben beschriebenen Schaltkreisen dargestellt.

Der Zwischenspeicher ill ist zum zeitweiligen Eins£>ei- 'J ehern der Zwischenrechenergebnisse, zum Kmpxangen dieser ^rgebnisce von der Decodier- und Ablaufsteuerung DS sov;ie der entsprechenden Adressen von dem Speicherschaltkreis BII und zum Zuführen der ZA-zischenrechenergebnisse an die Decodier- und Ablaufsteuerung D3 durch ein von die-1u cer abgegebenes Signal vorgesehen.

In diesem Zwischenspeicher IiI erfolgt der ainschreiburid der Lesevorgang analog zu dem Sinschreibvorüan^ in den Aus^angsschaltkreis S bzv/. zu de;:i Lesevor^ang in den Eingangs schaltkreis K.

Der v'erzößerun^sschaltkreis BT besteht aus einer Anzahl Vex-zögerungseinheiten, die jeweils zur Verkürzung einer vorgegebenen Periode vorgesehen sind; dieser Verzögerungsschaltkreis empfängt, gesteuert durch die üecodier- und Ablaufsteuerung DS, von dem Speicherschaltkreis BII die Daten der zu verkürzenden Perioden sowie die zugehörigen Adressen an den ausgewählten Verzögerungseinheiten und fühl der Decodier- und Ablaufsteuerung DS Signale zu, die das

Periodenende anzeigen.

109801/0729

- 49 -

Der Zählschaltkreis BC besteht aus einer Anzahl Zähloinheitcn und empfängt die Zählsignale von der Decodierunu Ablaufsteuerung DS una außerclera, gesteuert durch die Decodier- una Ablaufsteuerung DS, von dem üpeicherschalt- ^lj kreis BII Daten hinsichtlich der Anzahl der Zählsignale und der zugehörigen Adressen an den ausgewählten Zähleinheiten; ciieser Zählschaltkreis erzeugt nach deu Abzählen der |>rogratiuaierten Signale Überlauf signale.

Die Verzögerungen und die Zählvorgänge sind bestimmte Operationen, deren Ablauf in dem ilikroprogramm zum gleichen Ζ^λ eck v/ie die anderen Operationen programmiert sind.

Der Verzögerungsschaltkreis BT und der Zählschaltkreis BC werden in der Praxis häufig verwendet, denn die Arbeitszyklen der Industrieanlagen erfordern oft die Berücksichtigung kalibrierter Verzögerungen oder die Zählung von Ereignissen, uu Daten zu erarbeiten, die gegebenenfalls für den Ablauf des Rechners oder des Automaten verwendet werden.

8098017$? 2-Ö

Claims (1)

1. MANITZ. FINSTERWALD & GRÄMKOW

   München, den 9. August 1977

   La Teleinecanique Electrique

   is et 3^ter, avenue du ilarechal Joffre F-92002 Kanterre

   Proßrairanierbarer Prozeßrechner oder Automat

   Patentansprüche

   /TΛ Programmierbarer Prozeßrechner, Automat od. dgl. zum Steuern des Ablaufs eines Arbeitszyklusses mittels eines vorgegebenen Programms, gekennzeichnet durch eine Decodier- und Ablaufsteuerung (DS) und einen Adressier- und Auswahlschaltkreis (IIS), die bei jedem Pro-/^ranrnschritt die diesem entsprechenden Instruktionen des

   809808/0729

   DR. C. MANlTZ · DIPL.-INC. M. FINSTEftWALD DIP L.-INC. W. CHAMKOW ZCNT(ALKAStE »AYEt. VOLKSIANICEN

   β MÖNCHEN 99. ROtEaT-KOCH-STRAStI I 7 STUTTCAaT SO ItAD CANNSTATTI MONCHiN. KONTO-NUMMEa 7*70

   TlL. 10··! 99 49 II. TELEX OS- 99679 »ATMf SE(LlIItCSTII. 93/9». TEL. 10711)56 7961 POSTSCHECK! MÖNCHEN 77069-tOS

   ORIGINAL INSPECTED

   vorgegebenen Programms in Abhängigkeit von den in den vorherigen Programmschritten abgearbeiteten Daten auswählen, nacheinander diese Instruktionen abarbeiten und in dein Adressier- und Auswahl schaltkreis (i'lS) die die nachfolgende Auswahl bestimmenden Daten adressieren.

   2. Programmierbarer Prozeßrechner, Automat od. dgl. zum steuern dec Ablaufs eines Arbeitszyklusses einer Industrieanlage mittels digitaler Eingangsdaten von in der Anlage vor*- gesehenen Datenquellen, wobei der Prozeßrechner durch ein vorgegebenes Programm, das den direkten Ablauf des Arbeitszyklusses wiedergibt, derart programmiert ist, daß digitale Ausgangssignale zum Ansteuern verschiedener Einrichtungen der Anlage erzeugt werden, und wobei der Prozeßrechner einen ώχη-gangsschaltkreis mit mehreren Eingängen für digitale Eingangsdaten zum Überprüfen seines Zustandes, um in Abhängigkeit von diesem Zustandsdaten zu erzeugen, einen Ausgangsschaltkreis mit mehreren Ausgängen für Ausgangsdaten für die Einrichtungen der Anlage, der die Zustände seiner Ausgänge in Abhängigkeit von empfangenen Steuerdaten einstellt, und einen Speicherschaltkreis zum Speichern der Instruktionen des vorgegebenen Programms aufweist, die aus adressierbaren Gruppen zusammengesetzt sind, gekennzeichnet durch

   a) eine Decodier- und Ablaufsteuerung (DS) zum sequentiellen Zugriff nach ausgewählten Instruktionen des vorgegebenen

   809808/0729

   Programms von dem Speicherschaltkreis (Bn) und nach Zustandsdaten von den anderen Schaltkreisen, wobei die Üecodier- unu Ablauf steuerung (DS) einen Festwertspeicher (I ju) mit dem Arbeitsprogramm, insbesondere dem Mikroprogramm, zum Decodieren der Instruktionen des vorgegebenen Programms und zum Erzeugen der Steuerdaten für die anderen Schaltkreise aufweist, um jeden dieser Schaltkreise anzusteuern und insbesondere die Ausgänge des Ausgangsschaltkreises (S) einzustellen, und

   b) einen Adressier- und Auswahlschaltkreis (MS) mit einem Arbeitsspeicher (MV) mit mehreren Elementarspeichern entsprechend der maximalen Anzahl an Instruktionen, die zum Einspeichern in den Speicherschaltkreis (BIi) geeignet sind, wobei jeder Elementarspeicher einer in dem Speicherschaltkreis (lüi) eingespeicherten Instruktion des vorgegebenen Programms entspricht und in jedem Zeitpunkt einen Zustand entsprechend der Instruktion derart wiedergibt, daß der Zustand der Gesamtheit der Elementarspeicher den Zwischenzustand des Arbeitszyklusses in dem vorgegebenen Zeitpunkt wiedergibt, wobei der Adressier- und Auswahlschaltkreis (MS) die Adressen des Speicherschaltkreises (BM) und die Steuerdaten der Decodier- und Ablaufsteuerung (DS) empfängt und derart ausgebildet ist, daß durch die Adressen des Speicherschaltkreises (DiI) und durch die Steuerdaten der Decodier- und Ablaufsteuerung (DS) entweder ein Einschreib- oder Lesevorgang in den durch die Adressen aufgerufenen Elementarspeichern des Arbeitsspeichers (MV)

   809808/0729

   oder ein Abfragen der Eleinentarspeicher erfolgt, mn die in dem vorgegebenen Zustand befindlichen Elementarspeicher auszuwählen, um nach dem Abarbeiten einer Instruktionsgruppe eine neue Instruktionsgruppe in Abhängigkeit vom Zustand des Klementarspeichers zu diesem Zeitpunkt auszuwählen, und v/obei der Adressier- und Auswahlschaltkreis (MS) einerseits, gesteuert durch die Decodier- und Ablaufsteuerung (DS), die Adresse der ausgewählten Instruktionsgruppe dem Speicherschaltkreis (BH) entsprechend der Abfrage durch die Decodier- und Ablaufsteuerung (DS) und andererseits der Decodier- und Ablaufsteuerung (DS) die in den Elementarspeichern gespeicherten Zustandsdaten zuführt.

   j>. Rechner nach Anspruch 2, dadurch gekennzeichnet , daß die Decodier- und Ablaufsteuerung (D5)

   a) einen Multiplexschaltkreis (PX) zum Empfangen der Instruktionen des vorgegebenen Programms von dem Speicherschaltkreis (BM) und der Zustandsdaten von den anderen Schaltkreisen, um die Zustandsdaten in Abhängigkeit von den zugeführten Instruktionen auszuwählen, und

   b) eine durch einen Taktimpulsgenerator (HS) angesteuerte und dem Festwertspeicher (hin) zugeordnete Rechenschaltung (CA) für die Adressen aufweist, um diesem sequentiell die Adressen in Abhängigkeit von seinem Mikroprogramm zuzuführen und um

   809808/0729

   umgekehrt die in dew Mikroprogramm enthaltenen Instruktionen zu empfangen, wobei der Rechenschaltung (CA) die durch den ilultiplexschaltkreis (PX) ausgewählten Zustandsdaten sowie die Instruktionen des vorgegebenen Programms von dem Speicherschaltkreis (BiI) zuführbar sind, um die Adressen entsprechend der Abfolge der Instruktionen des Mikroprogramms, des vorgegebenen Programms und der empfangenen Zustandsdaten abzuarbeiten.

   4. Rechner nach Anspruch 3, dadurch g e k e η η zeichnet, daß der Iiultiplexschaltkreis (PX) zwei kaskadierte, gleichartige i-iultiplexeinheiten (PX₁, PX₂) aufweist, von denen die erste Ilultiplexeinheit (PX-) zum liinpxan_tien der Instruktionen des vorgegebenen Programms von dem Speicherschaltkreis (BH) und die zweite Ilultiplexeinheit (PXp) zum Empfangen der Instruktionen des Mikroprogramms von dem Festwertspeicher (Mu) der Decodier- und Ablaufsteuerung (DS) vorgesehen sind, und daß die erste Multiplexeinheit (PX.·) eine Vorauswahl der Zustandsdaten trifft und diese vorausgewählten Daten der zweiten Hultiplexeinheit (PXp) zuführt, die eine Endauswahl unter den vorausgewählten Daten und den von den anderen Schaltkreisen direkt empfangenen internen Zustandsdaten trifft.

   809808/0729

   5. Uechner nach Anspruch 2> oaer 4, dadurch gekennzeichnet , daß der Festwertspeicher (lip) der Decodier- und Ablaufsteuerung (DS) als dreidimensionale Matrix ausgebildet ist, die bei jeder Adresse an zwei Koordinaten mehrere, für jede Adresse eine zusammengesetzte Instruktion enthaltende Eleraentarspeicher auf v/eist, v/obei die Gesamtheit der Instruktionen das Mikroprogramm bildet und wobei für jede ausgewählte Adresse ein Teil der Elementarspeicher die Instruktion für die Rechenschaltung (CA) zum 1ü Abarbeiten der nachfolgenden Adressdaten, ein anderer Teil die Instruktionen für den Multiplexschaltkreis (PX) für die Auswahlsteuerung und ein v/eiterer Teil die Steuerinstruktionen für die anderen Schaltkreise zu deren Ansteuerung enthält.

   6. Rechner nach einem der Ansprüche 2 bis 5» dadurch 1i> gekennzeichnet, daß der Adressier- und Ausv/ahlschaltkreis (i-IS)

   a) einen mit dem Arbeitsspeicher (MV) verbundenen Zähler (Cii) zum Empfangen einer Ausgangsadresse von der Decodierund Ablaufsteuerung (DS), der durch sein schrittweises Fortschalten den Arbeitsspeicher (MV) abfragt und die Adressen der abgearbeiteten Elementarspeicher nacheinander erzeugt, und

   b) eine durch einen Taktimpulsgenerator (HI) angesteuerte Abfragelogikschaltung (LB) aufweist, die einerseits die

   809808/0729

   oteuerdaten der Decodier- und Ablauf steuerung (DL.) bein Leginn der Abfrage oder bei Unterbrechung durch einen Lese- oder Schreibvorgang und andererseits die Zustandsdaten der abgearbeiteten Elementarspeicher des Arbeitsspeichers (uV) empfängt, v;obei das Fortschalten oder das Anhalten acc Zählers (CM) durch die Abfragelogikschaltung (LB) in Abhängigkeit von den Zuständen der abgearbeiteten Elementarspeichcr oder der Steuerdaten einstellbar ist.

   7. Rechner nach Anspruch 6 , dadurch g e k e η η 1ü zeichnet, daß die Abfragelogikschaltung (LB) folgende Bestandteile auf v/eist :

   a) eine zum Einschalten der Abfrage betätigbare erste Kippstufe (BV), der einerseits die Steuerdaten der Decodierund Ablaufsteuerung (DS) zum Auslösen der Abfrage und der andererseits die Steuerdaten zum Beenden der Abfrage zuführbar sind und die in Abhängigkeit von ihrem Schaltzustand ein zweites Steuersignal erzeugt,

   b) eine zum zeitweisen Unterbrechen der Abfrage vorgesehene zweite Kippstufe (BA) zum Empfangen von Abfrage-Stoppsignalen von der Decodier- und Ablaufsteuerung (DS), wobei die zweite Kippstufe (BA) zur Betätigung dieser Signale durch einen Taktimpulsgenerator (MV) ansteuerbar ist und in Abhängigkeit von ihrem Schaltzustand, beispielsweise beim zeitweisen Unterbrechen der Abfrage, ein drittes Steuersignal erzeugt,809808/0729

   c) eine Torschaltung (P,.) zum Empfangen des Schaltzustandes der in dem Arbeitsspeicher (wV) abgearbeiteten Elementarspeicher, des ersten Steuersignals der Decodierund Ablaufsteuerung (DS) zum Auslösen der Abfrage und des

   ^Lj dritten Steuersignals, wobei das Ausgangssignal der Torschaltung (P-J) als Signal für die vorhergehende Unterbrechung der ersten Kippstufe (BV) zuführbar ist, und

   d) eine Ausgangstorschaltung (Pp) zum Empfangen des zweiten und des dritten Steuersignals sov/ie des Taktimpulses von dem Taktimpulsgenerator (HI) zum Durchlassen oder Unterdrücken dieses Taktirnpulses in Abhängigkeit von den empfangenen Steuersignalen, so daß der Zähler (CH) entsprechend fortgeschaltet bzw. angehalten wird.

   b. Rechner nach Anspruch 6 oder 7, dadurch g e k e η η - Vj zeichnet, daß der Adressier- und Auswahlschaltkreis (ilS) einen logischen Löschschaltkreis (LE) zum Empfangen der Adressen des vorgegebenen Programms von dem Speicherschaltkreis (BH), der Adressen der abgearbeiteten" Elementarspeicher von dem Zähler (CM) und der Steuersignale von der Decodier- und Ablaufsteuerung (DS) aufweist, wobei durch den Löschschaltkreis (LE) der Schaltzustand der Elementarspeicher des Arbeitsspeichers (MV) durch die Ansteuerung der Decodier- und Ablaufsteuerung (DS) in einen vorbestimmten Schaltzustand, z.B. den Zustand "0", einstellbar ist und wobei der Lösch-

   809808/0729

   schaltkreis (j-JiO der üecodier- und Ablaufsteuerung (Do) bei jedem Arbeitsschritt ein Zustandssignal zuführt.

   9. Rechner nach Anspruch ü, gekennzeichnet durch einen logischen Schreibschaltkreis (LC) ?.uu\ Einpfan;.;ei)

   ^lj uer Adressen in dem vorgegebenen Prograimu von den Speichcrschaltkrcis (BM) und der Steuersignale von der Decouier- una Ablaufsteuerung (DS), wobei durch den Schrcibschaltkreis (LC) uer Schaltzustand der Diementarspeicher des Arbeitsspeichers (MV) durch die Ansteuerung der Decodier- und Ablaufsteuerung (DS) in einen vorbestimmten Schaltzustand, beispielsweise in den Zustand "1", einstellbar ist und v/obei der Schreibschaltkreis (LC) der üecodier- und Ablaufsteuerung (Do) bei jedeu Arbeitsschritt ein Zustandssignal zufüiirt.

   10. Schrittweise arbeitender Rechner nach Anspruch 9 für den gesteuerten Ablauf einer vorgegebenen Schrittfolge, gekennzeichnet durch

   a) ein Register (RA) zum Speichern der Adressen der Gesamtheit aer Instruktionen entsprechend der Schrittfolge, v.obei dcia Register (kA) zum Erzeugen aufeinanderfolgender Adressen die Fortschaltbefehle zugeführt verden,

   b) einen Vergleicherschaltkreis.(Cü) zum Empfangen der von dein Register (RA) abgegebenen Adressenfolge und der Adressen von dem Speicherschaltkreis (BII), um ein Iibereinstiiamungssig-

   809808/0729

   nal zu erzeugen,

   c) einen von Hand betätigbaren Schalter (Βλ.) zum Umschalten der uetriebsart, der bei Betätigung ein steuersignal für den ochrittschaltbetrieb erzeugt,

   b d) einen von Hand betätigbaren Schrittschalter (BP), durch den ein Fortschaltsignal für einen Folgeschritt erzeugbar ist, und durch

   e) einen logischen Schrittschaltkreis (LP) zum Empfangen dec Steuersignals für den Schrittschaltbetrieb, des Fortschaltsignals, des Übereinstimmungssignals des Vergleicherschaltkreises (GO) sowie der Steuersignale von der Decodierund Ablaufsteuerung (DS) für die dem Löschschaltkreis (LE) zugeführten Adressen, v/obei der Schrittschaltkreis (LP) die Übereinstimmungssignale in Abhängigkeit von den von der Decodier- und Ablaufsteuerung (DS) empfangenen Steuersignalen bestätigt, um dieser entsprechende Signale zuzuführen, und, gesteuert durch die Decodier- und Ablaufsteuerung (DS), eine Fortschaltung des Registers (HA) aus den Steuersignalen für die Betriebsart und den Fortschaltsignalen bewirkt.

   11. Rechner nach einem der Ansprüche 2 bis 10, gekennzeichnet durch einen Zwischenspeicher (III) zum zeitweiligen Einspeichern' der Zwischenrechenergebnisse, zum Empfangen der Ergebnisse von der Decodier- und Ablauf-

   809808/0729

   - 10 -

   273587A

   steuerung (DS) sowie der entsprechenden Adressen von dem Speicherschaltkreis (BIl) und zum Abgeben der Zwischenrechenergebnisse an die Decodier- und Ablaufsteuerung (Do) durch ein von dieser abgegebenes Signal.

   12. Recliner nach einem der Ansprüche 2 bis 11, gekennzeichnet durch einen Verzögerungsschaltkreis (LT), bestehend aus einer Anzahl Verzögerungseinheiten, die jeweils zum Verkürzen einer vorgegebenen Periode vorgesehen sind, wobei der Verzögerungsschaltkreis (BT), gesteuert durch die Decodier- und Ablaufsteuerung (DS), von dem Speicherschaltkreis (BII) die Daten der zu kürzenden Perioden und die zugehörigen Adressen an den ausgewählten Verzögerungseinheiten empfängt und der Decodier- und Ablaufsteuerung Signale zum Anzeigen des Periodenendes zuführt.

   1!) 1j5. Rechner nach einem der Ansprüche 2 bis 12, gekennzeichnet durch einen Zählschaltkreis (BC) aus einer Anzahl Zähleinheiten zum Empfangen der Zählsignale von der Decodier- und Ablaufsteuerung (DS) sowie, gesteuert durch die Decodier- und Ablaufsteuerung (DS), von Daten von dem Speicherschaltkreis (BIl), die die Anzahl xder Zählsignale und der zugehörigen Adressen an den ausgev/ählten Zähleinheiten wiedergeben, wobei der Zählschaltkreis (BC) nach dem Abzählen der programmierten Signalzahl Überlaufsignale erzeugt.

   809808/0729

   - 11 -