DE2936913A1

DE2936913A1 - Verfahren und system zur steuerung von eingabe und ausgabe bei einer prozesssteuerung

Info

Publication number: DE2936913A1
Application number: DE19792936913
Authority: DE
Inventors: Kazuyoshi Asada; Keiji Hideshima; Haruo Koyanagi; Norio Murayama; Yoshiyuki Nihashi; Shuichi Senda; Masaoki Takaki
Original assignee: Hitachi Ltd; Nissan Motor Co Ltd
Current assignee: Hitachi Ltd; Nissan Motor Co Ltd
Priority date: 1978-09-13
Filing date: 1979-09-12
Publication date: 1980-03-27
Also published as: GB2030323B; JPS5539933A; JPS6141402B2; DE2936913C2; CA1131364A; FR2436446A1; US4339794A; GB2030323A; FR2436446B1

Description

Beschreibung

Die Erfindung betrifft ein Verfahren und ein System zur Steuerung der Eingabe und Ausgabe bei einer Prozeßsteuerung, beispielsweise bei einer programmierbaren Logiksteuerung, die nachstehend -der Einfachheit halber als PLC bezeichnet und gemäß einem vorher programmierten und gespeicherten Ablauf betrieben wird.

Mit der PLC wird beispielsweise eine Operation auf der Basis eines Eingangssignals durchgeführt, das aus einer Prozeß-Ein-/Ausgabeeinheit (nachstehend als P I/O-Einheit bezeichnet) abgerufen wird, und das Ergebnis der Operation wird durch die P I/O-Einheit einem zu steuernden Programmablaufprozeß zugeführt, um ihn zu steuern. Was die programmierbare Logiksteuerung PLC anbetrifft, so ist es von Bedeutung, wie das Ansprechen der Zentraleinheit in der PLC verbessert werden kann. Aus diesem Grunde wird nachstehend ein Verfahren und ein System zur Steuerung der Eingabe und Ausgabe bei einer Prozeßsteuerung diskutiert, wobei das Eingabe/Ausgabesignal mittels eines Schnitfcstellenspeichers an andere Einheiten angeschlossen und mit hoher Geschwindigkeit verarbeitet wird.

Was die programmierbare Logiksteuerung PLC anbetrifft, so ist es üblich, eine Programmiereinheit, eine Speichereinheit, eine Betriebs-Zentraleinhait und eine P I/O-Einheit über Datenübertragungswege zu verbinden. Hinsichtlich der Prozeßdaten ruft die Zentraleinheit oder Datenverarbeitungseinheit zuerst die Daten von einem Programmablaufprozeß oder dem Prozeß ab, der Gegenstand der Steuerung durch die P I/O-Einheit sein soll, und nimmt dann eine tatsächliche Verarbeitung vor. Es steht auch ein System zur Verfügung, bei dem dann, wenn die Datenverarbeitungseinheit einen Eingabeort mittels der P I/O-Einheit auswählt, ein Rückmeldesignal, welches anzeigt, daß die Daten hinsichtlich des ausgewählten Eingabeortes zum Auslesen fertig sind, zuerst an die Datenverarbeitungseinheit zurückgeleitet wird und anschließend ein Abrufen der tatsächlichen Daten erfolgt. Da bei diesem System eine beträchtliche Zeit er-

030013/0790

forderlich ist, um die Daten abzurufen oder die Daten des Operationsergebnisses auszugeben, ist eine schnelle Bearbeitung, bezogen auf das gesamte System, unvermeidlicherweise beeinträchtigt, auch wenn eine mit hoher Geschwindigkeit arbeitende Datenverarbeitungseinheit verwendet wird. Somit wird der Vorteil, der sonst durch das Element mit der hohen Verarbeitungsfunktion erreicht wird, erheblich beeinträchtigt. Beispielsweise werden manchmal 100 us bis 1,5 ms benötigt, um eine Steueranweisung vorzunehmen und zu verarbeiten.

Als nächstliegender Stand der Technik ist die JP-OS 122 786/1977 anzusehen. In dieser Druckschrift ist ein Ablaufsteuersystem beschrieben, das zur Steuerung einer Vielzahl von Objekten oder Programmabläufen geeignet ist, die derselben Steuerung unterworfen sind. Das Steuersystem beabsichtigt, wiederholten Gebrauch von Programmteilen zu machen, indem es eine Anweisung verwendet, die zur Änderung der Adresse der Eingabe/Ausgabeeinheit geeignet und in der Steueranweisung enthalten ist, um in wirksamer Weise Programmier- und Speicherkapazität einzusparen, ohne sich auf komplizierte Hardware und Software zu verlassen.

Genauer gesagt, weist das herkömmliche Ablaufsteuersystem einen Nebenschlußspeicher zum zeitweiligen Nebenschließen des Inhalts eines Befehlszählers sowie einen Vorspannungswertspeicher zum Speichern von Vorspannungswerten der Eingabe/Ausgabe-Adressen der zu steuernden Objekte auf. Der Inhalt des Befehlszählers wird zum Nebenschlußspeicher abgezweigt und dann in Abhängigkeit vom Befehl geändert. Der Inhalt des NebenschlußSpeichers wird zum Befehlszählsr zurückgeleitet, um somit einen Unterprogrammaufruf zu ermöglichen. Der Inhalt des Vorspannungswertspeichers und ein Adressenteil des Steuerbefehls werden hinzugefügt, um eine Eingabe/Ausgabe-Adresse der Eingabe/Ausgabe-Einheit zu erzeugen, und der Inhalt des Vorspannungswertspeichers wird gemäß dem Befehl geändert, so daß auf diese Weise dieselbe Verarbeitung hinsichtlich verschiedener zu steuernder Objekte erfolgt.

030013/0790

Aufgabe der Erfindung ist es, ein neues Verfahren sowie ein System zur Steuerung der Eingabe und Ausgabe anzugeben, die geeignet sind, Daten mittels einer Prozeß-Eingabe/Ausgabe-Einheit oder P I/O-Einheit abzurufen und zu verarbeiten.

Mit der Erfindung wi-rd in vorteilhafter Weise erreicht, daß die Daten von einem zu steuernden Prograitimablaufprozeß abgerufen und das Ergebnis der Operationssteuerung oder der Operation zur Steuerung dem Programmablaufprozeß mit hoher Geschwindigkeit zugeführt werden.

Ferner wird mit der Erfindung in vorteilhafter Weise erreicht, daß bei hoher Geschwindigkeit ein Abruf der Daten aus der P 1/0-Einheit bzw. eine Abgabe des Operationsergebnisses aus der P I/O-Einheit jedesmal dann erfolgt, wenn eine Zentraleinheit eine Datenverarbeitung vornimmt, in dem die Operationszeit für die P I/O-Einheit per se aus der Ausführungszeit für jeden Ablaufbefehl ausgenommen wird.

Gemäß einem Merkmal der Erfindung ist ein Pufferspeicher der Bauart mit wahlfreiem Zugriff oder ein RAM-Speicher zwischen der Zentraleinheit und der P I/O-Einheit vorgesehen, um die Eingabe/Ausgabeverarbeitung der Daten mittels des Pufferspeichers vorzunehmen.

Gemäß einem weiteren Merkmal der Erfindung sind das Einschreiben von Daten in den Pufferspeicher der RAM-Bauart von der Zentraleinheit oder der P I/O-Einheit und das Auslesen der Daten aus dem Pufferspeicher der RAM-Bauart durch die Zentraleinheit oder die P I/O-Einheit nicht miteinander synchronisiert.

Gemäß einem weiteren Merkmal der Erfindung wird ein direkter Zugriff für den Zugriff zum Pufferspeicher der RAM-Bauart durch die Zentraleinheit verwendet, während ein Abtastsystem verwen-

030013/0 /yu

det wird, um sequentiellen Zugriff zum Pufferspeicher der RAM-Bauart durch die P I/O-Einheit zu haben.

Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen und unter Bezugnahme auf die beiliegende Zeichnung näher erläutert. Die Zeichnung zeigt in

Fig. 1 ein schematisches Blockschaltbild zur Erläuterung eines Systems zur Steuerung von Eingabe und Ausgabe;

Fig. 2 ein Schaltbild, teilweise als Blockschaltbild, zur Erläuterung eines erfindungsgemäßen Eingabe/ Ausgabe-Steuersystems; und in

Fig. 3

und 4 Zeittafeln zur Erläuterung der Wirkungsweise des in Fig. 2 dargestellten Systems.

Zum besseren Verständnis der Erfindung werden nachstehend zunächst fundamentale Dinge im Zusammenhang mit Fig. 1 erläutert, die schematisch eine typische programmierte Logiksteuerung mit gemeinsamen Datenübertragungswegen zeigt. In Fig. 1 erkennt man einen Datenübertragungsweg DB und einen Speicherschnittstellenübertragungsweg MIB zur übertragung eines Abtastsignals STB, eines Einschreibesignals WRITE, eines Auslesesignals READ und dergleichen. Eine von der Programmiereinheit 4 erstellte Datenfolge wird in einen Speicher 1 eingelesen. Die Datenfolge in der Programmiereinheit 4 enthält verschiedene Anwendungsprogramme, die gemäß dem Willen des Bedienungsmannes erstellt sind. Die Programmiereinheit 4 enthält eine Bedienungsmannkonsole und ein Datensichtgerät zum Datenaustausch. Eine Datenverarbeitungseinheit oder Zentraleinheit 2, die nachstehend als CPU bezeichnet wird, ruft verschiedene Eingangsignale von einer

030013/0790

Vielzahl von Prozeßeingabeeinheiten 5-1 bis 5-N sowie für Prozeßeingabeorte repräsentative Signale ab und führt eine Arbeitsablaufverarbeitung dieser Signale durch, wobei sie verschiedene Ausgangssignale an eine Vielzahl von Prozeßausgabeeinheiten 6-1 bis 6-M sowie für Prozeßausgabeorte repräsentative Signale liefert. Die Prozeßeingabeeinheit 5 behandelt derartige Signale als digitales Eingangssignal DI, analoges Eingangssignal AI und Impulseingangssignal PTI, und die Prozeßausgabeeinheit 6 behandelt derartige Signale als digitales Ausgangssignal DO, analoges Ausgangssignal AO und Impulsausgangssignal PTO. Eine Prozeß-Eingabe/Ausgabe-Steuereinheit oder P I/O mit den Bezugszeichen 3, die auch als PCE bezeichnet wird, ist zwischen die Zentraleinheit 2 und die Prozeßeingabe- und -ausgabeeinheiten 5 und 6 geschaltet, um die Datenübertragung zwischen ihnen zu steuern.

Wenn man mit einer derartigen Anordnung eine Vielzahl von Prozeßeingabe- und -ausgabenorten gemäß dem Ablaufdatensatz in der Programmiereinheit 4 steuert, so benötigt man beispielsweise 100 \is bis 1,5 ms, um die Operationsverarbeitung gemäß einer Datenfolge oder einem Steuerbefehl vorzunehmen. Genauer gesagt, wählt die Zentraleinheit 2 einen beabsichtigten Prozeßeingangsort gemäS einer Datenfolge über die mit 3 bezeichnete P I/O-Einheit aus, die ihrerseits ein Rückmeldesignal oder Unterbrechungssigncil liefert, um anzuzeigen, daß die Eingabedaten des ausgewählten Prozeßeingabeortes fertig sind zum Auslesen an die Zentraleinheit 2. Nach Erhalt des Rückmeldesignals liest die Zentraleinheit 2 die Daten des Prozeßeingabeortes und nimmt eine Arbeitsablaufverarbeitung vor, um auf diese Weise eine Befehlsoperation fertigzustellen. Dabei ist ein System, das ein Rückmeldesignal zu Bestätigungszwecken verwendet, beliebter als ein System ohne Rückmeldesignale.

030013/0790

Das Ansprechen dieser programmierten Logiksteuerung oder PLC hängt sehr stark von den Zeiten ab, die zum Betrieb der Prozeß-Eingabe/Ausgabe-Steuerung 3 und der Prozeßeingabe- und -ausgabeeinheiten 5 und 6 erforderlich sind. Je schneller daher die Eingabe/Ausgabe-Operation der Prozeß-Eingabe/Ausgabe-Steuerung P I/O wird, desto mehr wird die Ausführungszeit des Ablaufbefehls verbessert. Bei dem herkönmlichen System beeinträchtigt jeder Ablauffolgebefehl von der Zentraleinheit 2 die Prozeßeingabe- und -ausgabeeinheiten 5 und 6. Mit anderen Worten, die zum Betrieb der Prozeßeingabe/Ausgabe-Steuerung erforderliche Zeit und die Ausführungszeit für den jeweiligen Ablauffolgebefehl stören sich, so daß das Ansprechverhalten der programmierten Logiksteuerung in erheblichem Maße schlechter wird.

Gemäß der Erfindung wird ein Prozeßsteuerungssystem angegeben/ das die oben erwähnten Nachteile beseitigt und die Verarbeitungsgeschwindigkeit verbessert. Zu diesem Zweck ist bei dem erfindungsgemäßen Prozeßsteuerungssystem ein Pufferspeicher der RAM-Bauart vorgesehen, der zwischen der Zentraleinheit und der Prozeß-Eingabe/Ausgabe-Steuerung P I/O angeordnet ist, um die Zentraleinheit von der P I/O hinsichtlich der Datenverarbeitung abzutrennen. Genauer gesagt wird bei der in Fig. 2 dargestellten Prozeß-Eingabe/Ausgabe-Steuerung 3' oder P I/O ein Pufferspeicher 31 der RAM-Bauart verwendet, jedoch ist diese Anordnung so au betrachten, daß der Puffespeicher zwischen der P I/O und der Zentraleinheit angeordnet ist.

Unter Bezugnahme auf Fig. 2 soll nachstehend eine bevorzugte Ausführungsform näher erläutert werden. Die in Fig. 2 mit dem Bezugszeichen 3¹ bezeichnete Prozeß-Eingabe/Ausgabe-Steuerung P I/O weist folgende Baugruppen auf: einen Pufferspeicher 31

030013/0790

der RAM-Bauart mit einer Kapazität, die den Prozeßeingabe- und -ausgabeorten entspricht; einen Adressenzähler 32, der die Ausgangssignale eines Oszillators 33 erhält, welcher in nicht synchronisierter Beziehung mit einer Zentraleinheit 2 oder CPU arbeitet, und ein Signal erzeugt, das für die jeweiligen Eingabe/Ausgabeorte der P I/O repräsentativ ist; einen Synchronisationskreis 34 oder eine Flip-Flopschaltung zur Synchronisierung des Zugriffs von der Zentraleinheit 2 mit der internen Betriebszeitschaltung der P I/O; eine schnelle Flip-Flopschaltung 35 zur Steuerung der Zugriffszeit der Zentraleinheit 2} einen Frequenzteiler 340, der Taktimpulse vom Oszillator 33 erhält und Betriebsartsignale M₁ und M erzeugt, wobei die durch das Signal M₁ bestimmte Betriebsart die Verwendung des Pufferspeichers 31 in Abhängigkeit von der P I/O vorschreibt und die durch das Signal M- bestimmte Betriebsart dies in Abhängigkeit von der Zentraleinheit 2 vorschreibt; einen Adressenwähler 38, der Adressensignale AB_Q bis AB für den Schnittstellenspeicher und innerhalb der Prozeß-Eingabe/Ausgabe-Steuerung P I/O erzeugte Adressensignale ADDR, bis ADDR₁C auswählt und umschaltet, wobei die der Zentraleinheit 2 oder CPU zugeordneten Adressen mit AB und die der P I/O zugeordneten Adressen mit ADDR bezeichnet sind; einen Funktionswähler 39, der die Einschreibefunktion und Auslesefunktion in Abhängigkeit von einem Einschreibe-Steuerbefehl WRITE und einem Auslese-Steuerbefehl READ auswählt; eine Flip-Flopschaltung 310 zur Abtastung der Beendigung des Einschreibens der Ausgangsdaten; sowie eine Vielzahl von Gattern 317 bis 333. Die übrigen in Fig. 2 dargestellten Baugruppen sind dieselben wie in Fig. 1.

Im folgendem wird angenommen, daß die Anzahl von Eingabeorten und. die Anzahl von Ausgabeorten 1024 beträgt, so daß die Kapazität

030013/0790

des RAM-Pufferspeichers 31 2 K beträgt. Der in Fig. 2 dargestellte Puffespeicher 31 besitzt einen Eingabebereich oder DI-Bereich und einen Ausgabebereich oder DO-Bereich. Die Symbole DI und DO entsprechen dabei wie vorher digitalen Eingangs- bzw. Ausgangssignalen.

Eine Prozeßeingabeeinheit 5 weist einen Datenwähler 51 und eine Empfangsgatterschaltung 52 auf. Eine Prozeßausgabeeinheit 6 weist einen Datenwähler 61 und eine übertragungsschaltung 62 auf. Die Empfangsgatterschaltung 52 weist eine Vielzahl von Baugruppen auf, die zahlenmäßig die gleichen wie DI-Eingabeorte sind, und die übertragungsschaltung 62 weist eine Vielzahl von Baugruppen auf, die zahlenmäßig die gleichen wie DO-Ausgabeorte sind. Die erste Zahl entspricht der Datenkapazität des Eingabebereichs oder DI-Bereichs des Pufferspeichers 31 und die zweite Zahl der Datenkapazität des Ausgabebereichs oder DO-Bereichs. Die mit 3¹ bezeichnete Prozeß-Eingabe/Ausgabe-Steuerung P I/O ist an die Prozeßeingabe- und -ausgabeschaltungen über einen gemeinsamen Datenübertragungsweg angeschlossen, der einen Adressenübertragungsweg IO-ADDR, einen Wähler-Übertragungsweg IO-SEL und einen Datenübertragungsweg ΙΟ-DATA aufweist. Die Anordnungen der Eingabe- und Ausgabeeinheiten bzw. Schaltungen und der gemeinsamen Übertragungswege sind die gleichen wie bei der Anordnung nach Fig. 1.

Bei dieser neuartigen Konstruktion arbeitet das Ablaufsteuerungssystem in der Weise, wie es nachstehend anhand der Zeittabellen in Fig. 3 und 4 näher erläutert wird.

Beim Starten der Operation vor einer Reihe von Operationen schreibt eine Programmiereinheit 4 sequentiell Steuerdaten

030013/0790

in Adressen 1024 bis 2047 des Prozeßausgabe-Informationsspeicherbereiches ein, nämlich den Ausgabebereich oder DO-Bereich des RAM-Pufferspeichers 31 in der mit 3¹ bezeichneten P I/O in direktem Zugriff. Die der Zentraleinheit 2 zugeordnete Adresse AB (AB- - AB₁,.) wird vom Adressenwähler 38 oder ADDR SEL selektiv in ein Adressensignal zur Verarbeitung im RAM-Pufferspeicher 31 umgewandelt. Bei Beendigung des Einschreibens der Daten hinsichtlich sämtlicher Adressen in den RAM-Pufferspeicher 31 bewirkt eine Adresse AB. beim vierten Bit, daß die Flip-Flopschaltung 310 arbeitet, und das Ausgangssignal des Adressenzählers 32, das ADDR 6 bis ADDR 15 enthält, wird dem Adressenwähler 38 eingegeben. AB. repräsentiert das Signal des vierten Bits des 16-Bit-Adressensignals. Das gleiche gilt für die anderen Bitsignale. Die Zeit T, die für eine Adressenoperation mittels des Adressenzählers 32 erforderlich ist, das heißt die Dauer des mit ADDRT bezeichneten Signals in Fig. 3 in Zeile (a), beträgt beispielsweise 2 ms, wie es in Fig. 3 angedeutet ist. Die Gesamtzeit der Zeiten, die zur Verwendung des Pufferspeichers in Abhängigkeit von der Prozeß-Eingabe/Ausgabe-Steuerung P I/O und der Zentraleinheit erforderlich ist, ist exemplarisch den Adressen 1022 (Pt: 1022), 1023, in Fig. 3 zugeordnet.

Genauer gesagt, ist in Fig. 3 die Gesamtzeit T unterteilt in die Zeit t., die für die P I/O erforderlich ist, damit sie während der Betriebsart arbeitet, die durch das Betriebsartsignal M₁ bestimmt ist (vergleiche Fig. 3, Zeile b), welche die Verwendung des Pufferspeichers in Abhängigkeit von der P I/O vorschreibt, und die Zeit t_, die für die P I/O erforderlich ist, damit sie während der Betriebsart arbeitet, die durch das Betriebsartsignal M_ bestimmt ist (vergleiche Fig. 3, Zeile c), wobei die Zentraleinheit die Möglichkeit

030013/0790

des Zugriffs zum Puffer^eichers besitzt. Die Adressensignale

ADDR- bis ADDR_1c werden ebenfalls als P I/O-Schnittstellen-ο Ib

signale an die Prozeßeingabe- und -ausgabeeinheiten 5 und 6 angelegt. Entsprechende Eingabe/Ausgabeorte der Prozeßeingabe- und -ausgabeeinheiten 5 und 6 werden zyklisch und sequentiell über Adressen zwischen 0 und 2047 mit einer Zeiteinteilung von 2 ms für eine Adresse abgetastet, wobei die Abtastung nicht mit der Zentraleinheit 2 synchronisiert ist. Eingangsdaten für Betriebsanlagen werden der Stufenumwandlung in der Prozeßeingabeeinheit 5 unterworfen und in Adressen gespeichert, die den Eingabeorten der Eingabe-Bereiche des RAM-Pufferspeichers 31 entsprechen. Andererseits werden in den Ausgabebereich oder DO-Bereich des RAM-Pufferspeichers 31 eingeschriebene Ausgangsdaten sequentiell ausgelesen, und zwar in Abhängigkeit von der Pegel- oder Stufenumwandlung in der Prozeßausgabeeinheit 6 der entsprechenden Adresse und anschließend den Betriebsanlagen sequentiell zugeführt. Der obige Verfahrensablauf läuft kontinuierlich weiter, bis das System anhält oder abgeschaltet wird. Auf diese Weise nehmen die Prozeß-Eingabe/Ausgabe-Steuerung und die Zentraleinheit Zugriff zum RAM-Pufferspeicher 31 mit der Zeitsteuerung einer Adresse ADDRT in nicht synchronisierter Beziehung hinsichtlich der entsprechenden Eingabe/Ausgabeorte. Dies ist für die Erfindung von Bedeutung.

Die Wirkungsweise des RAM-Pufferspeichers 31 soll nachstehend näher erläutert werden.

Vor dem Beginn der Ablaufssteuerung ist der RAM-Pufferspeicher 31 mit Datensätzen von der Programmiereinheit 4 abgespeichert worden. Wenn die Ablaufssteuerung fortschreitet, wird zum RAM-Pufferspeicher 31 entweder von der Zentraleinheit oder der

030013/0790

Prozeß-Eingabe/Ausgabe-Steuerung P I/O Zugriff genommen, und zwar gemäß der Zeitteilerbasis in Abhängigkeit von den verschiedenen Steuerungen oder unter der überwachung des zu steuernden Programmablaufprozesses Die Betriebsartsignale M₁ und M vom Frequenzteiler 340 bestimmen, welcher Zugriff erfolgt. Es ist unvermeidlich, daß jeder nicht synchronisierte Zugriff zum RAM-Pufferspeicher 31 auf der Zeitteilerbasis erfolgt, wie sie in Fig. 3 bei (b) und (c) dargestellt ist.

Das Betriebsartsignal M_ eilt dem Betriebsartsignal M₁ voraus und dies gilt auch beim Start der Operation. Der Zugriff zum Pufferspeicher beim gesamten Betriebsablauf einschließlich des Starts wird nachstehend näher erläutert. Die Prozeß-Eingabe/Ausgabe-Steuerung P I/O nimmt Zugriff zum Pufferspeicher, wenn die Eingangssignale DI und Ausgangssignale DO abgetastet werden, während die Zentraleinheit 2 oder CPU wahlfreien Zugriff zum Pufferspeicher nimmt. Die Art des wahlfreien Zugriffs ist wichtig im Zusammenhang mit der Relation zwischen der Zentraleinheit CPU und dem Pufferspeicher. Es werden nämlich Eingabe- und Ausgabeorte, wie von der Zentraleinheit CPU gefordert, wahlfrei bezeichnet, aber wie von der Zentraleinheit angefordert. Obwohl die Prozeßsteuerung und die mit der Prozeß-Eingabe/Ausgabe-Steuerung P I/O verbundene überwachung durch Abtastung erfolgt, sind die der Zentraleinheit zugeordneten nicht durch die Abtastfolge beschränkt. Dies ist von Bedeutung für die Prozeßsteuerung und trägt zu einer reibungsfreien Verarbeitung in der Zentraleinheit bei. Auch wenn in vielen Anwendungsfällen beispielsweise Daten, die repräsentativ für einen bestimmten Eingangsort sind, in den Pufferspeicher aus der Prozeß-Eingabe/Ausgabe-Steuerung P I/O eingesetzt werden, wird die Zeit zu der die Daten des bestimmten Eingangsortes verwendet werden, unabhängig von dem Zeitablauf verarbeitet, zu dem die Daten dieses Eingabeortes eingesetzt werden, und in

030013/0790

diesem Falle ist es erforderlich, daß die Zentraleinheit wahlfreiem Zugriff zum Pufferspeicher besitzt. In gleicher Weise werden die Ausgangsdaten von der Zentraleinheit wahlfrei eingesetzt.

Gemäß dem Zugriff zum Pufferspeicher in der oben beschriebenen Weise wird die der Zentraleinheit innewohnende Funktion von selbst erfüllt, ohne die Funktion der Prozeß-Eingabe/Ausgabe-Steuerung zu beeinträchtigen oder umgekehrt.

Die Zentraleinheit 2 arbeitet in der Weise, daß sie Eingabedaten erhält und Ausgabedaten liefert, wie nachstehend unter Bezugnahme auf die Figuren 3 und 4 näher erläutert werden soll. Ein Zugriffssignal STB von der Zentraleinheit 2 wird mit einem internen Zeitsteuerimpuls TR. in der mit 3' bezeichneten P I/O synchronisiert, und zwar durch den Synchronisationskreis 34, innerhalb eines Zeitintervalls t₁, währenddessen das Batriebsartsignal M₂ vorliegt, welches den Zugriff von der Zentraleinheit vorschreibt. Ein Ausgangssignal SYN des Synchronisationskreises 34 triggert das belegte Flip-Flop 35. Ein Ausgangssignal STB₂ des belegten Flip-Flops 35, das als Rückmeldesignal wirkt, wird der Zentraleinheit 2 zugeleitet und zeigt an, daß die Prozeß-Eingabe/Ausgabe-Steuerung P I/O betriebsbereit ist. Der Zugriffsvorgang der Zentraleinheit 2, der auf diese Weise mit der Zeitschaltung der P I/O synchronisiert ist, gewährleistet, daß dann, wenn der Ausgang DO auf die Dateneingangs- oder WRITE-Operation gerichtet ist, die Daten DATA in Adressen des RAM-Pufferspeichers 31 eingeschrieben werden, die Prozeßausgabeorten entsprechen, welche durch die Signale AB_Q - AB₁- der Zeitsteuerung eines Signals CLK bezeichnet sind. Andererseits werden im Falle der Datenausgabeoperation oder READ-Operation

030013/0790

die im RAM-Pufferspeicher 31 gespeicherten Daten DATA ausgelesen, die durch die Signale AB_n - AB _ bezeichnet sind.

Fig. 4 zeigt eine Zeittabelle zur Erläuterung der Dateneingabeoperation unter Verwendung der Zentraleinheit 2. Wenn das Betriebsartsignal M und das Zugriffssignal STB von der Zentraleinheit einer AND-Verknüpfung unterliegen, so schaltet der Ausgang des Gatters 331 den als Flip-Flop ausgebildeten Synchronisationskreis 34 ein, der seinerseits das Synchronisationssignal SYN erzeugt (vergleiche Fig. 4, Zeile d). Zur selben Zeit wird das von dem belegten Flip-Flop 35 erzeugte Rückmeldesignal STB- (vergleiche Fig. 4, Zeile e) über das Gatter 333 der Zentraleinheit übermittelt.

Gleichzeitig liefert das Gatter 332 das Taktsignal CLK (vergleiche Fig. 4, Zeile i\, so daß, wie oben beschrieben. Daten in die Adressen des RAM-Pufferspeichers 31 eingeschrieben werden, die Prozeß-Eingabe/Ausgabeorten entsprechen, welche durch die Signale AB- bis AB ₅ bezeichnet sind. Dieser Zustand ist in Fig. 4 durch den Pfeil WT bezeichnet. Genauer gesagt, werden die Daten DATA beim Anstieg des Taktsignals CLK in die Adressen eingeschrieben (WRITE), die den Signalen AB- - AB₁- entsprechen, und das Einschreiben der Daten ist bei WE beendet, wie es in Fig. 4 in der Zeile (j) angedeutet ist. Wenn der Zugriff der Zentraleinheit beendet ist und das Signal STB₁ verschwindet, verschwinden auch die Signale SYN und STB_. Die mit DATA bezeichneten Daten werden einem Anschluß IN des RAM-Pufferspeichers 31 über die Gatter 325, 324 und 327 zugeführt und in den RAM-Pufferspeicher 31 eingeschrieben. Dieser Einschreibzugriff (WRITE) hängt mit dem in Fig. 4 angegebenen Zeitsteuersignal TP₁ zusammen und

030013/0790

ist im wesentlichen der gleiche wie der Einschreibzugriff (WRITE), der in Fig. 3 in der Zeile (d) dargestellt ist.

Als nächstes soll der Auslesezugriff READ der Zentraleinheit, der in Fig. 3 bei (c) dargestellt ist, näher erläutert werden. Die Bezeichnung der Adressen im RAM-Pufferspeicher 31 durch die Signale AB. - AB (vergleiche Fig. 3, Zeile d) , die Funktion des den Zustand READ in Fig. 3 angebenden Signals FUN, das an den Funktionswähler 39 angelegt wird/ welcher das Schreiben und Lesen der Zentraleinheit auswählt, und die Funktion des Zugriffssignals STB₁ von der Zentraleinheit sind die gleichen wie beim oben erläuterten Schreibzugriff (WRITE). Die Relation zwischen dem Lesezugriff (READ) und dem Zeitsteuersignal TB ist die gleiche wie die bei dem in Fig. 4 dargestellten Schreibzugriff (WRITE) und nicht eigens dargestellt. Wie sich aus der Darstellung in Fig. 3 mit den Pfeilen ergibt, werden unter der Voraussetzung, daß der Lesezugriff (READ) und die Bezeichnung der Adressen durch AB-. - AB₁₅ vorhanden sind. Daten im RAM-Pufferspeicher 31 ausgelesen und das Auslesen der Daten wird bei RE beendet. Es ist fast überflüssig, zu sagen, daß der Lesezugriff (READ) innerhalb des Zeitintervalls t₁ durchgeführt wird, währenddessen das Betriebsartsignal M₂ vorhanden ist.

Der Zugriff von dar Prozeß-Eingabe/Ausgabe-Steuerung P I/O erfolgt in der nachstehend beschriebenen Weise, wobei auf den Abschnitt (e) in Fig. 3 Bezug genommen wird. Wie in Fig. 3 bei (b) dargestellt, erfolgt der Zugriff von der P I/O innerhalb des Zeitintervalles t_, währenddessen das Betriebsartsignal M₁ anliegt. Während des Zeitintervalles t₂ und unter der Voraussetzung, daß das Signal ADDR_ von einer übertragungsleitung IO-SEL eingeschaltet ist, das

030013/0790

heißt der Prozeßdateneingang befindet sich im Zustand ON, wird das Einschreiben der Daten in den RAM-Pufferspeicher 31 durchgeführt und bei WE beendet. Eine separate übertragungsleitung ΙΟ-DATA kann vorgesehen sein, und der Prozeßdateneingang kann über die Dateneingangsleitung der Prozeß-Eingabe/Ausgabe-Steuerung P I/O erfolgen. Alternativ dazu kann die übertragungsleitung IO-DATA gemeinsam mit dem übertragungsweg DB ausgebildet sein, wie es bei der Anordung gemäß Fig. 3 der Fall ist. Obwohl in Fig. 3 nicht eigens dargestellt, kann davon ausgegangen werden, daß der IO-DATA-übertragungsweg gemeinsam mit dem übertragungsweg DB ausgebildet ist. Die Verwendung von entweder separaten oder gemeinsamen Übertragungswegen wirft keine Probleme auf, da unterschiedliche Perioden den Betriebsartsignalen M₁ und M_ zugeordnet sind, wie es in Fig. 3 bei (b) und (c) angedeutet ist. In gleicher Weise können die Übertragungsleitungen IO-ADDR und IO-SEL gemeinsam mit dem übertragungsweg MIB ausgebildet sein, wie es bei der Anordnung gemäß Fig. 3 der Fall ist.

Es darf darauf hingewiesen werden, daß abweichend vom Zugriff von der Zentraleinheit der Zugriff von der Prozeß-Eingabe/ Ausgabe-Steuerung P I/O durch Abtastung durchgeführt wird. Wo eine überwachung des Prozeßzustandes erwünscht ist, kann das Zustandssignal im RAM-Pufferspeicher ordnungsgemäß in vorgegebenen Zeitintervallen gespeichert und die gespeicherten Daten gerade dann aus dem RAM-Pufferspeicher 31 ausgelesen werden, wenn die Verwendung der Daten durch die Zentraleinheit erforderlich ist. Während dementsprechend die Daten des Prozeßes jedesmal dann im RAM-Pufferspeicher 31 gespeichert werden, wenn das Betriebsartsignal M auftritt, wie es in Fig. 3 bei (b) dargestellt ist, erfolgt der Zugriff von der Zentraleinheit nicht immer

030013/0790

jedesmal dann, wenn das Betriebsartsignal M_ auftritt, wie es in Fig. 3 bei (c) angedeutet ist. Es ist lediglich gemeint, daß der Zugriff von der Zentraleinheit möglich ist, wenn das Signal ADDRT vorhanden ist, wie sich aus dem Bereich (d) in Fig. 3 entnehmen läßt.

Die Lieferung der Prozeßdatenausgabe aus der Prozeß-Eingabe/Ausgabe-Steuerung P I/O ist in Fig. 3 bei (e) dargestellt. Sobald einmal der RAM-Pufferspeicher 31 dem Lesezugriff (READ) unterworfen ist, werden die Daten aus dem Pufferspeicher jedesmal dann zyklisch ausgegeben, wenn das Betreibsartsignal M₁ vorliegt, und der Lesezugriff der entsprechenden Adressen wird bei OE beendet.

Während in der oben beschriebenen Weise für Eingabe/Ausgabebetrieb von Daten unter Verwendung der Zentraleinheit 2 die Prozeßdaten abgerufen werden können, indem lediglich die Daten der im RAM-Pufferspeicher 31 gespeicherten Adressen gelesen oder geschrieben werden, können die Ergebnisse der Operation der Zentraleinheit 2 als Ausgangsdaten in die Adressen des RAM-Pufferspeichers 31 eingeschrieben werden, welche den Prozeßausgabeorten entsprechen. Das bedeutet, daß jede Eingabe/Ausgabeoperation der Zentraleinheit 2 vorgenommen werden kann, ohne die Operationen der Endgeräte der P I/O zu beeinträchtigen, das heißt die Prozeßeingabe/Ausgabeeinheiten 5 und 6, so daß die auftretende Eingabe/Ausgabe-Betriebszeit für die Prozeß-Eingabe/Ausgabe-Steuerung verringert werden kann. In der Tat beträgt die Prozeßbefehl-Ausführungszeit für das gesamte System 2 us - 4 us, was einen wesentlich besseren Wert darstellt, wenn man es mit den herkömmlichen Werten von 100 us - 1,5 ms vergleicht.

Der bei der oben beschriebenen Ausführungsform erläuterte

030013/0790

Pufferspeicher hat die Kapazität, die der Gesamtanzahl von Eingabe- und Ausgabeorten entspricht, mit dem Vorteil, daß die Zentraleinheit CPU leichten Zugriff zum Pufferspeicher hat, da der Pufferspeicher sämtliche zu bezeichnenden Stellen abdeckt, die irgendwelche! Eingabe/Ausgabeorten entsprechen. Wenn auf der anderen Seite einige Eingabe/Ausgabeorte bevorzugt behandelt und verarbeitet werden könne, so ist es ausreichend, einen Pufferspeicher vorzusehen, der eine Kapazität gemäß der Präferenz besitzt, und die Zentraleinheit CPU mit einer Software auszurüsten, um die bevorzugte Verarbeitung zu unterstützen. In diesem Falle kann eine direkte Verbindung, wie bei einem herkömmlichen System, zwischen der Zentraleinheit und der Prozeß-Eingabe/Ausgabe-Steuerung für die Eingabe/Ausgabeorte niedrigerer Präferenz verwendet werden. Umgekehrt kann auch die direkte Verbindung für Eingabe/Ausgabeorte höherer Präferenz verwendet werden. Die jeweilige Wahl hängt dabei von den Erfordernissen des Systems ab.

Die digitalen Signale DI und DO können durch analoge Signale AI und AO ersetzt werden. Außerdem können die im Pufferspeicher gespeicherten Daten, die bei der oben beschriebenen Ausfuhrungsform sowohl für die Zentraleinheit CPU als auch die Prozeß-Eingabe/Ausgabe-Steuerung P I/O verwendet wurden, ausschließlich entweder für die CPU oder die P I/O verwendet werden. Beispielsweise kann der Pufferspeicher in der Weise arbeiten, daß er die Verarbeitung der CPU intermittierend prüft oder die Software der CPU prüft, während der Pufferspeicher eine P I/O unterstützen kann, die ausschließlich für die überwachung der Eingabe- und Ausgabeeinheiten ausgelegt ist, wenn dies erwünscht ist. Außerdem braucht der Pufferspeicher nicht in der Prozeß-Eingabe/Aus-

030013/0790

gabe-Steuerung vorgesehen sein, sondern kann statt dessen am gemeinsamen übertragungsweg vorgesehen sein. Auch ist die Anwendung der Erfindung keinesfalls auf AblaufSteuersysteme mit programmierter Logiksteuerung beschränkt, sondern kann ganz allgemein bei Prozeßsteuerungssystemen zum Einsatz kommen.

030013/0790

ORIGINAL INSPECTED

3.

Leerseite

Claims

PATENTAMWÄ". TF

SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCK

MARIAHILFPLATZ 2 & 3. MÖNCHEN ΘΟ 0 Q *5 P Q 1 O

POSTADRESSE: POSTFACH βΟΟΙβΟ, D-SOOO MÖNCHEN 89 (i. J v) O J | 4

ALSO PROFESSIONAL REPRESENTATIVES BEPORC THE EUROPEAN PATENT OfPICE

• KARL LUOWIQ SCHIPF (1θβ4~1β7β)

OIPL. CHEM. OR. ALEXANDER V. FUNER

DIPL. INQ. PETER STREHL

OIPL. CHEM. OR. URSULA SCHÜBEL-HOPP

OIPL. INa. OIETER UBINOHAUS

DR. INa. DItTER FINCK

TELEFON (ΟβΟ) 48 9ΟΒ«

TELEX S-aSBSB AURO O

TELEGRAMME AUROMARCPAT MÜNCHEN

HITACHI, LTD. DEA-14490

NISSAN MOTOR CO., LTD. 12. September 197 9

VERFAHREN UND SYSTEM ZUR STEUERUNG VON EINGABE UND AUSGABE BEI EINER PROZESSTEUERUNG

Patentansprüche

Verfahren zur Steuerung von Eingabe und Ausgabe bei einer Prozeßsteuerung, bei dem Signale, die repräsentativ für die Zustände eines zu steuerenden Progranunablaufprozesses sind, abgerufen, von einer Zentraleinheit in Abhängigkeit von einer programmierten Logik verarbeitet und vorher gespeichert werden und bei dem für die Ergebnisse der Operationen repräsentative Signale zur Steuerung des Programmablauf prozasses verwendet werden, gekennzeichnet durch folgende Verfahrensschritte: Sequentie3J.es Speichern der Zustandssignale des zu steuerenden Progranunablaufprozesses in einem Eingangsbereich eines

030013/0790

ORIGINAL INSPECTED

gemeinsamen Pufferspeichers, der zwischen der Zentraleinheit und einer Prozeß-Eingabe/Ausgabe-Steuerung angeordnet ist, wobei der gemeinsame Speicher einen Ausgabebereich aufweist;

Steuern der Zentraleinheit, daß sie eine logische Operationsverarbeitung durchführt, um die Zustandssignale des im gemeinsamen Pufferspeicher gespeicherten Programmablauf pro ζ esses ausliest, um Ergebnisse der logischen Operation im Ausgabebereich des gemeinsamen Pufferspeichers zu speichern, wobei die Zentraleinheit wahlfreien Zugriff zum gemeinsamen Puffespeicher besitzt; Steuern der Prozeß-Eingabe/Ausgabe-Steuerung, um die Signale auszulesen, die repräsentativ für die Ergebnisse der logischen Operation sind, welche im Ausgabebereich des gemeinsamen Pufferspeichers gespeichert sind, um Signale zur Steuerung des zu steuernden Programmablaufproaesses zu liefern, wobei die Prozeß-Eingabe/Ausgabe-Steuerung durch Abtastung einer vorgegebenen Folge Zugriff zum gemeinsamen Pufferspeicher besitzt; und Ausbilden einer Eingabe/Ausgabe-Verbindung der Zustandssignale zwischen der Zentraleinheit und den zu steuernden Programmablaufprozessen unter Verwendung des gemeinsamen Pufferspeichers.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Seit für die Zentraleinheit für den Zugriff zum gemeinsamen Pufferspeicher und die Zeit für die Prozeß-Eingabe/Ausgabe-Steuerung für den Zugriff zum gemeinsamen Pufferspeicher vorgegeben sind und die Zugriffszeitzonen in einem Zeitintervall wiederholt werden, das der Summe der beiden Zeiten entspricht, um der Zentraleinheit und der Prozeß-Eingabe/Ausgabe-Steuerung abwechselnden Zu-

030013/0790

griff zum gemeinsamen Pufferspeicher zur ermöglichen.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das eine Zeitintervall der Zugriffszeit auf der Basis eines Zeitsteuersignals bestimmt wird, das innerhalb der Prozeß-Eingabe/Ausgabe-Steuerung erzeugt wird, und unabhängig von einem für die Zentraleinheit gelieferten Taktsignal ist.
4. System zur Steuerung von Eingabe und Ausgabe in einer Prozeßsteuerung, gekennzeichnet durch eine Zentraleinheit (2), die Signale abruft, welche repräsentativ für Zustände von zu steuernden Programmablaufprozessen sind, und sie gemäß einem vorher gespeicherten Programm verarbeitet,

durch eine Prozeß-Eingabe/Ausgabe-Steuerung (3¹), die die Zustandssignale der zu steuernden Programmablaufprozesse abruft und Ergebnisse der Verarbeitung der Zentraleinheit (2) ausliest, um Ausgangssignale zur Steuerung der zu steuernden Programmablaufprozesse zu liefern, durch einen Pufferspeicher (31) mit wahlfreiem Zugriff, der der Prozeßsteuerung (2) und der Prozeß-Eingabe/Ausgabe-Steuerung (3') gemeinsam zugeordnet ist, durch einen Zeitsignalgenerator, der unabhängig von einem für die Zentraleinheit (2) vorgesehenen Taktsignalgenerator ist und die Zeiten für die Zentraleinheit (2) und die Prozeß-Eingabe/Ausgabe-Steuerung für den Zugriff zum Pufferspeicher (31) mit wahlfreiem Zugriff liefert, und durch einen Funktionswähler (39) zur Abgabe eines Wählsignals an den Pufferspeicher (31) mit wahlfreiem Zugriff in Abhängigkeit von einem Einschreibe- oder Auslese-

030013/0790

Befehl, so daß der Zugriff zum Pufferspeicher (31) mit wahlfreiem Zugriff von der Zentraleinheit (2) und der Prozeß-Eingabe/Ausgabe-Steuerung (3¹) unabhängig voneinander erfolgen kann.
5. System nach Anspruch 4, gekennzeichnet durch eine Frequenzteiler (340) zur Erzeugung von Signalen auf der Basis des Signals vom Zeitsignalgenerator in einem vorgegebenen Zeitintervall, das der Summe der Zugriffszeiten zum Pufferspeicher (31) mit wahlfreiem Zugriff von der Zentraleinheit (2) und der Prozeß-Eingabe/Ausgabe-Steuerung (3¹) entspricht.
6. System nach Anspruch 4, dadurch gekennzeichnet, daß der Pufferspeicher (31) mit wahlfreiem Zugriff mindestens für einen zu steuernden Programmablaufprozeß einen Eingabedatenbereich (DI) zum Speichern des Zustandssignals des Programmablaufprozesses durch die Prozeß-Eingabe/Ausgabe-Steuerung (3¹) und einen gesteuerten Ausgabedatenbereich (DO) zum Speichern des Operationsergebnisses der Zentraleinheit (2) aufweist.

030013/0790