DE1180171B

DE1180171B - Zahlenrechner

Info

Publication number: DE1180171B
Application number: DES83196A
Authority: DE
Inventors: Duane Harold Anderson
Original assignee: Sperry Rand Corp
Current assignee: Sperry Corp
Priority date: 1962-01-22
Filing date: 1963-01-09
Publication date: 1964-10-22
Also published as: SE313451B; US3168724A; CH417162A; GB1029571A; NL287533A; BE626951A

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Internat. Kl.: G06f

Deutsche Kl.: 42 m-14"

■ \ BI. Yi - 2. 2.

Nummer:

Aktenzeichen: S 83196IX c / 42 m

Anmeldetag: 9. Januar 1963

Auslegetag: 22. Oktober 1964

Die Erfindung bezieht sich auf elektronische Rechenanlagen mit hoher Arbeitsgeschwindigkeit und insbesondere auf Rechenmaschinen mit intern gespeichertem Programm, bei dem die das Programm enthaltenden Instruktionen in vorher ausgewählten Adressen eines Speichers mit ortsbeliebigem Zugang gespeichert und in besonderer Folge zugeführt werden, um Datenverarbeitungsvorgänge durchzuführen.

In Rechengeräten der oben angegebenen Art wird ein großer Betrag an Rechenzeit durch den Hinweis *o auf einen Speicherabschnitt zum Abrufen einer Instruktion verbraucht, welche die Arbeitsweise des Rechengerätes und der auszuführenden Funktionen steuert. Auch bei der weiteren Datenverarbeitung ist ein Verweisen auf einen Speicherabschnitt notwendig, um die Ergebnisse der verschiedenen Vorgänge wieder zu speichern. Wegen der bei Datenverarbeitung mit erhöhter Geschwindigkeit bestehenden Tagesleistungsforderung sind in Digitalrechengeräte verschiedene Merkmale aufgenommen worden, welche die für die Speicherverweisung notwendige Zeit kompensieren. Der Ausdruck »Speicherverweisung« bezieht sich auf einen Arbeitszyklus, der das Herauslesen der gespeicherten Information und das Wiedereinschreiben der Information in dieselbe Speicherstelle umfaßt. Beim destruktiven Herauslesen ist eine Information, welche aus einer gegebenen Speicheradresse herausgelesen wird, nicht mehr aus dieser Adresse verfügbar, und deshalb muß sie, wenn sie anschließend wieder verwendet werden soll, während des Speicherverweiszyklus wieder gespeichert werden. Während einer Speicherverweisung kann in einigen Fällen die Information, die wieder eingeschrieben wird, von der aus dieser Adressenstelle herausgelesenen Information verschieden sein. Auf jeden Fall umfaßt die Speicher-Verweisung einen vollständigen Speicherzyklus, der das Herauslesen und das Einschreiben oder Wiederspeichern enthält.

■ Einige Rechenmaschinen verwenden ein Mehrfachadressierverfahren, bei dem das Instruktionswort mehr als eine einzige Adresse enthält und jede Adresse auf einen eigenen unabhängigen Speicherabschnitt verweist. Zum Beispiel enthält in einem Zwei-Adressen-System ein zur Steuerung eines Addiervorganges verwendetes Instruktionswort eine Adresse, aus der ein erster Funktionsteilnehmer, das Augendum, entnommen werden kann und eine weitere Adresse für einen besonderen Speicherabschnitt, welchem der Funktionsteilnehmer, das Addendum, entnommen werden kann, so daß beide Funktionsteilnehmer gemeinsam erhältlich sind, wodurch die Zeit des Speicherverweiszyklus verkürzt wird. Andere Rechen-Zahlenrechner

Anmelder:

Sperry Rand Corporation, New York, N. Y.

(V. St. A.)

Vertreter:

Dipl.-Ing. E. Weintraud, Patentanwalt,

Frankfurt/M., Mainzer Landstr. 134-146

Als Erfinder benannt:

Duane Harold Anderson, Village of Roseville,

Minn. (V. St. A.)

Beanspruchte Priorität:

V. St. ν. Amerika vom 22. Januar 1962 (167 728)

maschinen arbeiten mit nichtdestruktivem Herauslesen aus den Speicherabschnitten, um die Notwendigkeit des Wiedereinspeichervorgangs im Lese-Schreib-Zyklus der Speicherverweisung zu vermeiden. Jedoch stehen mit hoher Geschwindigkeit arbeitende Speichersysteme, die eine hohe Leistungsfähigkeit hinsichtlich des ortsbeliebigen Zugangs und ein nichtdestruktives Herauslesen aufweisen, noch nicht zur Verfügung. Dazu kommt noch, daß es oft erwünscht ist, die gespeicherte Information zu verwandeln. Andere Rechenmaschinen arbeiten mit einem Instruktionsüberlappverfahren, bei welchem die unter der Steuerung einer aus dem Speicher erhaltenen Instruktion auszuführende Funktion in Angriff genommen wird, während die Instruktion in dem Speicher wieder eingespeichert wird. Während nun diese erste Funktion von der Rechenanlage ausgeführt wird, kann eine andere Instruktion aus dem Speicher nach Beendigung des Wiedereinspeicherns des Speicherverweiszyklus herausgelesen werden und der Funktionsablauf begonnen werden, so daß mehrere Instruktionen gleichzeitig durchgeführt werden. Dieses Verfahren bedingt eine Verdopplung vieler Registrierabschnitte und Steuerschaltungen im Rechner, wobei auch mehrere Überprüf- und Sperrschaltungen nötig werden, um zu gewährleisten, daß nicht mehr als eine einzige Instruktion an denselben Daten zu einer bestimmten Zeit einen Arbeitsgang durchführt.

Bekannte Rechenanlagen arbeiten mit Instruktionswörtern, in denen Designatoren oder Kennziffern

409 708/330

3 4

enthalten sind. Ein solches Instruktionswort kann z. B. geht hieraus hervor, daß in allen Fällen jedes Inaus sechsunddreißig bit bestehen, wobei die bit- struktionswort wenigstens einen Speicherverweis bePosition 35 an der äußersten linken Seite die wichtigste nötigt, wobei der Speicherverweis verwendet wird, bit-Position und die an der äußersten Rechten stehende um das Instruktionswort selbst zu erhalten und es im bit-Position 00 am unbedeutendsten ist. Da dies ein 5 /"-Register unterzubringen. In einigen Fällen wird Binär-Wort ist, besitzt jede bit-Position zwei Zustands- wenigstens noch ein Speicherverweis benötigt,
möglichkeiten »1« oder »0«, und jedes bit oder jede Der Rechenablauf einer Anlage wird durch in

bit-Gruppe, die mit dem Designator übereinstimmen, aufeinanderfolgenden Speicheradressen befindlichen ist in Abschnitte eingeteilt und mit kennzeichnenden Instruktionen programmgemäß durchgeführt, wobei kleinen Buchstaben versehen. io die Instruktionen in der vorgesehenen Reihenfolge

vollzogen werden. Es ist jedoch oft notwendig, diesen

Instruktionswort _in Reihenfolge sich abwickelnden Arbeitsablauf zu

" ; 7 7 ". unterbrechen, indem einige Instruktionen ausgelassen

I ^a_ ί werden oder indem von diesem reihenfolgegemäßen

35 ... 30 29 ... 26 25 ... 22 21 ... 18 17 16 15 ... 00 ¹S Adressierverfahren Abstand genommen wird, um in

eine untergeordnete Routine einzutreten, oder indem

Die an sechshöchster Stelle mit / gekennzeichneten gewisse Instruktionen mehrmals wiederholt werden bit 35 bis 30 enthalten die kodierten Permutationen oder bis ein bestimmter Zustand erreicht wird, des Funktions- oder Bearbeitungskodes des Instruk- In vielen Rechnern werden Wiederholvorgänge

tionswortes. Die Kodierung mit den sechs bit bestimmt so durch Beifügen eines Designators im Instruktionswort den Grundrechenvorgang des Instruktionswortes, und herbeigeführt. Dieser Designator gibt an, ob die durch die inhaltgemäße Übersetzung der sechs bit steuert den /-Teil des Instruktionsworts gekennzeichnete die logische Schaltung der Rechenanlage, um die Funktion wiederholt werden soll. In vielen Fällen kodierte Funktion zu bewirken. Die in der Rang- gibt der Designator nicht nur an, ob eine Wiederordnung an nächster Stelle auftretenden vier bit 25 holung durchgeführt werden soll, sondern bestimmt 29 bis 26 weisen den 7-Designator auf, dessen Ver- auch die Anzahl der Wiederholungen der Funktion Wendung von der jeweiligen Instruktion abhängt. Vier nach jedem Wiederholvorgang, wobei der Designator mit dem 6-Designator gekennzeichnete und in den abgetastet wird, um zu bestimmen, ob der Wiederholbit-Stellen 21 bis 18 enthaltene bits haben die kodierte Vorgang abgeschlossen werden soll. Wenn die Beendi-Vorlegung der Adressen im Steuerspeicher zum Inhalt. 30 gung des Wiederholvorganges von anderen Bedin-Der /z-Designator in der bit-Position 17 und der gungen abhängt, muß dies durch weitere diese Be-7-Designator in der bit-Position 16 ist ein Inkrement- dingung ermittelnde Instruktionen erreicht werden, designator bzw. der indirekte Adressierdesignator. um so den Wiederholvorgang zum Abschluß zu bringen Die auf der untersten Stufe angeführten sechzehn und, falls diese Bedingung noch nicht aufgetreten ist, bit-Positionen 15 bis 00 enthalten die kodierten 35 diesen Wiederholvorgang weiterzuführen.
Permutationen der Grundadresse des Funktions- Die Erfindung bezweckt, Wiederholvorgänge in

teilnehmers oder stellen in einigen Instruktionen diesen Rechenanlagen zu erleichtern. Dies erreicht die Erfin-Funktionsteilnehmer selbst dar. Diese letztgenannte dung mittels eines Verfahrens zur Durchführung und Gruppe ist mit u gekennzeichnet. zur Unterbrechung einer arithmetischen Wieder-

Es gilt als bekannt, daß die Instruktionsworte in 40 holungsfunktion auf Grund eines einzigen Instrukeiner programmgesteuerten Rechenanlage mit interner tionswortes in dem intern gespeicherten Programm Speicherung im allgemeinen in nachfolgenden Posi- einer digitalen Recheneinrichtung, welches durch die tionen im Speicher untergebracht werden, d. h. in Verfahrensschritte gekennzeichnet ist: Übersetzen des nacheinanderfolgenden aufsteigenden Adressen, wobei kodierten Funktionsteiles jedes der Instruktionswörter jedes Wort in Reihenfolge aus dem Speicher heraus- 45 bei ihrem nacheinander erfolgenden Auftreten in gelesen und im Funktionsregister F untergebracht einem normalen Programmvorgang zur Ermittlung wird, um die Steuerung der logischen Schaltung des eines Wiederholungsinstruktionswortes; Einstellung Rechners zur Ausführung der Datenverarbeitungs- der Anfangsbedingungen bei Ermittlung eines Wiedervorgänge vorzusehen. Indem jede Instruktion reihen- holungsinstruktionswortes, wobei diese Einstellung folgegemäß vom Speicher erwirkt wird, wird der 50 die Schritte umfaßt: erstens Speichern der Adresse Inhalt eines Programmadressierregisters P mit einem der nächsten Folge der normalen Programminstruk-Inkrement versehen, um die Adresse der nächsten tion in einer ersten vorbestimmten Speicherlage und Instruktion aufzunehmen. Wenn die durch den hierbei Bestimmen des normalen Programmvorganges; kodierten Teil des Rechenvorgangs mit / gekenn- zweitens Erhalten aus einem Zählungswert für die zeichnete Funktion des Instruktionswortes ausgeführt 55 Wiederholungen bestehenden Operanden von einem worden ist, wird das Instruktionswort durch das zweiten vorbestimmten Speicherplatz und drittens nachfolgende Instruktionswort wieder im F-Register Erhalten eines ersten, festen arithmetischen Operanden untergebracht, wobei dieser Vorgang bis zur Voll- aus einem kodierten Speicherteil des Wiederholungsendung des Programms weiter vor sich geht. In vielen instruktionswortes; Erhalten eines weiteren arith-Fällen enthält der «-Teil des Instruktionswortes die 60 methischen Operanden aus einem Speicherplatz, der Adresse für die Stelle des Funktionsteilnehmers, an zum Teil durch einen dritten kodierten Teil des dem ein Rechenvorgang in Übereinstimmung mit dem Wiederholungsinstruktionswortes gekennzeichnet ist; /-Teil des Instruktionsworts durchgeführt werden soll. Durchführung eines durch den kodierten Funktions-Um jedoch den Funktionsteilnehmer vom Speicher zu teil des Wiederholungsinstruktionswortes bestimmten erhalten, so daß er zu dem Teil der Rechenanlage 65 arithmetischen Vorgangs an beiden Operanden; übertragen wird, in dem eine Bearbeitung vorgenom- Vermindern des Zählwertes der Wiederholungen um men werden kann, wie z.B. der arithmetische Ab- Eins nach Durchführung der arithmetischen Operation; schnitt, wird ein Speicherverweiszyklus benötigt. Es Abfühlen des Wiederholungszählwertes nach dem

5 6

Wert Null; Wiederholung der Schritte C bis F, so- mit verhältnismäßig langsamer Geschwindigkeit arbeilange der Wiederholungszählwert nicht gleich dem tenden Großspeicher benötigten Zeitspanne mehrere Wert Null festgestellt wird, und Beginn mit der Wieder- Verweise an den kleineren, mit hoher Geschwindigkeit aufnahme des normalen Programmvorganges, sobald arbeitenden Steuerspeicher gemacht. Wenn z. B. ein der Wiederholungszählwert mit Null festgestellt wird. 5 Instruktionswort vom Großspeicher herausgelesen In dem Verfahren der Erfindung bestimmt der wird und im ^-Register zur Verfügung steht, kann /-Teil des Instruktionsworts selbst die Funktion eines während des für den Wiederschreibteil des Speicher-Wiederholvorganges. Der im /-Teil des Instruktions- verweiszyklus benötigten Zeitintervalls ein Speicherworts enthaltene Funktionskode steuert zusätzlich verweis an eine durch den έ-Designator des Indie zum Aufbau der Wiederholfunktion notwendigen i° struktionsworts gekennzeichneten Adresse an den Teilvorgänge und wegen der Fähigkeit der mehrfachen Steuerspeicher gegeben werden, wobei die aus dem Verweisung an einen Steuerspeicher während eines Steuerspeicher herausgelesene Information dazu vereinzelnen Verweises zu einem Großspeicher wird die wendet wird, die im Instruktionswort enthaltene Abtastung zur Bestimmung der Beendigung des Information zu ergänzen. Es können auch während Wifiderholvorganges — sei es durch die Ermittlung, 15 dieses Intervalls weitere Verweise an den mit hoher daß der Wiederholvorgang die vorausgesetzte Anzahl Geschwindigkeit arbeitenden Steuerspeicher gegeben von Wiederholungen durchgeführt hat oder sei es, werden. Während des zum Erwirken eines neuen daß der für die Beendigung des Vorgangs bestimmte Instruktionsworts erforderlichen Speicherverweises ist Zustand eingetreten ist — im wesentlichen gleichzeitig es möglich, einen Speicherverweis an den Steuerspeicher mit dem Arbeitsvorgang jeder wiederholten Funktion 20 zu geben, und zwar an eine Adresse, die noch durch den bewirkt. α-Designator der vorangegangenen Instruktion an-Eine Rechenanlage nach der Erfindung verbindet gegeben ist, die verfügbar ist, wobei auf diese Weise ein ein Mehrfachadressierverfahren mit einem Instruk- Vorgang erwirkt wird, der dem der Instruktionsübertionsüberlappverfahren. Der Rechner besitzt einen lappung ohne Verdopplung der Register ähnlich ist. Hauptspeicher mit großem Fassungsvermögen und 25 Wenn weiterhin die Instruktion im f-Register noch ortsbeliebigem Zugang und einen Steuerspeicher von einen Speicherverweis benötigt, um einen Funktionsverhältnismäßig geringem Fassungsvermögen, dessen teilnehmer zu erhalten, und dies ein Verweis an den Speicherverweiszyklus eine nur einen Bruchteil des Großspeicher ist, können mehrere Verweise an den Speicherverweiszyklus des Hauptspeichers mit größe- Schnellsteuerspeicher erwirkt werden, die auch durchrem Fassungsvermögen ausmachenden Zeitdauer auf- 30 geführt werden, und zwar unter der Kontrolle des weist. Zum Beispiel kann der Steuerspeicher einen a- oder ό-Designators, wobei sich das Instruktionswort Speicherverweiszyklus von einem Sechstel der Zeit- im ^-Register befindet.

dauer von dem Speicherverweiszyklus des Speichers Wenn eine Wiederholfunktion eingeleitet worden ist, mit großem Fassungsvermögen besitzen. Jeder dieser wird diese selbsttätig weitergeführt, bis der Beendi-Speicher ist unabhängig, so daß ein Verweis an beide 35 gungszustand erreicht worden ist, worauf das übliche gleichzeitig ausgeführt werden kann. Die Instruktion Rechenprogramm in der vorher bestimmten Art kann dergestalt sein, daß die das Instruktionswort fortgesetzt wird. Der Rechner muß Unterbringungsenthaltenden Teile der kodierten Permutationen für möglichkeiten für die Speicherstellen der Programmdie Verweiszuschreibung des Steuerspeichers ver- Instruktion aufweisen, die unmittelbar der Beendigung wendet werden, wogegen ein anderer Teil des In- 40 der Wiederholfunktion nachfolgt, d. h. die Speicherstruktionsworts die Adresse einer Stelle im Speicher adresse der nächsten Instruktion des normalen mit großem Fassungsvermögen enthält. Da die Zeit Programms. Im Laufe des sich wiederholenden des Speicherverweiszyklus für den Steuerspeicher Vorgangs der Wiederholfunktion ist es manchmal nur ein Bruchteil des Großspeichers beträgt, können notwendig, den Wiederholvorgang vorübergehend zu während der für eine Verweisung an den Großspeicher 45 unterbrechen, so daß andere Teile der Rechenanlage benötigten Zeitspanne mehrere Verweisungen an den Zugang zu den Rechenregistern und zum Steuer-Steuerspeicher vorgenommen werden. In einem In- speicher haben. Zum Beispiel können die einen Teil struktionswort können einzelne Zifferstellen oder der gesamten Rechenanlage darstellenden Zusatz-Zifferstellengruppen, die als Kennziffern oder De- geräte die Herstellung einer sofortigen Verbindung signatoren bezeichnet werden, kodierte Adressen- 5° mit dem Rechner während des Ablaufs der Wiederholpermutationen im Steuerspeicher enthalten, in dem funktion erforderlich machen. Dieses Erfordernis kann Information entweder in der Form von Funktions- vorrangiger Natur sein, so daß anstatt die Beendigung teilnehmern zur Verwendung in Zusammenhang mit der Wiederholfunktion abzuwarten, der Wiederholvom Großspeicher erhaltenen Informationen oder in Vorgang unterbrochen wird, um die Herstellung der der Form zusätzlicher Steuerinformation gespeichert 55 Verbindung zu ermöglichen. Es sind auch andersartige wird, die die Funktion des Instruktionsworts verändern Unterbrechungen möglich. Die Unterbrechnug zur oder ergänzen kann, je nach den kodierten Rechen- Herstellung der Verbindung mit Zusatzgeräten wurde vorgangspermutationen des Instruktionswortes. In nur beispielshalber angeführt. Die Wiederholfunktion den meisten Fällen liefert ein mehrfaches Verweisen muß nicht nur unterbrochen werden können, es besteht an den Steuerspeicher während der Verweisung an den 60 zusätzlich noch das Erfordernis, daß, wenn einmal der Großspeicher sowohl die Funktionsteilnehmer als Vorgang oder eine Reihe von Vorgängen, die auf eine auch die Steuerwörter. Dieses System kann daher nicht Unterbrechung hin durchgeführt werden müssen, nur einer wirksamen Beschleunigung der Arbeits- ausgeführtwordensind,dieFortführungdesProgramms vorgänge der Rechenanlage dienen, sondern auch eine durch Wiedereinführen der unterbrochenen Wiedererhöhte Vielseitigkeit beim Programmieren der Daten- 65 holfunktion am Unterbrechungspunkt, d. h. an der Verarbeitungsvorgänge eimöglichen. Stelle, an der die Wiederholfunktioh vorübergehend In einer die Erfindung verwendenden Rechenanlage abgebrochen worden ist, wiederhergestellt werden werden während einer für den Speicherverweis an den muß.

Die Erfindung ermöglicht eine unterbrechbare Wiederholfunktion für einen Digitalrechner. Sie gestattet sowohl eine vorübergehende Unterbrechung einer Wiederholfunktion in einem Digitalrechner als auch die Wiedereinführung der Wiederholfunktion, wenn die Bedingung der Unterbrechung nicht mehr vorherrscht. Die unterbrochene Wiederholfunktion kann an derselben Stelle wieder eingeführt werden, an der sie unterbrochen worden ist. Das gespeicherte Programm kann reihenfolgegemäß des gespeicherten Programms nach Beendigung einer Wiederholfunktion fortgeführt werden.

Wird eine Wiederholfunktion vorübergehend unterbrochen und später nach dem Ausbleiben der Unterbrechungsursache ohne Wiederherstellung der Wiederholfunktion vom Ausgangspunkt ab wieder weitergeführt, dann kann eine beträchtliche Betriebszeitersparnis in der programmierten Datenverarbeitung zustande kommen.

Einige Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt. Es zeigt

F i g. 1 ein Blockdiagramm eines Rechners, das die Lehren der Erfindung verwertet, F i g. 2 in Rechner verwendete Taktimpulse,

F i g. 3 ein Blocksymbol eines logischen Weder-Kreises,

F i g. 4 das Schaltdiagramm des logischen Weder-Kreises,

F i g. 5 die Wahrheitstafel für den Weder-Kreis, F i g. 6 das Blocksymbol eines Flip-Flops,

F i g. 7 ein Blockdiagramm eines Ausführungsbeispiels eines aus zwei quergekoppelten Weder-Kreisen bestehenden Flip-Flops,

F i g. 8 eine Tabelle, die verschiedene wichtige erzeugte Signale im zeitlichen Verhältnis anführt,

Fig. 9 bis 11 Steuerfolgekreise, die die Haupt- und Nebensteuersignale der in der F i g. 8 angeführten Tabelle erzeugen,

Fig. 12 bis 17 Kreise, die die in den Steuerfolgekreisen verwendeten Bedingungssignale erzeugen, und

Fig. 18 bis 22 Kreise, die auf die Haupt- und Nebensteuersignale der F i g. 9 bis 11 Signale zu Steuerrechenfunktionen entwickeln.

Obwohl es beim Lesen der Patentschrift eindeutig wird, daß die Lehre der Erfindung bei Digitalrechnern allgemein Verwendung finden kann, ist die Beschreibung auf Binärrechner beschränkt. In den Instruktionswörtern können oktale Darstellungen an Stelle der längeren binären Darstellungen verwendet werden. Es ist bekannt, daß eine Gruppe aus drei bit, Binärziffern, aus einer einzigen Oktalziffer bestehen, wodurch die Verwendung der oktalen Kennzeichnung an Stelle der binären Darstellung leicht verständlich wird und diese gegeneinander ausgetauscht werden können. Zum Beispiel wird ein aus sechs bit bestehendes Binärwort 110001 durch eine oktale 61 dargestellt.

In der Beschreibung wird auf Daten- und Steuersignale sowohl als auch auf Daten- und Steuersignalübertragungsbahnen Bezug genommen. Obwohl die Steuersignale und die die Daten darstellenden Signale in der Form identisch sind, sind sie jedoch im Hinblick auf ihre Funktion verschieden. Diese Unterschiede treten im Laufe der Beschreibung klarer hervor. Der grundsätzliche Unterschied kann jedoch schon jetzt vorteilshalber erwähnt werden. Die Daten können als Wörter aufgefaßt werden, wie z. B. Funktionsteilnehmer oder Instruktionswörter, die Information darstellen und im allgemeinen von einem Register zum anderen als ganze Wörter oder als Teile von ganzen Wörtern übertragen werden, wobei die Ziffern als Gruppe die Information enthalten. Die Steuersignale sind nicht Information darstellende Signale, sondern werden hauptsächlich zum Durchlassen der Übertragung der Datensignale zwischen den Registern und zur reihengerechten Ausrichtung der funktionalen Vorgänge des Rechners verwendet. Es ist zu bemerken, daß manchmal Daten in Steuersignale übersetzt

ίο werden. Ein weiteres Signal, das im selben dem Steuersignal auch angehörenden Bereich liegend betrachtet werden kann, ist das Taktsignal, das zur Synchronisierung der funktionalen Vorgänge des Rechners dient. Der hauptsächliche Unterschied zwischen den Takt- oder Zeitgebersignalen und den anderen Steuersignalen liegt darin, daß die vorgenannten Signale im selben Zeitverhältnis auftreten, gleichgültig, was die auszuführende Funktion des Rechners ist, während die letztgenannten Signale je nach dem Funktions-Vorgang auftreten oder nicht auftreten können. Zum Beispiel werden in einem Rechenvorgang, der keinen Verweis an den arithmetischen Abschnitt benötigt, natürlich keine arithmetischen Steuersignale erzeugt, obwohl Taktsignale noch vorhanden sind. Es ist zu bemerken, daß in vielen Fällen, um die reihengerechte Ausrichtung des Rechners zu steuern, Steuersignale zusätzlich der vom Rechner auszuführenden Funktion vom Auftreten eines Taktsignals abhängen.

Die logische Grundeinheit, die im Ausführungsbeispiel der Erfindung verwendet wird, ist ein Weder-Kreis, der durch einen in F i g. 3 gezeigten viereckigen Block dargestellt ist. Das Schaltdiagramm eines typischen Weder-Kreises wird in F i g. 4 gezeigt und weist Dioden-Oder-Eingänge zu einem einzelnen transistorisierten Verstärkerumformer auf, dessen Arbeitsweise als bekannt gilt. Die Wahrheitstabelle für den Weder-Kreis zeigt F i g. 5 und kann dem logischen Verhalten nach als eine »0« abgebend beschrieben werden, wenn irgendeine Eingabe eine »1«

♦° ist, und der Ausgang ist nur dann eine »1«, wenn alle Eingänge in die Oder-Diode »0« sind. Im Ausführungsbeispiel wird eine »1« durch eine annähernd Erde oder 0 Volt betragende Gleichspannung und eine »0« durch eine Gleichspannung von annähernd —3 Volt dargestellt. Natürlich ist dies nur eine als Beispiel dienende Angabe und deshalb nicht als begrenzend anzusehen, da sie einer gewissen Wahl entspricht, die von der Bauart der verwendeten logischen Grundeinheit und der Schaltung dieser logischen Einheit abhängt. In den Figuren wird jeder einzelne Oder-Eingang in den Weder-Kreis, wo mehr als ein einziger Eingang benötigt wird, durch einzelne Eingangsleitungen wiedergegeben. Wie die F i g. 6 zeigt, werden die Flip-Flops durch quadratische Blöcke in den Figuren wiedergegeben. Der Flip-Flop besteht aus zwei quergekoppelten Weder-Kreisen, wie F i g. 7 zeigt. Jeder Flip-Flop weist eine 1- und eine O-Eingangsseite und die entsprechenden 0- und 1-Ausgangsseiten auf. Wenn der Flip-Flop im 0-Zustand von der 1-Seite eine »1« und eine »0« von der O-Seite abgibt, so gibt der Flip-Flop im »1 «-Zustand eine »0« von der 1-Seite und eine »1« von der O-Seite ab. Bei Gleichsetzung mit dem Rückstell- bzw. Einstellzustand gibt der Flip-Flop im Einstellzustand eine »0« von der 1-Seite und im Rückstell- oder Klarzustand eine »0« von der O-Seite ab. Um somit einen Flip-Flop in die Einstellposition zu bringen, muß eine »1« der 1- oder Einstelleingangsseite und, um den Flip-Flop zu löschen,

muß eine »1« der 0- oder Löscheingangsseite zugeführt den. Die Richtung der zu übertragenden Information werden. Obwohl in der Praxis, wie oben erwähnt, der verläuft von der Grundlinie bis zum Scheitel des als Flip-Flop aus zwei quergekoppelten Weder-Kreisen Dreieck dargestellten Tores, und der weitere Signalbesteht, wobei jeder mehrere der erforderlichen eingang zu einem Torende ist das Steuersignal, durch Oder-Eingänge besitzt, werden zum erleichternden 5 das die Tore befähigt werden, die Daten zu überVerständnis die in den Flip-Flop führenden Oder- tragen.

Eingänge als in einen durch Oder gekennzeichneten Um die Arbeitsweise der Erfindung leichter verBlock führenden Mehrfacheingänge gezeigt, wobei nur ständlich zu machen, werden nachfolgend die einzigein Einzeleingang vom Oder zum Flip-Flop gezeigt artigen Verbindungen und die Funktionsvorgänge wird. ίο von einigen Registern gezeigt, die in F i g. 1 gezeigt F i g. 1 zeigt ein Blockdiagramm eines Aus- werden. Die Register Z₀ bzw. Z₁, 20 bzw. 22, stehen führungsbeispiels eines Rechners, das die zur Durch- jeweils mit dem Steuerspeicherabschnitt und dem führung der Erfindung erforderlichen Teile enthält. Kernspeicherabschnitt des Rechners in Verbindung. Im allgemeinen stellt jeder der viereckigen Blöcke in Dies sind die Datenübertragungsregister, die zwischen F i g. 1 ein binäres Register dar, wobei jeder Block 15 den Speicherabschnitten und den anderen Registern mit einem Buchstaben gekennzeichnet und notwendi- und Abschnitten des Rechners liegen. Aus den genfalls mit einem Subskriptkennzeichen versehen ist. jeweiligen Speicherabschnitten herausgelesene oder in Die Ausnahme bilden die Bereiche, die abgesperrt sind, den jeweiligen Speicherabschnitten gespeicherte Injedoch einen vollständigen Abschnitt enthalten sollen, formation durchläuft diese Register. Mit den Speicherweil aber die Einzelheiten dieser Abschnitte für die 20 abschnitten sind auch noch die Register S₀ bzw. S₁, Erfindung rechtsunerheblich sind, werden die einzelnen 24 bzw. 26, verbunden. Dies sind die Speicheradressen-Teile dieser Abschnitte nicht gezeigt. Diese sind der register, die die kodierte Wiedergabe der Adreßstellen arithmetische Abschnitt 10 und der Eingangs-Aus- in denjenigen Speicherabschnitten enthält, in denen gangs-Teil 12, die beide für den größten Teil aller Information gespeichert oder von denen Information Rechenanlagen von Bedeutung sind, dessen interner 25 abgerufen werden soll. Das S₀-Register stellt das Arbeitsablauf jedoch für die Erfindung nicht sach- Speicheradressenregister für den Steuerspeicherabdienlich ist. Der arithmetische Abschnitt 10 wird zur schnitt und das Sj-Register das Steueradressenregister Durchführung von arithmetischen Vorgängen gemäß für den Kernspeicherabschnitt dar. Das ^„-Register 28 den Erfordernissen der Rechenanlage und der Ein- ist das Instruktionsregister oder das Funktionsgangs-Ausgangs-Abschnitt 12 zum Anschluß der Re- 30 register. Sein Zweck liegt in der vorübergehenden chenanlage mit Zusatzgeräten verwendet. Drei weitere Speicherung der kodierten Instruktionswörter, wie sie sichtlich nicht Register darstellende Blöcke sind der vom Speicher im normalen Programmablauf ankom-/-Kodeübersetzer 14, der j-Übersetzer 16 und der men. Da das Instruktionswort, wie bereits vorher Steuerabschnitt 18 zur Erzeugung der Steuersignale. erwähnt, mehrere Designatoren aufweist, wobei jeder Übersetzer sind dem Fachmann bekannt, und ihre 35 Designator sich aus einer bit-Gruppe im Wort selbst Funktion besteht in der Übersetzung der in den ent- zusammensetzt, wird das ivRegister in Übereinsprechenden Abschnitten der F-Register enthaltenden Stimmung mit diesen Designatoren im aufgeteilten kodierten Darstellungen _und darin, Signale an den Zustand gezeigt. Aus F i g. 1 geht hervor, daß eine Steuerabschnitt 18 in Übereinstimmung mit den einen besonderen Designator aufweisende bit-Gruppe kodierten Darstellungen abzugeben. Hierauf gibt der 40 vom iv-Register an andere von diesen einzelnen Steuerabschnitt Steuersignale ab, die zum Steuern Gruppen verschiedene Register übertragen wird. Die des Funktionsablaufs der Rechenanlage verwendet Anzahl der bit, die einen bestimmten Designator werden. Die für die Erfindung sachdienliche Erzeugung darstellen, sind in den jeweiligen Designatorabschnitder Steuersignale durch den Steuerabschnitt 18 wird ten F₀ wiedergegeben und durch kleine Kreise kennthiernach im einzelnen beschrieben. 45 Hch gemacht. Das ^-Register 30 kann angesehen Die in F i g. 1 gezeigten Register entsprechen einer werden als eine zweite Stufe zur zeitweiligen Speichedem Fachmann bekannten Bauart und weisen haupt- rung eines Teils des im i^-Register enthaltenen sächlich mehrere Flip-Flops zur zeitweiligen Speiche- Instruktionswortes. Der obere Teil des Instruktionsrung eines Informationsbits in der entsprechenden wortes im ivRegister 28, der die f-,j- und a-Designa-Ziffernrangordnung auf. Die Daten- oder Informa- 50 toren aufweist, wird an das /^-Register 30 übertragen, tionsübertragungsbahnen zwischen den Registern sind so daß ein neues Instruktionswort in das i^-Register in F i g. 1 auf geeignete Weise gekennzeichnet und gesetzt werden kann, während ein Teil des vorherwerden kabeiförmig wiedergegeben, um anzudeuten, gehenden Instruktionswortes noch verfügbar ist, um daß die gesamte Übertragung parallelartig durchge- die zur Beendigung des Funktionsvorgangs des Rechführt wird, d. h., alle bits eines Registers oder eines 55 ners benötigte Steuerung in Übereinstimmung mit seiner Teile werden gleichzeitig zwischen den Re- dem vorhergehenden Instruktionswort vorzusehen, gistern übertragen, um diese Übertragungsart von Die nachfolgende Beschreibung wird dies im einzelnen einer reihenmäßigen Übertragung zu unterscheiden, klarstellen. Es ist zu bemerken, daß die einzige in der die bits in Reihenfolge in der entsprechenden Datenübertragungsbahn in den ^-Register vom Ziffernrangordnung von einem Register zum anderen 60 Z_rRegister ausgeht, um anzuzeigen, daß alle Inübertragen werden. Die Vorrichtung zur wahlweisen struktionswörter vom Kernspeicherabschnitt und nicht Durchlaßfreigabe der Übertragungsbahnen zwischen vom Steuerspeicherabschnitt kommen, den Registern wird in F i g. 1 durch einen dreieckigen Die Datenübertragungsbahnen zwischen den verBlock wiedergegeben, den jede Übertragungsleitung schiedenen in F i g. 1 gezeigten Registern wird nachdurchläuft. Obwohl nur ein einziges Tor für jede 65 folgend beschrieben, wobei der Funktionsvorgang der Übertragungsbahn gezeigt wird, stellt sie wirklich die Register größtenteils geklärt und gegebenenfalls im gesamte Anzahl der Tore dar, die je nach den zwischen einzelnen erläutert wird. Um zu gewährleisten, daß den Registern übertragenen bit-Anzahl benötigt wer- alle Datenübertragungsbahnen eingehend beschrieben

werden, werden die zu jedem Register führenden Dateneingänge in Anwendung gebracht, da jeder dieser Eingänge ein Ausgang von einem anderen Register ist. Es ist zu bemerken, daß in F i g. 1 alle Übertragungsbahnen symbolisch beschrieben sind, so daß die Figur hinsichtlich der Beschreibung unabhängig ist. Um jedoch ein ausreichendes Verständnis dieses Vorgangs zu gewährleisten, wird dieser Teil der Beschreibung beigefügt.

^-Register übertragen wird. Ein weiterer Eingang zu W₁ ist als —1 dargestellt, um anzudeuten, daß Vorrichtungen vorhanden sind, den H^-Register in einen Zustand zu versetzen, so daß sein Inhalt mit — 1 5 gleichwertig ist. Das ^-Register 38 weist auch zwei Hauptdatenübertragungseingangsbahnen auf, wobei die erste von dem ^-Register über die mit W₂ to W₃ gekennzeichnete Bahn und die zweite vom F₀-Register 28 herführt. Die letztgenannte Übertragungsbahn

Die Z₀- und Z_rRegister 20 bzw. 22 weisen Eingänge io sieht eine Einrichtung vor zur Übertragung der unteren von den jeweiligen Speicherabschnitten auf, in denen Inhaltshälfte des /"„-Registers, die die mit u, i und h die in den besagten Speicherabschnitten vorher ge- gekennzeichneten Teile aufweist, vom F„-Register speicherten Daten vom Speicher zu den Betriebs- zum ^-Register über die durch F_{0 L} to W₃ gekennabschnitten des Rechners übertragen werden können. zeichnete Bahn. Das ff₃-Register weist auch Ein-Ein weiterer Eingang zu dem Z_rRegister verläuft 15 gänge auf, die mit +1 und —1 dargestellt sind, und vom arithmetischen Abschnitt 10 über die durch X bis zeigt ähnlich dem ^-Register die Vorrichtung zur Z₁ gekennzeichnete Ubertragungsbahn. Dadurch wird Ausrichtung der Inhalte des ^-Registers mit diesen angezeigt, daß Daten vom J-Register im arithme- Werten an. Der Index-Addierer 32 weist zwei Eintischen Abschnitt zum Z_rRegister übertragen werden gangsbahnen auf, von denen die eine vom IW₁-Rekönnen. Dies liefert die Bahn, durch die die Ergebnisse 20 gister 34 und die andere vom «^-Register 38 herführt, der arithmetischen Vorgänge zwecks späterer Ver- Der Index-Addierer ist von einer dem Fachmann Wendung zum Speicherabschnitt abgeführt werden bekannten Bauart und liefert ein Endprodukt, das der können. Der dritte und letzte Eingang zum Z₁- Summe der W₁- und WVInhalte gleichwertig ist. Die Register verläuft vom Eingangs-Ausgangs-Abschnitt 12 Übertragungsbahnen W₁ und W₃ zum Index-Addierer und liefert die Bahn für Daten, die in Form von In- 25 sind nicht durch Tore gesteuert, da Steuersignale struktionswörtern oder Funktionsteilnehmern oder verwendet werden, um nach Wahl die Eingänge beiden von einer dem Speicherabschnitt externen diesen Registern und den Ausgang von dem Index-Vorrichtung übertragen werden. Das Z₀-Register 20 Addierer dem anderen Register zuzusteuern. Das ist das Datenübertragungsregister für den Steuer- i?-Register 42 hat einen ersten Eingang vom Indexspeicherabschnitt und weist ähnlich dem Z_rRegister 30 Addierer über die durch IA to R gekennzeichnete einen ersten Eingang zum Z₀-Register vom Steuer- Übertragungsbahn, um die vom Index-Addierer speicherabschnitt auf, um eine Übertragung der in
diesem Abschnitt gespeicherten Daten zu den verschiedenen Registern im Rechner zu bewirken. Ein

zweiter Eingang zum Z₀-Register führt vom arith- 35 W₁ to R beschriftet.

metischen Abschnitt 10. Die Übertragungsbahn ist Das P-Register 40 besitzt über die durch R to P durch die Bezeichnung A to Z₀ gekennzeichnet, wodurch die Übertragungsbahn für die Ergebnisse der

arithmetischen Vorgänge, die im Steuerspeicher- _

abschnitt gespeichert werden sollen, angegeben ist. 40 Übertragungsbahn. Diese zeigt die Datenübertragung

Es ergab sich als vorteilhaft, den Inhalt der Z₀-Re- vom ß-Register im arithmetischen Abschnitt zum

gister in vielen Fällen als zwei verschiedene gleiche P-Register an und wird verwendet, um die Ergebnisse

Teile Z₀ lower (unterer) und Z₀ upper (oberer) zu von bestimmten arithmetischen Rechenvorgängen

behandeln, die mit Z₀L bzw. Z₀P gekennzeichnet vom arithmetischen Abschnitt zum P-Register zu

sind. Da das Z₀-Register sechsunddreißig bit enthält, 45 übertragen.

weist jede der oberen und unteren Hälften achtzehn Die verbleibenden Register in F i g. 1 sind das bit des Z₀-Registers auf. Ein dritter Eingang zu dem S„-Register 24 und das S^-Register 26, die, wie vorher Z„-Register verläuft vom Index-Addierer 32 über die schon erwähnt, die Speicheradressenregister für den mit IA beschriftete Übertragungsbahn zum Z₀ ν Da- Steuerspeicherabschnitt bzw. für den Kernspeicherdurch ergibt sich eine Bahn, den Ausgang des Index- 50 abschnitt sind. Das 5₀-Register besitzt eine Eingangs-Addierers zum oberen Teil des Z₀-Registers zu über- bahn vom Pv-Register 42 über die durch Pv to S₀ getragen. Der vierte Eingang zum Z₀-Register verläuft kennzeichnete Übertragungsbahn. Ein zweiter Einebenfalls vom Index-Addierer 32 und stellt die mit gang zum SO-Register führt vom F„-Register 28 und IA to Z₀L beschriftete Bahn zum Übertragen des stellt die Bahn dar zur Übertragung der kodierten Ausgangs des Index-Addierers zur unteren Hälfte des 55 Permutationen des ό-Designators, die dem Inhalt des Z₀-Registers dar. F₀-Registers entsprechen, über die durch F₀ 0 to S₀ Die drei Register W₁, W₂ und W₃, denen die Num- gekennzeichnete Ubertragungsbahn zum .S₀-Register. mern 34, 36 und 38 entsprechen, werden haupt- Der übriggebliebene Eingang zum 5₀-Register sieht sächlich im Zusammenhang mit dem Index-Addierer eine Vorrichtung vor, um kodierte Permutationen des 32 verwendet. Der Eingang zum W^-Register verläuft 60 im Fj-Register 30 enthaltenen α-Designators über die über die Übertragungsbahn Z₀ υ to W₂ und liefert Übertragungsbahn F₁ „to S₀ zum .!»„-Register zu überdaher die Bahn zur Übertragung der oberen Hälfte tragen. Das ^-Register 26 besitzt zwei Eingangsdes Z₀-Registers an das W₂-Register. Das ^-Register bahnen: R to S₁ vom Pv-Register 42 und P to S₁ vom hat einen ersten Eingang zur Übertragung der unteren P-Register 40.

Inhaltshälfte des Z₀-Registers über die Übertragungs- 65 Weiterhin bleiben in der Beschreibung der in und bahn Z₀ χ to W₁ zum ^-Register und einen zweiten aus den verschiedenen Registern führenden Daten-Eingang zum P-Register 40, wobei der Ausgang des Übertragungsbahnen die Bahnen übrig, die keine P-Registers über die Übertragungsbahn P to W₁ zum Eingänge zu den Registern darstellen, sondern die

erzeugte sich ergebende Summe aufzunehmen. Der andere Eingang zum Pi-Register führt direkt vom H^-Register 34 her und ist dementsprechend mit

gekennzeichnete Übertragungsbahn einen ersten Eingang. Ein zweiter Eingang führt vom arithmetischen Abschnitt 10 über die mit β to P gekennzeichnete

13 14

Eingänge zu anderen Abschnitten des Rechners sind. die obere und untere, durch IA to Z₀ gekennzeichnete Das i?-Register 42 besitzt eine Ausgangsdatenüber- Übertragungsbahn zum Z„-Register zurückübertragen tragungsbahn über die Bahn R to X zum arith- wird. Auf diese Art ist eine Vorrichtung gegeben, das metischen Abschnitt 10 und sieht eine Vorrichtung Adressenänderungswort selbsttätig zu verändern, das vor, den Inhalt des Pv-Registers zu dem sich im 5 im Steuerspeicherabschnitt untergebracht ist, indem arithmetischen Abschnitt befindenden Jf-Register zu die obere Worthälfte zur unteren Worthälfte addiert übertragen, wobei arithmetische Rechenvorgänge an wird und das Ergebnis zum Steuerspeicherabschnitt diesem Inhalt durchgeführt werden können. Der durch das Z₀-Register zwecks nachfolgendem Wieder-Inhalt des P-Registers 40 kann auf ähnliche Art über speichern zurückübertragen wird, die Ubertragungsbahn P to β zum arithmetischen io Ein dritter als Beispiel dienender Fall besteht darin, Abschnitt 10 übertragen werden, wobei der P-Inhalt daß der Inhalt des P-Registers 40 mit einem Inkrement zum g-Register des arithmetischen Abschnitts zwecks versehen wird. In Rechenanlagen mit intern gespeicher-Durchführung arithmetischer Rechenvorgänge über- ten Programmen wird das P-Register im allgemeinen tragen wird. Das Zi-Register 22 besitzt eine zusatz- als das Programmadressenregister bestimmt, wobei liehe Ausgangsübertragungsbahn, die Daten von dort 15 bei normalem Programmablauf sein Inhalt oft die her zu übertragen, und zwar zum Eingangs-Ausgangs- Adresse kennzeichnet, von der die nächste Instruktion Abschnitt. Aus Gründen der besseren Übersicht wird des Programms erhalten werden soll. Der Inhalt des die Bahn als dieselbe Bahn dargestellt, die die Daten P-Registers wird im allgemeinen beständig durch vom Eingangs-Ausgangs-Abschnitt zum Z_rRegister Eins vermehrt oder inkrementiert, um das Programmhin überträgt. Weiterhin werden die Daten von den 30 adresseniegister zur nächsten nachfolgenden Adresse Speicherabschnitten zum arithmetischen Abschnitt vorzurücken. Um dies zu erreichen, wird der Inhalt über die Übertragungsbahnen Z₀ to X und Z₁ to X des P-Registers 40 zum H^-Register 34 über die übertragen. Die Eingänge zum F₀- und i^-Register Übertragungsbahn P to W₁ übertragen und das W₃-wurden vorher schon beschrieben. Dies gilt auch für Register auf +1 gestellt. Durch den Index-Addierer 32 den Ausgang vom .^-Register zur Übertragung der 25 wird der jetzt in W₁ erscheinende Inhalt des P-Rekodierten Permutationen des /-Designators zum gisters vom ^-Register her durch Eins inkrementiert, Kodeübersetzer 14 und zur Übertragung der kodierten und der Ausgang vom Index-Addierer 32 wird zum Permutationen des ^-Designators zum /Übersetzer 16. Pv-Register 42 übertragen. Vom Pv-Register wird das Die Ergebnisse dieser Übersetzungen werden an den inkrementierte Ergebnis zum P-Register übertragen, Steuerabschnitt 18 weitergegeben, um die nachfolgend 30 so daß der Inhalt des P-Registers jetzt durch Eins eingehender beschriebenen Steuersignale zu erzeugen. inkrementiert wird. Die vorgehend als Beispiel ange-

Es scheint hier geeignet, einige typische Verwen- führten Fälle dienen natürlich nicht der Beschreibung dungsbeispiele des Index-Addierers in Zusammen- aller möglichen Fälle, die in der Verwendung des hang mit den dazugehörenden Registern zu be- Index-Addierers oder der Register auftreten können, schreiben. Beispielshalber wird die untere Hälfte des 35 sondern sie dienen lediglich dem Zwecke der Dar-Z₀-Registers zum H^-Register übertragen, während stellung.

die untere Hälfte des Inhalts des Po-Registers 28 über Bevor eine ins einzelne gehende Beschreibung des in

die Bahn Fl to W₃ zum !^-Register übertragen wird. F i g. 1 gezeigten Betriebsablaufs der Vorrichtung in Die Inhalte W₁ und W₃ werden wiederum im Index- Angriff genommen wird, ist eine kurze Beschreibung Addierer 32 addiert und werden diesmal über die 40 der in Verbindung mit der in F i g. 1 gezeigten Schal-Übertragungsbahn IA to R zum Pv-Register 42 über- tung verwendeten beiden Speicherabschnitte von tragen. Der Pv-Inhalt wird dann zum P-Register 40 Nutzen. Der Kernspeicherabschnitt, der auch Speiüber die Übertragungsbahn R to P und von hier zum eher 1 genannt wird, ist ein dem Stand der Technik SV-Register 26 über die Übertragungsbahn P to S₁ bekannter adressierbarer Speicher mit destruktivem übertragen. Wenn der Inhalt des Z₀-Registers ein von 45 Herauslesen, mit ortsbeliebigem Zugang und übereinder durch b gekennzeichneten Speicherstelle erhaltenes stimmendem Strom. In einem typischen Fall weist der Adressenveränderungswort enthält, wird eine Ver- Speicherabschnitt 65, 536 adressierbare Register von änderung der Grundadresse u einer Instruktion er- je sechsunddreißig Stufen auf, wobei jede Stufe einen wirkt, die im Po-Register enthalten ist, indem die magnetischen bistabilen Kern zum Speichern der untere Hälfte des Wortes dazu addiert wird, das dem 50 binären Wiedergabe eines entsprechenden Ziffern-Steuerspeicherabschnitt entnommen worden ist, und werts darstellt. Der Speicherabschnitt enthält Steuerindem die Ergebnisse zum Steueradressenregister des vorrichtungen zum wunschgemäßen Herauslesen der Kernspeicherabschnitts übertragen werden. Information vom Speicher und zum dortigen Speichern

Es kann in einem zweiten Fall beispielshalber der Information. Das einzige Steuersignal, das benötigt angenommen werden, daß das Z₀-Register 20 immer 55 wird, zum Steuerabschnitt übertragen zu werden, um noch das Adressenveränderungswort mit sechsund- einen Zugang zum Speicherabschnitt zu erwirken, ist dreißig bit enthält. Wenn geeignete Steuersignale ein den Speicherzyklus einleitendes Signal. Wenn reihenfolgegerecht zur Verfügung stehen, wird die einmal der Speicherzyklus eingeleitet worden ist, obere Hälfte der Inhalte des Z₀-Registers zum W₂- findet der Zugang in einer Reihe von aufeinander-Register 36 über die Übertragungsbahn Z₀ υ to W₂ 60 folgenden Stufen während eines ganzen Speicherund die untere Hälfte der Inhalte des Z₀-Registers Verweiszyklus hindurch statt. Der Verweiszyklus entzum ^-Register 34 über die Bahn Z₀L to W₁ über- hält reihenfolgegemäß das Lesen der Information, tragen. Vom W₂-Registex wird die obere Hälfte des die in den Adressen gespeichert sind, wie sie durch Z₀-Registerinhalts über die Übertragungsbahn die in dem S^-Register enthaltenen kodierten Permu- W₂ to W₃ zum !^-Register 38 übertragen. Die Aus- 65 tationen gekennzeichnet sind; das gleichzeitige Übergänge des FFj-Registers und des ^-Registers werden tragen dieser Information in einem Parallelverfahren im Index-Addierer 32 kombiniert, wobei die hier ab- von sechsunddreißig bits zum Ζχ-Übertragungsgehende sich ergebende Summe zum Z₀-Register über register und schließlich das nochmalige Speichern in

15 16

derselben Adressenstelle der vorher im Zyklus heraus- tischen Dünnfilmeinheiten aufweist, die zum Speichern gelesenen Information. Wo es erwünscht ist, neue binärer Information verwendet werden können. Die Information im Speicher unterzubringen, ist es wäh- hier beschriebene Vorrichtung verwendet insbesondere rend des Lesevorgangs des Speicherverweiszyklus im Hinblick auf die F i g. 11 in der besagten Patentnicht möglich, die vorher in der Adressenstelle ge- 5 anmeldung die bekannte übereinstimmende Stromspeicherten Daten zum Zj-Register zu übertragen, technik, um eine einzelne Einheit von der Anordnung das jetzt die neue zu speichernde Information enthält. zum Lesen oder Speichern ihres Inhalts zu wählen. Da das Lesen der gespeicherten Information ein In einem Aufsatz unter der Überschrift »Matrix destruktives Herauslesen ist, befinden sich alle Kerne Memories — Comparative Evaluation« von Richard J. dieser besonderen Adressenstelle in einem gelöschten io Petschauer und Kevin L e e η a y in der Ausgabe oder »O«-Zustand, so daß während des Schreibvor- vom 30. August 1961 der Zeitschrift Electronic gangs des Speicherverweiszyklus der neue Inhalt des Design wird auf den Seiten 42 bis 55 im einzelnen Z_rRegisters in die vorgehend gelöschte Adressen- eine wortangeordnete Art eines Dünnfilmspeichers speicherstelle geschrieben wird. Auf jeden Fall setzt mit ortsbeliebigem Zugang beschrieben, der ein in der der Zugang zum Speicher-1-Abschnitt einen voll- 15 Erfindung verwendetes bevorzugtes Ausführungsständigen Speicherverweiszyklus voraus, der sowohl beispiel des Steuerspeichers ist. Die Trennschaltung

das Lesen und das Schreiben enthält. einschließlich der Übersetzung der im S-Register

Der Steuerspeicher, der auch als Speicherabschnitt 0 enthaltenen kodierten Adresse und auch die Anbezeichnet wird, weist vorzugsweise mehrere magne- triebs- und Abtastschaltung zum Aufbringen der getische Dünnfilmeinheiten auf, die bistabile Charak- 20 eigneten Magnetfeldgröße und zum Abtasten des teristiken aufweisen, die in adressierbaren Registern magnetischen Zustands der Einheit in Übereinstimangeordnet sind. Jedes Register des Steuerspeichers hat mung mit der gespeicherten binären Wiedergabe und in Übereinstimmung mit der im 5"₀-Register enthal- zum Einstellen des magnetischen Zustands in Übertenen Adresse ortsbeliebigen Zugang. Wie beim einstimmung mit dem zu speichernden Binärwort sind Kernspeicher ist das Herauslesen der im Steuerspeicher 25 dem Stand der Technik bekannt und werden in der gespeicherten Information destruktiv, und daher weist Patentanmeldung als den internen Betrieb des Speicherein Speicherverweiszyklus sowohl einen Herausleseteil abschnitts betreffend angesehen. Die Speichersteuerals auch einen Wiederspeicher- oder Schreibteil auf. schaltung, die benötigt wird, um die auf den Speicher-Wiederum ist ähnlich wie Speicherabschnitt 1 ein einleitsignalabschnitt angesprochenen Speicherab-Steuersignal, das zum Steuerspeicherabschnitt gesandt 3° schnitte zu betätigen, sind durch Wahl und Bauart werden muß, ein Einleit-Speicher-O-Signal, wodurch gegeben.

sich ein voller Speicherverweiszyklus sowohl mit dem Die hier beschriebene Rechenanlage ist im Grunde Leseteil als auch mit dem Wiederspeicher- oder Schreib- eine Gleichtaktvorrichtung. Entsprechend der Patentteil ergibt. Wenn es notwendig wird, neue Information schrift und den Ansprüchen kommt dem Wort in den Steuerspeicher zu schreiben oder zu speichern, 35 »synchronisieren« und anderen mit diesem im Zuwerden die kodierten Permutationen der Adressen- sammenhang stehenden Wörtern im allgemeinen eine stellen im 5O-Register untergebracht, und das ein- Bedeutung in bezug auf das Zeitverhältnis zu. Zum leitende Speicher-O-Steuersignal wird an diesen Spei- Beispiel bedeutet die Behauptung, daß mehrere cherabschnitt gegeben. Die übliche Übertragung der Steuersignale synchronisiert sind, nicht, daß sie alle im verweisten Register enthaltenen Daten zum 4° zu demselben Zeitpunkt auftreten, was der Definition Z₀-Register im Parallelverfahren wird gehemmt, des Wortes »synchronisieren« im lexikalen Sinne während die neue zu speichernde Information von entspreche, sondern, daß die Steuersignale untereinem externen Register zum Z₀-Register übertragen einander ein bestimmtes Zeitverhältnis besitzen. Ein wird. Da das Herauslesen der gespeicherten Informa- genaueres Beispiel in Verbindung mit den oben kurz tion destruktiv ist, werden alle Stufen des ange- 45 beschriebenen Speicherabschnitten wäre dergestalt, sprochenen Registers des Steuerspeichers gelöscht, daß das Speichereinleitsteuersignal, das zum Speicheroder sie befinden sich im »O«-Zustand als Folge des abschnitt führt, mit dem P to Si-Steuersignal so ver-Lesevorgangs und während des Schreib- oder Wieder- bunden ist, daß der Speicherverweiszyklus zu einer Speichervorgangs, und die neue Information im Z₀- bestimmten Zeit gemäß der vom /"-Register zum Register wird in das vorher angesprochene Steuer- 50 ^-Register übertragenen Daten eingeleitet wird. Es Speicherregister geschrieben. Wegen der schnellen ist ersichtlich, daß diese Art Synchronisierung be-Schaltgeschwindigkeit der Dünnfilmeinheiten, die im nötigt wird, so daß der Speicherverweiszyklus nicht Vergleich zu den Kernspeichereinheiten im Speicher- eingeleitet wird, bevor der Speicheradressenregister abschnitt 1 als Speichereinheiten im Steuerspeicher eine kodierte Adresse des Speicherregisters erhalten verwendet werden, ist die Zeitdauer des Steuer- 55 hat, dessen Zugang zu erwirken ist. speicherverweiszyklus beträchtlich kürzer als die Obwohl die Vorrichtung im Grunde synchron ist, Zeitdauer des Speicherverweiszyklus für den Speicher- treten jedoch asynchronische Übertragungen der abschnitt 1. In dem hier beschriebenen Ausführungs- Signale auf, wobei ein Signal sich durch eine Reihe beispiel beträgt die Zeitdauer des Steuerspeicher- logischer Einheiten verbreiten oder durchschlingen Verweiszyklus ein Sechstel des Verweiszyklus des 60 kann, und die Zeit, die zur Verbreitung benötigt wird, Speicherabschnitts 1. In den schwebenden Patent- hängt hauptsächlich von der Verzögerungszeit in den anmeldungen von R u b e η s et al über Magnetische jeweiligen logischen Einheiten ab. In allen Fällen Vorrichtungen und Verfahren unter der Nummer werden jedoch die Signale schließlich in einem Punkt 626 945, die im Dezember 1956 eingereicht und der die der Verbreitungsbahn synchronisiert. Die Synchronivorliegende Erfindung unterbreitenden Partei züge- 65 sierung wird durch ein Taktsystem mit vier Phasen wiesen wurde, wird im einzelnen ein Ausführungs- gesteuert. Die Wellenformen hiervon sind in F i g. 2 beispiel einer Dünnfilmspeichervorrichtung beschrie- zu sehen. Jedes Phasensignal A bis D weist die jeben, die eine 4 · 4 Anreihung von einzelnen magne- weilige Kennzeichnung Phase 1 bis Phase 4 auf, und

17 18

alle Phasen besitzen eine gleichwertige Pulswieder- Funktion verwendet, wie sie durch ein kodiertes holungsgeschwindigkeit und Pulszeitbreite. Während Instruktionswort dargestellt wird. Zuerst werden die eines vollständigen Taktzyklus tritt je ein Impuls der verschiedenen Steuersignale beschrieben, die im Steuervier Phasen auf und wird wiederholt fortgesetzt, abschnitt erzeugt werden, um die wiederholte Insolange die Taktsignale erzeugt werden. Es können 5 struktion zu bewirken, wobei die Steuersignale im die bekannten Einrichtungen zur Erzeugung der geeigneten Zeitverhältnis gezeigt werden. In der gezeigten Taktsignale nach Belieben verwendet und Gruppe der Steuersignale sind auch diejenigen einim Rechner untergebracht werden. Während der Zeit- geschlossen, die benötigt werden, um ein Wiederholdauer, in der jedes Taktphasensignal eine negative ablaufverfahren einzuleiten, die, die zur wiederholten Impulshöhe besitzt, kann es als eine binäre 0 abgebend io Durchführung der Funktion benötigt werden, wie der betrachtet werden, und sonst gibt es eine der binären 1 .Vorgangsdurchführungskode dies wiedergibt, und die, gleichwertige Signalgröße ab. Wie F i g. 2 beispiels- die gebraucht werden, um die Voraussetzungen oder halber zeigt, hat der Taktimpuls eine Zeitdauer von Bedingungen zu testen, worauf das Wiederholablauf-V₆ MikroSekunden und ein vollständiger Taktzyklus verfahren beendet werden soll. Diese Signale werden eine Zeitdauer von ²/₃ Mikrosekunden. 15 alle nach Ansprechen auf kodierte Permutationen Um nochmals auf die Fig. 1 zurückzukommen, eines einzigen Instruktionswortes erzeugt. Weiterhin werden dort die Hauptübertragungsbahnen zwischen sind diejenigen Signale eingeschlossen, die zum vordem arithmetischen Abschnitt 10 und den anderen übergehenden Aufheben der Wiederholfunktion nach Registern des Rechners, nebst den auf geeignete Ansprechen eines Unterbrechungssignals benötigt Weise gekennzeichneten Steuersignalen für jede Über- 2° wird, und die, die Bedingungen einleiten, daß, wenn tragungsbahn. Es werden jedoch zwecks besseren die Wiederholfunktion wieder eingeleitet worden ist, Verständnisses die verschiedenen Steuersignale, die sie von der Stelle wiederaufgenommen werden kann, den Betriebsablauf im arithmetischen Abschnitt an der sie vorübergehend zum Stillstand gekommen steuern, in der Figur nicht gezeigt, da sie zur Er- ist. Schließlich werden auch noch die Vorrichtung klärung der Erfindung nicht als wesentlich angesehen 25 zur Erzeugung der Steuersignale und die Vorrichtung werden. Wo es notwendig ist, die Reihenfolge der beschrieben, die nach Ansprechen der Steuersignale Vorgänge bei einem normalen durch Instruktion die Tore der Übertragungsbahnen tätigt. Ein als gesteuerten Rechenablauf zu beschreiben, wird die Beispiel dienendes kodiertes Instruktionswort zur Erzeugung der Steuersignale für den arithmetischen Steuerung einer in der folgenden Beschreibung zu Abschnitt zusammenfassend dargestellt. Diese werden 30 verwendenden Wiederholfunktion wird unmittelbar jedoch als arithmetische Einleitsignale gekennzeichnet, nachstehend in oktaler Wiedergabe der jeweiligen worauf nach Ansprechen der arithmetische Abschnitt Designatoren des Instruktionswortes gezeigt.

den passenden arithmetischen Vorgang auslösen und ____

voraussetzungsgemäß die Ergebnisse an andere Teile f j α b h i u

des Rechners unter Verwendung der passenden Über- 35

tragungssteuersignale übertragen wird. Obwohl es 62 00 17 14 1 0 000255
weiterhin als bekannt gilt, daß der Eingangs-Ausgangs-Abschnitt 12 Steuersignale braucht, ist ihre Obwohl zur erleichterten Klarstellung das InErzeugung jedoch im Hinblick auf die Beschreibung struktionswort mit Oktalkode wiedergegeben ist, der Erfindung unwesentlich und wird daher nur wenn 40 entspricht es nicht den Tatsachen, daß in allen Fällen erforderlich kurz umrissen. Das einzige für die jetzige jede Oktalziffer drei binäre Ziffern oder bits darstellt. Beschreibung wichtige Signal ist das Unterbrechungs- Zum Beispiel ist der /-Designator in kodierter Darsignal, das auf der Unterbrechungslinie44 in Fig. 1 stellung auf vier bit beschränkt, obwohl die Oktalzu erkennen ist und weiter unten im Zusammenhang wiedergabe als 00 gezeigt wird und somit dem binären beschrieben wird. 45 0000 entsprechen würde. Der α-Designator einer

Zusammenfassend wurden bis jetzt die wesentlichen oktalen 17 ist gleich einer binären 1111, und der Teile der Rechenanlage beschrieben, einschließlich έ-Designator einer oktalen 14 gleicht dem Binärwert des Steuerspeicherabschnitts mit einem Speicher- 1100. Der nach Ansprechen dieses beispielhalber ververweiszyklus von % Mikrosekunden; ein verhältnis- wendeten Instruktionswortes durchzuführende Rechenmäßig langsamerer Kernspeicherabschnitt, der einen 5° Vorgang wird ein »wiederholtes Gleichheitstest« ge-Speicherverweiszyklus von vier Mikrosekunden auf- nannt, wobei die Funktion kurzgefaßt darin besteht, weist, Datenübertragungs- und Speicheradressen- daß, wenn der Inhalt der Steuerspeicheradresse, der register für den jeweiligen Speicherabschnitt, ein durch den α-Designator angegeben ist, dem Inhalt Funktionsregister zum zeitweiligen Speichern der des adressierbaren Registers des Speicherabschnitts 1 kodierten Permutationen eines Instruktionswortes, 55 gleich ist, der durch u angegeben ist, wobei u durch das die Funktionsvorgänge des Rechners steuert, ein den durch b angegebenen Inhalt des Steuerspeicher-Zweitstufenregister zum weiteren Speichern eines registers verändert wird, die nächste Instruktion aus-Instruktionswortes, das ursprünglich im Funktions- gelassen werden sollte. Wenn keine Gleichheit besteht, register enthalten war; ein Index-Addierer zum wahl- wird der Wiederholtest fortgesetzt, und wenn der gemäßen Verändern der Information; ein Programm- 60 Wiederholbetrag Null wird, wird die nächstfolgende adressierregister; mehrere zusätzliche Register, die Instruktion des Programms durchgeführt. Im einhauptsächlich in Verbindung mit dem Index-Addierer zelnen ist dann der /-Teil des Instruktionswortes, verwendet werden; die Übertragungsbahnen, die das mit einer oktalen 62 gleichzusetzen ist, der Durchzwischen den verschiedenen Registern und Abschnitten f ührungskode und die kodierte Wiedergabe bestimmt, verfügbar sind; und die Steuersignale, die die über die 65 daß ein an erster Stelle stehendes Wort mit einem an Ubertragungsbahnen gehende Information steuern. zweiter Stelle stehenden Wort verglichen werden soll

Es wird zur klarstellenden Beschreibung der Er- und daß diese Funktion fortwährend wiederholt

findung eine als Beispiel dienende wiederholbare werden sou. Der 7-Designator gibt insbesondere in

dieser Instruktion den Teil der beiden Wörter an, die verglichen werden sollen und wobei diesmal j einer oktalen 00 gleicht, womit angegeben ist, daß beide Wörter als Ganzes verglichen werden sollen. Die oktale Darstellung 17 des ct-Designators stellt eine besondere Adresse im Speicherabschnitt 0 dar, in der sich eines der zu vergleichenden Wörter befindet, das nachfolgend als Komparator bezeichnet wird. Das Wort, das sich in der durch den o-Designator angegebenen Adresse befindet, wird als Adressenveränderer oder Adressenmodifizierer bezeichnet, der nachfolgend eingehend beschrieben wird und die Fähigkeit besitzt, eine Selbstmodifizierung durchzuführen, wobei er aber auch noch zur Veränderung der Grundadresse verwendet werden kann. Der einer Eins gleichzusetzende Α-Designator bestimmt die Art und Weise, in der das Adressenmodifizierwort sich selbst modifiziert. Man kann somit behaupten, daß die Selbstmodifikation des Adressenmodifizierwortes durch Addieren der oberen Hälfte des Adressenmodifizierwortes zur unteren Hälfte des Wortes bewirkt wird. Der Α-Designator steuert die Selbstmodifikation, d. h., wenn A = I, wird die Selbstmodifikation bewirkt, aber wenn A = O, kommt keine Selbstmodifikation zustande. In diesem als Beispiel angeführten Fall gibt h — 1 die Selbstmodifikation an. Es ist zu bemerken, daß der Modifizierteil negativ sein kann, um eine subtrahierende Modifikation zu ergeben. Da eine Gleichwertigkeit des /-Designators mit Null für die Erfindung nicht sachdienlich ist, wird hier im einzelnen darauf nicht eingegangen. Der «-Teil des Instruktionswortes weist schließlich die kodierte Wiedergabe einer Grundadresse auf, die sich normalerweise im Speicherabschnitt 1 befindet, und zwar des zweiten der beiden Wörter, die später verglichen werden sollen, und das als Funktionsteilnehmer gekennzeichnet ist.

Es werden nun die Funktionsstufen in reihenfolgegerechter Ordnung angeführt und erklärt, die notwendig ist, die Voraussetzungen der Instruktion für den Wiederholgleichheitstest zu ei füllen. Es gilt natürlich als vorausgesetzt, daß die Adressenstellen in den Speicherabschnitten schon vorher gespeicherte Information enthalten und diese ursprüngliche Information entweder dann gespeichert wurden, als die Programminstruktionen erst in den Speicherabschnitten untergebracht worden sind oder im Laufe von früher programmierten Arbeitsvorgängen dorthin eingegeben worden sind. Es muß weiterhin vorausgesetzt werden, daß diese einzelne Instruktion eine aus einer Reihe anderer Instruktionen ist, die das Programm darstellen, und daß diese Konstruktion im normalen Ablauf des Programms dem Speicherabschnitt entnommen worden ist. Angesichts der letztgenannten Annahme weist der Inhalt des P-Registers, der ein Programmadressenregister ist, somit augenscheinlich die kodierte Wiedergabe der Adresse der nächstfolgenden Instruktion auf, die während des Programmablaufs nach Beendigung der vorliegenden Wiederholfunktion durchgeführt werden soll, wobei sich dieses Instruktionswort zu diesem Zeitpunkt im ffl-Register 28 befindet. Die nach Ansprechen des Instruktionswortes reihenfolgegemäßen Instruktionsstufen können in zwei Gruppen aufgeteilt werden, wobei die erste Gruppe diejenigen Funktionsstufen aufweist, die als Wiederholeinstellvorgang benötigt werden, und die zweite Gruppe diejenigen Funktionsstufen aufweist, die zur Durchführung der jeweiligen Funktion und zur Bestimmung benötigt werden, ob die Bedingungen zur Beendigung der Wiederholfunktion erfüllt worden sind. Die Reihenfolge der Funktionsstufen sind:

Gruppe I (Wiederholeinstellung)

A. Übersetzung des Betriebskodes des Instruktionswortes, wie es im /-Teil enthalten ist. Dies wird die ganze Zeit durchgeführt, während der insbesondere diese Funktion wirksam ist.

B. Die Adresse der nächsten reihenfolgegemäßen Instruktion des Programms wird durchgeführt. Dies ist daher erforderlich, daß, wenn die vorliegende Instruktion beendet wird, die Adressenstelle der nächsten reihenfolgegemäßen Instruktion des Programms zur Wiedereinleitung der nachfolgenden Programminstruktionen zur Verfügung steht. Da das P-Register normalerweise die Adresse der nächstfolgenden Instruktion enthält, um zu gewährleisten, daß diese betreffende Adresse nicht auf Grund des Betriebs des P-Registers verlorengeht, das während dieser Zeit die Instruktion durchführt, wird diese Information in einer bestimmten Stelle im Steuerspeicherabschnitt untergebracht.

C. Die Information, die die Anzahl der Wiederholungen für die vorliegende Funktionsdurchführung, d. h. die Wiederholzahlenangabe, wird ermittelt. Diese Information war vorher in einer bestimmten Stelle im Steuerspeicher untergebracht. Während des Wiederholfunktionsablaufs wird die Wiederholzahlenangabe im P-Register gehalten und durch jede wiederholte Funktion um Eins vermindert. Während jedes Wiederholvorganges wird die Wiederholzahl geprüft, um anzugeben, ob der Vorgang beendigt werden soll, falls die Zahlenangabe Null erreicht hat.

D. Das Vergleichswort wird in den arithmetischen Abschnitt gebracht. Dieses Wort ist erhältlich aus einer bestimmten Adresse im Steuerspeicher, wobei diese Adresse durch die kodierten Permutationen des ^-Designators des Instruktionswortes angegeben ist.

Gruppe II (Wiederholte Funktion)

A. Der Funktionsteilnehmer wird in den arithmetischen Abschnitt gebracht und leitet den zum Vergleichen dienenden arithmetischen Vorgang ein. Obwohl es möglich ist, daß der Funktionsteilnehmer sich im Steuerspeicher befindet, ist es im allgemeinen vorzuziehen, den Funktionsteilnehmer im Kernspeicher unterzubringen. Die Adresse im Kernspeicher, in der sich der Funktionsteilnehmer befindet, wird durch die Grundadresse bestimmt, die durch die kodierten Permutationen im ti-Teil des Instruktionswortes angegeben ist, entsprechend der durch das Adressenveränderungswort vorgenommenen Modifikation. Dieses Veränderungswort befindet sich im Steuerspeicher in der durch die kodierten Permutationen des Α-Designators bestimmten Adresse. Klarstellend ist somit ersichtlich, daß in einem Wiederholgleichheitstest, in dem fortwährend Wörter mit einem einzigen Vergleichswort auf Gleichheit getestet werden, sollte jeder der Funktionsteilnehmer, der reihenfolgegerecht mit dem Vergleichswort verglichen wild, verschieden

21 22

sein, da ein wiederholter Vergleich von zwei gerechten Verhältnis wieder. Eine elektronische Rechengleichen Wörtern bedeutungslos wäre. Daher anlage kann natürlich nur auf elektrische Signale anist es notwendig, die Funktionsteilnehmer ver- sprechen, und somit müssen, um die oben angeführten schiedenen Speicherstellen zu entnehmen, so daß Funktionen durchzuführen, Steuersignale entwickelt derselbe Funktionsteilnehmer nicht immer ver- 5 werden, die mehrere einzelne in Reihenfolge ausglichen wird. Um dies zu erreichen, wird die gerichtete Befehlssignale in Form von elektrischen Grundadresse immer vor dem Speicherverweis- Signalen darstellen, auf die der Rechner ansprechen zyklus durch das Adressenveränderungswort kann. Die in Fi g. 8a bis 8e gezeigte Tabelle führt modifiziert, wobei seinerseits sich das Adressen- diese einzelnen Befehls- oder Steuersignale auf, die Veränderungswort selbst modifiziert. io benötigt werden, um den Wiederholvorgang nach B. Modifikation des Adressenveränderungswortes. Ansprechen des hier beispielshalber verwendeten Dies entspricht der Funktionsstufe, die zum Instruktionswortes auszulösen. Die Tabelle besitzt Auslösen des oben unter A beschriebenen Vor- vier Hauptspalten, die von links nach rechts die gangs benötigt wird. Ein Beispiel kann zur folgenden jeweiligen Bezeichnungen haben: Zeitspalt, weiteren Klärung beitragen, weshalb die in A 15 r₀-Reihenfolge, T₂-Reihenfolge, r_s-Reihenfolge. In und B benötigten Modifikationsstufen erforderlich der Zeitspalte ist eine zusätzliche untergeordnete sind. Das Adressenveränderungswort wird vorher Reihe enthalten, die mit »Taktphase« bezeichnet ist. in einer bestimmten Stelle im Speicherabschnitt Die in der Zeitspalte angeführten Nummern stellen gespeichert, die durch den ^-Designator an- die in der Tabelle wiedergegebenen Steuersignale gegeben ist, und besteht aus einer jeweils von- ao reihenfolgegerecht auf. Jeder Zeitspalt erstreckt sich einander unabhängigen oberen und unteren über die Zeitspanne, die ein vollständiger Taktzyklus Hälfte. Es wird weiterhin angegeben, daß ein ge- aufweist, der die Taktphasen 1 bis 4 enthält. In diesem gebenes Instruktionswort eine Grundadresse 255 Ausführungsbeispiel beträgt jeder Taktimpuls ein besitzt und daß die untere Hälfte des Adressen- Sechstel einer Mikrosekunde. Ein vollständiger Taktveränderungswortes gleich 0 und die obere 25 zyklus braucht zwei Drittel einer Mikrosekunde, um Hälfte dieses Wortes gleich 1 ist. Um den ersten vier Taktphasen aufzunehmen. Daher nimmt jeder Funktionsteilnehmer zu erhalten, wird die untere Zeitspalt eine Zeitspanne von % Mikrosekunden ein. Hälfte des Adressenveränderungswortes zur Ein auf den Speicher 1 bezogener Verweiszyklus Grundadresse addiert, so daß eine durch die braucht 4 Mikrosekunden. Dies bedeutet, daß wenigkodierten Permutationen des «-Teils des In- 30 stens sechs Zeitspalte durch den Speicherverweisstruktionswortes 255 dargestellte Speicherstelle zyklus besetzt werden und daß der auf den Speicherdie Adresse im Speicherabschnitt 1 ist, von der abschnitt 0 bezogene Verweiszyklus ²/s Mikrosekunden der Funktionsteilnehmer erhältlich ist. Die obere benötigt, weshalb ein Verweis zum Steuerspeicher Hälfte des Adressenveränderungswortes wird mit in jedem Zeitspalt erwirkt werden kann. Es ist zu der unteren Hälfte des Wortes addiert und das 35 bemerken, daß die Zeitspalte von oben nach unten

Ergebnis in dieselbe Adressenstelle zurückge- wie folgt numeriert sind: 4, 5, 6, 1, 2, 3 . Der

speichert, aus der es entnommen worden ist, Grund, daß der zu Anfang stehende¹ Zeitspalt mit 4

wobei diese Adressenstelle durch die kodierten numeriert ist, liegt darin, daß in der Konstruktion

Permutationen des έ-Designators im Instruktion- der Rechenanlage die Zeitspalte 4, 5, 6, 1, 2, 3 in

wort bestimmt ist. Das Adressenveränderungs- 40 dieser Reihenfolge dem Speicherverweiszyklus für

wort wird somit jetzt eine obere Hälfte haben, den Speicherabschnitt 1 zugeordnet werden, und zwar

die noch gleich 1 ist, wogegen aber die untere dergestalt, daß das Auslösen des Speicherverweis-

Hälfte jetzt auch gleich 1 ist. Bei Wiederholung zyklus im Zeitspalt 4 stattfindet. Dies geht aus der

der Funktion wird die Grundadresse 255nochmals weiteren Beschreibung der Tabelle der F i g. 8 hervor,

durch die untere Hälfte des Adressenveränderungs- 45 Zwei weitere Merkmale der Tabelle von Fig. 8 sind

Wortes verändert, so daß der nächste Funktions- folgende: Das erste Merkmal besteht darin, daß die

teilnehmer von der Speicherstelle 256 erhalten innerhalb eines gegebenen Zeitspaltes auftretende

wird und die Selbstmodifikation des Adressen- Taktphasenzeit verhältnismäßig unwichtig hinsichtlich

modifizierwortes ergibt, daß der neue Wert des des reihenfolgegerechten Arbeitsablaufs und hinsicht-

Adressenveränderungswortes einer oberen Hälfte 50 lieh des Auftretens der Steuersignale ist. Von größter

von 1 und einer unteren Hälfte von 2 gleicht. Wichtigkeit für den reihenfolgegerechten Arbeits-

Es ist daher verständlich, daß die Adressen- ablauf ist jedoch der Zeitspalt, in dem das bestimmte

modifikation nebst der Selbstmodifikation des Steuersignal auftritt. Hiernach wird bei Angabe der

Adressenveränderungswortes die Mittel darstellt, Zeit, zu der ein bestimmtes Steuersignal auftritt,

durch die die verschiedenen Speicherstellen zu- 55 mit einer zweistelligen Ziffer angegeben, wobei diese

gänglich gemacht werden, so daß die neuen Ziffer durch einen Punkt getrennt wird (.) und die

Funktionsteilnehmer für die darauffolgenden links davon liegende Zahl den Zeitspalt angibt und

wiederholten Arbeitsvorgänge erhalten werden die rechts liegende Zahl die Taktphase im Zeitspalt

können. angibt. Das andere Merkmal der Tabelle und der

C. 1 wird von der Wiederholzahl abgezogen, und 60 darin angeführten Steuersignale besteht darin, daß es wird auf Gleichheit mit 0 getestet. Diese Stufe eben diese Tabelle dazu dient, die Zeiten anzugeben, bedarf keiner weiteren Klärung. zu denen die Steuersignale erzeugt werden, und nicht

D. Wenn die Wiederholzahl nicht Null ist, werden die Zeiten, zu denen die Funktionen ablaufen, die die unter Gruppe II aufgeführten Stufen A bis C durch diese Steuersignale gesteuert werden. Obwohl wiederholt. 65 ein in der Tabelle angeführtes Steuersignal als zum

Zeitpunkt 4.1 als erzeugt angegeben wird, braucht

Die oben angeführten Stufen geben lediglich nur die bestimmte Funktion, die es steuert, nicht bis zum grob die Funktionsvorgänge in ihrem reihenfolge- Zeitspalt 5.1 aufzutreten, weil weitere Verzögerungen

23 24

stattfinden. Es wird jedoch das relative Zeitverhältnis in der Tabelle nicht aufgeführt. Sie sind jedoch in des Auftretens der bestimmten gesteuerten Funktion den Figuren enthalten, die die Vorrichtung zur Eraufrechterhalten, obwohl die eigentliche Zeit von der zeugung der Befehl- und Unterbefehlsignale bein der Tabelle angeführten abweichen kann, d. h. also, schreiben.

wenn ein bestimmtes Steuersignal zur Zeit 4.1 erzeugt 5 Die logische Anordnung der Schaltung zur Erwird, aber die passende Funktion, die es steuert, zeugung der Steuersignale in der r_o-Reihe ist in den nicht bis zum Zeitpunkt 5.1 auftritt, wird die unter Fig. 9a bis 9d und die der Schaltungen für die T_a der Kontrolle eines Steuersignals bei 5.1 auftretende und 2"₃-Reihe in den Fig. 10a bis 10c bzw. 11a bestimmte Funktion nicht auftreten, bis nicht die und 11b aufgezeichnet. Zur Klarstellung der Erandere Steuerfunktion beendet ist. Es wird voraus- io findung werden die Vorrichtungen zur Erzeugung gesetzt, daß im Hinblick auf Fig. 8 die hier als eines jeden der in der Tabelle angeführten Steuer-Beispiel verwendete Instruktion eine Instruktion ist, signals in derselben reihenfolgegemäßen Anordnung die reihenmäßig im Laufe des Rechenprogramms auf- beschrieben, in dei sie angeführt sind. Dazu ist eine tritt. Deshalb wird, während der Zeitspanne, während fortwährende Querverweisung zwischen den Schaltder die bestimmte als Beispiel dienende Funktion vom 15 diagrammen der Fig. 9, 10 und 11 und der Tabelle Speicherabschnitt abgerufen wird, eine vorherige einen der F i g. 8 notwendig. Um weiterhin zum Verstand-Teil des Programms darstellende Funktion weiterhin _nis der Arbeitsweise der Kreise beizutragen, wird auf durchgeführt. Somit beziehen sich einige der Steuer- ein paar weitere Besonderheiten hingewiesen. In den signale, die in der Tabelle aufgeführt sind, auf Steuer- Fig. 9, 10 und 11 nimmt die Zeit von links nach signale, die nach Ansprechen auf ein vorher gegebenes 20 rechts zu, d. h., wenn die Zeit in diesen Figuren mit Instruktionswort erzeugt werden. Diese letztgenannten den in der Tabelle angeführten Zeitspalten in BeSteuersignale unterscheiden sich von den durch das ziehung gebracht wird, kann die unterste Nummer besondere als Beispiel dienende Instruktionswort der Zeitspalte in den Figuren als am weitesten links erzeugten Steuersignale durch einen Stern, der un- stehend betrachtet werden, wobei das Signal bei mittelbar neben der Steuersignalbezeichnung an- 25 andauernder Rechtsbewegung in der Bezeichnung gebracht ist. Sie dienen nur als Darstellung der der Zeitspalte aufrückt. Mit Ausnahme des EinSteuersignale von einer früheren Instruktion her, leitungssignals für jede Reihe stellen die Eingänge, wobei ihre Aufführung hier nur dazu dient, die Mög- die am unteren Teil der Figuren zu sehen sind, die lichkeit einer derartigen Überlappablaufsweise in Eingangsleitungen für die konditionierenden oder bezug auf die Instruktion darzulegen. Deshalb ist in 30 vorbereitenden Signale dar, wogegen die Ausgänge, die der Zeitspalte 4 ein vorhergehendes Instruktionswort _VOm oberen Teil der Figuren in senkrechter Richtung im F₀-Register28 der Fig. 1 enthalten und die verlaufen, als Steuersignalleitungen betrachtet werden Teile /, j und α dieses vorhergehenden Instruktions- können, die die Befehl- und Unterbefehlsignale leiten, Wortes sind im F_rRegister 30 der Fig. 1 enthalten. die von den jeweiligen Reihen erzeugt werden. In Alle benötigten Steuersignale sind in der Tabelle 35 einigen Fällen beeinflussen die in einer Reihe erzeugten in drei Spalten aufgeführt, und zwar von links nach untergeordneten Befehlsignale die vorbereitenden rechts: TV-Reihenfolge, T₂- und T₃-Reihenfolge. Die Signale derselben oder eine der anderen Reihen oder TO-Reihe kann als Hauptsteuerreihenfolge betrachtet beide, aber größtenteils stellen die erzeugten Steuerwerden. Es wird im wesentlichen zur Entwicklung signale diejenigen Signale dar, die unmittelbar verder Steuersignale verwendet, die gleichsam für fast 40 wendet werden, um die in F i g. 1 beschriebene Überalle Instruktionen des Rechners Geltung haben. Die tragungsbahn zu steuern.

r₂-Reihe erzeugt Steuersignale zur Ausführung von Im allgemeinen weisen die Steuersignale, die in

Wiederholinstruktionen und wird als Wiederhol- jeder Reihe erzeugt werden, einen Signalwert »1« auf,

aufstellreihe (RSU) bezeichnet. Es liefert Steuersignale, um die entsprechende Steuersignalleitung in Gang

die benötigt werden, eingangs den Ablauf der Wieder- 45 zu setzen, während die vorbereitenden Signale in

holinstruktion einzuleiten, und dann benötigt werden, jeder Reihe im allgemeinen wirksam sind, wenn sie

wenn die Wiederholinstruktionen vorübergehend er- einen Signalwert »0« haben. Wenn dieser Zustand

ledigt worden sind. Die hier als P-Reihe angegebene nicht vorherrscht, wird dies im Laufe der Beschreibung

r_s-Reihenfolge liefert Steuersignale, die hauptsächlich besonders hervorgehoben.

verwendet werden, um entweder dahingehend zu 50 Bevor die Tabelle im einzelnen behandelt wird, ist

wirken, daß der Inhalt des P-Registers den Inhalt zu bemerken, daß eine vorhergehende Instruktion in

während des normalen Arbeitsablaufs inkrementiert den F₀- und F₁-Registern beim ersten Zeitspalt 4.1

oder daß die im P-Register enthaltene Wiederholzahl gespeichert ist und daß die Steuersignale, die sich auf

während der Durchführung der Wiederholinstruktion die vorhergehende Instruktion beziehen, in der Tabelle verändert wird. Die in der Tabelle aufgeführten 55 von den anderen durch einen Stern zu unterscheiden

Steuersignale können als Hauptbefehl- und als Unter- sind.

befehlsignale klassifiziert werden, wobei die ersteren Wenn in der Tabelle in Fig. 8 vom Zeitspalt4.1 die Signale sind, die wirklich die Durchführungs- ausgegangen wird, sind die ersten erforderlichen stufen steuert, die zum Auslösen des Wiederhol- Steuersignale Hauptbefehlssignale P to S₁ und Einvorganges benötigt werden, und die letzteren diejenigen 60 leitspeicher 1, während die erforderlichen unterSignale darstellen, die zum Erhalten des Haupt- geordneten Befehlsignale der Einstell-P-Designatorbefehlssignals erforderlich sind. Die Hauptbefehls- Flip-Flop und der Einstell-Zj to F₀~Flip-Flop. Dies signale sind hauptsächlich die Signale, die die Über- sind die Steuersignale, die in einer Beziehung stehen, tragungsbahnen steuern, die in Verbindung mit um das Instruktionswort für den Wiederholgleichheits-F ig. 1 beschrieben wurden und die sich von den 65 test vom Kernspeicherabschnitt zu erhalten und im Unterbefehlsignalen dadurch unterscheiden, daß sie F₀-Register unterzubringen.

in der Tabelle unterstrichen sind. Eine weitere Signal- Es werden weiter im Zeitspalt 4.1 Steuersignale für

gruppe, die konditionierende Signale darstellt, sind die vorhergehende Instruktion gezeigt, die in den F₁-

ΜβΟ 171

25 2$

und F₀-Registern gespeichert sind, und diese sind ?= 1« und »Wie,derhol-Flip-Flop = 1« bleiben unwirk-F₁^t to S₀ und Einleitspeicher 0 sowie auch das Steuer- sam, und daher wird der Ausgang von #0243 eine »0« signal Z₀ to X beim Zeitspalt 4.2. Wenn jetzt von der sein, so daß die damit gekoppelte Steuersignalleitung Fig. 9 c ausgehend die r_o-Schaltserie behandelt wird, außer Betrieb bleibt Die anderen während des Zeitist vorauszusetzen, daß sich der TO41-Flip-Flop 60 5 spalts 4 erforderlichen Steuersignale werden von einem in einem »1«- oder Einstellzustand befindet, wobei sich zusätzlichen Ausgang von der O-Seite des rO41-Flipalle anderen in den Figuren auftretenden Flip-Flops Flops 60 erzeugt, der mit Γ0741 gekoppelt ist, um in dem »0«- oder Löschzustand befinden, so daß die einen »O«-Ausgang zu erzeugen, und mit dem Vor-Null-Seite eine »1« abgibt, die an den 7"0941-WEDER- bereitungssignal des »Verweis nach A, wenn erforder-Kreis übertragen wird, der das Signal umkehrt und io lieh« [J₁ = 3—) am Eingang nach #0742 vereinigt, davon einen »0«-Ausgang im #0441-WEDER-Kreis um einen »1 «-Ausgang an der mit F₁^tOS₀ und Einerzeugt. Der andere Signaleingang nach #0441 ist leitspeicher 0 gekennzeichneten Steuersignalleitung zu ein vorbereitendes Signal des Wiederhol-Flip-Flops erzeugen. Es kann im Hinblick auf die Beschreibung = 0, d. h., daß keine Wiederholfunktion im Augen- angenommen werden, daß die vorangegangene Instrukblick durchgeführt wird. Wenn beide Eingänge nach 15 tion, die sich jetzt in den .F₀- und i^-Registern. befindet, #0441 »0« sind, ist der Ausgang davon eine »1«, um eine Instruktion darstellt, in der die kodierten Permudie jeweiligen Steuersignalleitungen in Gang zu setzen, tationen des Arbeitsablaufskodes Z₁ gleich 3— sind, die mit P to S₁, Einleitspeicher 1, Einstell-P-De- so daß das an #0742 gegebene Vorbereitungssignal signator-Flip-Flop und Einstell-Zt to F₀-FUp-FlOp. wirksam ist. Es ist somit ersichtlich, daß während eine

Als Ergebnis der im Zeitspalt 4 entwickelten 20 vorangegangene Instruktion in den F₀- und F_rRegi-Steuersignale wird der Inhalt des P-Registers zum stern zur Zeit des Zeitspalts 4 besteht, eine neue S_rRegister übertragen und ein Kernspeicherverweis- Instruktion aus dem Kernspeicherabschnitt herauszyklus eingeleitet, so daß die Information, die in der gelesen wird, während gleichzeitig nach Ansprechen Stelle gespeichert ist, die durch die kodierten Permuta- der vorangegangenen Instruktion Information aus dem tionen im S_rRegister angegeben ist, aus dem Kern- 35 Kernspeicherabschnitt herausgelesen und zum .T-Regispeicherabschnitt in den S^Register übertragen wird. ster im arithmetischen Abschnitt übertragen wird. Dann wird der P-Designator-Flip-Flop und der Dies dient zur beispielhaften Darstellung einer Z₁ to F₀-Flip-Flop eingestellt. Diese liefern nun ihrer- Rechenvorgangsart, die als Instruktionsüberlappvorseits die vorbereitenden Signale für die r₃-Reihe bzw. gang bezeichnet worden war. Es wird daran erinnert, die r_o-Reihe, und ihre Funktionen werden dement- 3° daß, obwohl der Speicher-1-Abschnitt beim Zeitsprechend beschrieben. Ein weiterer Ausgang von der spalt 4 eingeleitet worden ist, sechs Zeitspalte erforder-Null-Seite des 7O41-Flip-Flops wird an Γ0842 über- lieh sind, um den Speicherverweiszyklus voll austragen und ergibt somit einen ersten »0«-Eingang nach zuführen, wogegen ein Verweis an den Speicher-0- #0541. Das an #0541 gegebene Vorbereitungssignal Abschnitt während eines Zeitspalts beendet wird,
ist der »Lesefunktionsteilnehmer-Nach-Bedarf«, der 35 Hinsichtlich der r_o-Reihe beim Zeitspalt 5 sind die davon abhängt, ob die kodierten Permutationen von erforderlichen Steuersignale, die sich auf die voran-/₀ gleich 6— sind. In diesem Falle wird vorausgesetzt, gegangene noch in den F₀- und F-L-Registern befinddaß die vorhergehende Instruktion im F₀-Register eine liehe Instruktion beziehen, F₀J, to S₀ und Einleit-Instruktion ist, die noch keinen Arbeitsablaufkode speicher 0 beim Zeitspalt 5.1 und der Index-Addierer besitzt, der gleich 6— ist, und deshalb ist auch der 40 (IA) to Z₁₀L bei 5.2. Ein erster Ausgang voa der vorbereitende Eingang nach #0541 eine »1«, so daß 1-Seite des T051-Flip-Flops 64 sieht einen ersten der Ausgang davon eine »0« ist, so daß die damit Eingang nach #0251 vor, das ein vorbereitendes gekoppelte Steuersignalleitung unwirksam bleibt. Von Eingangssignal »Wiederhol - Beendigungs - Flip -Flop der Ausgangsseite des 7O45-Flip-Flops 60 wird ein = 0« besitzt, und da der letztgenannte Zustand wirk- »0«-Signal an Γ0841 übertragen, das mit einem anderen 45 sam ist, werden die beiden »0«-Eingänge nach #0251 Eingang nach Γ0841 kombiniert wird, wobei Γ0841 einen »1 «-Ausgang ergeben, so daß die mit F₀BtOS₀ . mit Taktphase 1 bezeichnet wird. Wie von F i g. 2 und Einleitspeicher 0 gekennzeichneten Ausgangsersichtlich ist, gibt Γ0841, während die Phase 1 leitungen in Betrieb sind. Ein zweiter Ausgang von der wirksam ist, bei gleichzeitigem Vorhandensein eines 1-Seite des 7O51-Flip-Flops wird mit dem Eingang negativ verlaufenden Impulses eine »1« ab, die an die 50 nach 7Ό251 der Taktphase 4 vereinigt, um einen 1-Eingangsseite des 2D43-Flip-Flops 62 zu dessen »1 «-Ausgang zu dieser Taktphasenzeit vorzusehen, Einstellung übertragen wird. Dies ergibt einen »0«-Si- dem die Doppelaufgabe zukommt, den 7O43-Flipgnalausgang von der 1-Ausgangsseite des 7"043-FHp- Flop 62 zu löschen und den TOSS-Flip-Flop 66 einFlops, der mit dem Taktsignal der Phase 2 am Eingang zustellen. Der »O«-Signalausgang von der 1-Seite des nach Γ0243 vereinigt wird. Der sich ergebende 55 T053-FHp-Flops, der einen Eingang nach Γ0853 vor- »1 «-Ausgang von Γ0243, der bei der Taktphasenzeit 2 sieht, ergibt einen »!«-Ausgang von Γ0853, wodurch auftritt, wird an die O-Eingangsseite des rO41-Flip- die mit IA to Z₀L gekennzeichnete Steuersignalleitung Flops zurückgeführt, wobei er in den »0«-Zustand in Betrieb gesetzt wird. Auf diese Weise wurde ein übergeht. Ein weiterer Ausgang von 7Ό243 wird an weiterer Steuerspeicherverweiszyklus auf eine vorandie 1-Eingangsseite des Γ051 -Flip-Flops 64 über- 60 gegangene Instruktion hin vorgenommen, um den tragen, wodurch dieser eingestellt wird. Gleichzeitig Inhalt des Index-Addierers im Steuerspeicherabschnitt setzt der »1 «-Ausgang von der O-Ausgangsseite des zu speichern. Gleichzeitig mit dem »O«-Signalausgang TO43-Flip-Flops die durch Z₀ to X gekennzeichnete von der 1-Seite des r051-Flip-Flops gibt die O-Seite Steuersignalleitung in Betrieb, während ein anderer eine »1« ab, die in eine »0« -durch Γ0751 umgekehrt Ausgang der O-Ausgangsseite des Γ043 einen »0«-Ein- 65 und als ein erster Eingang an Γ0351 gegeben wird, gang nach #0243 über Γ0943 liefert. Die als »zusatz- Dieser erste Eingang wird mit einem Taktphasen-1-liche Eingänge nach #0243 aufgebrachten Vorberei- Signal und den vorbereitenden Signalen des »Befähige-i³ tungssignale, d. h. Unterbrechungs-Wunsch-Flip-Flop und Wiederhol-Beendigungs-Flip-Flops = 0« vereinigt,

I 180171

um die Steuersignalleitung der Einleit-T^-Reihe beim Zeitspalt 5.1 in Betrieb zu setzen.

Es geht aus der Tabelle hervor, daß die Steuersignale durch die TVReihe gleichzeitig mit der Erzeugung der weiteren Steuersignale bei Fortsetzung der TO-Reihe erzeugt werden. Der Ausgang von ΤΌ351 in der TO-Reihe sieht einen ersten ODER-Eingang zum Z353-Flip-Flop 68 in der in F i g. 11 a gezeigten TVReihe vor, um den Flip-Flop einzustellen. Der leitung für »Einstell-Wiederhol-Beendigung-Flip-Flop« wird nicht in Betrieb gesetzt, da wenigstens eines der Vorbereitungssignaleingänge nach #3274 nicht wirksam ist, was einen »O«-Ausgang vom 7/3274 ergibt. Rückblickend auf die in der T₃-Reihe erzeugten Steuersignale kann behauptet werden, daß der Inhalt des P-Registers inkrementiert wird, indem der PF₃-Register auf eine +1 eingestellt, der Inhalt des P-Registers an W₁ übertragen, diese beiden im Index-Addierer

»1 «-Signalausgang von der O-Seite des T353-Flip-Flops i° bedingungslos summiert, das Ergebnis an den /?-Regisetzt die Steuersignalleitung bei 5.3 für Lösch W₁, W_% ster übertragen und dieses Ergebnis vom i?-Register

zum P-Register zurückübertragen wird. Die Hauptbefehlssignale, um diese Vorgangsstufen zu verwirklichen, sind die +ItOiF₃, PXoW₁, IA to R und R to P-Steuersignale, wogegen die untergeordneten hierzu erforderlichen Befehlssignale die Lösch W₁, W_% und W₃, Lösch P-, Lösch J?- und Lösch P-Designator-Flip-Flop sind.

In bezug auf die T*₀-Reihe in Fig. 9d gibt Γ0361

ausgang von der 1-Seite des T"353-Flip-Flops einen 20 auf ein Signal von der 1-Ausgangsseite des TO61-Flipersten Eingang an //3254, und ein zweites Eingangs- Flops ein »1 «-Signal bei Taktphase 4 ab, das zum

Einstellen des 7O63-Flip-Flops 76 dient und das Γ0964 eine »0« abgeben läßt. Wenn dieses Signal mit dem Vorbereitungssignal des Z₁ to F₀-Flip-Flop = 1

und W₃ in Betrieb. Das »O«-Signal von der 1-Ausgangsseite des T353-Flip-Flops setzt die P to Ϊ^-Steuersignalleitung in Betrieb. Diese Leitung wird in Betrieb genommen, wenn sie sich im »O«-Signalzustand befindet, zum Unterschied zu denen, die in Betrieb gesetzt werden, wenn sie sich im »1 «-Signalzustand befinden. Der Grund hierfür wird nachstehend klargestellt. Gleichzeitig liefert ein anderer »O«-Signal-

signal dazu ist das Vorbereitungssignal des P-Designator-Flip-Flops = 6. Da beim Zeitspalt 4.1 in der TO-Reihe der P-Designator-Flip-Flop eingestellt war,

ist das an //3254 gehende Vorbereitungssignal eine »1«, 25 vereinigt ist, wird der Flip-Flop, der durch ein unterso daß der Ausgang davon eine »0« ist, die ein erster geordnetes Befehlssignal eingestellt worden ist, das in

der TO-Reihe bei 4.1 erzeugt worden ist, die Steuersignalleitung Z₁ to F₀ über //0264 in Betrieb setzen.

Eingang für Γ3254 ist. Dieser Eingang wird mit einem zweiten Signaleingang nach T3254 von der 1-Ausgangsseite des Γ-353-Flip-Flops mitsamt dem Taktphasen-4-Wenn der T063-Flip-Flop eingestellt ist, ergibt der

Signal vereinigt, um beim Zeitspalt 5.4 die +1 to W₃- 30 »O«-Signalausgang von seiner 1-Seite bei Vereinigen

Steuersignalleitung in Betrieb zu setzen. Bei der Taktphase 3 ergibt ein Ausgang von der 1-Seite des T353-Flip-Flops einen Signalwert »1« von Γ3253, der den r361-Flip-Flop 70 einstellt, so daß der »!«-Signalwert mit dem Vorbereitungssignal des »Wiederhol-Flip-Flops = 0« am Eingang nach //0261 eine Inbetriebsetzung der Lösch-Fo-Steuersignalleitung beim Zeitspalt 6.2. Gleichzeitig mit der Erzeugung des Z₁ to F₀-

von der O-Ausgangsseite des T361-Flip-Flops die 35 Steuersignals beim Zeitspalt 6.3 wird die TO-Reihe Steuersignalleitung Lösch P beim Zeitspalt 6.2 in wieder eingeleitet, indem //0464 ein Signal über //0223 Betrieb setzt. Wenn der T361-Flip-Flop eingestellt ist,
ergibt die Vereinigung des »O«-Signalwerts von der

und G0253 nach Fig. 9a an G053FF78 weitergibt. Am Eingang nach Γ0463 wird ein Ausgang von der 1-Seite des TO63-Flip-Flops mit dem Vorbereitungsder Phase 1 ein Signal, das von T3261 an die 0-Ein- 40 signal »Wiederhol-Beendigung-Flip-Flop = 1« vergangsseite des T353-Flip-Flops zum Löschen desselben einigt. Da dies jedoch nicht zutrifft, wird die mit

Signal an die

1-Ausgangsseite dieses Flip-Flops und der Taktimpuls

zurückgeführt wird, wobei auch ein Signal an
1-Eingangsseite des T363-Flip-Flops 72 gegeben wird, um diesen einzustellen. Im allgemeinen wird beim reihengemäßen Verbreiten durch die Flip-Flops in den jeweiligen Reihenkreisen ein Signal zurückgeführt, um einen vorher eingestellten Flip-Flop zu löschen. In einigen Fällen werden andere Vorrichtungen zum Löschen der Flip-Flops in den Reihenkreisen verwen-Einleit-!T₂ gekennzeichnete Steuersignalleitung nicht in Betrieb gesetzt. Somit wird während des Zeitspalts 6 das neue Instruktionswort vom Übertragungsregister Z₁ des Kernspeicherabschnitts zum F₀-Register übertragen, um die vorhergehende Instruktion im F₀-Register zu ersetzen, wobei die neue Instruktion das Instruktionswort für den Wiederholgleichheitstest ist, das die vorher beschriebenen kodierten Permutationen

det. Es sollte auf jeden Fall zur Kenntnis genommen 50 aufweist.

werden, daß, wenn einmal die erforderlichen Steuersignale nach Ansprechen eines eingestellten Reihen-Flip-Flops erzeugt werden, dieser Flip-Flop daraufhin gelöscht wird, um für einen weiteren Durchgang der

Reihe zur Verfügung zu stehen. Unter Berücksichtigung 55 Steuersignalleitung F₀^ to S₀ in Betrieb setzt. Gleichdieser Sachlage wird auf das Löschen der Flip-Flops zeitig hiermit wird die Steuersignalleitung des Einleitin den Reihenkreisen bei weiterem Verbreiten des
Signals durch den Kreis nicht weiter eingegangen. Es
ist beim weiteren Verfolgen der T₃-Reihe ersichtlich,

Wenn der G053-FIip-Flop 78 eingestellt ist, gibt Γ0311 bei Taktphase 3 ein Signal ab, um den Γ011-Flip-Flop 80 einzustellen, wobei der Ausgang von der 1-Seite des letztgenannten Flip-Flops über //0311 die

Speichers 0 von der O-Ausgangsseite des TOll-Flip-Flops beim Zeitspalt 1.1 in Betrieb gesetzt. Der »0«-Signalwert von der 1-Ausgangsseite des Γ011-

daß bei der Taktphase 3 der T371-Flip-Flop 74 ein- 60 Flip-Flops 80 vereinigt sich mit dem nach ΤΌ211 gestellt ist, der wiederum eine Inbetriebsetzung der gehenden Signaleingang der Taktphase 1, um einen mit Lösch R bzw. IA to R gekennzeichneten Steuersignalleitungen über den nachfolgenden Flip-Flop

Γ373 hervorruft, der mit der Nummer 74 versehen ist

»1 «-Signalwert zu erzeugen, um den TO13-Flip-FIop 82 einzustellen, was eine Inbetriebsetzung der Steuersignalleitung F₀LtO W₃ von //0213, der Steuersignal- und der wiederum die R to P-Steuersignalleitung beim 65 leitung Z₀ to W₁ und W_z von //0214, der Steuer-Zeitspalt 1.3 in Betrieb setzt und auch ein Lösch-P- signalleitung Lösch W₁, W₂ und W₃ von der O-Aus-Designator-Flip-Flop-Steuersignal vom Ausgang des
//3374 beim Zeitspalt 1.4 erzeugt. Die Steuersignal-

gangsseite des TO13-Flip-Flops zur Folge hat und einen ersten »O«-Signaleingang über Γ0913 nach Γ0514 her-

I .ISO 171

29 30

stellt. Ein anderer Eingang nach Γ0514 ist _t ein Vor- ÄSCZ-Flip-Flop = -1, und da dieser Flip-Flop beim bereitungssignal, das davon abhängt, daß /=62, Zeitspalt 1.4 in der r_o-Reihe eingestellt worden war, was die kodierte Permutation der Funktion oder bewirkt dieses Vorbereitungssignal das Erzeugen eines Durchführungskodierteil des als Beispiel dienenden »1 «-Signalwertausgangs vom #0333 bei der Takt-Instruktionswortes ist und das sich jetzt im F, _O-Register 5 phase 3, um die Steuersignalleitung »Einleit Γ₈« in befindet. Das Vorbereitungssignal des / = 62, das an Betrieb zu setzen. Da der Wiederhol-Flip-Flop sich den Eingang von Γ0514 gegeben wird, ergibt sich aus immer noch im »O«-Zustand befindet, ist das Vorder Übersetzung der höchstrangigen sechs bit im bereitungssignal in #0233 auch wirksam und erzeugt Instruktionswort, das im jF₀-Register gespeichert ist. ein ausgehendes Signal des »1 «-Signalwerts, um die Fig. 12 zeigt die Übersetzung der höchstrangigen io Steuersignalleitungen Lösch F₁ bzw. F₀ to F₁ in Betrieb sechs bit und wird nachstehend eingehend erläutert. zu setzen. Während des Zeitspalts 2 in der r_o-Reihe Das andere Vorbereitungssignal nach Γ0514 ist das ergibt es sich, daß das Ergebnis des Adressenmodi- »Wiederhol-Flip-Flop = 0«, das auch wirksam ist, und fikationsvorgangs, der im Zeitspalt 1 eingeleitet worden daher wird die Steuersignalleitung »Einstell-ASiZ-Flip- ist, vom Index-Addierer zum i?-Register übertragen Flop« der Taktphase 4 beim Zeitspalt 1.4 in Betrieb 15 wird, und die Selbstmodifikation des Adressengesetzt. Bei weiterem Verfolgen der T₀- und anderer Veränderungswortes wird eingeleitet, indem der Inhalt Reihen geht hervor, daß das Einstellen des RSU-FUp- des PF^-Registers in den FF₃-Register gebracht wird, Flops, das aus dem Ausgang von ΤΌ514 resultiert und der zum Inhalt des !^-Registers im Index-Addierer von den passenden kodierten Permutationen im addiert werden soll. Weiterhin wird während des Durchführungskode des Instruktionswortes abhängt, 20 Zeitspalts 3 der Inhalt der /-, j- und a-Designatorteile die Schlüsselstufe in der 7O-Reihe ist, um die Erzeugung des F₀-Registers zum i^-Register übertragen, und die weiterer Steuersignale zu steuern, die für die Wieder- T^-Reihe wird eingeleitet.

holfunktion erforderlich sind. Es ist somit ersichtlich, Der »O«-Signalwert von der 1-Ausgangsseite ~des daß also während des Zeitspalts 1 ein Speicherverweis- r033-Flip-Flops 90 liefert einen ersten Eingang nach zyklus zum Steuerspeicherabschnitt eingeleitet wird, 25 Γ0233. Das nach 2D233 gehende Vorbereitungssignal um die Information herauszulesen, die in der durch ist RSU-Flip-Flop = 0, und da dieser Flip-Flop vorher den Z>-Designatorteil des i^-Register-Instruktions- beim Zeitspalt 1.4 eingestellt worden war, ist dieses Wortes angegebenen Adresse gespeichert ist, und diese Vorbereitungssignal nicht wirksam, so daß der AusInformation in die W₁- und ^-Register gebracht wird, gang von ΤΌ233 ein »0«-Signalwert ist, der zur Beendiwährend gleichzeitig der w-Teil des Instruktionswortes, 30 gung der TO-Reihe führt. Obwohl während der oben das sich im i^-Register befindet, in den ^-Register beschriebenen Zeitspalte 1, 2 und 3 der TO-Reihe der gebracht wird. Dies dient alles der Vorbereitung, um «-Teil des Instruktionswortes verändert wird, kein die Grundadresse des Instruktionswortes gemäß den Speicherverweis an diese modifizierte Adresse einkodierten Permutationen des w-Teils des Instruktions- geleitet wird. Obwohl eine Selbstmodifikation des wortes durch den Adressenmodifikator zu verändern, 35 Adressenveränderungswortes bei 3.3 eingeleitet worden der sich im Steuerspeicher befindet. Gleichzeitig wird ist, wird das davon erhaltene Ergebnis nicht im das ÄSEZ-Flip-Flop nach Ansprechen auf das Vor- Steuerspeicherabschnitt zurückgespeichert,
bereitungssignal eingestellt, wodurch angezeigt wird, I_n der ?VReihe stellt nach der Fig. 10a der zum daß die kodierte Permutation des Funktionskode- r241-Flip-Flop 88 gehende Signaleingang von #0333 teils /₀ des sich im i^-Register befindlichen Instruk- 40 der r_o-Reihe her den Flip-Flop ein. Die O-Seite des tionswortes eine Wiederholinstruktion ist. r241-Flip-Flops liefert einen »1 «-Ausgang auf den Im Zeitspalt 2 der TO-Reihe werden die F_{1 a} to S₀- Steuersignalleitungen P to Q und Einleitspeicher 0, Einleitspeicher 0— und die Arithmetik- to- Z₀-Steuer- um diese Leitungen in Betrieb zu setzen. Der »0«-Aussignale aufgeführt, jedoch nur, um zu zeigen, daß ein gang von der 1-Seite des T241-Flip-Flops liefert einen weiterer Verweis im Hinblick auf die vorhergehende 45 ersten Eingang nach #2341 und ein zweiter Eingang Instruktion während des Zeitintervalls an den Steuer- an den letzteren WEDER-Kreis ist das Vorbereitungsspeicherabschnitt durchgeführt werden kann, da es signal des ÄSCZ-Flip-Flops = 1.Da der .ftSIT-Flip-Flop sich immer noch im i^-Register befindet. unter der Bedingung /₀ = 62 in der TO-Reihe einWenn der r031-Flip-Flop 88 durch das Ausgangs- gestellt worden war, sind die beiden nach #2341 signal von T0223 bei der Taktphase 3 eingestellt ist, 50 gehenden Eingänge dergestalt, daß ein »1 «-Signalwert ergibt der hiervon an Γ0931 gegebene Signalwert »0« auf der Steuersignalleitung 101 to S₀ abgegeben wird, auf der 1-Ausgangsseite die Inbetriebsetzung der Die Steuersignalleitung 103 to S₀ vom #2241 wird Steuersignalleitung Lösch R und Index-Addierer to R, wegen des nach #2241 von #2341 gehenden Signals um die Steuersignale beim Zeitspalt 3.1 bzw. 3.2 her- des Signalwerts »1« nicht in Betrieb gesetzt. Die zustellen. Zusätzlich werden bei ΤΌ223 die Steuer- 55 1-Ausgangsseite des r241-Flip-Flops 88 liefert einen signale Lösch Z₁ to F₀ FF und Lösch Z₁ to XFF »0«-Ausgang nach Γ2441, das einen Taktphasen-1-erzeugt. T0331, das auch ein Signal von der 1-Aus- Eingang besitzt, so daß es bei Taktphase 1 einen gangsseite der T031-Flip-Flops erhält, entwickelt »1 «-Ausgang liefert, der die Steuersignalleitung »Löscheinen »1 «-Signalwertausgang bei der Taktphase I₃ Wiederhol-Flip-Flop« und zusätzlich den nächstwodurch die TO-Reihe fortgesetzt wird, indem das 60 folgenden Flip-Flop in der T₂-ReUIe, den T243-Flip-TO33-Flip-Flop 90 eingestellt wird. Wenn der Γ033- Flop 90 einstellt. Obwohl das Steuersignal des Lösch-Flip-Flop nach Ansprechen des von T0331 verlaufen- Wiederhol-Flip-Flops von Γ2441 während der Verden Ausgangs eingestellt wird, entsteht ein »1 «-Ausgang breitung durch die T^-Reihe wirksam ist, dient dieses in der Steuersignalleitung Lösch W₃ und W₂ to W₃. Steuersignal jedoch keinem nützlichen Zweck, da der Zusätzlich verursacht der ausgehende »1 «-Signalwert, 65 Wiederhol-Flip-Flop vorher nicht eingestellt worden daß hiervon ein »O«-Ausgangssignal erzeugt wird, das ist. Von der Tg-Reihe geht hervor, daß die Steuersignalan den Eingang von #0333 und #0233 gegeben wird. leitungen Z₀ to W₁ und Lösch Pf₁, W₂ und W₃ über Der Vorbereitungssignaleingang nach #0333 ist T2943 in Betrieb gesetzt werden, wobei Γ2943 einen

I 180 171

32

Lösch F₀ und Einleite T₀ zwischen dem T261-Flip-Flop 96 und dem r281-Flip-Flop 104 liegend gezeigt werden, sind beide Steuerleitungen nicht im Betrieb, da wenigstens einer der Ausgänge zu den jeweiligen 5 WEDER-Kreisen, #2361 und #2363, sich im »1 «-Signalzustand befinden, wodurch die jeweiligen WEDER-Kreise dahingehend wirken, »O«-Signalwertausgänge zu erzeugen, so daß die jeweiligen Steuersignalleitungen außer Betrieb bleiben.

Im Hinblick auf die TV-Reihe ist also bis jetzt erkenntlich, daß beim Zeitspalt 4.1 die zu einer einzigen Adresse gehörenden Permutationen gleich 101 (oktal) sind und daß diese Adresse zum 5₀-Register übertragen wird und der Steuerspeicher eingeleitet wird, die Information herauszulesen, die in dieser Adresse gespeichert ist. An dieser bestimmten Adresse wurde vorher, d. h. entweder beim Einführen der ursprünglichen Programminstruktionen in den Rechner oder im Laufe vorangegangener Arbeitsvorgänge,

Ausgang von der Ϊ -Seite des T243-Flip-Flops erhält,
und daß Γ2243 einen »1 «-Ausgang liefert, um den
T251-Flip-Flop 92 einzustellen. Der Ausgang von
Γ2243 liefert weiterhin einen »1 «-Signalwerteingang
nach #2951. Ein zweiter Eingang nach //2951 verläuft
von der O-Seite des !T251-Flip-Flops, so daß als Folge
beider Eingänge #2951 einen »O«-Signalwert abgibt,
der einen ersten Eingang nach #2541 darstellt. Der
zweite Eingang nach #2451 ist ein Vorbereitungssignal,
das der Bedingung entspricht, daß J?Si/-Flip-Flop = 1 i°
ist, wobei dieses Signal dahingehend wirksam bleibt,
daß #2451 auf der Steuersignalleitung 103 to S₀ einen
»!«-Signalwertausgang liefert. Der Ausgang von #2451
wird auch als ein Eingang nach #2551 übertragen,
und da er den Zustand des »1 «-Signalwertes aufweist, i5
verursacht er, daß #2551 eine »0« auf der Steuersignalleitung 101 to S₀ abgibt, wodurch diese außer Betrieb
gesetzt wird. Die logische Anordnung, die Ähnlichkeit
mit den auf gleiche Weise gekennzeichneten Steuer-Signalen hat, die von dem T241-Flip-Flop erzeugt ao die Angabe der Wiederholzahl untergebracht. Gleichwerden, ist dergestalt, daß die 103 to S₀- und 101 to S₀- zeitig mit der einleitung des Steuerspeicherverweis-Steuersignale einander ausschließen, d. h. wenn eine zyklus wird der Inhalt des /"-Registers über die Über-Steuersignalleitung in Betrieb ist, die andere nicht in tragungsbahn P to Q zum arithmetischen Abschnitt Betrieb sein kann. Die durch »Einleite r₃-Reihe von übertragen. Beim Zeitspalt 4.4 wird die von der #2651« gekennzeichnete Steuersignalleitung wird nicht 25 Adressenstelle im Steuerspeicher befindliche Inforin Betrieb gesetzt, da der vorbereitende Signaleingang mation herausgelesen und vom Z₀-Register zum nach #2651 des Unterbrechungs-Flip-Flops = 1 nicht ^-Register übertragen, und beim Zeitspalt 5.2 wird vorhanden ist. Von dem T251-Flip-Flop 92 über die diese Information, die die Wiederholzahl darstellt, T₂-Reihe ausgehend, wird ersichtlich, daß #2251, das vom ^-Register zum /^-Register und vom Ä-Register einen Eingang von der 1-Ausgangsseite des Γ251 30 zum P-Register übertragen, so daß die sich verschieerhält, die Steuerleitungen Einleite-SpeicherO, Lösch R, bende Zahlangabe vorübergehend im P-Register Lösch P, W₁ to R und Arithmetik to Z₀ in Betrieb gehalten wird. Beim Zeitspalt 5.1 wird eine einmalige setzt. Nach Ansprechen des Ausgangs von der 1-Seite Adresse von 103 (oktal) zum S₀-Register übertragen, des T251-Flip-Flops setzt Γ2551 die Steuersignal- und der Steuerspeicherverweiszyklus wird wieder einleitung Lösch-Wiederhol-Beendige-Flip-Flop in Betrieb 35 geleitet, wobei daran zu erinnern ist, daß ein voll- und fährt mit der T₂-ReUIe fort, indem der T253-Flip- ständiger Steuerspeicherverweiszyklus nur einen Zeit-Flop 94 nach der F i g. 10b eingestellt wird. Das spalt erfordert, so daß, obwohl ein erster Speicherfrühere Steuersignal hat während des Durchgangs verweis beim Zeitspalt 4.1 eingeleitet worden ist, ein durch die T₂-Reihe keine zweckbedingte Funktion zu nachfolgender Speicherverweiszyklus beim Zeitspalt 5.1 erfüllen, da der Wiederhol-Beendigungs-Flip-Flop 40 eingeleitet werden kann. Gleichzeitig mit der Einnicht vorher eingestellt worden ist. Der »1 «-Signal- leitung des Speicherverweiszyklus wird die Information wertausgang von der O-Ausgangsseite des 7253-FHp- vom arithmetischen Abschnitt zum Z₀-Register überFlops setzt die Steuersignalleitung R to P in Betrieb, tragen. Dies ist die Information, die vorher im P-Regi- und der Ausgang von der 1-Ausgangsseite des Γ253- ster gespeichert und zum arithmetischen Abschnitt Flip-Flops, der an Γ2253 übertragen worden ist, setzt 45 übertragen worden war und die die Adresse der nächstdie Ta-Reihe fort. Es ist zu bemerken, daß zu diesem folgenden Programminstruktion darstellt. Auf diese Zeitpunkt, obwohl #2253 einen ersten Eingang vom Weise wird die Information an der Speicherstelle 103 r253-Flip-Flop erhält, der den Signalwertzustand »0« im Steuerspeicher zur nachfolgenden Verwendung aufweist, ist das R — 0 aufgebrachte Vorbereitungs- nach Ablauf der vorliegenden Wiederholinstruktion signal nicht wirksam, so daß die Steuersignalleitung 5° untergebracht. Es ist dabei daran zu denken, daß die »Schnell-Einstell-Ausgangs-Flip-Flop« nicht in Betrieb von der r_o-Reihe getätigte Einleitung der Tg-Reihe ist. Der von Γ2253 abgegebene »1«-Signaiwert stellt von dem ÄSC-Flip-Flop abhängt, und zwar, daß den r261-Flip-Flop 96 ein, um die T₂-ReUIe fort- dieser in einen »1 «-Zustand eingestellt worden ist. Die zusetzen. Es ist zu bemerken, daß in der Tabelle keine letztgenannte Reihe hängt davon ab, daß passende Steuersignale in der T₂-ReUIe vom Zeitspalt 5.2 zum 55 kodierte Permutationen im Arbeitsablaufkodeteil des Zeitspalt 8.1 erzeugt werden. Diese Zeitspanne wurde F₀-Registers bestehen.

für die Erzeugung andersartiger Steuersignale für Bei Weiterverfolgung der TV-Reihe beim Zeit-

Wiederholinstruktionen reserviert, die im Instruktions- spalt 8.1 wird der T281-Flip-Flop 104 in der Fig. 10 c repertoire des Rechners enthalten sind. Andere Arten eingestellt, so daß seine O-Ausgangsseite ein in Betrieb von Wiederholfunktionen erfordern, daß zusätzliche 60 setzendes »1 «-Signal an die Steuersignalleitungen Steuersignale in der Zeitspanne zwischen dem Zeit- .F₁(JtOS₀ und Einleite-SpeicherO gibt. Die T^-Reihe spalt 5.2 und 8.1 erzeugt werden. Die r₂-Reihe wird wird von der 1-Ausgangsseite des T281-Flip-Flops vom T261-Flip-Flop 96 weiter fortgesetzt, indem weiter durchgeführt, der einen Eingang nach T2281 nachfolgend reihenmäßig der T263-Flip-Flop 98, der liefert, so daß dieser den T283-Flip-Flop einstellt. Von T271-Flip-Flop 100, der T273-Flip-Flop 102 und der 65 der O-Ausgangsseite des F283-Flip-Flops wird die T281-Flip-Flop 104 eingestellt wird, wobei der letzt- Steuersignalleitung Z₀ to X in Betrieb gesetzt. T2283, genannte in der F i g. 10c gezeigt wird. Obwohl in der einen Eingang von der 1-Ausgangsseite des den Figuren der T₂-Reihe die Steuersignalleitungen T283-Flip-Flops erhält, stellt den r291-Flip-Flop 1Θ8

ein und setzt die Steuersignalleitungen Einstell-Wiederhol-Flip-Flop und Lösch-PvSiZ-Flip-Flop in Betrieb. Die nachfolgende Einstellung des T293-Flip-Flops 110 über T2291 bei der Taktphase 1 ergibt, daß die O-Ausgangsseite des zuletzt genannten Flip-Flops die Steuersignalleitung Einleite-TVReihe beim Zeitspalt 9.3 in Betrieb gesetzt wird.

Beim Überblick des Funktionsablaufs der T₂-Reihe vom Zeitspalt 8.1 über den Zeitspalt 9 ist ersichtlich,

um die Steuersignalleitungen Einleite-T"₂, Lösch F₁ und jF₀ to F₁ in Betrieb zu setzen, sind jedoch nicht wirksam, da der Wiederhol-Flip-Flop vorher ein·' gestellt worden ist und der Wiederhol-Aufstell-Flip-5 Flop vorher gelöscht worden ist, so daß diese Steuersignale während dieses Durchgangs durch die TO-Reihe nicht erzeugt werden. Die J^-Reihe kann vom ■Zeitspalt 3 zum Zeitspalt 4 vorrücken, da das an 7Ό233 gegebene Vorbereitungssignal von i?Si7-Flip-Flop — 0

daß die Erzeugung der F_iatoS'₀- und der Einleite- io wirksam ist, so daß ein »1 «-Signal an die 1-Eingangs-Speicher-O-Steuersignale die Vorrichtung ergeben, die seite des TO41-Flip-Flops 60 von der 1-Ausgangsseite zum Einleiten eines Steuerspeicherverweises an eine des TO33-Flip-Flops 90 geleitet wird. Wenn der durch den a-Designatorteil des ^-Registers bestimmte 7O41-Flip-Flop eingestellt ist, wird· die T₀-Reihe über Adressenstelle erforderlich ist. Vorher wurde in dieser den 1-Ausgang des r041-Flip-Flops eingestellt ist, Stelle das Vergleichswort gespeichert, mit dem mehrere 15 wird die r_o-Reihe über den 1-Ausgang des ΤΌ41-Funktionsteilnehmer wiederholt auf Gleichheit unter Flip-Flops durch 7Ό841 zur 1-Eingangsseite des Steuerung des als Beispiel verwendeten Instruktions- IO43-Flip-Flops 62 fortgesetzt. Gleichzeitig gibt die Wortes verglichen werden. Beim Zeitspalt 8.3 befähigt O-Ausgangsseite des TO41-Flip-Flops 60 eine »1« an das Zo-to-Arithmetik-Steuersignal, das in der TV-Reihe ΤΌ842 ab, das wiederum einen ersten »0«-Signalerzeugt worden ist, daß die Übertragungsbahn der 20 eingang an #0541 liefert. Der andere Eingang zum aus dem Steuerspeicherabschnitt herausgelesenen In- WEDER-Kreis ist das Vorbereitungssignal /0 = 6—, formation diese an den arithmetischen Abschnitt das wirksam ist, so daß die Steuersignalleitungen zwecks nachfolgendem Vergleich der verschiedenen Pv to S₁, Einleite-Speicher 1 und Einstelle-Zj to X-Funktionsteilnehmer überträgt. Somit ist vorläufig Flip-Flop beim Zeitspalt 4.1 in Betrieb gesetzt werden, die Wiederhol-Aufstellreihe T₂ beendigt, und der 25 Die Steuersignalleitungen Einstell-Zi to i^-Flip-Flop, ÄS£/-Flip-Flop wird daher gelöscht. Da jedoch zu PtOS₁, Einleite-Speicher 1 und Einstelle-P-Designatordiesem Zeitpunkt die Wiederholfunktion wirksam ist, Flip-Flop, die alle durch den Ausgang #0441 gesteuwird der Wiederhol-Flip-Flop eingestellt, und beim ert werden, befinden sich nicht in Betrieb, da das Zeitspalt 9.3 wird wieder die TO-Reihe eingeleitet, nach #0441 gehende Vorbereitungssignal des Wiederum weitere Steuersignale zu erzeugen, die erforderlich 30 hol-Flip-Flops = 0 nicht wirksam ist. Die Steuersind, um den Ablauf der Instruktion zu sichern. signalleitungen F_lA to S₀ und der Einleite-Speicher 0 Bei nochmaliger Beschreibung der Reihen und vom #0742 bleiben wegen des Untätigkeitszustands deren Einleiten werden die Vorrichtungen zur Er- des an den Eingang von #0742 von f_x = 3— gegezeugung derjenigen Steuersignale, die schon vorher benen Vorbereitungssignals auch unwirksam. Obwohl beschrieben worden sind, nicht wiederholt. Es wird 35 die Steuersignalleitung Z₀ to X von der 0-Ausgangslediglich festgestellt, daß diese Steuersignale nochmals seite des TO43-Flip-Flops in Betrieb gesetzt worden erzeugt werden. Hinsichtlich der Steuersignale jedoch,
die nicht beim ersten Durchgang durch jede Reihe
oder den Reihen, die während der nachfolgenden
Durchgänge durch die Reihen gehemmt wurden, er- 40
zeugt worden sind, werden nun im einzelnen beschrieben. Wenn auf den Zeitspalt 9 in der TO-Reihe
folgend vom Zeitspalt 1.1 ausgegangen wird, werden
zunächst die Hauptbefehlssignale F_ob to S₀ und
Einleite-Speicher-0 erzeugt. Weiterhin werden die 45 ΤΌ351 zu erzeugen. Der erste Vorbereitungssignal-Steuersignalleitungen Lösch W₁, W₂ und W₃ am Zeit- eingang nach ΤΌ351 des Wiederhol-Beendigung-Flipspalt 1.3 und F₀ito W₃ und Z₀ to W₁ und W₂ am
Zeitspalt 1.4 in Betrieb gesetzt. Da der Wiederhol-Flip-Flop vorher in der T₂-ReUIe beim Zeitspalt 8.3
eingestellt worden war, ist das an T0514 gegebene 50 gungs-P-Vorbereitungssignaleingang nach ΤΌ351 auch Vorbereitungssignal nicht vorhanden, d. h., die wirksam, da er von dem Zustand abhängt, daß der Steuersignalleitung Einstell-Wiederhol-Aufstell-Flip- P-Designator-Flip-Flop = 0 und der Wiederhol-Flip-Flop wird nicht in Betrieb gesetzt. Da nun J₁ nicht Flop gleich 1 ist. Deshalb gibt am Zeitspalt 5.1 3— gleicht, bleibt das an #0221 gegebene Vor- ΤΌ351 einen »1 «-Signalwert ab, um die Steuersignalbereitungssignal unwirksam, so daß die Steuersignal- 55 leitung Einleite-TVReihe in Betrieb zu setzen. Gleichleitungen F₁A to S₀ und Einleite-Speicher-0 während zeitig hiermit wird von der 1-Ausgangsseite des des Zeitspalts 2 auch unwirksam bleiben. Obwohl TO51-Flip-Flops 64 ein »0«-Signalwert an den Eindie nicht vorbereitete Steuersignalleitung Arithmetik- gang von #0251 gegeben, und dieser wird mit dem to-Z₀ nicht in Betrieb ist, da kein Speicherverweis- Vorbereitungssignal des Wiederhol-Beendigung-Flipzyklus zum Steuerspeicher eingeleitet worden ist, tritt 60 Flops = 0 gekoppelt. Hieraus ergibt sich, daß #0251 keine bedeutende Veränderung durch die Übertragung die Steuersignalleitungen F_Ob to S₀ und Einleiteder Information vom arithmetischen Abschnitt zum Speicher 0 am Zeitspalt 5.1 in Betrieb setzt. Gleich-Z₀-Register auf. Die Lösch R-, IA to R-, Lösch W₃- zeitig hiermit wird der T0251-Flip-Flop 66 durch und W₂ to FF₃-Steuersignale, die sich an den jeweiligen einen »1 «-Signaleingang nach der 1-Eingangsseite von Zeitspalten 3.1, 3.2 und 3.3 befinden, werden in der 65 ΤΌ251 eingestellt, um die TV-Reihe fortzusetzen. Von TO-Reihe auf dieselbe Art und Weise entwickelt, wie der 1-Ausgangsseite des r053-Flip-Flops ergibt ein dies beim ersten Durchgang der T₀-ReUIe der Fall nach Γ0853 gehender »0«-Signalwert, daß sich hier war. Die Vorbereitungssignale, die erforderlich sind, ein »1 «-Signal entwickelt, um die mit ihrem Ausgang

409 703/330

ist, da kein Steuerverweiszyklus eingeleitet worden ist, bleibt die Inbetriebnahme dieser Übertragungsbahn ohne Wirkung.

Von der 1-Ausgangsseite des T043-Flip-Flops 62 liefert ΤΌ243 einen »1 «-Signalwert an den TO51-Flip-Flop, um diesen einzustellen. Ein von der O-Ausgangsseite des TO51-Flip-Flops abgegebener »1 «-Signalwert veranlaßt ΤΌ751, einen »O«-Signalwerteingang nach

Flops = 0 ist wirksam, da er nicht vor dem jetzigen Zeitpunkt eingestellt worden ist. Wie nachfolgend noch im einzelnen beschrieben wird, ist der Befähi-

35 36

gekoppelte Steuersignalleitung IA to Z₀L am Zeit- T₃-ReUIe auch in Betrieb gesetzt. Auf ähnliche Weise spalt 5.2 in Betrieb zu setzen. Der TO61-Flip-Flop 74 werden die Steuersignalleitungen Lösch P, Lösch R, wird durch einen Ausgang von ΤΌ253 eingestellt und IA to R, R to P und Lösch-P-Designator-Flip-Flop von dem 1-Ausgang dieses Flip-Flops wird über reihenfolgegemäß in Betrieb gesetzt. Ausführungs-7Ό361 und #0263 ein erster »O«-Signalwert an den 5 gemäß wird daher in diesem Durchgang durch die Eingang von #0763 gegeben. Der andere Eingang r₃-Reihe — wobei daran erinnert wird, daß der zu diesem WEDER-Kreis ist das Vorbereitungssignal P-Register die Wiederholzahlangabe enthält — die von Z₁ to X-Flip-Flop = 1, wobei dieser Flip-Flop Wiederholzahlangabe durch Eins durch den Indexvorher am Zeitspalt 4.1 eingestellt worden ist. Dieser Addierer vermindert, und das Ergebnis wird wieder Eingang setzt die Steuersignalleitung Z₁ to X in Be- io im P-Register untergebracht. Wie die Tabelle gemäß trieb. Die jeweiligen Steuersignalleitungen Z₁IoF₀, der Fig. 8c am Zeitspalt 1.4 zeigt, befindet sich Einleite-T^-Reihe und Lösch F₀ hängen alle von den hier ein in Klammern gesetztes Steuersignal Einstelljeweiligen Vorbereitungssignalen Z₁IoF₀ Flip-Flop= 1, Wiederhol-Beendigung-Flip-Flop. Die Steuersignal-Wiederhol-Beendigung-Flip-Flop = 1 und Wiederhol- leitung, die in der Fig. lib ähnlich gekennzeichnet Flip-Flop = 0 ab, die alle außer Betrieb sind, da die 15 ist, erhält ein in Betrieb setzendes Signal von #3274, Vorbereitungssignale unwirksam sind. Die T₀-ReUIe wobei die geeigneten Vorbereitungssignale an dessen wird jedoch über G0253 am Zeitspalt 6.3 auf die Eingang gegeben werden. Eines dieser Vorbereitungsgleiche vorher beschriebene Weise wieder eingeleitet. signale ist der Wiederhol-Flip-Flop = 1, das während Aus der oben beschriebenen r_o-Reihe geht hervor, des jetzigen Durchlaufs durch die TVReihe wirksam daß während des Zeitspalts 1 die Modifikation des 20 ist. Das andere Vorbereitungssignal ist R-O. w-Teils des Instruktionsworts durch das Adressen- Während der T^-Reihe speichert das Fv-Register die Veränderungswort, das in der durch den έ-Designator sich verschiebende Zahlangabe vorläufig, indem die angegebenen Adresse im Steuerspeicher enthalten ist, verminderte sich verschiebende Zahlangabe vom eingeleitet wird und daß die Ergebnisse dieser Ver- Index-Addierer zum P-Register übertragen wird, und änderung vom Index-Addierer zum Pv-Register wäh- as indem der Inhalt des P-Registers abgetastet wird, rend des Zeitspalts 3 übertragen werden. Am Zeit- kann angegeben werden, ob eine Bedingung zur spalt 4 wird die modifizierte Adresse zum Speicher- Beendigung der Wiederholfunktion erfüllt worden ist, adressenregister für den Kernspeicher S₁ übertragen, d. h., daß der Zustand erreicht worden ist, in dem und ein Kernspeicherverweiszyklus wird eingeleitet, die Wiederholzahl den Wert 0 erreicht hat. Vorläufig um den Funktionsteilnehmer herauszulesen, der in 30 gilt der Fall, daß dies noch nicht eingetreten ist, dieser Adressenstelle gespeichert ist. Schließlich wird wobei der andere Fall später noch behandelt wird, auch während des Zeitspalts 6 die in dieser Adresse ~In bezug auf die T"₀-Reihe gemäß der in Fig. 8c gespeicherte Information, die der Funktionsteilnehmer gezeigten Tabelle wird bei gleichzeitiger Fortsetzung ist, vom Kernspeicherübertragungsregister Z₁ zum der oben beschriebenen T₃-ReUIe ersichtlich, daß Z-Register im arithmetischen Abschnitt übertragen, 35 vom Zeitspalt 1.1, der dem Zeitspalt 6 folgt, die wo der arithmetische Vorgang an dieser Information Steuersignale reihenfolgegerecht in der r_o-Reihe erdurchgeführt wird, was in diesem Falle ein auf Gleich- zeugt worden sind, wie dies auch während der vorher heit prüfender Arbeitsvorgang ist. Während dieser beschriebenen T₀-Reihe der Fall war, wobei von dem Zeit wird die untere Hälfte des Adressenveränderungs- auf den Zeitspalt 9 folgenden Zeitspalt 1.1 auswortes durch die Oberhälfte dieses Wortes mittels des 40 gegangen wurde. Vorausgesetzt, daß keine der Be-Index-Addierers modifiziert, und das Ergebnis wird dingungen zur Beendigung der Wiederholfunktion in dem Steuerspeicher an derselben Adressenstelle unter der Steuerung des in den F₀- und Fj-Registern zurückgespeichert, wie dies durch den 6-Designator- enthaltenen Instruktionswortes vorliegt, werden dieteil des Instruktionswortes durch vom Index-Addierer selben Steuersignale in ihrer reihenfolgegemäßen AnzumSteuerspeicherübertragungsregister Z₀ übertragene 45 Ordnung in der T₀- und TV-Reihe wiederholt an den Information vorherbestimmt ist, worauf ein Steuer- Zeitspalten 1 bis einschließlich 6 erzeugt. Somit ergibt verweis zur passenden Adresse an den Zeitspalten 5.1 sich, daß die Funktionsteilnehmer wiederholt vom und 5.2 eingeleitet wird. Kernspeicherabschnitt erhalten und mit dem Kompa-Nach Ansprechen des in der r_o-Reihe am Zeit- rator im arithmetischen Abschnitt verglichen werden, spalt 5.1 durch Γ0351 erzeugten Steuersignals wird der 5° wobei jedesmal bei Ausführung dieser Funktion die r353-Flip-Flop 68 im Schaltdiagramm für die TVReihe Wiederholzahl durch Eins vermindert wird,
gemäß Fig. 11a zur Einleitung der T₃-ReUIe ein- Am Zeitspalt 4 in der r_o-Reihe findet die Abzweigestellt. Der vom 1-Ausgang des r353-Flip-Flops ab- gung der verschiedenen Bedingungen zur Beendigung gegebene »O«-Signalwert setzt die Steuersignalleitung der Wiederholfunktion statt. Dieser Abzweigepunkt Pto W₁ in Betrieb und liefert einen ersten Eingang 55 ist in Fig. 8d angegeben. Die erste auf eine Bean i/3254 und auch an Γ3254. Zu diesem Zeitpunkt dingung hin erwirkte Beendigung, die hier beschrieben wird jedoch das als einen anderen Eingang an #3254 wird, ist die Beendigung des Wiederholvorgangs, des P-Designator-Flip-Flops = O gegebene Vor- wenn die Wiederholzahl O erreicht hat, d. h., wenn bereitungssignals wirksam, so daß #3254 einen im Laufe der r₃-Reihe die Steuersignalleitung Einstell- »1 «-Signalwert abgibt, um die Steuersignalleitung 60 Wiederhol-Beendigung-Flip-Flop nach Ansprechen — 1 to W₃ in Betrieb zu setzen. Dieser abgegebene der Inhaltsabtastung des i?-Registers, der gleich Null »1 «-Signalwert liefert auch einen Eingang an T3254 ist, in Betrieb gesetzt worden ist. Am Zeitspalt 4 und zwingt den letztgenannten WEDER-Kreis einen wird in der T₀-ReUIe nach dem Zeitspalt 3, in dem »O«-Signalwert auf der Steuersignalleitung +1 to W₃ der «-Teil des Instruktionswortes verändert worden abzugeben, wodurch diese außer Betrieb gesetzt wird. 65 ist, wieder ein Kernspeicherverweiszyklus eingeleitet, Die Lösch W₁-, W_z- und H^-Steuersignalleitung von um die Information zu lesen, die in der durch den der O-Ausgangsseite des T353-Flip-Flops wird ahn- Inhalt des ^-Registers bestimmten Adressenstelle lieh wie im vorangegangenen Durchgang durch die gespeichert ist, wobei die Steuersignalleitung Z₁ to X-

37 38

Flip-Flop auch in Betrieb gesetzt wird. Jedoch wird auch R to P am Zeitspalt 8.2 werden in der vorher Γ0351 während des Zeitspalts 5 nach Ansprechen beschriebenen Weise erzeugt. Der r261-Flip-Flop 96 der Einstellung des TOSl-Flip-Flops 64 in der T₀-Reihe wird auf normale Weise während der Fortsetzung der gemäß Fig. 9 c nicht die Steuersignalleitung Einleite- T₂-ReUIe eingestellt. Dieser Flip-Flop gibt ein Signal T₃-Reihe in Betrieb setzen. Eines der an den Eingang 5 von der 1-Ausgangsseite ab, um einen ersten Eingang nach ΤΌ351 gegebenen Vorbereitungssignale, das nach i/2361 zu ergeben. Ein Vorbereitungssignal des Wiederhol-Beendigung-Flip-Flop = 0-Vorbereitungs- i?6¹C/-Flip-Flops = 1 wird an den Eingang des /72261 signal, ist unwirksam. Ähnlich werden auch die gegeben, und sein Ausgang ergibt einen zweiten Ein-Steuersignalleitungen, die einen Ausgang von #0251 gang nach H2361. Da das letztgenannte Vorbereitungserhalten und durch F_oi> to S₀ und Einleite-Speicher 0 io signal nicht wirksam ist, gibt #2261 einen »O«-Signalgekennzeichnet sind, auch außer Betrieb gesetzt, da wert ab, so daß #2361 die Steuersignalleitung dasselbe Vorbereitungssignal des Wiederhol-Beendi- Lösch F₀ in Betrieb setzt. Der 7"263-FUp-FlOp wird gung-Flip-Flops = 0 einen der Eingänge nach #0251 durch das von der 1-Ausgangsse jte des 7"261-Flipliefert. Obwohl nun das bedingungslose Inbetrieb- Flops über Γ2261 gehende Signal eingestellt, um die setzen der Steuersignalleitung IA to Z₀L am Zeit- 15 T₂-ReUIe fortzusetzen. Ein erster Ausgang von der spalt 5.2 stattfindet, bleibt dies jedoch ohne Bedeu- 1-Ausgangsseite des Γ263 liefert einen ersten Eingang tung, da kein Speicherverweiszyklus an den Kern- nach #2363, und ein zweiter Eingang zu diesem speicher eingeleitet worden ist. Die TO-Reihe, die WEDER-Kreis ist das Vorbereitungssignal des RSU-durch Einstellen des 7O61-Flip-Flops und #0763 Flip-Flops = 0. Da dieses Vorbereitungssignal wirkfortgeführt wird, setzt die Steuersignalleitung Z₁ to X 20 sam ist, setzt #2363 die Steuersignalleitung Einleite T₀ nicht in Betrieb, die Information wird aber durch in Betrieb, um die TO-Reihe wieder einzuleiten. Gleichnicht gezeigte Vorrichtungen — im arithmetischen zeitig wird die T₂-ReUIe zu Ende geführt, da das an Abschnitt — zwar vom Kernspeicherübertragungs- #2263 gegebene Vorbereitungssignal das RSU-Füpregister Z₁ zum X-Register im arithmetischen Ab- Flop = 1 ist, wohei #2263 die Stelle ist, durch die schnitt übertragen, jedoch von diesem ignoriert. 25 die T₂-Reihe normalerweise fortgesetzt wird, und da Nach Ansprechen der Einstellung des TO63-Flip- dieser Flip-Flop sich jetzt im »0«-Zustand befindet, Flops 76 wird bei Fortsetzung der T₀-ReUIe das von liefert #2263 einen Ausgang des Signalwerts »0« und der 1-Ausgangsseite des 7O63-Flip-Flops abgegebene stellt somit den nächstfolgenden Flip-Flop 7"27I, 100, Signal, das als erster Eingang an T0463 gegeben wird, nicht ein.

mit dem Vorbereitungssignal des Wiederhol-Beendi- 30 Bei einer kurzen Übersicht der Funktion beim gung-Flip-Flops = 1 gekoppelt, der wirksam ist, um zweiten Durchgang durch die r₂-Reihe ist zu bemerken,

die Steuersignalleitung Einleite T_s in Betrieb zu setzen. daß während des ersten Durchlaufens der Reihe die Da das Vorbereitungssignal des Wiederhol-Beendi- Adresse der nächstfolgenden Instruktion im Pro-

gung-Flip-Flops = 0 nicht wirksam ist, wird eine gramm, das im P-Register untergebracht worden war,

Wiedereinleitung der TO-Reihe durch #0464 gehemmt. 35 in der Adressenstelle 101 im Steuerspeicher gespeichert Aus der Fig. 10a und dem dort aufgezeigten wurde und daß die Wiederholzahlangabe, die in der

Schaltdiagramm der T₂-ReUIe in Verbindung mit den Adressenstelle 103 im Steuerspeicher gespeichert wor-Tabellenanführungen der F i g. 8d in der T₂-Reihen- den war, vom Steuerspeicher abgerufen und im spalte geht hervor, daß der ODER-Eingang vom P-Register untergebracht wurde. Dies wurde in Vor-T0463 zum r241-Flip-Flop 81 in der r_o-Reihe diesen 40 bereitung der Einleitung der Wiederholfunktion durch-Flip-Flop einstellt, um die Tg-Reihe einzuleiten. geführt. Wenn die Bedingungen zur Beendigung der Wie bei dem vorhergehenden Durchgang durch die Wiederholfunktion ermittelt werden, d. h., wenn die T₂-ReUIe werden die Steuersignalleitungen Einleite- Wiederholzahl Null ist, wird die T₂-ReUIe nur zu der Speicher 0, Lösch-Wiederhol-Ausführend-Flip-Flop Zeit eingeleitet, wenn während dieses Durchgangs die und P to Q in Betrieb gesetzt, nachdem der T241- 45 erste Stufe die Wiederholzahl, die jetzt gleich Null ist Flip-Flop eingestellt worden ist. Da das Vorbereitungs- und sich im P-Register befindet, in ihre ursprüngliche signal des PiStZ-Flip-Flops = 1 nicht wirksam ist, Speicherstelle der Adresse 103 im Steuerspeicher liefert #2341 einen »O«-Signalausgang, so daß die zurückgespeichert wird, und zweitens die weggespei-Steuersignalleitung 101 to S₀ nicht in Betrieb ist. cherte Adresse der nächstfolgenden Programm- #2241, das einen ersten Eingang von der 1-Ausgangs- 50 Instruktion von der Adresse 101 im Steuerspeicher seite des r241-Flip-Flops und einen zweiten Eingang als Vorbereitung der Wiedereinleitung des normalen von dem Ausgang des #2341 hat, setzt die Steuer- Programmablaufs erhalten wird.

signalleitung 103 to S₀ in Betrieb. Die am Zeitspalt In bezug auf Fig. 9a der TO-Reihe stellt das

7.3 und 7.4 auftretenden Steuersignale Lösch W₁, W_z Steuersignal der Einleite-TO-Reihe von #2363 in die und W₃ bzw. Z₀ to W₁ werden in diesem Durchgang 55 TV-Reihe beim Durchgang durch G0223 und G0253 durch die T₂-ReUIe auf dieselbe Art wie im vorher- den G053-Flip-Flop 78 ein, um diese Reihe an dem gehenden Durchgang derselben Reihe erzeugt. Am auf den Zeitspalt 8 folgenden Zeitspalt 1.1 einzu-Zeitspalt 8.1 ist die Steuersignalleitung 103 to S₀, leiten. Obwohl einige Steuersignale, die vorher in der die ein Ausgang von dem letzteren WEDER-Kreis TO-Reihe während der Zeitspalte 1, 2 und 3 gezeigt ist, nicht in Betrieb, da der Vorbereitungssignaleingang 60 wurden, werden diese in der TO-Reihe während der nach #2451 des PSCZ-Flip-Flops = 1 nicht wirksam Zeitspalte wieder in diesem Durchgang durch die ist. #2551, das jedoch einen Eingang von dem Reihe erzeugt. Größtenteils besitzen sie jedoch keine Ausgang von #2451 und einen anderen Eingang von Bedeutung, weil das steuernde Instruktionswort im dem Ausgang von #2951 erhält, setzt die Steuersignal- /"„-Register nicht mehr vorhanden ist, da F₀ vorher leitung 101 to 5Ό in Betrieb. Die Steuersignale des 65 während der T₂-ReUIe gelöscht worden ist. Die ein-Einleite-Speicher 0, Arithmetik to Z₀, Lösch R und zigen Steuersignale, die in den ersten drei Zeitspalten Lösch P am Zeitspalt 8.1 und W₁ to R, Lösch- dieses Durchgangs durch die T₀-ReUIe erzeugt wurden Wiederhol-Beendigung-Flip-Flop am Zeitspalt 8.2 und und denen überhaupt eine Bedeutung zukommt, ist

39 40

das Lösch-Ft-Steuersignal beim Zeitspalt 3.3 und das noch wirksam, und das letztere bleibt unter der An-F₀ to F^Steuersignal, das am Zeitspalt 3.4 erzeugt nähme wirksam, daß ein Unterbrechungssignal durch worden ist. Die Ergebnisse im Fi-Register werden den Eingangs-Ausgangs-Abschnitt 12 des Rechners auch gelöscht. Ähnlich, wie schon in bezug auf den (Fig. 11) erzeugt worden war, das durch geeignete ersten Durchgang durch die r_o-Reihe beschrieben, 5 Vorrichtungen zum Abtasten eines gegebenenfalls werden, beginnend mit dem Zeitspalt 4, am Kopf der vorhandenen Unterbrechungssignals ermittelt wird. Tabelle die Steuersignale P to S₁, Einleite-Speicher 1, Als Folge darauf setzt //0243 die Steuersignalleitungen Einstelle-P-Designator-Flip-Flop und Einstelle-Zj to F₀- Einstell-Unterbrech-Flip-Flop und Einstell-Wiederhol-Flip-Flop durch #0441 am Zeitspalt 4.1 erzeugt. Beendigung-Flip-Flop am Zeitspalt 4.3 in Betrieb. Auch werden die Steuersignalleitungen F₁^ to S₀, io Weiterhin ergibt sich aus der T₀-Reihe, daß, wenn der Einleite-Speicher 0 und Z₀ to Z auch in Betrieb gesetzt, T063-Flip-Flop 76 eingestellt ist, die 1-Ausgangsseite da aber der F₁-RCgIStCr jetzt gelöscht ist, bleiben diese davon einen ersten Signaleingang nach Γ0463 liefert. Steuersignale ohne Bedeutung und werden daher in Da das an T0463 des Wiederhol-Beendigung-Flip-Flops der Tabelle nicht aufgeführt. Die T₀-Reihe wird über = 1 gegebene Vorbereitungssignal wirksam ist, und die Zeitspalte 5 und 6 bei gleichzeitiger Einleitung der 15 dieser Wiederhol-Beendigung-Flip-Flop war vorher vorher beschriebenen T₃-Reihe fortgesetzt. Die Wir- am Zeitspalt 4.3 eingestellt worden, so daß jetzt Γ0463 kung dieses letzten Durchgangs durch die T₀-Reihe die Steuersignalleitung Einleite-r₂-Reihe am Zeitspalt besteht darin, die kodierten Permutationen für die 6.3 in Betrieb setzt. Als Folge der Einleitung der Adresse der nächstfolgenden Programminstruktion T₂-Reihe werden die gleichen Steuersignale, die vorher im Adressen-Register S₁ des Kernspeichers vom 20 in der T₂-Reihe auf die Einleitung dieser Reihe nach P-Register her unterzubringen, wobei zu bemerken der vorher beschriebenen Beendigungsbedingung hin ist, daß diese besondere Adresse vorher in den Register erzeugt wurden, wieder erzeugt, wie dies in der während der T₂-ReUIe gebracht worden war, und die Tabelle aufgeführt und vorher beschrieben wurde, in dieser Speicherstelle des Kernspeichers unter- Ein weiteres Steuersignal wird beim Durchgang durch gebrachte Instruktion wird vom Speicherübertragungs- 25 die T₂-Reihe erzeugt. Dies ist das Steuersignal Einregister Z₁ an den F₀-Register übertragen. Gleich- leite-T₃-Reihe am Zeitspalt 8.1. Die Einrichtung zur zeitig wird der Inhalt des P-Registers durch Eins Erzeugung dieses Steuersignals wird in der F i g. 10a vermehrt, so daß das P-Register jetzt die kodierten gezeigt. Der gleiche nach //2551 gehende »0«-Signal-Permutationen der Adresse der nächstfolgenden In- wert liefert einen ersten Eingang nach //2651, und struktion im Programm enthält. Vom Zeitspalt 6 30 einen zweiten Eingang stellt das Vorbereitungssignal wird die ΤΊ,-Reihe am Zeitspalt 1 wieder eingeleitet, Unterbrechung-Flip-Flop = I dar. Dieser Flip-Flop, und auf Grund der sich wiederholenden Fortsetzung der vorher am Zeitspalt 4.3 in der T₀-Reihe auf »1« der !"„-Reihe und der T₃-Reihe wird der normale eingestellt war, bewirkt, daß das Vorbereitungssignal Ablauf der Programminstruktionsserie reihenfolge- wirksam ist, so daß //2651 die Steuersignalleitung gerecht fortgesetzt. 35 Einleite-T₃-Reihe in Betrieb gesetzt wird. Die Ein-

Hinsichtlich des ABZWEIGPUNKTS nach der leitung der T₂-Reihe, die sich als Folge einer Unter-F ig. 8d ist zu bemerken, daß sich die eben aus- brechungsbedingung ergibt, führt dieselben Funktionen geführte Beschreibung auf die Abtastung einer Vor- durch, die vorher hinsichtlich der Wiederholbeendigung bedingung zur Beendigung der Wiederholinstruktion nach Ansprechen der auf Null verminderten Wiederbezieht, d. h. bei Erreichen des Nullwerts der Wieder- 40 holzahl beschrieben wurden. Die T₃-Reihe erzeugt in holzahl. Eine weitere Bedingung zur Beendigung der diesem Durchgang die gleichen Steuersignale, die Wiederholinstruktion, die allen Wiederholinstruktio- ähnlich wie bei der beschriebenen Verminderung der nen im Instruktionsrepertoire des Rechners gemein im P-Register gehaltenen Wiederholzahl erzeugt wursind, tritt dann auf, wenn der normale Rechenablauf den. Es ist jedoch zu bemerken, daß am Anfang des unterbrochen wird, z. B. durch eine von Zusatz- 45 Durchgangs durch die 7VReihe das P-Register jetzt geräten ausgehende Anfrage zur Herstellung der die Adresse der nächstfolgenden Instruktion im ProVerbindung mit dem Rechner. Die in der Tabelle gramm enthält, wobei diese Adresse durch Eins im in Klammern aufgeführten Steuersignale, die auf den Index-Addierer vermindert wird und unter Steuerung Zeitspalt des ABZWEIGPUNKTS folgen, sind die des in der r₃-Reihe entwickelten Steuersignals nach P Signale, die als Folge des Unterbrechungssignals er- 50 zurückgebracht wird. Diese neue Adresse ist jetzt die zeugt werden, wobei in allen Fällen mit einer einzigen Speicherstelle der Instruktion für die Wiederhol-Ausnahme diese Steuersignale zusätzlich zu den funktion.

anderen in der Tabelle angeführten Steuersignalen Auf diese Weise sind bei Beendigung der Untererzeugt werden. Die einzige Ausnahme wird nach- routine, die durch ein Unterbrechungssignal eingefolgend beschrieben. Es ist zu bemerken, daß für 55 leitet wird, auf Grund des Zustandes, daß die Unterdiese Unterbrechungsbedingung angenommen wird, brechung nicht mehr wirksam ist, Vorkehrungen gedaß die vorher beschriebene Beendigungsbedingung troffen, das Wiederholinstruktionswort aus dem Kerndes Falles, daß die Wiederholzahl Null geworden ist, speicherabschnitt abzurufen, so daß diese Instruktion nicht gilt. In bezug auf die Fig. 9c der T₀-ReUIe wieder an dem Punkt eingeleitet werden kann, an dem wird bei normalem Ablauf dieser Reihe der T043- 60 sie unterbrochen worden ist.

Flip-Flop eingestellt. Das von der O-Seite dieses Wie in der Tabelle angeführt und vorher beschrieben,

Flip-Flops abgegebene »1 «-Signal sieht einen Eingang wird die T₀-Reihe von der T₂-Reihe eingeleitet und ist nach Γ0943 vor, der wiederum ein ausgehendes teilweise mit der T₃-Reihe wirksam. Am Zeitspalt 4.1 »0«-Signal erzeugt, das einen ersten Eingang nach tritt das Steuersignal auf, das vorher beschrieben wor-//0243 bildet. Die auch an den Eingang von //0243 65 den ist und das sich aus der bedingten Unterbrechung gegebenen Vorbereitungssignale sind die Wiederhol- der Wiederholinstruktion ergibt, die an Stelle eines der Flip-Flops = 1 und Unterbrechungs-Anfrage = 1. anderen Steuersignale auftritt. Anstatt das P to S₀-Das vorhergehende Vorbereitungssignal bleibt immer Steuersignal einzuleiten, bleibt die kodierte Permuta-

tion einer ortsfesten an den SV-Register übertragenen Adresse durch nicht gezeigte Vorrichtungen unter der Kontrolle der Einrichtung zur Abtastung der Unterbrechung. Dies liefert eine Anfangsadresse einer für den gesteuerten Ablauf untergeordneten Routine des Rechners, um eine Verbindung nach Ansprechen der Unterbrechungsanfrage mit dem Zusatzgerät herzustellen. Zum leichteren Verständnis darf angenommen werden, daß während dieser Unterroutine die für den Ablauf der Wiederholfunktion erforderlichen Steuersignale nicht in ihren jeweiligen Reihen erzeugt werden, sondern daß nach Beendigung dieser Unterroutine das Wiederholinstruktionswort an der Speicherstelle abgerufen wird und die Steuerung des Rechners zur Durchführung der Wiederholfunktion erwirkt wird.

Es werden jetzt die Einrichtungen der Erzeugung der für die Reihen erforderlichen Steuersignale beschrieben. Diese Steuersignale sind an den auf geeignete Weise gekennzeichneten Steuersignaleingangsleitungen am unteren Teil der Fig. 9, 10 und 11 der Reihenschaltungen zu sehen. Die Vorbereitungssignale werden reihenfolgegemäß beschrieben, wobei von der am weitesten links stehenden Vorbereitungssignaleingangsleitung zur Fig. 9a der r_o-Reihe ausgegangen und gleichermaßen weiter über die T₂-ReUIe der Fig. 10 und der r₃-Reihe der Fig. 11 verfolgt wird. In den Figuren wird dem ursprünglichen Vorbereitungssignal durch die Vorbereitungssignaleingangsleitungen ein Verweis zugeschrieben und jede Signalausgangsleitung vom Vorbereitungssignalerzeuger wird in Übereinstimmung mit dem Bestimmungsort in den Figuren der Reihenschaltungen gekennzeichnet.

Das Vorbereitungssignal von /₀ = 62 ergibt sich aus der Übersetzung des Funktionskodeteils des Instruktionswortes, wie es in den sechs bedeutendsten bits im i^-Register enthalten ist, d. h. den bits 35 bis 30, und dies kann mit dem Stande der Technik bekannten Vorrichtungen erreicht werden. Fig. 12 zeigt eine Vorrichtung, die im Ausführungsbeispiel der Erfindung zum Zwecke der Übersetzung verwendet wird. Die sechs Flip-Flops 112, 114, 116, 118, 120 und 122 weisen die oberen sechs bits des ^-Registers 28 auf, das in Fig. 1 gezeigt wird, und speichern die kodierten Permutationen des Funktionskodes des Instruktionswortes. Die drei Flip-Flops 112, 114 und 116, die die jeweiligen Binärwerte der bits 30, 31 und 32 speichern, liefern je einen Eingang zum mit £0292 bezeichneten WEDER-Kreis 124. Die Flip-Flops 112 und 116 ergeben Ausgangssignale von der 0-Ausgangsseite als Eingänge zum WEDER-Kreis 124, wobei der Flip-Flop 114 von der 1-Ausgangsseite ein Signaleingang zum WEDER-Kreis 124 abgibt. Es ist somit klargestellt, daß, wenn sich die drei Flip-Flops 112, 114 und 116 in den jeweiligen »0«-, »1«- und »0«-Zuständen befinden, alle drei in den WEDER-Kreis gehenden Signale einen »0«-Signalwert aufweisen würden, was einen von dem WEDER-Kreis 124 abgegebenen »1 «-Signalwert zur Folge haben würde, der wiederum durch den mit £0399 bezeichneten WEDER-Kreis 126 umgepolt wird, um die davon mit —2 angegebenen Ausgangsleitungen in Betrieb zu setzen. Es ist hier zu bemerken, daß die Vorbereitungssignale im allgemeinen im Betrieb im »0«-Zustand sind, zum Unterschied zu den Steuersignalen, die im Betriebszustand im »1 «-Signalzustand sind. Die Inbetriebsetzung der mit —2 bezeichneten Vorbereitungssignalleitung zeigt an, daß die kodierten Permutationen der drei untersten bits im Funktionskodeteil des Instruktionswortes im £₀-Register gleich oktal 2 ist. Die Flip-Flops 118,120 und 122, die die jeweiligen kodierten Permutationen der oberen drei bits des Funktionskodeteils des im £₀-Register befindlichen Instruktions-Wortes speichern, d. h. die bits 33, 34 bzw. 35, ergeben auf ähnliche Art Ausgänge in den mit £0269 bezeichneten WEDER-Kreis 128, so daß, wenn die kodierten Permutationen der oberen drei bits gleich oktal 6 ist, der WEDER-Kreis 128 einen »1«-Signalwert abgibt, der durch den mit £0369 gekennzeichneten WEDER-Kreis 130 umgepolt wird, um die Vorbereitungssignalleitung 6— in Betrieb zu setzen. Die Signalleitungen —2 und 6— ergeben ihrerseits wieder zwei Eingänge zum WEDER-Kreis 132, der mit £2333 gekennzeichnet ist, der wiederum dann ein »!«-Signalwert abgibt, wenn beide Eingänge den »O«-Signalwert aufweisen. Dann wird über den mit E 2415 bezifferten WEDER-Kreis 134 die Vorbereitungssignalleitung /₀ = 62 in Betrieb gesetzt.

In bezug auf Fig. 13 wird ein Wiederhol-Flip-Flop 136 gezeigt, von dem das Vorbereitungssignal des Wiederhol-Flip-Flops = 0 abgeleitet wird. Wennsich das Wiederhol-Flip-Flop im »0«-Zustand befindet, gibt die 1-Ausgangsseite ein »1 «-Signal an den durch G0741 gekennzeichneten WEDER-Kreis 138 ab, der wiederum ein »0«-Signal abgibt, um die Vorbereitungssignalleitung Wiederhol-Flip-Flop = 0 in Betrieb zu setzen. Wenn sich das Wiederhol-Flip-Flop im »1 «-Signalzustand befindet, gibt die 1-Ausgangsseite einen »0«-Signalwert ab, um die Vorbereitungsleitung Wiederhol-Flip-Flop = 1 in Betrieb zu setzen.

Das Vorbereitungssignal J_x = 3— wird auf eine ähnliche Weise erzeugt, wie dies mit dem vorher beschriebenen Signal /₀ = 62 der Fall war. Die oberen drei bits des ^-Registers 30 der F i g. 1 werden übersetzt, und wenn die kodierten Permutationen, die darin enthalten sind, gleich oktal 3 sind, wird die Vorbereitungssignalleitung in Betrieb gesetzt.

Das Wiederhol-Aufstell-Flip-Flop 140 in der Fig.

13 erzeugt die Vorbereitungssignale des RSU-Flip-Flops = 1 und des RS U-Flip-Flops = 0 auf ähnliche Weise, wie dies in Beziehung auf das Vorbereitungssignal des Wiederhol-Flip-Flops = 0 geschehen ist. Wenn sich dieser Flip-Flop im »1 «-Zustand befindet, setzt der 1-Ausgang die Signalleitung RSU-Flip-Flop = 1 in Betrieb, und wenn der »0«-Zustand vorherrscht, setzt die O-Ausgangsseite das Vorbereitungssignal iiSCT-Flip-Flop = 0 in Betrieb.
Die Übersetzung des Betriebskodeteils des im £₀-Register enthaltenen Instruktionswortes, das zur Erzeugung eines Vorbereitungssignals von /₀ = 6— dient, wurde vorher in bezug auf die Vorrichtung beschrieben, die zur Erzeugung des Vorbereitungssignals /₀ = 62 verwendet wurde.

Das Unterbrechungs-Anfrage-Flip-Flop, das die Fig. 14 zeigt, setzt die Vorbereitungssignalleitung Unterbrechung-Anfrage-Flip-Flop = 1 in Betrieb, wobei von der 1-Ausgangsseite, wenn sich diese im »1«- Zustand befindet, ein »0«-Signalwert an diese Vorbereitungsleitung abgegeben wird. Dieser Flip-Flop wird durch den Eingang eingestellt, der mit Unterbrechung-Anfrage gekennzeichnet ist und der an die 1-Eingangsseite gegeben wird. Die Einstelleingangsleitung wird durch nicht gezeigte Vorrichtungen in Betrieb gesetzt, die jedoch im Eingangs-Ausgangs-Abschnittl2 der F i g. 1 enthalten sind. Dies geschieht nach Ansprechen eines Unterbrechungssignals, das von einem Zusatzgerät zum Rechner übertragen wird.

409 708/330

43 44

Der Löscheingang zum Unterbrechung-Anfrage-Flip- oder beibehalten bleibt. Dies wird von dem Zustand

Flop 142 ist ein Eingangs zur O-Seite des Flip-Flops des Schnell-Ausgang-Flip-Flops gesteuert, der, wenn

durch ein anderes Signal, das von dem Eingangs- er sich im O-Zustand befindet, die Vorbereitungs-

Ausgangs-Abschnitt erzeugt wird, der über den mit signalleitung Schnell-Ausgang-Flip-Flop = 0 von

G0248 angegebenen WEDER-Kreis 144 führt. 5 seiner O-Ausgangsseite in Betrieb setzt.

»Befähige P« ist eines der Vorbereitungssignale der DereinzigeVorbereitungssignaleingangzurr₃-Reihe,

in der r_o-Reihe auftretenden Steuersignale. Wie der vorher nicht beschrieben wurde, ist der P-Designa-

F ig. 15 zeigt, wird die Vorbereitungssignalleitung für tor-Flip-Flop = 0, und dieses Vorbereitungssignal

Befähige P durch den mit G0222 gekennzeichneten resultiert, wenn sich der Flip-Flop 158 in F i g. 15

WEDER-Kreis 146 in Betrieb gesetzt, wenn entweder i° im »O«-Zustand befindet, so daß seine O-Ausgangseite

der P-Designator-Flip-Flop = 1 oder der Wiederhol- emen »O«-Signalwert abgibt.

Flip-Flop = 1 ist. Wenn der Wiederhol-Flip-Flop = 1 Die Mittel zur Durchführung der Funktionen, die ist, wird der in den WEDER-Kreis 148, der die Be- nach Ansprechen der in jeder Reihe erzeugten Steuerzeichnung G0227 trägt, gehende »O«-Signaleingang signale erforderlich sind, müssen noch beschrieben umgekehrt und als ein »1 «-Signalwert an den WEDER- 15 werden. Dies wird reihenfolgegerecht durchgeführt, da Kreis 146 gegeben, um die Vorbereitungssignalleitung viele Steuersignale mehrmals in einer gegebenen Reihe für Befähige P in Betrieb zu setzen. Wenn sich der oder in den drei als Einheit zusammengefaßten Reihen P-Designator-Flip-Flop im »1 «-Zustand befindet, be- erzeugt werden. In Fig. 18 weist der WEDER-findet sich der Eingang zum WEDER-Kreis 146, der Kreis 160, der die Nummer JV1704 trägt, sieben mit P-Designator = 0 angegeben ist, im »1 «-Zustand, 2° verschiedene Eingangsleitungen auf, und es wird bei was ebenfalls die Vorbereitungssignalleitung für Rückverfolgung bis zum Ursprung dieser Leitungen Befähige P in Betrieb setzt. Nur wenn der P-De- von der Figur ersichtlich, daß vier dieser Eingänge von signator-Flip-Flop und der Wiederhol-Flip-Flop ge- der r_o-Reihe herführen und die anderen drei Steuermeinsam im »O«-Zustand sind, wird der WEDER- signalleitungen von der T^-Reihe sind. Wenn irgend-Kreis 146 beide Eingänge des »O«-Signalwerts emp- 25 eine dieser Eingangsleitungen wirksam ist, d. h. den fangen, um einen »1 «-Signalwert abzugeben, wodurch »1 «-Signalwert aufweisen, gibt ΛΊ704 einen »O«-Signaldie Vorbereitungssignalleitung für Befähige P in Be- wert ab, der zum Eingang des die Nummer iV0704 trieb gesetzt wird. tragenden WEDER-Kreises 162 geführt wird. Dieser Das Wiederhol-Beendigung-FIip-Flop 150 in Fig. setzt auf diesen Eingang seine Ausgangsleitung 13 sieht einen ersten Ausgang von der 1-Ausgangsseite 30 Einleite-Speicher-O-Verweis-Zyklus in Betrieb. Da, wie vor, der, wenn er den »O«-Zustand aufweist, die vorher erwähnt, die innere Arbeitsweise von jedem Vorbereitungssignalleitung Wiederhol-Beendigung- Speicherabschnitt nicht näher in der Erfindung Flip-Flop = 1 in Betrieb setzt und ein anderer beschrieben wurde, wird bemerkt, daß jeder Speicher-Ausgang von der Ausgangsseite, der, wenn er im abschnitt Vorrichtungen aufweist, die dazu dienen, »O«-Zustand ist, die Vorbereitungssignalleitung Wieder- 35 auf ein Einleitungssignal anzusprechen, um den Lesehol-Beendigung-Flip-Flop = 0 in Betrieb setzt. und Schreibablauf des Speicherverweiszyklus zu

Die beiden zur T₀-Reihe gehenden verbleibenden steuern.

Vorbereitungssignaleingänge Z₁ to X-Flip-Flop =1 In F i g. 19 weist der mit der Nummer #3706 bzw. Z₁ to pQ-Flip-Flop = 1 werden gemäß dem gekennzeichnete WEDER-Kreis 163 zwei Eingangsüblichen in F i g. 16 gezeigten Verfahren erzeugt, 40 leitungen auf, wobei beide Steuersignalleitungen sind, indem die Vorbereitungssignale von der 1-Ausgangs- die von dem !T₀-Reihe-Kreis herführen (s. Fig. 9a seite des Flip-Flops 150 bzw. 152 abgegeben werden. und 9 c). Wenn die eine oder die andere dieser Ein-In bezug auf die Schaltung der 7VReihe in F i g. 10 gangsleitungen in Betrieb ist, gibt #3706 einen wird jetzt die Erzeugung der noch nicht vorher »0«-Signalwert ab, um die Übertragungsbahn F^, to S₀ beschriebenen Vorbereitungssignaleingänge erklärt. 45 in F i g. 1 zu steuern. Die vier Flip-Flops 164 bis 170 Wenn das Unterbrechungs-Flip-Flop 154 in Fig. 14 stellen die Stufen 18 bis 21 des /"„-Registers dar. Jeder eingestellt ist, gibt es einen »0«-Signalwert von seiner Flip-Flop hiervon liefert einen ersten Eingang zu den 1-Ausgangsseite ab, um die Vorbereitungssignalleitung jeweiligen WEDER-Kreisen 172 bis 178 von seinen Unterbrechung-Flip-Flop = 1 in Betrieb zu setzen. 1-Ausgangsseiten. Der zweite Eingang zu den WEDER-Die zur Erzeugung des Vorbereitungssignals Pv = 0 50 Kreisen ist das durch iV3706-WEDER-Kreis 163 verwendete Vorrichtung ist nicht gezeigt, da es nur erzeugte Signal. Die vier Flip-Flops 180 bis 186 stellen eine Übersetzung des Inhalts des P-Registers ist, wo- die Stufen 0 bis 3 des 5₀-Registers dar, wobei jeder durch, wenn sich sämtliche bits im Pv-Register im einen Eingang zur 1-Eingangsseite von den jeweiligen »0«-Zustand befinden, das Vorbereitungssignal erzeugt WEDER-Kreisen 172 bis 178 aufweist. Wenn angewird. 55 nommen wird, daß das SO-Register ursprünglich Der verbleibende Vorbereitungssignaleingang zur gelöscht worden war, ist zu erkennen, daß, wenn der 3"₂-Reihe ist durch Schnell-Ausgang-Flip-Flop = 0 Ausgang vom WEDER-Kreis 163 nach Ansprechen gekennzeichnet. Der Schnell-Ausgang-Flip-Flop 156 des in der r_o-Reihe erzeugten Steuersignals F₀I, to S₀ in Fig. 17 ist unter der Bedingung während der einen »0«-Signalwert aufweist, der Signalzustand der T₂-ReUIe eingestellt, daß die sich verschiebende Zahlen- 60 Stufen 18 bis 21 des F₀-Registers die jeweiligen Stufen 0 angabe gleich 0 ist, d. h. wo der Inhalt des P-Registers bis 3 des ^-Registers in den entsprechenden Zustand zu einer bestimmten Zeit gleich 0 ist. Der Grund hier- bringen wird und die kodierten Permutationen des für liegt darin, daß, falls während des durch die ^-Designators des Instruktionswortes auf diese Weise T₂-ReUIe gesteuerten Wiederhol-Aufstell-Vorgangs die von dem /"„-Register zum 5O-Register übertragen Zahlenangabe gleich 0 ist, so daß kein Wiederhol- 65 werden. Die oben beschriebene Anordnung zur Durchvorgang durchgeführt wird, die normalerweise zum laßsteuerung der Übertragungsbahn zwischen den Aufstellen verwendete Zeit durch ein früher als übliches Registern dient nur der beispielhaften Darstellung Einleiten der r_o-Reihe von der T₂-Reihe bewahrt bleibt und ist nicht als begrenzend anzusehen. Ähnliche

45 46

Vorrichtungen können und werden im allgemeinen in #2241 in der T₂-ReUIe liefert einen »1 «-Signalwert am

der Durchlaßsteuerung der Übertragungsbahnen zwi- Eingang zu den WEDER-Kreisen 194, 196 und 198,

sehen den verschiedenen Registern und Abschnitten die die Nummern N3906, A/3806 bzw. ΛΊ906 tragen,

des Rechners verwendet. Es wird deshalb empfunden, Nach Ansprechen hierauf liefern diese WEDER-Kreise

daß die obige beispielhafte Darstellung für alle 5 an die WEDER-Kreise 200, 202 und 204 mit den

Übertragungsbahnen ausreicht, so daß auf die Steue- jeweiligen Bezeichnungen iV4906, JV4806 und N2906

rung der Ubertragungsbahnen nicht näher eingegangen entsprechende »O«-Eingangssignale, so daß die zuletzt

zu werden braucht. genannten WEDER-Kreise ihrerseits »1 «-Signalaus-

In Fig. 18 weist der ΛΊ606 gekennzeichnete gänge erzeugen. Der Ausgang von 7V4806 liefert ein

WEDER-Kreis 188 zwei Eingangssteuersignalleitungen ίο Signal nach der 1-Eingangsseite des Flip-Flops 180,

von der T₀-Reihe und eine von der r₂-Reihe auf. Wenn um die unterste bit-Reihe im S₀-Register S₀₀ in den

irgendeine dieser Steuersignalleitungen in Betrieb »1 «-Zustand einzustellen. Ähnlich stellt der iV4906-

gesetzt wird, gibt der WEDER-Kreis ein Signal ab, Flip-Flop 182 S₀₁ und der WEDER-Kreis iV2906 den

um die Übertragungsbahn F_ia to S₀ zu steuern. Aus Flip-Flop 206 S₀₆ ein. Dies ergibt kodierte Permu-

der Fig. 20 ist ersichtlich, daß die Torsignale für 15 tationen des Inhalts des So-Registers von oktal 103.

die übrigen Übertragungsbahnen Z₁ to F₀, F₀ to F₁, Es geht aus der Figur hervor, daß auf die Steuersignale

R to P, IA to Z_oL, Arithmetik to Z₀, W₁ to R, R to S₁, von #2451 und #2551 in der T₂-Reihe nur die bits

P to S₁, Z₀L to W₁, P to W₁, Z_ou to W₂, F₀L to W₃, S₀₆ und S₀₀ eingestellt werden, so daß das S₀-Register

W₂ to W₃, Z₀ to X und Z₁ to X nach Ansprechen der dann die kodierten Permutationen gleich oktal 101

Steuersignale erzeugt werden, die in den Reihen- 20 enthalten wird. Das oben Gesagte setzt natürlich

kreisen auf ähnliche Weise erzeugt werden, wie dies voraus, daß vor Erzeugen der "Steuersignale das

in bezug auf die Erzeugung der Torsignale für die Über- S₀-Register durch nicht gezeigte Vorrichtungen ge-

tragungsbahnen F₀B to S₀ und F₁A to S₀ oben be- löscht wurde.

schrieben wurde. Deshalb wird hier nicht näher darauf Die Vorrichtung zum Einstellen des ^-Registers

eingegangen. Dies gilt auch für das in der Fig. 22 25 auf -1 und des fF₃-Registers auf —1 oder +1 auf

gezeigte Torsignal P to Q. das passende Steuersignal wird nicht in den Figuren

Das Löschen der Register nach Ansprechen der gezeigt. Derartige Vorrichtungen sind bekannt und

»Lösch«-Steuersignale wird dadurch beschrieben, daß können z. B. derart sein, alle bits in den PF₃-Registern

im einzelnen die Vorrichtung zum Löschen eines zu löschen, während die unterste bit-Reihe auf 1

bestimmten Registers auf das entsprechende Lösch- 30 nach Ansprechen des +1 to fF₃-Steuersignals einge-

steuersignal beschrieben wird, da das Löschen für alle stellt wird und die unterste bit-Reihe im H^-Register

Register ähnlich ist. In Fig. 21 weist der JVO318- gelöscht wird, wobei alle anderen bits auf das Steuer-

WEDER-Kreis 190 drei Steuersignalleitungen dorthin signal — 1 to W₃ eingestellt werden. Letzteres kann

als Eingänge auf, und zwar je eine von den Reihen T₀, natürlich auch in Verbindung mit dem Einstellen des

T₂ und T₃. 35 J^-Registers auf —1 verwendet werden.

Nach Inbetriebsetzen der Steuersignalleitungen gibt Somit bleibt noch übrig, die Vorrichtungen zu

der WEDER-Kreis 190 hierauf einen »0«-Signalwert beschreiben, die auf die Steuersignale ansprechen, die

als einen Eingang zum JV0418-WEDER-Kreis 192. dazu verwendet werden, die oben beschriebenen

Bei der Taktphase 3 gibt JVO418 ein »1 «-Signal ab, Vorbereitungssignale auszulösen,

das zur 0-Eingangsseite der Flip-Flops 194, 196 und 4° Der mit G152 gekennzeichnete P-Designator-Flip-

198 übertragen wird, um diese Flip-Flops zu löschen. Flop 158 in der Fig. 15 empfängt einen Eingang an

Diese Flip-Flops sind die untersten Stufen ITaW₁-Re- seiner 1-Eingangsseite von #0441 in der T₀-Reihe,

gister, d. h. die Stufen 0, 1 und 2. Obwohl das W₁-Re- die den Flip-Flop auf das Steuersignal des Einstell-

gister in dem hier beschriebenen Ausführungsbeispiel P-Designator-Flip-Flops einstellt. Der Eingang an

ein 18-bit-Register ist, reicht das Löschen der drei 45 der 0-Eingangsseite von #3374 in der !T₃-Reihe dient

untersten Stufen auf ein Lösch- PPj-Steuersignal aus, dazu, den Flip-Flop auf das Lösch-P-Designator-Flip-

um die Löschvorrichtung zu beschreiben, da die Flop-Steuersignal zu löschen.

übrigen Stufen im J^-Register ähnlich ihre Eingänge In der F ig. 16 wird das durch G112 gekennzeichnete

von dem Ausgang des WEDER-Kreises 192 zu ihrer 0- Z₁ to /"„-Flip-Flop 152 auf ein Steuersignal von #0341

Eingangsseite zwecks Löschen empfangen würden. 50 in der T₀-ReUIe eingestellt, die über den G0267-WE-

Es ist hier zu bemerken, daß, obwohl ein DER-Kreis 108 und den G0261-WEDER-Kreis 110

einziger WEDER-Kreis 192 gezeigt wird, um das führt. Der zuletzt genannte Kreis besitzt einen zweiten

Signal zu liefern, das alle Stufen des ^-Registers Eingang des 1-Taktphasensignals und gibt ein »1«-Si-

löscht, und im Falle, daß die Leistungsgrenze eines gnal bei passender Taktphasenzeit an die »1 «-Eingangs-

gegebenen WEDER-Kreises so ist, daß ein einzelner 55 seite des (7112-Flip-Flops ab, um diesen einzustellen.

WEDER-Kreis nicht ein ausreichendes Signal an Die 0-Eingangsseite des G112-Flip-Flops 152 emp-

mehrere Flip-Flops liefern kann, können mehrere fängt einen Eingang von T0223 in der T"₀-Reihe,

WEDER-Kreise mit dem WEDER-Kreis 192 ver- worauf es gelöscht wird.

bunden werden, um eine ausreichende Leistung zu Das GlIl-Z₁ to X-Flip-Flop 150 wird gleichererzielen. Ähnlich werden die F₀-, F₁-, R- und P-Register 60 maßen von #0541 in der T₀-ReUIe eingestellt und wird auf die entsprechenden Steuersignale Lösch.F₀, LoSCh-F₁, durch dasselbe Steuersignal gelöscht, das zum Löschen LöschPbzw.LöschJ?inderFig.22gelöscht,unddieJF₂- des Z₁ to ίΌ-Flip-Flops verwendet wird, und H^-Register werden durch die Lösch- W₂- und Der G148-Unterbrechung-Anfrage-Flip-Flop 142 in Lösch-^-Signale der Fig. 21 gelöscht. Fig. 14 wird auf ein Unterbrechung-Anfrage-Signal In der Fig. 19 wird die Vorrichtung gezeigt, die 65 eingestellt, das von Eingangs-Ausgangs-Abschnitt des zur Durchführung der auf die Steuersignale 101 to S₀ Rechners übertragen wird. Das Lösch-Unterbrechung- und 103 to S₀ ansprechenden Funktion erforderlich ist. Anfrage-Flip-Flop-Signal an der 0-Eingangsseite des Das Steuersignal 103 to S₀ von dem WEDER-Kreis Flip-Flops 142 wird ebenfalls zur gegebenen Zeit von

dem Eingangs-Ausgangs-Abschnitt übertragen. Der G149-Unterbrechung-Flip-Flop 154 der F i g. 14 wird auf ein Steuersignal von //0243 in der r_o-Reihe eingestellt. Es wird gelöscht, wie die Figur zeigt, wenn der Unterbrechung-Flip-Flop 142 durch ein Ausgangssignal von der O-Ausgangsseite des letztgenannten Flip-Flops gelöscht wird, wodurch ein erster Eingang in den WEDER-Kreis 212, der die Nummer G0249 trägt, vorgesehen wird, um ein Löschsignal auf der O-Eingangsseite des Unterbrechung-Flip-Flops 154 zu ergeben. Der G142-Wiederhol-Aufstell-Flip-Flop 140 der Fig. 13 wird durch ein Steuersignal von Γ0514 in der r_o-Reihe eingestellt und auf ein von Γ2283 erzeugtes Steuersignal der r₂-Reihe gelöst. Der G141-Wiederhol-Flip-Flop 136 wird durch dasselbe Signal eingestellt, das den /tötZ-Flip-Flop löscht, und wird durch das von Γ2441 in der T^-Reihe erzeugte Steuersignal gelöscht. Der G140-Wiederhol-Beendigung-Flip-Flop 150 der Fig. 13 wird durch ein Steuersignal von //3274 in der 7>Reihe oder von //0243 in der r_o-Reihe eingestellt und durch ein Steuersignal von Γ2551 in der T₂-Reihe gelöscht. Der G158-Schnell-Ausgang-Flip-Flop 156 der Fig. 17 wird durch das Steuersignal von //2253 inderTo-Reihe eingestellt und durch ein passendes in der TO-Reihe erzeugtes Signal gelöscht.

Die Patentschrift ist eine Beschreibung einer Vorrichtung zur Beendigung der Wiederholfunktion auf zwei verschiedene Bedingungen, d. h. entweder wenn die Wiederholzahl Null erreicht oder wenn eine Unterbrechung stattfindet. Nur diese beiden Bedingungen wurden beschrieben, da sie bei allen verschiedenartigen Wiederholfunktionen auftreten, die in der Lehre der Erfindung verwertet werden kann. In dem als Beispiel verwendeten Instruktionswort der Erfindung wäre eine dritte Bedingung zur Beendigung der Wiederholfunktion dann gegeben, wenn der Komparator gleich einem Funktionsteilnehmer ist. Mit einem andersartigen Instruktionswort jedoch, wie z. B. mit einem WIEDERHOL-GRENZWERT-Test, indem die Größe des Komparators mit der Größe der zwei verschiedenen Funktionsteilnehmer verglichen wird, um zu ermitteln, ob er innerhalb dieser Größenordnungen liegt, würde unter dieser Bedingung ein die Wiederholfunktion beendigender Zustand vorliegen. Mit anderen Worten hängt also die dritte Bedingung zur Beendigung des Wiederholvorgangs von der einzelnen Funktion ab und tritt nicht bei allen Wiederholfunktion auf.

Claims

Patentansprüche:

1. Verfahren zur Durchführung und zur Unterbrechung einer arithmetischen Wiederholungsfunktion auf Grund eines einzigen Instruktionswortes in dem intern gespeicherten Programm einer digitalen Recheneinrichtung, gekennzeichnet durch die Verfahrensschritte:

A. Übersetzen des kodierten Fimktionsteiles jedes der Instruktionswörter bei ihrem nacheinander erfolgenden Auftreten in einem normalen Programmvorgang zur Ermittlung eines Wiederholungsinstruktionswortes;

B. Einstellung der Anfangsbedingungen bei Ermittlung eines Wiederholungsinstruktionswor- 6g tes, wobei diese Einstellung die Schritte umfaßt:

1. Speichern der Adresse der nächsten Folge der normalen Programminstruktion in einer er-

60 sten vorbestimmten Speicherlage und hierbei Bestimmen des normalen Programmvorganges;

2. Erhalten aus einem Zählungswert für die Wiederholungen bestehenden Operanden von einem zweiten vorbestimmten Speicherplatz und

3. Erhalten eines ersten festen arithmetischen Operanden aus einem kodierten Speicherteil des Wiederholungsinstruktionswortes.

C. Erhalten eines weiteren arithmetischen Operandenaus einem Speicherplatz, der zum Teil durch einen dritten kodierten Teil des Wiederholungsinstruktionswortes gekennzeichnet ist;

D. Durchführung eines durch den kodierten Funktionsteil des Wiederholungsinstruktionswortes bestimmten arithmetischen Vorgangs an beiden Operanden;

E. Vermindern des Zählwertes der Wiederholungen um Eins nach Durchführung der arithmetischen Operation;

F. Abfühlen des Wiederholungszählwertes nach dem Wert Null;

G. Wiederholung der Schritte C bis F, solange der Wiederholungszählwert nicht gleich dem Wert Null festgestellt wird, und

H. Beginn mit der Wiederaufnahme des normalen Programmvorganges, sobald der Wiederholungszählwert mit Null festgestellt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Wiederaufnahme des intern gespeicherten Programms in Schritt H durch das Erhalten der Adresse der nächstfolgenden Programminstruktion aus dem ersten vorbestimmten Speicherplatz in Gang gesetzt wird.

3. Verfahren nach Anspruch 2, gekennzeichnet durch die weiteren Verfahrensschritte

I. Abfühlen des Auftretens einer Unterbrechungsbedingung;

J. Unterbrechung der Wiederholung der Schritte C bis F;

K. Einstellung der Bedingungen, welche eine Wiederholung der Schritte C bis F in derselben Phase ermöglichen, in der sie unterbrochen wurden;

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Verfahrensschritt K die Schritte einschließt:

(1) Einspeichern des Wiederholungszählwertes in dem zweiten vorbestimmten Speicherplatz;

(2) Erhalten der Adresse der nächstfolgenden normalen Programminstruktion aus dem ersten vorbestimmten Speicherplatz;

(3) Vermindern dessen Adresse um den Wert Eins.

5. Recheneinrichtung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß zwei adressierbare Speicher (0,1) zur Speicherung von Programminstruktionsworten und Operanden vorgesehen sind und die Zugriffzeit des einen Speichers (0) nicht größer als ein Drittel des anderen ist.

6. Digitale Recheneinrichtung(N)nachAnspruch5, dadurch gekennzeichnet, daß der Speicher (0)

10

mit der kürzeren Zugriffzeit ein zur Aufnahme jedes Instruktionswortes in der Programmfolge geeignetes Funktionsregister (Z₀), wenigstens ein weiteres Register (Wl, Wl, 34, 36) zur vorübergehenden Speicherung der Speicheradresse der nächstfolgenden Programminstruktion während des normalen Ablaufes des Programmvorganges und einen mit dem Funktionsregister gekoppelten Übersetzer (S₀) zur Übersetzung des Funktionskodeteiles der Instruktionsworte enthält.

7. Digitale Recheneinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß Einrichtungen (32) zur Übertragung der Adresse der nächstfolgenden Programminstruktion aus dem Register (34, 36) für vorübergehende Speicherung in einen ersten vorgewählten Speicherplatz des Speichers (0) mit der kürzeren Zugriffzeit vorgesehen sind.

8. Digitale Recheneinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Einrichtungen zur Einstellung der Bedingung für die Beendigung ao der Wiederholungsvorgänge eine Einrichtung zur Übertragung eines Wiederholungszählwertes aus einem zweiten vorgewählten Speicherplatz in dem

ersten Speicherteil in das Register (34) für vorübergehende Speicherung und Abziehvorrichtungen umfaßt, welche den Wiederholungszählwert bei jedem Wiederholungsvorgang um den Wert eines vermindern.

9. Recheneinrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Einrichtung (38) zur Einstellung der Bedingung für die Beendigung des Wiederholungsvorganges eine Vorrichtung zur Überprüfung des Wiederholungszählwertes nach dem Wert Null umfaßt.

10. Recheneinrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Einrichtung (38) eine weitere auf Feststellung eines Wiederholungszählwertes Null ansprechende Vorrichtung enthält, welche den normalen Programmablauf wieder in Gang setzen kann.

11. Recheneinrichtung nach Anspruch 10, dadurch gekennzeichnet, daß diese Vorrichtung (20) die Adresse des nächstfolgenden Programminstruktionswortes von dem ersten vorgewählten Speicherplatz in das Register für vorübergehende Speicherung (34, 36) zu übertragen vermag.

Hierzu 8 Blatt Zeichnungen