DE1524148B1 - Schaltungsanordnung zur Steuerung der Befehlsentnahme mit ueberlagerter Ausfuehrung eines anderen Befehls - Google Patents

Description

1 2

Die Erfindung betrifft eine Schaltungsanordnung zur zählstand trägt dann zur Auswahl von Befehlen aus den Steuerung der Befehlsentnahme mit überlagerter Aus- Befehlspufferregistern für die Weiterleitung zu einem führung eines anderen Befehls aus einem Speicher, der Befehlsregister oder anderen Befehlsauswertungsregiüber ein Speicheradressenregister angesteuert wird und stern bei. Außerdem ist im Bekannten auch schon eine in einem Speicherwort mehrere Befehle enthält, in ein 5 zweite Erhöhungsschaltung vorgesehen worden, die oder mehrere Befehlspufferregister unter Steuerung dazu dient, einen Kompensationsfaktor für das Eineines aus einem in Bitgruppen unterteilten Befehlszähl- stellen des Befehlszählerregisters zu liefern; dieser register und einer dem Befehlszählregister zugeordneten Kompensationsfaktor wird so gewählt, daß aus der Addierschaltang bestehenden Befehlszählers und einer Einstellung des Befehlszählerregisters eine Adresse dem Befehlszählregister nachgeschalteten Addierschal- io erzeugt wird, die in der Speichereinheit den nächsten tang zur Erhöhung der im Befehlszählregister stehen- Befehl aufsucht, der vorentnommen und zu den Befehlsden Adresse bei der Befehlsentnahme aus dem Speicher pufferregistern übertragen werden muß. in die nachgeschalteten Befehlspufferregister. In den bekannten Systemen dieser Art sind die erste

In bekannten Datenverarbeitungsanlagen verwendet und die zweite Erhöhungsschaltung nicht miteinander

man ein Mehrfachadressierverfahren, bei dem das In- 15 verbunden, und dadurch entstehen Schwierigkeiten,

struktionswort mehr als eine einzige Adresse enthält wenn der Befehlszähler, z. B. wegen einer Unterbre-

und jede Adresse auf einen eigenen unabhängigen chung, außer Betrieb gesetzt werden muß. Außerdem

Speicherabschnitt bzw. eine Speicherzelle verweist. müssen die bekannten Anordnungen imstande sein,

Diese Mehrfachadressiersysteme werden zur Be- den Zählerstand zu verschiedenen Zeitpunkten zurück-

schleunigung des gesamten Verarbeitungsprozesses 20 zuschalten, woraus sich eine zusätzliche Komplizierung

benützt. der Steuerung und der Erhöhungsvorrichtungen selbst

Nach der deutschen Auslegeschrift 1180 171 ist es ergibt.

bekannt, daß die Instruktionswörter in einer pro- Der Erfindung liegt die Aufgabe zugrunde, eine ver-

grammgesteuerten Rechenanlage mit interner Spei- besserte Schaltungsanordnung zur Befehlsüber- und

cherung im allgemeinen in nachfolgenden Positionen 25 -entnahme in bzw. aus einem Befehlspufferspeicher mit

im Speicher untergebracht werden, d. h., in nachein- zwei Erhöhungsschaltungen und einem Befehlszähl-

anderfolgenden, aufsteigenden Adressen, wobei jedes register zu schaffen, indem die umständliche Umkehr

Wort in Reihenfolge aus dem Speicher herausgelesen der Zählrichtung des Befehlszählregisters entfällt und

und im Funktionsregister untergebracht wird, um eine laufende gleichzeitige Berichtigung des Zählstandes

die Steuerung der logischen Schaltungen des Rechners 30 möglich ist.

zur Ausführung der Datenverarbeitungsvorgänge zu Diese Aufgabe wird erfindungsgemäß dadurch geveranlassen. Indem jede Instruktion reihenfolgemäßig löst, daß die dem Befehlszählregister zugeordnete vom Speicher abgelesen wird, wird der Inhalt eines Addierschaltung, an deren zweitem Eingang der Betrag Programmadressenregisters mit einem Inkrement ver- der Befehlslänge und die variable Befehlslängensteuersehen, um die Adresse der nächsten Instruktion aufzu- 35 größe anliegt, über ein nachgeschaltetes Register und nehmen. Wenn die durch den codierten Teil des Rechen- einen nachgeschalteten Decoder die eigentliche Befehlsvorgangs mit einem Kennzeichen markierte Funktion entnahme aus den Befehlspufferregistern steuert, indem des Instruktionswortes ausgeführt worden ist, wird das vom Ausgang der Addierschaltung die Adresse des Instruktionswort durch das nachfolgende Instruktions- π-Befehls in bestimmte Bits eingespeist wird, um so die wort wieder im Register untergebracht, wobei dieser 40 Anfangsadresse des (n + 1). Befehls festzuhalten, zu Vorgang bis zur Vollendung des Programms also vor der im nächsten Zyklus wiederum eine Befehlslänge sich geht. Nach der genannten deutschen Auslegeschrift addiert wird, wodurch die Endadresse des (« + 1). Beist es auch bekannt, Mehrfachadressierverfahren in Ver- fehls und die Anfangsadresse des (n + 2). Befehls erbindung mit bestimmten Befehlsüberlappungsverfahren halten wird.

zu verwenden. Der Rechner besitzt hierzu einen Haupt- 45 F i g. 1 zeigt die Befehlsauswahl-Schaltung; speicher mit großem Fassungsvermögen und wahl- Fig. 2 zeigt die Befehlseingabewege; freiem Zugriff und einen Steuerspeicher mit verhältnis- F i g. 3 zeigt ein Beispiel der JCR-Weiter schaltung; mäßig geringem Fassungsvermögen, dessen Speicher- F i g. 4 zeigt die SS-Befehlssteuerung, zyklus nur einen Bruchteil des Speicherzyklus des Im vorliegenden Ausführungsbeispiel bedeuten zwei Hauptspeichers mit größerem Fassungsvermögen auf- 50 Silben oder zwei Halbwörter ein Wort, das aus 32 Bits weist. Zum Beispiel· kann der Steuerspeicher einen besteht. Ein Speicherwort besteht in dem »Umgebungs-Speicherzyklus von einem Sechstel der Zeitdauer von system« des vorliegenden Ausführungsbeispiels aus dem Speicherzyklus des Hauptspeichers besitzen. Da- zwei Wörtern oder 64 Bits. Im Speicher und innerhalb durch können während der Zeitdauer des Anrufs des des Datenflusses des »Umgebungssystems« liegt je ein Hauptspeichers aus dem Steuerspeicher Befehle ent- 55 Paritätsbit für 8 Datenbits vor. Dies ändert sich an benommen werden, sofern sie vorhanden sind. stimmten Stellen im Datenfluß, ζ. B. ist es am Ausgang In bekannten Datenverarbeitungsanlagen sind auch eines Addierers möglich, daß die Paritätsinformation Befehlspufferregister vorgesehen, damit Befehle aus auf 4-Bit-Basis zu mehreren logischen Stufen überdem Speicher vorentnommen werden können. Danach tragen und dann auf 8-Bit-Basis kombiniert wird, werden, während der Befehlszähler eine Arbeitsfolge 60 In der Beschreibung werden alle Signale durch zur Identifizierung nachfolgender Befehle ausführt, einzelne Leitungen identifiziert, die mit großen Buch- < diese Befehle aus den Befehlspufferregistern anstatt stäben bezeichnet sind (z. B. SAR bedeutet den Aus- < aus dem Speicher entnommen. Es gehört durch das gang des Speicheradressenregisters, CPU RST eine Buch »Planning a computer system«, insbesondere Leitung, die eine bestimmte Computerrückstellung ■ die Abschnitteil und 14.3, von W. Buchholz 65 bewirkt.)

(Verlag: Mc-Graw-Hill Book Company) zum bekann- Bei Verwendung solcher Ausdrücke wie »Speicherten Stand der Technik, eine erste Erhöhungsschaltang umlauf« oder »letzter Ε-Umlauf« handelt es sich nicht zum Zählen der Befehle zu verwenden. Der Befehls- notwendigerweise um Maschinenumläufe als solche.

3 4

Zum Beispiel benötigt ein Speicherumlauf fünf Ma- Schaltung Eingangssignale aus dem//-Register empfanschinenumläufe in dem Ausführungsbeispiel des gen (H-REG 0-22).

genannten »Umgebungssystems«. Die Kippstufen für Die Schaltung nach F i g. 1 zeigt außerdem ein

den letzten Umlauf können vom Beginn der Zeit Register (GSR), das die Auswahl einer bestimmten NICHT-L bis zum Beginn der nächsten Zeit NICHT-L S Gruppe von Befehlsbytes aus 8-Byte-Speicherwörtern im EIN-Zustand sein. Diese Periode ist gleich einem steuert. Da jeder Befehl mindestens 2 Bytes oder Silben Maschinenumlauf, ist diesem gegenüber verschoben, enthält, erfolgt jede Speicheradressierung auf Byteda der grundlegende Maschinenumlauf vom Beginn Basis. Das niedrigstellige Bit (23) des /CR-Registers der ^4-Zeit bis zum Ende der v4-Zeit dauert. Die Dauer wird nicht bei der Auswahl von Befehlen aus den A-, oder Phase jedes besonders genannten Umlaufs unter- io 5-Registern verwendet und daher sind nur die Bits 20 scheidet sich oft von einem grundlegenden Maschinen- bis 22 an der Auswahl beteiligt, umlauf. Die Ausdrücke beziehen sich auf die gerade Das Ausgangssignal des Registers (GSR) in F i g. 1

beschriebene »verriegelte« Bedingung oder den be- wird einem Decoder (GS) zugeführt, um die richtigen schriebenen Vorgang, wie es aus dem jeweiligen Zu- 32 Bits einzeln aus den Registern (A-REG, B-REG) sammenhang hervorgeht. 15 auszuwählen (s. F i g. 2). Die A- und 5-Register

Der Datenfluß für die /-Einheit wird in Verbindung werden als Pufferregister für Befehle verwendet, die mit Teilen der /s-Einheit beschrieben, die die arith- aus dem Speicher entnommen werden, um sicherzumetischen und logischen Operationen mit Operanden stellen, daß stets ein Befehl zur Verarbeitung zur Verausführt und dadurch die Befehle durchführt, sowie fügung steht zusätzlich zu dem Befehl, der gerade in der Sammelleitungs-Steuereinheit BCU, die den Fluß 20 der Befehlseinheit (/-Einheit) verarbeitet wird. Da die von Daten zu und aus den Speichern steuert. Der Befehlseinheit im allgemeinen jeden Befehl gleich-Datenfluß der /-Einheit besteht aus vier Teilen: zeitig mit der Ausführung eines vorhergehenden Befehls durch die Befehls-Ausführungs-Einheit (/f-Ein-1 τ>ΛΜ™-.-.™,_ην.Λ heit) verarbeitet, bedeutet dies, daß der Inhalt der

1. .DeiCniSdUSWam, -r» · , J in 1 · · Tt P 1 1 1 1

25 Register A und B um bis zu zwei Befehle vor dem der-

2. Befehlseingabewege, zeit ausgeführten Befehl liegen kann. Befehle werden „ τ, . ,, j j. aus einer der Speichereinheiten(STG IA, STG IB

3. Befehlsdecodierung, _[s ._Fi&2] über die Speicherausgangs-Sammellei-

4. Befehlsauswertung. tung (SBO) oder auf der Kanalspeicher-Ausgangs-

30 Sammelleitung (CH SBC) empfangen. Alle so empfangenen Daten werden in der Speicherausgangssammel-

Im oberen Mittelteil von F i g. 1 ist das Programm- leitung-Selbsthalteschaltung (SSOL) gespeichert; Bestatuswortregister (PSW) dargestellt. Das PSW-Re- fehle sind direkt zu den Registern A und B übertragbar, gister enthält die Systemmaske (Syst. MSK), die und alle Daten einschließlich der Befehle können zu Speicherschutzschlüssel, Statusbits, die anzeigen, daß 35 der Kanalspeicher-Ausgangssammelleitung oder zum die Maschine einen bestimmten Code (A) benutzt, die /-Register übertragen werden. Befehle können vor-Maschinenprüfmaske (M), ein Wartebit (W), ein Pro- übergehend in das /-Register eingegeben werden, wenn blembit (P), den Unterbrechungscode (IRPT-Coäo), sie nicht bis zu einem bestimmten Zeitpunkt in einem den Befehlslängencode (LC), den Bedingungscode (CC) Befehlsentnahmeumlauf entnommen worden sind, die Programm-Maske (PGM) und das Befehlszähler- 40 und werden danach zu den Registern A und B Überregister (ICR) mit einem niedrigstelligen Teil (LO). tragen, falls keine Verzweigung erfolgt ist. In allen Das /Ci?-Register bestimmt die Adresse des nächsten anderen Fällen werden zur rechten Zeit empfangene Befehls in einer Folge von Befehlen, die ein Programm Befehle direkt zu den Registern A und B übertragen, bilden. Der Inhalt der Register wird zum /OP-Register und

Das /CR-Register speist eine Erhöhungsschaltung 45 zu der Decodierschaltung PRE DEC mittels des Tor- (INCR), die die Befehlsadresse jedesmal dann erhöht, Wählmechanismus zu jeweils 32 Bits übertragen. Die wenn ein Befehlspufferregister aus dem Speicher Auswahl der aus den Registern A und B zu entnehmenbeladen werden muß. Außerdem speist das /CR-Register den 32-Bit-Gruppe erfolgt durch die Torwähldecodiereine Addierschaltung (GSA), die den Befehlszählstand schaltung GS, kurz Decoder genannt, so daß die jedesmal bei Ausführung eines Befehls berichtigt, 50 Entnahme jedes Befehls die Entnahme des nächsten damit eine richtige Adresse für den nächsten Befehl in Befehls in der Reihenfolge bei einer folgenden Operaeiner Folge erzeugt wird. Das Ausgangssignal der tion zum Ergebnis hat.

LVCii-Schaltung wird zum /CR-Register zurücküber- Wie in F i g. 1 Mitte gezeigt, ist eine Erhöhungstragen und außerdem dem .S^Pv-Register (Speicher- schaltung INCR vorgesehen, die den Befehlszählstand adressenregister) und dem //-Register (Hilfseinheit für 55 im Laufe der normalen Verarbeitung erhöht. Diese das Speicheradressenregister) sowie einer Programm- Erhöhungsschaltung nach F i g. 3 wird außerdem speichervergleichsschaltung PGM STR und der hoch- als Datenweg zwischen dem //-Register, dem PSW-stelligen Hälfte (K 0-31) des Z-Registers zugeführt. Register, dem Befehlszählerregister und anderen zuge-Die LVCÄ-Schaltung wird manchmal lediglich als ordneten Schaltungen benutzt, wie aus Fig. 1 her-Datenweg für die Übertragung von 32 Bits aus einem 60 vorgeht. Tatsächlich dient die Erhöhungsschaltung Teil des PSfF-Registers zum if-Register verwendet, INCR auf zwei Arten als Erhöhungsschaltung; erstens und manchmal wird sie zum Prüfen der beiden Hälften wird sie als der hochstellige Teil eines Befehlszählers des PSJ^-Registers (auf richtige Parität) verwendet. verwendet, dessen niedrigstelliger Teil ein Addierer Um einen 32-Bit-Datenpfad zu bilden, ist die INCR- GSA ist, und zweitens wird sie zum Erzeugen einer Schaltung mit einer Erweiterangsschaltung LVCR EXT 65 Speicheradresse verwendet, wodurch ein Speicherwort versehen, die die niedrigstelligen 8 Bits (0 bis 7) des entnommen wird, das nötig ist, um entweder das A-Datenwegs; bildet, wenn die LVCii-Schaltung in dieser oder das 5-Register wieder aufzufüllen, und zwar Weise verwendet wird. Außerdem kann die INCR- ohne Rücksicht darauf, ob eins von ihnen oder bside

5 6

leer sind, und ohne Rücksicht auf den jeweiligen tragungen aus den A- und 5-Registern zum /OP-Re-Befehlszählstand, den das Register GSR benutzt, um gister auszuwählen.

einen tatsächlichen Befehl aus den Registern A oder B Alle Befehle werden in zwei Teilen ausgeführt, einer

zu entnehmen. Bei der Übertragung jedes Befehls in /-Zeit und einer is-Zeit. Die /-Zeit eines Befehls kann sich die /OP-Schaltung und die dazugehörigen Arbeits- 5 mitderlj-ZeitdesvorausgegangenenBefehlsüberschneischaltungen und seiner Analysierung wird der nächst- den. Die Befehlszählersteuerungen halten, während folgende Befehl natürlich im A- oder 5-Register an sie die Einstellung des Registers GSR weiterschalten, einer darin befindlichen Stelle gefunden, die gegen- außerdem das ICR mit einer richtigen Adresse zu über der Position des laufenden Befehls um einen Unterbrechungszwecken aufrecht. Eine nähere Erklä-Betrag versetzt ist, der gleich der Länge des laufenden io rung der zeitlichen Folgen wird nicht für erforderlich Befehls ist. Bei der »/ nach /^-Übertragung eines gehalten, da sie nicht Gegsnstand der Erfindung sind, laufenden Befehls spricht der Addierer GSA auf die Die /C-Steuerungen erzeugen außerdem die Befehlsderzeitige Einstellung des niedrigstelligen Teils des entnahmeadressen und nehmen normale /C-Entnah-Befehlszähler-Registers ICR LO an und addiert die men vor. Die Adressen werden dadurch erzeugt, daß Länge des laufenden Befehls zu der derzeitigen Ein- 15 in der Erhöhungsschaltung ein entsprechend kleiner stellung des ICR LO. Teilbetrag zum /CR-Inhalt addiert wird. Die IC-

Die Erhöhungsschaltung selbst kann an der Ope- Steuerungen versuchen, eine /C-Entnahme vorzuration beteiligt sein oder nicht, je nachdem, ob das nehmen, sobald festgestellt wird, daß der Befehls-Bit 20 des /CR-Registers von einer 1 auf eine 0 weiter- puffer (A- oder B -Register) leer ist, aber jeder Befehl, geschaltet wird, was einen GS^-Übertrag zur Folge hat. 20 der sich in der Durchführung befindet, kann /C-Ent-Der GS^-Übertrag muß sich im Bit 19 des ICR-Re- nahmen sperren, falls eine /C-Entnahme eine Störung gisters widerspiegeln und daher eine Erhöhung des der Befehlsausführung verursachen würde. Falls die Bits 19 des ICR in der Erhöhungsschaltung INCR /C-Entnahmen fortlaufend durch Befehlsausführungen bewirken. Dies findet jedoch erst einen Umlauf nach gesperrt werden, erschöpft schließlich die /-Einheit der »/ nach /?«-Übertragung statt, in welcher der 25 alle Befehle in den Puffern. Zu diesem Zeitpunkt hört G&4-Übertrag erzeugt wird. Die Widerspiegelung des die /C-Sperrung auf, wodurch es möglich ist, /C-Ent-G&4-Übertrags im Bit 19 des /CR-Registers wird nahmen vorzunehmen und die Befehlsausführung Weiterschaltung der höchsten /C-Stelle genannt. Bei wieder aufzunehmen. Normalerweise werden die dieser Verwendung der Erhöhungsschaltung INCR Befehlspuffer nicht erschöpft, bevor /C-Entnahmen werden die BitsO bis 19 und das Bit 23 in das ICR- 30 erfolgen. Es ist jedoch sichergestellt, daß abgesehen Register zurückübertragen. Wenn jedoch die Erhö- von besonderen Situationen nicht beide Puffer enthungsschaltung INCR zur Erzeugung von Adressen leert werden. Entnahmen, die sich auf Ausführungen verwendet wird, welche Speicherwörter angeben, in beziehen, haben also den Vorrang gegenüber Befehlsdenen zukünftig zu verwendende Befehle enthalten entnahmen, bis kein vollständiger Befehl mehr in den sind, wird das Ausgangssignal der /iVC/?-Schaltung 35 A- und .B-Registern verblieben ist; dann wird eine dem //-Register und dem ,S^ü-Register, aber nicht Befehlsentnahme zugelassen, obwohl Operanden bedem /C/i-Register zugeführt. In diesem Falle wird die nötigt werden.

Einstellung des /CÄ-Registers als Grundlage benutzt, Es folgt nun zunächt eine physikalische Beschreibung

und die herrschenden Bedingungen, also auch, ob des Befehlszähler-Datenflusses, und zwar werden die Register A oder B leer ist oder als leer betrachtet wer- 40 Adressierung, Weiterschaltung, Entnahme und Rückden kann, und die Einstellung des /CR-Registers wer- gewinnung in der hier genannten Reihenfolge beden kombiniert, wodurch ein Eingangssignal für die sprochen.

ErhöhungsschaltungINCR erzeugt wird, das sie ver- Der Datenfluß für die /-Einheit ist in Fig. I₅ 2,

anlaßt, eine Adresse zu erzeugen, die volle 23 Bits 3 und 4 veranschaulicht. Der für die Erhöhungseinlang ist und die ein Befehle enthaltendes Speicherwort 45 heit INCR und den Toraddierer GSA maßgebliche bezeichnet, das benötigt wird, um entweder den Teil des Datenflusses ist in F i g. 1 dargestellt. Das nächsten Befehl zu erreichen, falls das A- und das ICR ist ein 24-Bit-Register, das zum Adressieren von ZT-Register beide erschöpft sind, oder um lediglieh Befehlen in einem externen Speicher während der das A- oder das fi-Register wieder aufzufüllen. In normalen linearen Weiterschaltung verwendet wird, diesem Falle werden alle 23 Bits des /CR-Registers in 50 Obwohl das Register sich in den Stellen 40 bis 63 des die Erhöhungsschaltung eingegeben, und entweder PSW-Registers befindet, wird es in dieser Beschreibung Bit 19 oder Bit 20, aber nicht beide, können zu der als Register ICR 0-23 bezeichnet. Einstellung des /CPv-Registers addiert werden, um die Der Inhalt des Registers ICR wird in einen Erhö-

richtige Adresse zu bilden. Im Falle eines Übertrags hungsschaltung (INCR) genannten 24-Bit-Addierer aus dem Addierer GSA in die Erhöhungsschaltung, 55 übertragen. Der Eingang auf der anderen Seite der ist das einzig mögliche Steuereingangssignal für die Erhöhungsschaltung befindet sich nur an den Stellen20 Erhöhungsschaltung das Bit 19. und 19. Diese beiden Signale werden durch Steuerun-

Aus dem Speicher entnommene Befehle werden gen CTRLS erzeugt und mit »EINS ADDIEREN« entweder im A- oder im B-Register gepuffert, bevor bzw. »ZWEI ADDIEREN« bezeichnet. Durch versie zur einleitenden Ausführung in das /OP-Register 60 schiedene Kombinationen können Adressen am Eineingebracht werden. Das Befehlszählerregister (ICR) gang der Erhöhungsschaltung INCR um 0,1, 2 oder 3 enthält 24 Bits (von 0 bis 23 numeriert) und wird Speicherwörter zu je 64 Bits weitergeschaltet werden, weitergeschaltet durch zwei Addierer, nämlich den Es sei darauf hingewiesen, daß die Erhöhungs-

Addierer GSA, der den niedrigstelligen Teil IC LO schaltung INCR kein echter allgemeiner Addierer ist, (Bits 20 bis 22) weiterschaltet, und die Erhöhungs- 65 weil bestimmte spezielle Eingangsgrößen keine korrekte schaltung INCR_r die den hoehstelligen TdIICHO Summe ergeben. Diese speziellen Eingangsgrößen (die restlichen Bits) weiterschaltet. Der Addierer GSA können jedoch nur beim Vorliegen eines Funktionsarbeitet zusammen mit dem Register GSR, um Über- fehlers der Maschine auftreten. Wenn sich ein Bit in

der Dateneingangsstelle 20 der Erhöhungsschaltung INCR zum selben Zeitpunkt befindet, wenn Bits an beiden Steuereingängen liegen, ergibt dies eine falsche Summe. Für diesen Fall ist das Resultat in Bit 19 falsch, und wenn χ gleich Null ist, wird der Übertrag, der normalerweise in die Stelle 18 gehen würde, nicht erzeugt. Für alle anderen Eingangsbits gibt die Er^ höhungsschaltung eine echte Summe.

Im nachfolgenden werden die Wirkverbindungen der A-, B- und /- Register beschrieben (s. F i g. 1, 2, 3, und 4). Die beiden Befehlspufferregister A und B nehmen jeweils ein aus 64 Bits bestehendes Speicherwort auf. Das ^.-Register ist für Doppelwörter im Speicher bestimmt, deren Adresse geradzahlig ist, d. h., deren Adresse eine 0 in der Bitstelle 20 enthält, und das 5-Register ist für Speicherwörter bestimmt, deren Adresse ungeradzahlig ist (eine 1 in Stelle 20 enthält). Abgesehen von dieser Ausnahme werden die Register ,4 und B in genau gleicher Weise benutzt. Das Bit 63 des Registers A gilt als an das Bit 0 des Registers B angrenzend, und das Bit 63 des Registers B gilt als neben dem Bit 0 des Registers A liegend. Außerdem ist ein 64stelliger Operandpuffer, das /-Register, vorgesehen. Alle diese Pufferregister werden durch die 64-Bit- SBO -Leitung (Speicherausgangs - Sammelleitung) gespeist, die von einem externen Speicher gespeist wird. Außerdem ist die 64-Bit-Sammelleitung vom /-Register zum ,45-Register (bestehend aus A und -B) vorhanden. Ein 32stelliges (Operations)-Register (/OP) kann direkt aus jedem 32-Bit-Feld der Register A und B beladen werden, und zwar von einer Halbwort-Adresse (0, 16, 32, 48) ab. Das zur Weiterleitung in das JOP-Register ausgewählte Feld in den A-, P.-Registern wird bestimmt durch einen rein binären Decodierausgang eines 3-Bit-Torauswähl-Registers GSDEC.

Die Register A, B, J, IOP, SBO, H und ICR haben je ein Paritätsbit für jedes Byte. Die Erhöhungsschaltung besitzt eine Prüfeinrichtung, die die Eingangsparität sowie die interne Operation der Erhöhungs- schaltung prüft. Außerdem erzeugt die Erhöhungsschaltung normale Paritäten für jedes der drei Ausgabebytes. Ein einziges Paritätsbit Pl wird außerdem in der Erhöhungsschaltung erzeugt, und zwar ist dies nötig, weil die Bits 21 und 22 der Erhöhungsschaltung nicht mit dem übrigen Teil des INCR-Ausgangs in das /CR-Register übertragen werden. Dieses Paritätsbit wird gebildet durch Berücksichtigung der Eingangsbits 16 bis 19 der Erhöhungsschaltung, des Steuereingangssignals 19 und des Eingangsparitätsbits. Es sei angenommen, daß in den Eirigangsbits 16 bis 19 eine gerade (ungerade) Zahl von Bits enthalten ist. Falls das Steuereingangsbit 19 eine Eins ist und falls die Addition einer Eins in die Stelle 19 der Eingangsbits der Erhöhungsschaltung eine Summe mit einer ungeraden (geraden) Zahl von Bits in den Positionen 16 bis 19 zum Ergebnis haben würde, wird Pl auf die umgekehrte Eingangsparität eingestellt. Falls das Resultat eine gerade (ungerade) Zahl von Bits in den Stellen 16 bis 19 umfaßt, wird Pl gleich der Eingangs-Parität eingestellt. Das Paritätsbit Pl wird an Stelle des herkömmlichen Paritätsbits für 16 bis 23 in die Stellen P16-23 des /CR-Registers übertragen. Das normale Paritätsbit der Erhöhungsschaltung für 16 bis 23 wird jedoch in die Stellen P16-23 des SAR-Registers übertragen. Es folgt nun ein Beispiel für die Wirkungsweise der Erhöhungsschaltung: Pl ist der korrigierte Wert, wenn 21 und 22 außer acht gelassen werden, und P ist der korrigierte Wert, wenn 21 und 22 mit berücksichtigt werden. Die erforderliche Torauswählschaltung arbeitet wie folgt:

Stelle 16 17 18 19 20 21 22 23 P Pl

/NCR-Eingang 00 11001 0 0

Steuer-Eingang 11

/TVGR-Ausgang 0100101 0 01

Der Decodierer des nachgeschalteten Torauswählregisters wählt 32-Bit-Felder in den Registern ,4, B zur Weiterleitung zum IOP-Register wie folgt aus:

	,45-Register
GSR	Bit-Auswahl
000	,4 00-31
001	,416-47
010	,4 32-63
011	A 48-63, B 00-15
100	5 00-31
101	B16-47
110	5 32-63
111	B 48-63, A 00-15

Das Register GSR ist mit einer »korrigierten Paritäts«-Steile versehen, die bei der Berichtigung von ICR P16-23 immer dann benutzt wird, wenn ICR 20-22 vom GSPi-Register aus berichtigt werden. Die korrigierte Parität wird aus den Dateneingangssignalen des Addierers GSA gebildet, und ein Paritätsbit wird mit den Daten mitgesendet. Normalerweise kommt dieses Paritätsbit aus /CR P16-23, aber falls das /CR-Register von der Erhöhungsschaltung zur gleichen Zeit eingestellt wird, wie das GSPv-Register vom /CR-Register aus eingestellt wird, wird die Eingangsparität aus Pl der Erhöhungsschaltung genommen. Dieses korrigierte Paritätsbit reflektiert den neuen Inhalt von ICR P16-23, der durch die Addition im Torauswähladdierer gebildet wird.

Zu Beginn jedes Π-Umlaufs wird der Befehl, den die /-Einheit gerade ausführt, in das /OP-Register eingebracht. Die linke Worthälfte oder Silben, zwei 8-Bit-Bytes des Befehls, wird in /ΟΡΌ-15 eingesetzt, und die nächste Worthälfte wird in IOP 16-31 eingesetzt. Falls der Befehl ein J?i?-Befehl ist (eine Silbe lang), ist /OP16-31 nicht an der Befehlsausführung beteiligt. Die Grunddateneinheit im externen Speicher ist das 64-Bit-Speicherwort, das 8-Bytes, vier Silben oder zwei »Vollwörter« enthält. Adressen, welche 24 Bits lang sind, steuern die Byteebene im Speicher an. Daher spezifizieren die Bits 0 bis 20 jeder Adresse ein Doppelwort im Speicher, und die Bits 21 bis 23 bezeichnen ein Byte innerhalb eines Doppelwortes. Befehle beginnen stets an Silben- (oder Halbwort-) Adressen und daher muß jede Adresse für einen Befehl eine Null in Stelle 23 enthalten, wodurch ein geradzahliges Byte angedeutet wird. Um einen Befehl an einer gegebenen Adresse zu erlangen, muß zuerst das durch die Bits 0 bis 20 adressierte Speicherwort ent-

109 523/284

angibt. Das	Ausgangssignal des	WP	1	Längendecodierers	RR
wird nach PSW32, 33 übertragen.	0	ο	Die Codierung sieht	RX
so aus:	0	ι		RS-SI
	0	0	Eingang von PSW Format	SS
1	1	32, 33
1		0 1
10
10
11

9 10

nommen werden. Falls das Bit 20 eine 0 ist, wird das (1 Addieren) und außerdem gleichzeitig die Stelle 19 Doppelwort im ^-Register gepuffert. Falls das Bit 20 erhöhen, wenn ein Signal »ICj HO ADV« den Steuereinelist, wird das Doppelwort im jB-Register gepuffert, eingang 19 der Erhöhungsschaltung erregt. ICrIO ist Falls sich der Befehl in einer Speicherstelle befindet, jedoch stets eine Null, wenn eine IC 2/O-Weiterschaldie eine Doppelwortgrenze überschneidet, muß auch 5 tung stattfindet, weil eine solche nur dann erfolgt, wenn das nächste Doppelwort entnommen werden, und aus dem 5-Register zum ^-Register weitergeschaltet dieses zweite Doppelwort wird im/^-Register gepuffert, wird und das Bit 20 gleich Null ist, wenn das 5-Refalls das erste Doppelwort im ^-Register steht, und gister besetzt ist. Daher kann während einer IC HO-umgekehrt. Die A- und 5-Register werden nachstehend Weiterschaltung kein Übertrag in die Stelle 19 der gemeinsam als ^-Register bezeichnet. io Erhöhungsschaltung erfolgen. Daraus folgt also, daß

BevGr ein im yi5-Register enthaltener Befehl richtig während einer IC HO-Weiterschaltung die Summenin das /OP-Register eingesetzt werden kann, muß stellen Obis 19,23 der Erhöhungsschaltung dierichtigen zuerst eine der Torschaltungen vom Ä8-Register aus- Bits zur Berichtigung der ICHO selbst dann sind, gewählt werden. Das geschieht durch Einsetzen der wenn /C-Entnahmeadressen erzeugt werden. Das Bits 20 bis 22 des Befehlszählers in das <7SR-Register. 15 Paritätsbit Pl 16-23 der Erhöhungsschaltung, das Die ersten beiden Bits jedes Befehls, die in /OPO, 1 durch Vorhersage der Wirkung des Steuereingangs 19 (und BOPO, 1) eingegeben werden, enthalten einen der Erhöhungsschaltung auf die Eingangsparität Code, der die Zahl der Worthälften oder Silben in dem erzeugt wird, ist das richtige Paritätsbit für das beBefehl angibt, welche durch das Format des Befehls richtigte /CÄ-Register und wird daher zu ICR16-23 bestimmt wird. An 50PO, 1 ist ein Längendecodierer 20 zurückübertragen.

angeschlossen, der die tatsächliche Lange des Befehls Bei der Berichtigung der IC LO (niedrige /C-Stellen)

muß der zu berichtigende Betrag aus dem vollständig weii ergeschalteten vorgehenden /Ci?-Wert genommen werden.

25 Die Weiterschaltung der hohen IC-Stelle während des ersten Umlaufs der Ε-Zeit führt zu Schwierigkeiten bei der Ausführung von nur zwei Befehlen. Dabei handelt es sich um den Befehl »Adresse eingeben« (LA) und den Befehl »PSW eingeben« (LPSW). Im L^-Be-30 fehl benützt die IT-Einheit die Erhöhungsschaltung, um die effektive Adresse aus dem //-Register in das K-Kegister zu übertragen. Die Übertragung erfolgt imzweiten Umlauf der E-TLeIt statt im ersten, um einen Konflikt Zu Beginn jedes Befehls-Vordecodierumlaufs (des mit einer /CT/O-Weiterschaltung zu vermeiden. Im ersten Tl-Umlaufs) sind die Bits 20 bis 22 der Adresse 35 Befehl LPSW besteht die Möglichkeit, daß durch eine des betreffenden Befehls sowohl in /C.R20-22 als auch IC i/O-Weiterschaltung der Ausgang der Erhöhungsim GSR enthalten. Während des letzten Π-Umlaufs schaltung zur selben Zeit in das /CR-Register überfür den betreffenden Befehl befindet sich der Befehl, tragen wird, wenn der Inhalt des /-Registers durch die der vordecodiert wird, im IOP, und daher können die Befehlsausführung in das /CÄ-Register geleitet wird. Bits 20 bis 22 der Adresse des nächsten Befehls am 40 Um diese zweifache Übertragung zu vermeiden, Ausgang des Addierers zur Verfügung gestellt werden. blockiert die /-Einheit, die die LPSW-Opeiation Diese Ausgangssignale■ werden zusammen mit dem steuert, die /iVCi?-/Ci?-Übertragung immer dann, Übertrag und der korrigierten Parität in entsprechende wenn eine Übertragung aus dem J- in das PSW-Ke-GSi?-Stellen eingegeben: Während Tl wählen die gister erfolgt. Wenn eine Unterbrechung stattfindet, GS/i-Ausgangssignale die richtige Torschaltung für 45 muß der PS J^-Registerinhalt die Adresse des nächsten den nächsten Befehl (F i g. 1) aus. Die Torschaltungen Befehls enthalten.

werden also rechtzeitig für das Einstellen des IOP mit Zu Beginn aller SS-Befehle, an denen der VFL-Teil

dem nächsten Befehl im ,45-Register im ersten 7"2-Um- (FÄ-veränderliche Feldlänge) des Systems beteiligt lauf ausgewählt. ist, wird der Zähler ICR normal eingeschaltet. Wäh-

Bei der Übertragung eines Befehls aus der/-Einheit 50 rend der SS-Befehle muß die Ausführungseinheit in die /i-Einheit (/-/i-Übertragung) wird IC LO weiter- jedoch abwechselnd Zugriff zur zweiten und zur dritten geschaltet durch das Übertragen aus GSR nach Worthälfte oder Silbe eines SS-Befehls haben. Dies ICR20-22, außerdem wird die »korrigierte Parität« beruht darauf, daß die erste und die zweite Operandwieder in ICR P16-23 eingebracht, und die Länge des adressenfunktion abwechselnd von den gleichen Feiübertragenen Befehls wird aus dem 2?OP-Decodierer 55 dem von IOP usw. behandelt werden. Zugriff zu nach PS JF32-33 übertragen. Falls ein Übertrag durch diesen Worthälften wird über spezielle Steuerungen in den Torauswähladdierer erzeugt wird (ICLO) wird den Torauswählmechanismus erlangt. Ein Beispiel für das /Ci? erst dann vollständig weitergeschaltet, wenn die SS-Bef ehl-Zeitsteuerung ist in Fig. 4 dargestellt, die /CR-Stellen 3 bis 20 (JC]HO) weitergeschaltet und zwar wird ein Befehl »Bewegen mit Versetzen« als werden. ■ 60 Beispiel gezeigt.

Wie beschrieben, haben die /C-Steuerungen die Zur Zeit TON Γ2 von SS-Bef ehlen wird die »SS OP«-

Fähigkeit, unter bestimmten Umständen den Steuer- Status-Kippstuf e eingeschaltet und erzeugt ein »SS OP«- eingang der Erhöhungsschaltung zu zwingen, /C-Ent- Steuersignal. Dieses verriegelt die Torauswähl-Vornahmeadressen zu erzeugen, aber die Entnahmesteue- Selbsthalteschaltung und hält so die Bits 20 bis 22 der rungen sind während einer IC HO-Weiterschaltung 65 Adresse des SS-Befehls am Eingang des Addierers GS^t nicht notwendigerweise blockiert. Daher besteht die fest. Außerdem verhindert das SSOP-Signal die nor-Mögliehkeit, - daß die /C-Entnahmesteuerungen den male Weiterleitung der Befehlsformatlänge (die die Steuereingang 20 der Erhöhungsschaltung erregen Länge angibt) zur Steuerseite des GSA.

11 12

Beim Auftreten von TOiV Tl wird jedoch _ das in das A- oder 5-Register zurückübertragen wird, wird GSR-Register normal berichtigt. Bei der /-iJ-Über- eine nicht dargestellte Kippstufe »A BELADEN« bzw. tragung wird der Inhalt des GS/i-Registers nach »B BELADEN« eingestellt. Diese Kippstufen werden ICR20-22 übertragen; außerdem kann je nach Bedarf durch die gleiche Logik eingestellt, durch welche die eine IC //0-Weiterschaltung stattfinden. Das ICR-Re- 5 Daten in die ^45-Register gegeben werden. Die Kippgister wird also für SS-Befehle wie bei anderen Befeh- stufe »A BELADEN« bleibt im Ein-Zustand, bis der len weitergeschaltet und enthält daher den richtigen letzte Befehl aus dem ^4-Register entnommen wird. Weg zur Behandlung jeglicher Unterbrechungen wäh- Die Kippstufe »B BELADEN« wird ebenso behandelt, rend der £-Zeit von SS-Befehlen. Die Kippstufen »/4. BELADEN« und »B BELADEN«

Zur Zeit TONTl wird BLKICM eingeschaltet, und io zeigen an, wenn das A- bzw. das J3-Register unverbei der /-.E-Übertragung werden BLKTIM und arbeitete Befehle enthalten. Mit dem Beginn jedes BLKTl M eingeschaltet. Diese drei Kippstufen stellen ΖΊ-Umlaufs wird IOP vom Ausgangssignal der aussicher, daß weder /C-Entnahmen noch die /-Zeit des gewählten ^HJ-Torschaltung eingestellt, nächsten Feldes die SS-Ausführung stören können, Die Leitung, welche anzeigt, wenn ein unverarbeite-

da weitere Tl- oder r2-Umläufe blockiert sind. _ 15 ter Befehl am Ausgang der ^5-0der-Schaltungen zur Die VFL-Adresse-Kippstufe wird bei der /-/s-Über- Verfügung steht, gibt an, daß der abgefühlte Befehl tragung von einem SS-Befehl eingeschaltet, und ihr nur im Register A bzw. B vollständig ist und muß Ausgangssignal wird verwendet, um die Ausgangs- erregt werden, bevor Tl eingeschaltet werden kann, information des Addierers GSA in das Register GSi?

zu übertragen. Zur Steuerung dieser Übertragung wird 20 Regel 2: »LEER«-Regel

ein frühzeitiger 5-Taktimpuls verwendet,-der zeitlich

so gesteuert ist, daß er keinen ^-Taktimpuls überlappt, Falls durch einen Befehl das A- oder das .B-Register

und zwar dient er tatsächlich als Verriegelung, da entleert wird und daher eine /C-Entnahme benötigt garantiert wird, daß das Register GSR keine Änderung wird, wird die Kippstufe bei TON Tl abgeschaltet, erfährt, bevor die IC LO-Stelle bei der /ß-Übertragung 25 Obwohl in diesem Abschnitt das ;4-Regist erbesprochen eingestellt worden ist. Das /OP-Register wird vom wird, trifft das hier Gesagte auch auf das 5-Register zu. ^.B-Register aus durch das gleichzeitige Erscheinen Die Logik zum Erkennen des letzten Befehls in A ist der Signale »VFL ADR« und »SS OP« bei jedem^-Takt- GS20 (GS20 für .B-Register) sowie jeder der folgenden impuls eingestellt. Der SS-Befehl befindet sich noch Punkte:

im ^.B-Register, weil die /C-Entnahme während der 30 1. GS 21 & ID RR,

Ausführung von SS-Befehlen blockiert ist. Das 2 QS 21 & GS11

/OP-Register wird entsprechend dem Betrag eingestellt, ' '

der durch den vorigen frühzeitigen ΰ-Taktimpuls in 3. GS 22 &IDSS.

das GSJ?-Register eingebracht worden ist. Daher wird

das /OP-Register bei jedem' ^4-Taktimpuls entweder 35 IDRR ist die Und-Funktion der Ausgangssignale mit den ersten beiden Worthälften oder den zweiten von /OPO und /OPl. IDSS ist die Und-Funktion der beiden Worthälften des SS-Befehls gespeist. Ausgangssignale von /OPO und /OPl. Der erste Aus-

Zur Steuerung der /C-Entnahme werden die in den dr ck beinhaltet jeden beliebigen aus zwei oder drei nachstehenden Abschnitten im einzelnen besprochenen Worthälften bestehenden Befehl, der in der letzten sieben Regeln der /C-Entnahme angewendet: 40 Hälfte von Register ,4 beginnt. Der zweite Ausdruck

umfaßt jeden im letzten Viertel von Register .4 beginnenden Befehl, und der letzte Ausdruck betrifft Regel 1:»/CBELADEN«-Regel SS-Befehle, die im zweiten Viertel von Register ,4

beginnen.

Zum Einschalten von Γ2 eines Befehls müssen alle 45 Falls das System im Befehlswiederholungsbetrieb Worthälften (oder Silben) des Befehls mindestens für arbeitet, verläßt das GSJ?-Register niemals die erste die Dauer eines »guten« ZI-Umlaufs im /OP-Register Worthälfte des ^-Registers. Daher wird niemals ein gewesen sein. In das GSPv-Register werden die Bits 20 Befehlspuffer entleert und eine /C-Entnahme ausgebis 22 der Befehlsadresse später in dem vor dem Anfang führt. Der Inhalt der Befehlspuffer bleibt also während von Tl liegenden Umlauf eingesetzt. Das GSJi-Re- 50 des ganzen Befehlswiederholungsbetriebs unverändert, gister wird mit einem ^-Taktimpuls für die normale

/CR-Weiterschaltung eingestellt, aber in anderen Regel 3: /C-ENTNAHME-REGEL

Fällen, wie z. B. bei der Beendigung von SS-Befehlen

oder Verzweigungen, wird das GSi?-Register mit einem Falls die Register Λ oder B leer sind und keine

frühzeitigen .B-Taktimpuls eingestellt. In jedem Falle 55 /C-Entnahmen blockiert sind, wird eine /C-Entnahmehat das GSR-Ausgangssignal mindestens ³/₄ Umlauf anforderung zur -BCEZ-Einheit gesendet und bleibt zum Auswählen einer Übertragung von AB nach IOP. bestimmend bis zum Empfang einer Annahme oder Alle nach A oder B zurückkehrenden Wörter werden bis zum Blockieren der /C-Entnahme. Falls die Remit einem verzögerten /?J?-Taktimpuls und einer Wei- gister A und B beide leer sind, bestimmt die im nächsten terschaltung aus der /JCCZ-Einheit eingeführt. Die 60 Abschnitt (/C-ADRESSE-Regel) beschriebene Vor-/JCC/'-Einheit erzeugt ein ^-Weiterschaltsignal zur rangschaltung, welches Register als erstes angefordert Übertragung in B. Der Inhalt von A oder B hat wird. Dieser Abschnitt betrifft Entnahmen vom ^4-Reallermindestens ¹Z₄ Umlauf Zeit, um/OP zu erreichen. gister, sie trifft auch für das 2?-Register zu. Gewöhnlich ist jedoch der benötigte Befehl im ^iJ-Re- Beim Stellen einer /C-Änf orderung an die BCU-Bin-

gister schon während mehrerer Umläufe verfügbar 65 heit wird gleichzeitig eine Kippstufe eingeschaltet. Bei gewesen. jedem .4-Taktimpuls bei dem eine /C-Anfordefung.

Bei dem 4/?-Taktimpuls, der unmittelbar auf den gestellt wird, wird das S^4/?-Register von der Erhöhungsverzögerten ÄÄ-Taktimpuls folgt, bei dem ein Wort schaltung aus eingestellt. -

13 14

Tabelle der /C-ENTNAHMEADRESSENERZEUGUNG

\CR	21	22	AE	&	20	Nicht ££■	AE	20	Nicht	AE	20	& BE Nicht AE &	REG	19	20
	0	0			0			OA			IB	Nicht BE	0	OAR
	0	1	CTRL	0	REG	: &BE	IAR	REG CTRL	IB	0	OAR
	1	0	19	0			IB	19	IB	1	OA
	1	1	0	0	AR	CTRL	IB	0	IB	1	OA
Position	0	0	0	1	AR	19	OB	0	OBR	0	OBR
20	0	1	1	1	A	0	IBR	0	OBR	0	OBR
0	1	0	1	1	A	0	IA	0	OB	1	IB
0	1	1	0	1	A	0	IA	0	OB	1	OB
0	0	A	0	0
0	0	A	0	1
1	0	A	0	1
1	0
1	0
1

AE 3 Nicht ICAFM oder A Geladen.

BE = Nicht IC BFM oder B Geladen.

CTRL19 = Add2 Eingang zu Erhöhungsschaltung Pos. 19. CTRL20 = Add 1 Eingang zu Erhöhungsschaltung Pos. 20. A B kennzeichnet die Register, aus welchen die Entnahme erfolgt. R kennzeichnet nicht vorkommende Eingaben.

Regel 4· /C-ADRESSE-Regel Erhöhungsschaltung zusammen mit dem übrigen Teil

- s· s 35 der Adresse in das &4i?-Register eingesetzt werden.

"Wenn »BLKICM« im Aus-Zustand ist (d. h., wenn Falls ICRlQ = 0 im Falle von »AE & NICHT BE«

iC-Entnahmen nicht durch BLKICM verhindert ist, muß .«4 entnommen Werden, und aus B braucht werden) oder wenn eine Übertragung aus dem ICR- keine Entnahme stattzufinden. Diese Situation kann Register in die Erhöhungsschaltung stattfindet und sich ergeben während der Verarbeitung des letzten ein Erhöhungsbetrag in den Stellen 19 und 20 addiert 30 Befehls im ^-Register. Nach dem Erkennen der AE-wird, wird je nach dem Leerzustand des A- und des Bedingung und vor dem Berichtigen des /CR-Registers 5-Registers der zum /CR-Inhalt zu addierende Betrag in bezug auf das 5-Register findet mindestens ein in der Tabelle des vorstehenden Abschnitts dargestellt, Umlauf statt.

welche auch anzeigt, ob die erzeugte Adresse für das Der Fall »AE & NICHT BEa mit ICRId = 0 kann

A- oder für das 5-Register gilt. Diese Tabelle veran- 35 nicht eintreten, bevor mindestens ein guter ΤΊ-Umlauf schaulicht keine Verzweigungsentnahmen und nicht bezüglich eines im ^-Register stehenden Befehls ausdie erste /C-Entnahme während einer /C-Rückge- geführt worden ist. Dies kann an Hand der Situation winnung, aber sie gibt an, wie Adressen für jede andere mit ICR20 = 0 und »AE«, wobei noch keine Befehle /C-Entnahme erzeugt werden. Das Signal AE ist im yl-Register verarbeitet worden sind, demonstriert gleich dem Ausdruck »NICHT^BELADEN&NICHT 40 werden. Der /CiMnhalt hat also gerade das 5-Re- ICAM« und das Signal BE gleich dem Ausdruck gister verlassen und dieses dadurch entleert, ohne daß »NICHT B BELADEN & NICHT ICBM«. AE (oder Entnahmen erfolgt sind. Falls die ,^-Bedingung be- BE) ist daher eine nicht verriegelte Leitung, die sich steht, ist norwendigerweise das y4-Register seit längerer auf das Bedürfnis nach einer Entnahme von Register A Zeit leer gewesen. Die Situation ist nun ICR 20 = 0 (oder B) bezieht. Die Signale AE und BE werden in 45 mit »AE & BE«, und das ^-Register erhält jetzt eine der Bindung mit ICR 20-22 verwendet, um den Er- Entnahme zugeleitet. Daher ändert sich die Situation höhungsbetrag für die Erhöhungsschaltung und daher in /Ci?20 = N. »NICHT AE & BE« ICR2Q = 0 mit die fünf Koordinaten der Tabelle zu erzeugen. Beim »AE UND NICHT BE« kann also nicht vor der VerErscheinen eines R in der Tabelle stellt der betreffende arbeitung eines Befehls in A auftreten. Eintrag eine Situation dar, die niemals auftreten kann, so Falls das /CR-Register die erste Worthälfte von A wenn die Maschine richtig arbeitet. Es folgt nun eine adressiert, kann A nicht durch die Verwendung eines Analyse der verschiedenen Eintragungen. einzigen Befehls in A entleert werden, weil ein aus vier

Es seien diejenigen Eintragungen »NICHT AE Worthälften bestehender Befehl nötig wäre, um A & BE« betrachtet, für die ICR20 = 0, was bedeutet, zu entleeren, und kein Befehl mehr als drei Worthälften daß die derzeitige Entnahme aus dem ^-Register 55 umfaßt. Falls das /Ci?-Register die zweite Worthälfte erfolgt, daß A keine Entnahme benötigt und daß B von A adressiert, kann A nur über einen SS-Befehl keine Entnahme benötigt. Daher werden derzeit gute entleert werden. Für SS-Befehle ist jedoch die /C-Ent-Befehle in A verarbeitet, aber es muß eine Entnahme nähme stets während der Periode zwischen dem Erkenaus dem /?-Register erfolgen, falls die Befehlsverarbei- nen des Leer-Zustandes und der Weiterschaltung des rung weiterhin ohne Unterbrechung ablaufen soll. Da 60 /Cü-Inhalts blockiert, und diese Situation kann wie-Befehle der Reihe nach entnommen werden und das derum nicht eintreten. Daher werden die obersten /CR-Register die Adresse eines Befehls im ^-Register beiden Eintragungen in der hier besprochenen Situaangibt, können die /Ci?-Bits 0 bis 20 der richtigen tion mit einem R (»redundant«) markiert. Falls die Adresse für eine Entnahme "nach B erlangt werden dritte oder die vierte Worthälfte angegeben wird, muß, durch die Addition einer 1 in Stelle 20 des /CR-Re- 65 da B bereits beladen ist, eine Entnahme des ^-Registers gisters. Da S^i?-Bits21 bis 23 von der 5Cf7-Einheit zwei Speicherwörter vor dem /Cü-Register erfolgen, nicht beachtet werden, entsteht kein Problem dadurch, Daher wird ein Bit zu Stelle 19 des /C/Wnhalts daß die Ausgangssignale der Stellen 21 bis 23 der addiert.

15 16

Im Falle ICR20 = O mit AE & BE müssen A und B sind keine besonderen Sperren nötig, um die /C-Entbeide gefüllt werden. Falls das/CR-Register eine andere nähme während dieser Zeit zu verhindern,
als die erste Worthälfte von A adressiert, tritt die ." - _p
^-Bedingung ein, wie sie soeben für ICRId = 0 Kegel :>. jc-bFbKKhN-KbCrbL
mit AE & NICHT BE beschrieben worden ist. Der 5 Viele Befehle sperren /C-Entnahmen, um sicherzueinzige Unterschied ergibt sich daraus, daß das vorher stellen, daß keine Störung bei der Benutzung des entleerte .B-Register nicht gefüllt worden ist. Daher &4i?-Registers oder der Erhöhungsschaltung erfolgt, erfolgt die Entnahme für das U-Register, für das die Für alle das /C-Register sperrenden Befehle wird die Adresse durch die Addition eines Bits zu der Stelle 20 Kippstufe »ICM SPERREN« durch TON Tl gleichder Erhöhungsschaltung erlangt wird. Wieder ist die io zeitig mit »ID BLKICa eingeschaltet. /C-Entnahme-Situation für die Adressierung der zweiten Worthälfte anforderungen und die Übertragung des /CiWnhalts von A durch das /CR-Register redundant, weil SS-Be- in das S/i/?-Register werden verhindert durch TON Tl \ fehle das /C-Register blockieren und nur ein SS-Befehl und »ID BLK IC« oder »BLKICMLCH«. Der Inhalt lang genug ist, um das ^-Register zu erschöpfen. des /CR-Registers wird zusammen mit den entsprechen- \ Falls das /C/i-Register. die erste Worthälfte des 15 den Erhöhungsbeträgen (»ADDIEREN« ODER »2 .4-Registers bei AE & BE adressiert, stehen keine ein- ADDIEREN«) zur Erhöhungsschaltung übertragen, gegebenen Befehle in den Befehlspuffern A und B um /C-Entnahmeadressen zu errechnen, wenn »BLK zur Verfügung. Bevor der Befehl an der durch das ICM« im Aus-Zustand ist. Wenn »BLK ICM« im Ein-/Ci?-Register angegebenen Adresse ausgeführt werden Zustand ist, wird diese Übertragung unterdrückt,
kann, muß ein neuer Befehl in das ^-Register einge- 20 _ _n
geben werden. Daher wird das /Ci?-Register als Ent- Regel 6. VORSPERRE /C/REGEL
nahmeadresse ohne jede Abwandlung benutzt. Wenn das (?S/?-Register weitergeschaltet wird, um ^_j Die Eintragungen für ICRlO = 0 mit NICHT einen neuen Befehl auszuwählen, wird dieser neue AE & BE sind von Bedeutung, weil eine Entnahme- Befehl (falls er im Register A steht) verfügbar am Ausanforderung im gleichen Augenblick vorgenommen 25 gang der Oder-Schaltung mit acht Eingängen an der werden kann, wenn die Kippstufe»^ BELADEN« Ausgangsseite des ./18-Registers. Falls bestimmte Verabgeschaltet wird. Daher muß eine richtige Entnahme- zweigungsbefehle an dieser Stelle decodiert werden, adresse in Vorwegnahme eines Leer-Zustandes erzeugt wird die /C-Entnahme gesperrt. Diese Sperre verhinwerden. Diese SpalteentsprichtderSpaltefür»/Ci?20=0 dert nicht die Erzeugung von /C-Entnahmeadressen mit AE & NICHT BE«, weil der einzige neue Leer- 30 und deren Einbringung in das Syii?-Register, sondern Zustand, der erzeugt werden kann, solange /Ci?20 = 0 sperrt nur die /C-Entnahmeanforderungsleitung zur ist, der Leer-Zustand von A ist. SCEf-Einheit, Die Kombination, welche die Sperre Die vorstehenden Ausführungen treffen alle für herstellt, ist »IOP BELADEN« zusammen mit einem Eingänge in der Tabelle zu, bei denen ICRlO = 1 ist, der folgenden Vor-Decodierer- Ausgangssignale :BALR, wobei AE und BE bei der Erläuterung ausgewechselt 35 BAL, BCTR, BCR, XEQ, BXH oder BXLE.
werden müssen. !. Die Wirkung dieser Regel besteht darin, unnötige Wie oben unter /CR-Weiterschaltung beschrieben /C-Entnahmen vor Verzweigungen, die mit hohem worden ist, wird die Erzeugung von /C-Entnahme- Wahrscheinlichkeitsgrad erfolgreiche Verzweigungen adressen nicht verhindert, wenn eine Weiterschaltung sein werden, zu verhindern. Die Speicheraktivität der hohen IC-Stelle (ICHO) stattfindet. Zu diesem 4° unmittelbar vor der Verzweigungsentnahme wird also Zeitpunkt ist die ICR-Adresse falsch, weil ein Übertrag durch Blockieren der /C-Entnahme verriegelt. Hieraus der/CJ? LO-Stelle in die Stelle 19 eingeführt werden durch wird die Wahrscheinlichkeit größer, daß die ^ muß. Während der Übertragung des ICR-lnhalts zur Verzweigungsentnahme erfolgen kann, ohne daß ~"j ErhöhungsschaltungzwingtdieIC HO-Weiterschaltung Speicherkonflikte auftreten. BCR und BC werden von eine Eins in die Stelle 19. Falls eine IC HO-Weiter- 45 dieser Sperre ausgeschlossen, weil sie nicht als Verschaltung stattfindet, wenn das Bit 20 eine Null sein zweigungen mit hoher Erf Olgswahrscheinlichkeit angemuß und ICRlO-Il = 000, 001 oder 010. Falls sehen werden.

ICRlO-Il — 010 ist, wenn eine /C-Entnahme erfolgt, _ _„_„. _mn3,„._n .. „, _/ni3i™_T

wird ein SS-Befehl ausgeführt, und durch die SS-Be- ^ReS^{el 7:} /C-ENTNAHMEVORRANG/REGEL

fehlsausführung werden notwendigerweise /C-Ent- 5° Die Wirkung der vorausgegangenen Regeln kann

nahmen blockiert. Falls ICRlO-Il = 000 oder 001, wie folgt zusammengefaßt werden: Der Leer-Zustand

zeigt die Tabelle im vorigen Abschnitt an, daß zur eines Registers wird bei TONTl des das betreffende

Stelle 20 der Erhöhungsschaltung entweder eine 0 Register entleerenden Befehls erkannt. Dann werden

oder eine 1 addiert werden muß. Wenn der Eintrag eine /C-Entnahmeanforderungen für das betreffende Re-

0 ist, wird der richtige neueste Stand des ICR (alter 55 gister gestellt, es sei denn, irgendein in Ausführung

/CiMnhalt +1 in Stelle 19) für die Weiterschaltung begriffener Befehl erzeugt eine Sperre, die die /C-Ent-

am Ausgang der Erhöhungsschaltung für die /C-Ent- nähme verhindert. Diese Sperre kann durch die Wir-

nahme erlangt. Wenn der Tabelleneintrag eine 1 ist, kung von »BLK ICM« oder durch die Wirkung von

erhält man (alter /CJWnhalt +1 in Stelle 19 +1 in »/C-VORSPERRE« auftreten.

Stelle 20) am Ausgang der Erhöhungsschaltung, und 60 /C-Entnahmeanforderungen können von der BCU-

dies ist der richtige Wert für eine /C-Entnahme, so Einheit angenommen oder nicht angenommen werden,

daß — wie unter /CJi-Weiterschaltung beschrieben — Eine noch nicht von der 5Ci7-Einheit angenommene

die Bits 0 bis 20, 23 der Erhöhungsschaltung den rieh- /C-Entnahmeanforderung kann jederzeit aufgehoben

tigen und berichtigten ICHO-Wert für alle Fälle ent- werden durch eine Sperre, die durch einen neuen

halten und daher am Ende der ICHO-Weiterschaltung 65 Befehl erzeugt wird. Es ist daher möglich, daß /C-Ent-

zurück in das /Ci?-Register übertragen werden. nahmen durch Befehlsausführungen fortlaufend blok-

Während einer /Ci/O-Weiterschaltung können also kiert werden, bis beide Register leer sind. Falls beide

auch /C-Entnahmeadressen errechnet werden, und es Register entleert sind, werden alle /C-Sperren end-

gültig beseitigt, und für beide Register erfolgen Entnahmen in der richtigen Reihenfolge.

Es liegt in der Natur dieser Regeln, /C-Entnahmen einen niedrigen Vorrang zu geben, ausgenommen dann, wenn die Register^ und B beide leer sind. Wenn -5 erkannt wird, daß eine /C-Entnahmeanf orderung eine Störung der BefeUsausführung bewirkt, gehtdieBefehlsausführung vor. Dies hat zwei Vorteile: 1. /C-Entnahmen verursachen eine minimaleStörungderBefehlsausführungen; 2. falls /C-Entnahmen nicht vorzeitig erzwungen werden, werden sie als unnötig erkannt, falls eine erfolgreiche Verzweigung vor dem Entleeren beider Register auftritt, und damit werden sie vermieden. Daher wird kein unnötiger Speicherumlauf ausgeführt.

1. Unterbrechungseintragung

Wenn eine Unterbrechung festgestellt wird und ein Signal auf einer der drei in die Folgesteuerungen der /-Einheit verlaufenden Unterbrechungsleitungen er- zo scheint, werden /C-Entnahmen sofort blockiert. Die /C-Entnahmesteuerungen können trotzdem noch versuchen, /C-Entnahmen zu machen, aber da kein Speicher in Gang gesetzt werden kann, kann die Anforderung unmöglich anerkannt werden. Jede /C-Entnahme wird durch die ersten Unterbrechungsfolgen beendet, und die /C-Steuerungen werden zurückgestellt und »BLK ICMn eingeschaltet (es sei denn, bei der Unterbrechung handelt es sich nur um eine IC-Rückgewinnung).

2. /C-Rückgewinnungen

Während eines Unterbrechungsprogramms des Befehls LPSW wird ein neuer Wert in den Befehlszähler eingegeben. Daher ist eine erneute Entnahme für die A- und 5-Register erforderlich.

Claims (2)

Patentansprüche:

1. Schaltungsanordnung zur Steuerung der Befehlsentnahme mit überlagerter Ausführung eines anderen Befehls aus einem Speicher, der über ein Speicheradressenregister angesteuert wird und in einem Speicherwort mehrere Befehle enthält, in ein oder mehrere Befehlspufferregister unter Steuerung eines aus einem in Bitgruppen unterteilten Befehlszählregisters und einer dem Befehlszählregister zugeordneten Addierschaltung bestehenden Befehlszählers und einer dem Befehlszählregister nachgeschalteten Addierschaltung zur Erhöhung der im Befehlszählregister stehenden Adresse bei der Befehlsentnahme aus dem Speicher in die naehgeschalteten Befehlspufferregister, dadurch gekennzeichnet, daß die dem Befehlszählregister, zugeordnete Addierschaltung (GSA), an deren zweitem Eingang der Betrag der Befehlslänge und die variable Befehlslängensteuergröße anliegt, über ein nachgeschaltetes Register (GSR) und einem nachgeschalteten Decoder (GS) die eigentliche Befehlsentnahme aus den Befehlspufferregistern (A, B) steuert, indem vom Ausgang der Addierschaltung (GSA) die Adresse des n. Befehls in bestimmte Bits (20 bis 22) eingespeist wird, um so die Anfangsadresse des (n + 1.) Befehls festzuhalten, zu der im nächsten Zyklus wiederum eine Befehlslänge addiert wird, wodurch die Endadresse des (n -f-1). Befehls und die Anfangsadresse des (n + 2). Befehls erhalten wird.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Befehlszählregister (ICR) als Teil des Programmstatuswortregisters (PSW) einer Datenverarbeitungsanlage ausgebildet ist, dessen Teile getrennt und zusammen ansteuerbar sind.

Hierzu 2 Blatt Zeichnungen