DE2930441C2 - Anzeigeeinrichtung zur wahlweisen dynamischen oder statischen Anzeige - Google Patents

Description

Beschreibung

Die Erfindung betrifft eine Anzeigeeinrichtung zur wahlweisen dynamischen oder statischen Anzeige von Informationen auf einem Anzeigefeld.

Eine derartige Anzeigeeinrichtung ist aus der US-PS 34 32 846 bekannt Die dort beschriebene Einrichtung weist einen Schalter auf, dessen Betätigen dazu führt, daß eine an und für sich durchlaufende Anzeige ab dem Zeitpunkt des Betätigens stehenbleibt Nach dem Zurückschalten in den Ausgangszustand läuft die Anzeige wieder durch.

Auf Anzeigeeinrichtungen werden sowohl Daten angezeigt, die zur bloßen, ungefähren Information dienen, und es werden andererseits Daten angezeigt, die ganz genau beobachtet und unter Umständen kontrolliert und notiert werden müssen, wie z. B. Rechenergebnisse. Zu der ersten Art von Information gehören bei einem Rechner z, B. Angaben über ausgeführte Befehle. Die Möglichkeit für ein genaues Ablesen leidet bei einer durchlaufenden Anzeige erheblich, und zwar nicht nur, weil weniger Zeit zum Ablesen zur Verfügung steht, als bei statischer Anzeige, sondern auch, weil z. B. eine nächste Information sich direkt an eine vorausgehende anschließt.

Der Erfindung liegt die Aufgabe zugrunde, eine Anzeigeeinrichtung der eingangs genannten Art verfügbar zu machen, bei welcher die Ablesbarkeit erhöht ist.

Die Erfindung ist durch die Merkmale des Hauptanspruchs gegeben. Vorteilhafte Ausgestaltungen sind Gegenstand von Unteransprüchen.

Die Erfindung zeichnet sich dadurch aus, daß die Auswahl der dynamischen oder statischen Anzeige von der Informationsart abhängig gemacht wird, daß nämlich bei Vorliegen einer ersten Informationsart die Anzeige statisch und bei Vorliegen einer zweiten Informationsart die Anzeige dynamisch erfolgt. Eine derartige Anzeigeeinrichtung ist dann besonders vorteilhaft, wenn, wie bei einem Rechner, numerische Informationen einerseits und funktionale oder Befehlsinformationen andererseits auftreten. Es werden dann die gründlich abzulesenden, unter Umständen zu notierenden numerischen Informationen statisch angezeigt, und die zu bloßer, vorübergehender Information dienenden Befehlsinformationen automatisch dynamisch dargestellt.

Die Ablesbarkeit im dynamischen Betrieb wird dadurch weiter verbessert, daß der Anfang einer Information erst wieder angezeigt wird, wenn die gesamte zuvor angezeigte Information am Rand des Anzeigefeldes verschwindet. Dadurch können aufeinanderfolgende Informationen sauber voneinander getrennt werden. Diese Möglichkeit war im Prinzip auch bei bisher bekannten Anzeigeeinrichtungen durch wahlfreies Einfügen von Leerstellen möglich. Eine Einrichtung, die Leerstellen in der angegebenen Art automatisch einfügt, ist vor dem Prioritätstag des vorliegenden Patentes allerdings nicht bekanntgeworden.
Die Erfindung wird nachfolgend anhand von Zeichnungen beispielsweise näher erläutert. Es zeigt

Fig. 1 ein Ausführungsbeispiel eines programmierbaren Speichers in Aufsicht, bei dem die erfindungsgemäße Anzeigeeinrichtung verwendet wird,

Fig. 2 eine beispielsweise Darstellung, wie der Anzeigezustand des Rechners fortschreitet,
Fig. 3 ein schematisches Blockschaltbild, das wesentliche Merkmale des Rechners wiedergibt,
Fig. 4A, 4B, 4C und 4D Schaltbilder von einem Ausführungsbeispiel eines Prozessors bzw. einer Zentraleinheit (CPU) — nachfolgend mit Prozessor bezeichnet — im Rechner,
Fig. 5 ein zusammengesetztes schematisches Diagramm des Prozessors im Rechner,

Fig. 6 ein Flußdiagramm, das der Erläuterung des Anzeigevorgangs gemäß der vorliegenden Erfindung dient, und

Fig. 7 ein Flußdiagramm, das zur Erläuterung des Vorgangs dient, bei dem ein Zeichenspeicher MC'nach links verschoben wird.

Fig. 1 zeigt einen programmierbaren Speicher gemäß einer bevorzugten Ausführungsform der Erfindung in Aufsicht, und Fig. 2 gibt wieder, wie der Anzeigezustand des Rechners sich fortschreitend ändert.

In Fig. 1 ist eine Anzeigeeinrichtung, beispielsweise ein alpha-numerisches Flüssigkristallanzeigefeld mit Punktmatrix mit dem Bezugszeichen ! und ein Tastenfeld mit dem Bczugszcichcn 2 versehen. Die Fig. 2 (a) bis

2 (i) zeigen die fortschreitende Änderung des Anzeigezustands, wenn ein Rechner, beispielsweise ein Funktionsrechner, während des Rechenablaufs einen Halt-Zustand bzw. eine Unterbrechung erreicht, um den Benutzer darauf hinzuweisen, daß er Daten, die als nächstes eingegeben werden sollen, eingeben soll. Fig. 2 (a) zeigt eine herkömmliche Anzeige oder eine statische Anzeige, und die Fig. 2 (b) bis 2 (g) zeigen eine Schiebe- oder Laufanzeige zu entsprechenden Zeitpunkten, wie dies bei der vorliegenden Erfindung der Fall ist.

In Fig. 2(a) ist das Leit- bzw. Anfangszeichen eines Befehls zur Eingabe von als nächstes einzugebenden Daten angezeigt. Dieses Leit- bzw. Anfangszeichen wird durch einen Anzeigezustand nach Ablauf einer vorgegebenen Zeitspanne (beispielsweise nach 0,5 Sekunden), dieser dann nach Ablauf von weiteren 0.5 Sekunden

durch den Anzeigezustand (b) usw. abgelöst. Auf diese Weise wird der Anzeigeinhalt schrittweise mit jeder vorgegebenen Zeitspanne in der Reihenfolge (b) — (c) — (d) —... (e) —- (f) —►... (g) —► (h) —► (i) verschoben. Nachdem der gesamte Inhalt dieser Anzeige vorüber ist, wird das Anzeigefeld wieder in den ursprünglichen oder herkömmlichen Zustand versetzt Die zuvor beschriebene Arbeitsfolge wird wiederholt.

Rg. 3 zeigt ein Blockschaltbild für eine Ausführungsform eines Rechners, der mit einer erfindungsgemäßen Anzeigeeinrichtung ausgerüstet isi. Die in Fig. 3 dargestellte Ausführungsform umfaßt eine Tasteneingabeeinheit 3, eine Zentraleinheit 4 (nachfolgend als Prozessor bezeichnet), die die Befehle decodiert und ausführt, einen Zeichengenerator CRC 5, der die Ausgangssignale der Register SA und SXdecodiert, ein Flüssigkristallanzeigefeld 6 mit Punktmatrix, mit beispielsweise einer Anzeigekapazität von acht Ziffern, wobei jede Ziffer sich in einer 5x7 Matrix befindet, Ziffernwahlsignalleitungen 7 und Segmentwahlsignalleitungen 8.

Rg. 4, die aus den Teilfiguren 4A—4D besteht, zeigt einen logischen Verdrahtungsplan eines bestimmten Beispiels für ein Prozessorschema im Rechner, mit dem der Anzeigevorgang gemäß der vorliegenden Erfindung ausgeführt wird. Fig. 5 zeigt, wie die Rg. 4A bis 4B, die den Prozessor betreffen, zusammengehören. Nachfolgend soll der Aufbau des Prozessors beschrieben werden.

Bei einem Random-Speicher RAM mit einer 4-Bit-Eingabe- und -Ausgabe-Kapazität kann auf eine bestimmte Ziffernstelle zugegriffen werden, die durch eine Ziffernstellenadresse und eine Dateiadresse festgelegt ist Der Random-Speicher weist einen Ziffernstellenadressenzähler BL, einen Ziffernstellenadressendecodierer DCi, einen Dateiadressenzähler BM, einen Dateiadressendecodierer DC2 und einen Addierer AD\ auf, der bei Auftreten eines Steuerbefehls 14 als Addierer und bei nicht vorhandenem Steuerbefehl 14 als Subtrahierer dient Der Random-Speicher weist weiterhin einen zweiten Addierer AD₂ und ein Tor Gi auf, um einen Eingang des Addierers/Subtrahierers .4Dt entweder eine Ziffer "1" oder einen Operanden l_A bereitzustellen, und um /bei Auftreten eines Steuerbefehls Θ oder I_A bei Auftreten eines Steuerbefehls © bereitzustellen. Ein Eingabetor G₂ ist für den Speicherziffernstellenadressenzähler BL vorgesehen, der bei Auftreten eines Steuerbefehls © das Ausgangsignal des Addierers/Subtrahierers ,4Di, bei Auftreten des Steuerbefehls © den Operanden l_A und bei Auftreten des Steuerbefehls Θ einen weiteren Operanden Ib durchläßt. Ein Tor G₃ läßt eine Ziffer "1" bei Auftreten eines Befehls ©oder den Operanden I_A bei Auftreten eines Befehls ©an den Eingang des Addierers/ Subtrahierers durch. Ein Tor Gi, ist ein Eingabetor für den Speicherdateiadressenzähler BM, der bei Auftreten des Befehls © das Ausgangssignal des Addierers AD₂, bei Auftreten des Befehls © den Operanden I_A und bei Auftreten des Befehls©die Inhalte eines Akkumulators /ICCdurchläßt. Weiterhin ist für den Speicher RAM ein Dateiauswahltor G5 vorgesehen. Ein Decodierer DC3 übersetzt den Operanden l_A und stellt einem Tor Ge ein ein gewünschtes Bit kennzeichnendes Signal bereit Das Tor G₆ umfaßt eine Schaltungsanordnung, die bei auftreten eines Steuerbefehls © einen Binärcode "1" in eine bestimmte Bitstelle des durch den Operandendecodierer DCz bezeichneten Speichers, und bei Auftreten eines Steuerbefehls © einen Binärcode "D" in eine bestimmte, durch den Operandendecodierer DC₃ bezeichnete Bitstelle eingibt. Bei Auftreten eines Befehls © werden die Inhalte des Akkumulators ACCausgelesen.

Der einem Festwertspeicher ROM zugeordnete Programmzähler PL bezeichnet einen gewünschten Schritt im Festwertspeicher ROM. Der Festwertspeicher ROM umfaßt weiterhin einen Schrittzugriffsdecodierer DCi und ein Ausgangstor Gi, der die Übertragung des Ausgangssignals des Festwertspeichers ROM an einen Befehlsdecodierer DC₅ sperrt, wenn ein Prüf-Flip-Flop F/FJ gesetzt ist. Der Befehlsdecodierer Dd decodiert die vom Festwertspeicher kommenden Codes und teilt sie in einen Operationscodebereich Io und Operandenbereiche U und Ib auf, wobei der Operationscode in irgendwelche Steuerbefehle © bis © decodiert wird. Der Decodierer DCs gibt weiterhin den Operanden I_A oder /b aus, wenn festgestellt wird, daß ein Operationscode von einem Operanden begleitet wird. Ein Addierer AD₃ erhöht die Inhalte des Programmzählers PL schrittweise um eins. Ein Eingangstor Ge, das dem Programmzähler PL zugeordnet ist, stellt bei Auftreten des Befehls © den Operanden I_A bereit und überträgt beim Auftreten des Befehls © die Inhalte eines Programmstapelregisters SP. Während die Befehle ©, © und © abgearbeitet werden, kann kein Ausgangswert des Addierers AD₃ übertragen werden. Wenn die Befehle © , © und ® jedoch nicht ausgeführt werden, wird der Ausgangswert des Addierers AD₃ übertragen und "1" automatisch in die Inhalte des Programmzählers PL eingegeben. Ein Kennzeichen-Flip-Flop weist ein Eingangstor G9 auf, das bei Auftreten des Befehls © den Binärcode "1" und bei Auftreten des Befehls © den Binärcode "0" in den Kennzeichen-Flip-Flop FC eingibt. Ein das Schlüsselsignal bereitstellendes Tor do stellt den Ausgangswert des Speicherziffernstellenadressendecodierers DCi ohne eine Änderung bereit, wenn der Kennzeichen-Flip-Flop FC rückgesetzt (0) ist, und es macht alle Ausgangswerte I\—I_n zu "1", was für ein Ausgangswert auch immer vom Speicherziffemstellenadressendecodierer DC1 bereitgestellt wird, wenn der Kennzeichen-Flip-Flop FC gesetzt (1) ist Der Akkumulator ACC ist 4 Bits lang und ein Zwischenspeicherregister X ist ebenfalls 4 Bit lang. Ein Eingangstor Gi 1 für das Zwischenspeicherregister X überträgt die Inhalte des Akkumultors ACCbel Auftreten des Befehls © und bei Auftreten des Befehls @ die Inhalte des Stapelregisters SX. Ein Addierer AD«, führt eine binäre Addition der Inhalte des Akkumulators ACCund anderer Daten aus. Am Ausgang Ca des Addierers ADn tritt der Binärwert "1" auf, wenn die vierte Bit-Binäraddition zu einem Übertrag führt. Einem Übertrag-Flip-Flop C ist ein Eingangstor Gi₂ zugeordnet, das bei Vorhandensein des Binärwertes

"1" «™ λ ...„„„„ r*. f;;- Aar, λ □;» i'lk«,-·..,,., ;~* !"!!,«.t«» ci;~ ei«— /-»j„„ d:.:.„. · <>n<> -.~*_* λ

ι um r\udtuiig ^Jf iui «awu -i uit wis\*i i> ug im ν uvi vi ug-i up-a iwp \^ uvn uiiiui nwi ν av.11.1, nwtiii aiii nusgailg OU

Ca für den Übertrag des vierten Bits kein Binärwert "Γ auftritt. BeiAuftreten des Befehls © wird der Binärwert "1" und bei Auftreten des Befehls © wird der Binärwert "0" im Übertrag-Flip-Flop C gesetzt. Ein Übertrag (C)-Eingabetor Gi₈ bewirkt, daß der Addierer ADa bei Aufueten des Befehls © Binäradditionen mit einem Übertrag durchführt und den Ausgangswert des Träger-Flip-Flops C in den Addierer ADa überträgt. Ein Eingabetor G14 ist für den Addierer ,4D₄ vorgesehen und dieses Eingabetor Gi₄ überträgt bei Auftreten des Befehls © das Ausgangssignal des Random-Speichers RAMund bei Auftreten des Befehls © den Operanden I_A. Ein Ausgabepufferregister F weist eine Kapazität von 4 Bit, sowie ein Eingabetor auf, das die Inhalte des Akkumulators ACC bei Auftreten eines Befehls © in Feingibt Der Ausgabedecodierer SD decodiert die Inhalte

des Ausgabepuffers Fin Anzeigesegmentsignale SS\—SS,* Ein Ausgabepufferregister Wweist eine Schiebe- ';

schaltung SHCauf, die den Gesambitinhalt des Ausgabepufferregisters Wbei Auftreten des Befehls © oder © %

jedesmal um eins nach rechts verschiebt. Das Eingangstor Gi6 für das Ausgabepufferregister Wbewirkt, daß der j;')

Binärwert T bei Auftreten des Befehls © und der Binärwert "0" bei Auftreten des Befehls © in die erste Bitstelle ζ;

des Ausgabepufferregisters Umgebracht wird. Unmittelbar bevor "1" oder "0" in die erste Bitstelle des Ausgabe- ||

pufferregisters Wgebracht wird, wird die Ausgabepufferschiebeschaltung 5f/Cwirksam gemacht. |;

Ein Ausgabesteuerkennzeichen-Flip-Flop N_p weist ein Eingangstor Gi7 auf, so daß bei Auftreten des Befehls ?|

® diesem Flip-Flop eine binäre "1" und bei Auftreten des Befehls © eine binäre "0" zugeleitet wird. !$

Das Pufferregister W weist ein Ausgabesteuertor Gi₈ auf, das die jeweiligen Bit-Ausgabewerte des Pufferre- fj

gisters W nur einmal bereitstellt, wenn der Kennzeichen-Flip-Flop N_p gesetzt (1) ist. Weiterhin sind ein Prüf- ^!;

Flip-Flop /, Inverter IV\ — IVa und ein Eingangstor G19 für den Prüf-Flip-Flop J vorgesehen, um den Binärzu- ^

stand eines Eingangssignals KNi bei Auftreten des Befehls ® in den Prüf-Flip-Flop / zu übertragen. Wenn .!

KNi =0 ist, wird /=1, weil eine Inversion im Inverter 1V\ vorgenommen wird. Ein Eingangstor G20 für den ■_■·'

Prüf-Flip-Flop / überträgt bei Auftreten des Befehls © den Binärzustand des Eingangssignals KN2 in den ■)} Prüf-Flip-Flop /. Wenn KF_t =0 ist, so ist /= 1, weil der Inverter /V₃ eine Invertierung durchführt Ein Eingangs- .Ϊ tor G22 für den Prüf-Flip-Flop /überträgt den Binärzustand des Eingangssignals KF2 bei Auftreten des Befehls Yl © in den Prüf-Flip-Flop/.

Wenn /CZi=O ist, so ist /= 1, weil im Inverter /V₄ eine Inversion durchgeführt wird. Für den Prüf-Flip-Flop / ist ein Eingangstor G23 vorgesehen, das den Binärzustand eines Eingangsr.ignals AK bei Auftreten des Befehls © in den Prüf-Flip-Flop / bringt. Wenn AK= 1 ist, so ist /= 1. Für den Prüf-Flip-Flop / ist ein Eingangstor G24 vorgesehen, der den Binärzustand eines Eingangssignal TAB bei Auftreten eines Befehls © in den Prüf-Flip-Flop / bringt Wenn TAB=X ist, so ist /= 1. Ein Tor G25 ist dazu vorgesehen, den Prüf-Flip-Flop / bei Auftreten eines Befehls © zu setzen. Ein Vergleicher Vi vergleicht die Inhalte des Speicherziffernstellenadressenzählers BL mit vorgegebenen Daten und stellt ein Ausgangssignal "1" bereit, wenn Übereinstimmung herrscht Der Vergleicher V₁ wird wirksam, wenn ein Befehl © oder ® auftritt. Die zu vergleichenden Daten werden von einem Tor G26 bereitgestellt, das als Eingabetor für den Vergleicher Vj dient. Die zu vergleichenden Daten n\ sind ein spezifischer höherer Adressenwert, der häufig bei Steuerung des RAMs vorhanden ist. /Ji und n₂ werden zu Vergleichszwecken bei Auftreten des Befehls © bzw. Θ erzeugt.

Für den Entscheidungs-Flip-Flop / ist ein Eingangstor G27 vorgesehen, das eine binäre "1" bei Auftreten eines Befehls © in den Entscheidungs-Flip-Flop / eingibt, wenn der Übertrag-Flip-Flop C gesetzt ist bzw. den ; Binärwert "!"aufweist. i

Ein Decodierer DQ, decodiert den Operanden Ia und trägt zu den Entscheidungen bei, je nachdem, ob die Inhalte einer gewünschten Bitstelle des Randcm-Speichers RAM binäre "1" sind. Ein Tor G28 bringt die Inhalte des Random-Speichers RAM entsprechend der Kennzeichnung durch den Operandendecodierer DQ, in den Prüf-Flip-Flop, wenn ein Befehl ® auftritt. Wenn die bezeichnete Bitstelle des Random-Speichers eine binäre "1" '}

ist, so ist /= 1. Ein Vergleicher V2 entscheidet, ob die Inhalte des Akkumulators ACC gleich dem Operanden /4 sind, und stellt einen Ausgangswert "Γ bereit wenn Gleichheit festgestellt wurde. Der Vergleicher V₂ wird mit einem Befehl © in Funktion gesetzt. Ein Vergleicher V₃ entscheidet bei Auftreten eines Befehls @, ob die Inhalte des Speicherziffernstellenadressenzählers BL gleich dem Operanden Ia sind und gibt einen Ausgangswert "1" ab, wenn die Gleichheit festgestellt wird. Ein Vergleicher V₄ entscheidet, ob die Inhalte des Akkumulators ACCmit den Inhalten des Random-Speichers RAM übereinstimmen und gibt bei Übereinstimmung einen Ausgangswert T ab. Ein Tor G» überträgt den vierten Bitübertrag Ca, der während der Additionen auftritt in den Prüf-Flip-Flop /. Der Übertrag Q wird bei Auftreten eines Befehls ® in den Flip-Flop /gebracht Bei Auftreten des Übertrags C₄ ist/= 1. Ein Eingangstor G31 eines Kennzeichen-Flip-Flops FA stellt bei Auftreten eines Befehls © den Ausgangswert "1" und bei Auftreten eines Befehls © den Ausgangswert "0" bereit Ein Eingangstor G32 dient dazu, den Prüf-Flip-Flop / zu setzen, wenn der Kennzeichen-Flip-Flop FA den Binärwert "Γ aufweist Ein Eingangstor G33 eines Kennzeichen-Flip-Flops Fb gibt bei Auftreten eines Befehls © den Ausgangswert "1" und bei Auftreten eines Befehls © den Ausgangswert "0" ab. Ein Eingangsgate G₃₄ für den Prüf-Flip-Flop / überträgt die Inhalte des Kennzeichen-Flip-Flops F_B in den Flip-Flop /, wenn ein Befehl @ auftritt Ein dem Prüf-Flip-Flop / zugeordnetes Eingangstor G₃₅ überträgt bei Auftreten eines Befehls © die Inhalte eines Eingangs B. Wenn B= 1 ist so ist J=X. Ein dem Akkumulator ACC zugeordnetes Eingabetor G» überträgt bei Auftreten eines Befehls @ den Eingangswert des Addierers ADa und bei Auftreten eines Befehls @ die Inhalte des Akkumulators ACC, nachdem diese in einen Inverter /V₅ invertiert worden sind. Mit einem Befehl © werden die Inhalte des Speichers 28, mit einem Befehl © der Operand I_A, mit einem Befehl @ die 4 Bit-Eingangswerte ki—k_A und mit einem Befehl © die Inhalte des Stapelregisters SA übertragen. Ein Stapelregister SA gibt die Ausgangswerte des ' _x vorliegenden Systems nach außen ab. Ein Stapelregister Abgibt ebenfalls die Ausgangssignale des Systems nach außen ab. Ein dem Stapelregister SA zugeordnetes Eingabetor G₃₇ überträgt bei Auftreten eines Befehls © die Inhalte des Akkumulators ACC Ein dem Stapelregister SXzugeordnetes Eingangstor G₃S überträgt die Inhalte des Zwischenspeicherregisters C Ein Programmstapelregister SP weist ein Eingabetor G39 auf, das die Inhalte des Programmzählers PL, der mit dem Addierer um "1" schrittweise weitergezählt wird, in das Programmstapelregister eingibt

Der programmäßige Ablauf dieser Schaltung zum Ausführen der Erfindung ist von Seite 15, Zeile 10 bis Seite 80, Zeile 7 der DE-OS 29 30 441 ausführlich beschrieben.

Anhand eines in Rg. 6 dargestellten Flußdiagramms wird ein Beispiel für den Anzeigevorgang eines Rechners, bei dem die erfindungsgemäße Anzeigeeinrichtung verwendet wird, im einzelnen beschrieben.

In Fig. 6 ist tt\ der Schritt zum Ausführen der vom Benutzer programmierten Operationen, und /72 ist der Schritt mit dem festgestellt wird, wenn der Rechner in seinem Funktionsablauf anhält Wenn der Rechner anhält werden die Schritte n_t^ wiederholt Der dabei verwendete Hallzustand bedeutet daß eine bestimmte Rech-

nung unterbrochen bzw. angehalten wird, bis Daten im Verlauf der Ausführung der bestimmten Rechnung bei einem Schritt zum Eingeben von Daten von außerhalb des Rechners eingegeben sind. Wenn der Haltzustand erreicht ist, so wird vom Schritt n₂ zum Schritt n₃ übergegangen, so daß ein vorgegebener Wert M in einem Zähler CO gebracht wird, der von einem bestimmten Bereich des Randomspeichers gebildet wird. Während des Schritts /74 werden die Ergebnisse MX der Rechnungen (oder die laufenden Ergebnisse) angezeigt. Beim Schritt n₅ wird geprüft, ob der Zählerstand des Zählers CO den Wert "0" aufweist. Wenn CO* 1 ist, wird der der Schritt Λβ durchlaufen, bei dem "1" vom Zählerstand des Zählers CO abgezogen wird. Oder anders ausgedrückt, ein Zyklus von Programmschritten /74 —>■ /75 —► n^ —► /74 —► /75 —► wird N\ +1 -mal wiederholt und es wird MX für einen vorgegebenen Zeitraum (beispielsweise 5 Sekunden) angezeigt. Wenn der Zählerstand des Zählers CO danach den Wert "0" erreicht, wird vom Schritt Ns zum Schritt /77 übergegangen, bei dem zum Zählerstand eines Zählers R, der Teil des Random-Speichers RAM ist, "1" zuaddiert wird.

Es sei nun angenommen, daß der Zähler R auf "0" rückgesetzt ist. R enthält die Rückgewinnungen bzw. die Speicherungen des Haltzustandes. Während des Schrittes n₈ werden Unterdrückungscodes CS in einen Zeichenbzw. Ziffernspeicher AiC gegeben, der einen bestimmten Bereich des Random-Speichers RAM einnimmt, und Zeichen enthält, die jeweils 8 Bit-Codes aufweisen. Der Zweck der Unterdrückungscodes CS besteht darin, zu verhindern, daß die Anzeigeeinrichtung irgendeiner Anzeige, die beispielsweise als "11111111" codiert ist, anzeigt Beim Schritt /79 kann der Zeichengenerator MC Codes enthalten, die an der ersten Ziffernstelle den Zeichen bzw. der Information "DE (7-¹^" entsprechen. Dann wird der Schritt /7io ausgeführt, bei dem der Zählerstand eines im Random-Speicher ROM enthaltenen Programmzähler P_L plus "1" in das Programmstapelregister SPgebracht wird (vgl. denBefehlscode Nr. 54, der seine Ausgangsadresse mittels des Rücksprung-RIT-Befehls Nr. 55 spezifiziert). Dann wird vom Schritt /7io zum Schritt /726 übergegangen, um einen vorgegebenen Wert N₂ in den im Random-Speicher RAM enthaltenen Zähler CO zu bringen. Beim Schritt Π27 wird der Inhalt des Zeichengenerators MC angezeigt Dann folgt der Schritt Π28. bei dem geprüft wird, ob der Zählerstand des Zählers CO den Wert "0" erreicht hat, und wenn CO* 0 ist, wird beim Schritt n₂e "1" vom Zählerstand des Zählers CO abgezogen. Beim Schritt /730 wird festgestellt, ob irgendein Tasteneingangssignal anliegt, und wenn keine Taste betätigt wird, wird vom Schritt /730 zum Schritt 7727 zurückgesprungen. Oder anders ausgedrückt, ein verketteter Zyklus mit den Schritten n₂₇ —► /728 —* Λ29 —► /730 —► n₂₇ usw. wird N₂ + 1-mal wiederholt, wobei die Anzeigeoperation für eine vorgegebene Zeitdauer weitergeht. Nachdem vom Schritt n₂g zum Schritt /731 übergegangen ist, wird die Sichtanzeige des Inhalts des Zeichenspeichers MC um eine Ziffernlänge nach links verschoben. Beim Schritt /732 wird festgestellt, ob der Bedingungs-Flip-Flop Λ (der Teil des Random-Speichers RAM ist) sich im gesetzten oder rückgesetzten Zustand befindet. Beim Schritt /735 wird der Flip-Flop A gesetzt, nachdem alle Daten im Zeichenspeicher Λ/Cgespeichert worden sind, so daß festgestellt wird, ob die Anzeige der Daten (vgl. die Fig. 2 (b) bis 2 (f)) abgeschlossen ist In diesem Falle wird dann, wenn der Flip-Flop A rückgesetzt ist, vom Schritt /732 zum Schritt /733 übergegangen, und dann wird wieder mittels des Rücksprung-(RIT)-Befehls zum Schritt on zurückgegangen. Der Schritt n\\ entspricht dem Zählerstand des Programmzählers Pl im Random-Speicher ROM, wobei dieser Zählerstand gemäß dem TML-Befehl beim Schritt n\o gespeichert wurde. Auf diese Weise wird die visuelle Anzeige, die dem Zeichen bzw. der Information "DE (τ")" entspricht, beendet, wie dies aus der Fig. 2 (b) zu ersehen ist nämlich durch die Schritte /79 -* n_i0 — n₂₆ — n₂₇ — n₂₆ —► Π27 —► /730 — n₂₇ —> n_2S ... —► /731 —► /732 —► /733. Eine Folge von Operationsschritten m 1 —► n%₂ —<■ n₂t —► η₂η —► n₂% —► /729 —► Π30 —► n₂₇ —► /728 — /731 —► «32 —► Π33 führt zu einer visuellen Anzeige des Zeichens bzw. der Information "DEH (ψ\.)", wie dies Fig. 2 (c) zeigt In entsprechender Weise führt eine Folge von Operationsschritten /715 —► /7ie —► n₂6 —* ⁿn —* ⁿa —* /729 —► Λ30 —► /727 —* ^Π2β —* /731 —► /732 —<■ n₃₃ zu einer visuellen Anzeige des Zeichens bzw. der Information "DEHTA <ΐ*-Ο)".

Danach wird vom Schritt n₃₃ zum Schritt n_u mittels des RIT-Befehls gesprungen, um den Rücksprung-Schritt zu speicheern, und danach wird wieder von dem Schritt tin zumSchritt n₃g gesprungen, um den Zählerstand des Zählers R festzustellen bzw. anzuzeigen.

Wenn R= 1 insbesondere bei dem ersten Haltzustand während des Schritts n₇ ist, wird vom Schritt /738 zum Schritt /744 übergegangen, um in den Zeichenspeicher MC an der ersten Ziffernstelle Codes einzugeben, die "A" entsprechen. Mit dem Ablaufder Schritte /744 —*■ /745 —»■ nie wird der Schritt /719, zu dem mittels des Rücksprungbefehls zurückgekehrt weerden soll, aufgerufen, dem dann der Schritt Π26 folgt. Daher wird eine visuelle Anzeige des Zeichens bzw, der Information "DEHTA A (7*-^·*)" mit der Schrittfolge 7744 —► /745 —► n\ s —► n₂e —► n₂₇ —* n₂g —► /729 —► ny} —»/727 —► /728 —► Π31 —► /732 —► Π33 durchgeführt

In der zuvor beschriebenen Weise werden die Inhalte des Zeichenspeichers visuell angezeigt, während die Inhalte des Zeichenspeichers nacheinander verschoben werden, und ein neues anzuzeigendes Zeichen wird an die erste Ziffernstelle gebracht, wie dies in den Fig. 2 (b) bis 2 (f) dargestellt ist. Nachdem die Anzeige beendet ist (vgl. Fig. 2 (f)), wird mit dem Rücksprungbefehl zum Schritt /735 zurückgegangen, bei dem der Bedingungs-Flip-Flop A in den Gesetzt-Zustand gebracht wird. Beim nächsten Schritt n₃t werden Unterdrückungscodes CS an die erste Ziffernstelle des Zeichengenerators AfC gebracht wobei diese Codes eine Grenze zwischen zwei unterschiedlichen angezeigten Inhalten festlegen. Der Schritt n_3r wird ausgeführt um festzustellen, ob die gesamten Ziffern bzw. Ziffernstellen im Zeichengenerator MC die Unterdrückungscodes CS aufweisen. Die Feststellung, ob MC-CS, wird zu Beginn der Anzeigeoperation durchgeführt, wobei der Anfang der anzuzeigenden Inhalte nach den gesamten Ziffern bzw. Ziffernstellen aus demAnzeigefeld geschoben wird. Da die gesamten Ziffern bzw. Ziffernstellen in diesem Falle keine Unterdrückungscodes aufweisen, wird vom Schritt /737 zum Schritt Λ26 übergegangen, um eine in Fig. 2 (g) dargestellte Anzeige zu ermöglichen. Danach werden die Inhalte des Zeichenspeichers während des Schritts n₃\ verschoben, und während des Schritts n₃e kann der Zeichenspeicher dann die Unterdrückungscodes enthalten. Infolgedessen laufen die Anzeigeinhalte vom äußersten linken Ende des Anzeigefeldes aus.

Wenn der Zeichenspeicher vollständig mit Uhterdrückungscodes gefüllt ist, läuft die Schrittfolge ηχ —- n₃₇ —-

n₉ ab, um den Anzeigevorgang zu wiederholen. Oder anders ausgedrückt, das Zeichen bzw. die Information "DEHTA A WO IREYO (ϊ·-5?α ?ui. was im Englischen der Information INSERT DATE A bzw. im Deutschen der Information GEBE A EIN, entspricht)" wird wiederholt visuell angezeigt.

Da der Benutzer in diesem Falle das Programm für die Berechnung des Schritts /Ji beendet hat, gibt er dann über die Tasten die Information A ein. Beim Schritt /J₃₀ wird festgestellt, daß tatsächlich das Tasteneingabesignal vorliegt, und es wird zum Schritt ti\ zurückgekehrt. Die Rechenroutine wird mit dem Schritt n\ entsprechend den neu eingegebenen Daten wieder begonnen bzw. durchlaufen.

Wenn der Rechner dann wieder seinen Rechenvorgang unterbricht bzw. anhält, wird vom Schritt /!2 zum Schritt /J3 übergegangen, und die momentanen Rechenergebnisse werden in derselben Weise wie beim ersten Haltzustand während eines vorgegebenen Zeitraums über die Schrittfolge /J₄ — /J₅ —- /j_b — /;.i angezeigt. Beim Schritt m wir dem Zählerstand des Zählers R eine "1" zuaddiert. In diesem Falle ist R = 2. In entsprechender Weise wird der erste Haltzustand derselben Schritte bis zum Schritt n\₇ wiederholt, und es folgen die Schritte /J₃₈ — /J39 —» Λ43, womit die Codes, die "ff' entsprechen, beim Schritt /7₄₃ in den Zeichenspeicher MC gebracht werden. Daher wird das Zeichen bzw. die Information "DEATH B WO IREYO (was im Englischen INSERT DATE B und im Deutschen der Information GEBE B EIN entspricht)" beim zweiten Haltzustand angezeigt. In entsprechender Weise wird das Zeichen bzw. die Information "DEHTA C WO IREYO (die im Englischen der Information INSERT DATE C und im Deutschen der Information GEBE C EIN entspricht)" beim dritten Haltzustand und die Information "DEHTA DE WO IREYO (was im Englischen der Information INSERT DATA D und im Deutschen der Information GEBE D EIN entspricht)" beim vierten Haltzustand angezeigt.

Fig. 7 zeigt ein Flußdiagramm einer in Fig. 6 dargestellten Subroutine bzw. eines in Fig. 6 dargestellten Unterprogramms

\MC nach links verschieben.

Der Bedingungs-Flip-Flop ß(der Teil des Random-Speichers ÄAMist) wird bei Schritt n„ rückgesetzt, und der Inhalt des Zeichenspeichers MC wird beim Schritt n_b um 4 Bits nach links verschoben. Beim Schritt n_c wird der Zustand des Flip-Flops B festgestellt, und danach schließt sich der Schritt n</ an, mit dem der Flip-Flop B gesetzt wird. Während des Schritts n* wird der Zeichenspeicher MC wieder um 4 Bits nach links verschoben. Dieses Unterprogramm endet mit der als nächstes folgenden Abfrage des Flip-Flops B. Da jedes im Zeichenspeicher MCenthaltene Zeichen 6 Bits aufweist, wird ein Zeichen durch zweimaliges Verschieben um 4 Bits verschoben.

Die jeweiligen in den Fig. 6 und 7 dargestellten Vorgänge können entsprechend geeigneter Unterkombinationen der zuvor angegebenen funktionalen Operationen, die vom Prozessor bewirkt werden, ausgeführt werden. Tabelle 3 zeigt den Zusammenhang zwischen den in Fig. 6 angegebenen Verarbeitungsvorgängen und den funktionalen Operationen, die vom Prozessor bzw. vom Prozessoraufbau durchgeführt werden. Die Zahlen der Abarbeitungsliste entsprechen den zuvor beschriebenen funktionalen Prozeduren (I) bis (XV).

	29 30 441	durch den Prozessoraufbau durchgeführt. Die Schritte Π\. Πιο, "u. "14.	zwischen den jeweiligen Schritten, mit denen der Zeichenspeicher MC	Tabelle 4	5
	Tabelle 3	■, "i6—"ie, "20. "22, "24, Λ33 und Π34 sind aus der Beschreibung des Prozessoraufbaus bzw. der Prozessorarchitektur	nach links verschoben wird, und den funktionalen Operationen des Prozessoraufbaus bzw. der Prozessor-Archi	Nr. der Verarbeitungsliste
Schritt	Nr. der Verarbeitungsliste	:, ohne weiteres verständlich.	tektur.	(VIII) Typ 2
Πι		'(■':. Tabelle 4 zeigt den Zusammenhang		(VII) Typ 2
·' "2	(IX)		U Schritt	(IX)	10
.;;■ "3	(H) Typ 1		(VIII) Typ 1
f "4	(XI V) Typ 1	,ic "6
"5	(X)
	(V) Typ 9
■ "7	(V) Typ 9		15
■ π8	(I) Typ 1
"9	(II) Typ 1
ΠΙΟ
*J "π	(H) Typ 1
Φ Π|2		20
Vi "13	(H) Typ 1
(> Π] 4
ti Πι 5	(II) Typ 1	25
It: π'6 ':! "ΐ 7
ΐ;ί Πι β
"ι "20
h "21	(II) Typ 1	30
"22
■' "23	(II) Typ 1
' ν "25	(H) Typ 1
"26	(H) Typ 1
! "27	(XIV) Typ 2	35
j "28	(X)
"29	(V) Typ 9
1 "30	(XV)
"31	Fig. 5
"32	(IX)	40
"33
"34
"35	(VIII) Typ 1
.'.. "36	(11) Typ 1
'■' "37	(XI)	45
"38	(X)
:"1 "39	(X)
"40	(X)
"41	(II) Typ 1
"42	(H) Typ 1	50
"43	(11) Typ 1
"44	(H) Typ 1
"45
Wie von Tabelle 3 zu ersehen ist, werden die jeweiligen Schritte in Fig. 6 durch die funktionalen Operationen	55
durch die Prozessor-Architektur bzw.
60
65

In entsprechender Weise kann der Vorgang zur Verschiebung des Zeichenspeichers MC nach links durch die jeweiligen Schritte, wie sie aus Tabelle 4 ersichtlich sind, durchgeführt werdea

Wie bereits früher ausgeführt wurde, wird durch die vorliegende Erfindung der Aufbau bzw. die Architektur des Prozessors geschaffea der bzw. die die verschiedenen Befehle umwandelt und ausführt, und der bzw. die für 5 die Anzeige bei elektronischen Rechnern urw. eingesetzt werden kann.

Hierzu 7 Blatt Zeichnungen

Claims (3)

Patentansprüche

1. Anzeigeeinrichtung zur wahlweisen dynamischen oder statischen Anzeige von Informationen auf einem Aiizeigefeld, dadurch gekennzeichnet, daß bei Vorliegen einer ersten Informationsart die Anzeige statisch

und bei Vorliegen einer zweiten Informationsart die Anzeige dynamisch erfolgt

2. Anzeigeeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine numerische Information als erste Informationsart und eine funktionale oder Befehlsinformation als zweite Informationsart anzeigbar ist

3. Anzeigeeinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß im dynamischen Betrieb an das Ende einer Information so viele Leerstellen angefügt werden, daß der Anfang der Information erst dann wieder angezeigt wird, wenn die gesamte zuvor angezeigte Information am Rand des Anzeigefeldes verschwindet