DE1276375B - Speichereinrichtung - Google Patents

Speichereinrichtung

Info

Publication number
DE1276375B
DE1276375B DES85541A DES0085541A DE1276375B DE 1276375 B DE1276375 B DE 1276375B DE S85541 A DES85541 A DE S85541A DE S0085541 A DES0085541 A DE S0085541A DE 1276375 B DE1276375 B DE 1276375B
Authority
DE
Germany
Prior art keywords
memory
register
flop
flip
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES85541A
Other languages
English (en)
Inventor
George Bennett
Floyd Merle Hartwig
Kevin Leenay
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sperry Corp
Original Assignee
Sperry Rand Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sperry Rand Corp filed Critical Sperry Rand Corp
Publication of DE1276375B publication Critical patent/DE1276375B/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/06Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element
    • G11C11/06007Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit

Description

BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES JSSßWWl· PATENTAMT Int. Cl.:
G06f
AUSLEGESCHRIFT
Deutsche KL: 42 m3 - 9/06
Nummer: 1276 375
Aktenzeichen: P 12 76 375.6-53 (S 85541)
Anmeldetag: 5. Juni 1963
Auslegetag: 29. August 1968
Die Erfindung bezieht sich auf eine Speichereinrichtung mit einem Speicher, in welchem beim Ablesen eine Löschung der adressierten Speicherstellen erfolgt, einem ersten Adressenregister und einem Pufferregister zum vorübergehenden Speichern der aus dem Speicher gelesenen Daten, welche dann wieder in diesen eingeführt werden, oder zum vorübergehenden Speichern neuer Daten, die in den Speicher eingeführt werden müssen.
In einer solchen Speichereinrichtung weist der Arbeitsablauf beim Auslesen von Daten normalerweise vier Phasen auf, nämlich:
1. Einführen der Adresse in das Adressenregister,
2. Auslesen der Daten aus dem Speicher,
3. Wiedereinführen der ausgelesenen Daten,
4. Löschen des Adressenregisters.
Aufgabe der vorliegenden Erfindung ist es, den Arbeitsablauf bei einer solchen Speichereinrichtung ao zu beschleunigen. Dies wird gemäß der Erfindung durch ein zweites Adressenregister erreicht, in das gleichzeitig mit der zur Ablesung von Daten erfolgenden Adressierung des Speichers der Inhalt des ersten Adressenregisters übertragbar ist und das derart steuerbar ist, daß es die Adressierung des Speichers zum Einführen der sich im Pufferregister befindlichen Daten übernimmt, so daß während dieses Vorgangs das erste Adressenregister zum Empfang einer neuen Adresse frei steht.
Ein Ausführungsbeispiel der Erfindung wird nun an Hand der Zeichnungen beschrieben. In diesen sind
F i g. 1 a und 1 b ein Blockdiagramm einer bevorzugten Speichereinrichtung und
F i g. 2 ein Zeitdiagramm.
In der F i g. 1 wird eine Matrix 10 mit den verschiedenen Antriebs- und Abtastkreisen gezeigt. Die Matrix 10 kann eine Anzahl von Speicherebenen aufweisen, von denen jede X bzw. Y bistabile Magnetkerne oder -filme aufweisende Spalten besitzt.
Der Speichermatrix sind geeignete Antriebs- und Abtastkreise zugeordnet. Der durch X- und Y"-Leitungsantriebe gekennzeichnete Block 12 stellt Kreise zum Aufbringen von Stromimpulsen geeigneter Amplitude und Schwingungsform dar. Die Stromimpulse von den Antriebskreisen werden gleichzeitig an eine X- und eine Γ-Leitung gegeben, die sich durch die Speichermatrix hindurchziehen, um somit eine gegebene X-Y-Stelle zu wählen.
In einem üblichen Betriebsverfahren erfolgt das Wiederspeichern der herausgelesenen Information oder das Schreiben der neuen Information in den Speichereinrichtung
Anmelder:
Sperry Rand Corporation,
New York, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. E. Weintraud, Patentanwalt,
6000 Frankfurt, Mainzer Landstr. 134-146
Als Erfinder benannt:
Floyd Merle Hartwig,
Kevin Leenay,
George Bennett, St. Paul, Minn. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 13. Juni 1962 (202 173) - -
Speicher durch das Anlegen von Impulsen an bestimmte Leitungspaare einer Matrixebene. Dieses Verfahren ist jedoch auf Grund des kostspieligen Ausbaus teurer als das nachfolgend beschriebene Verfahren, da erforderlich ist, daß entweder die X- oder die 7-Stromgeber jeder N-Matrixebene vollständig getrennt sein müssen.
Das zweite und bevorzugte Auswählverfahren benutzt zwei Sätze von Antriebseinheiten, wobei die eine Einheit für die Z-Leitungen und die andere für die F-Leitungen bestimmte Einheit über die Matrixebene in Serie geschaltet sind und alle Bitimpulse für ein Wort gleichzeitig erzeugt werden. Die F i g. 1 zeigt, daß die Adresse, die die vom Rechner kommenden Signale darstellt, über das Kabel 14 in der Speichereinrichtung eintritt und an ein erstes Adressenregister 16 gegeben wird, das als G-Register gekennzeichnet ist. Um die Adresse zu entschlüsseln, wird ein G-Übersetzer 18 eingebaut, der seine Eingangsignale über das Kabel 20 vom Adressenregister 16 empfängt. Der Ausgang vom Übersetzer 18 wird über das Kabel 22 an die X- und Y-Leitungsantriebe 12 gegeben.
Die F i g. 1 zeigt auch noch ein zweites mit iZ-Register bezeichnetes Adressenregister 24. Die Kabel 26 und 27 verbinden die einzelnen Stufen des G-Registers 16 über die Torvorrichtung 28 mit den Eingangklemmen des ff-Adressenregisters 24. Zu
809 598/254
3 4
einer bestimmten Zeit wird im Speicherzyklus ein wird an eine erste Eingangklemme des UND-Kreises
Befähigungsimpuls an die im Kabel 30 befindlichen 74 gegeben. Da das Speicher-Besetzt-Flip-Flop 76,
Leiter gegeben, um die Torvorrichtung 28 leitend zu das der Verzögerungsleitung 62 zugeordnet ist, zu
machen, so daß die Übertragung der Signale vom diesem Zeitpunkt gelöscht ist, erscheint auf dem G-Register 16 zum i?-Register 24 möglich wird. Ein 5 Ausgangleiter 78 ein Nicht-Besetzt-Signal, das das
zweiter Übersetzer 32 liegt über einem Kabel 34 am Tor 74 in Betrieb setzt, so daß das auf der Leitung
Ausgang des .ff-Registers. Dieser Übersetzer 32 er- 72 befindliche Signal diese Leitung durchläuft und
zeugt durch die Adresse im ^-Register Auswahl- den Verzögerungsleitungsantrieb 80 in Betrieb setzt,
signale, die über das Kabel 36 an die X- und F-Lei- der einen Kreis aufweist, durch den ein Impuls erzeugt
tungsantriebe 12 gegeben werden. - io wird, der andauert, solange das Tor 74 im Betriebs-
Die aus dem Speicher herausgelesene Information zustand verbleibt. Dieser Stromimpuls wird an die wird verstärkt und von einer Verstärkereinheit 38 Verzögerungsleitung 62 gegeben und durchläuft diese umgeformt und über das Kabel 40 an den UND- mit einer gegebenen Geschwindigkeit. In der F i g. 1 Kreis 42 weitergeleitet. Ein auf der Leitung 44 auf- zeigen die kleinen Ziffern, die neben den Leitern antretendes Steuersignal ermöglicht den Durchgang des 15 gebracht sind, die aus der Verzögerungsleitung heraus Informationssignals durch das Tor 42. Die Art, auf verlaufen, die Ordnung an, in der die Leiter beim die das Steuersignal erzeugt wird, ist nachstehend Durchlauf des Zeitgeberimpulses erregt werden,
beschrieben. Nachdem die Informationssignale das Demgemäß ist der erste Kreis, der von dem die Tor 42 durchlaufen haben, werden sie durch den Verzögerungsleitung durchlaufenden Zeitgeberimpuls ODER-Kreis 46 und über das Kabel 48 zur Eingang- 20 erregt wird, das Speicher-Besetzt-Flip-Flop 76. Der klemme eines Pufferregisters 50 geführt. Bei 24 Bits Impuls bewirkt, daß dieses Flip-Flop in seinen pro Wort weist das Pufferregister 50 auch ein Fas- »1 «-Zustand gebracht wird, wodurch das vom Leiter sungsvermögen von 24 Bit auf. Während in der 78 kommende Nicht-Besetzt-Signal entfernt wird, Fig. 1 das Pufferregister als ein einzelnes Flip-Flop wodurch das vom Leiter 78 kommende Nicht-Besetztdargestellt ist, wird bemerkt, daß mehrere derartiger 25 Signal entfernt wird und wodurch das Tor 74 außer bistabiler Kreise angeordnet werden, um vorüber- Betrieb gesetzt wird. Es geht hieraus hervor, daß das gehend eine größere Anzahl von Bits zu speichern. Speicher-Besetzt-Flip-Flop die Breite des Zeitgeber-Wenn sich einmal die Information im Pufferregister impulses bestimmt und mehr als. einen Zeitgeberbefindet, steht sie auch über dem Kabel 52 anderen impuls daran hindert, während irgendeines Zyklus an Betriebsregistern im Datenbearbeitungssystem zur 30 die Verzögerungsleitung gegeben zu werden.
Verfügung. Das Komplement der im Pufferregister Der nächste durch den auf der Verzögerungs-50 enthaltenen Information erscheint auch auf dem leitung fortschreitenden Impuls erregte Kreis ist das Kabel 54 und wird über das UND-Tor 56 und den Lese-Zeit-Flip-Flop 82. Indem dieser Kreis in seinen Umkehrer 58 an die in der Speichermatrix befind- »1 «-Zustand gebracht wird, wird ein Signal über den liehen Sperrwicklungen gegeben. Die Durchlaßfähig- 35 Leiter 84 an die X- und F-Leitungsantriebe 12 gekeit des Tores 56 wird durch ein auf der Leitung 60 geben. Daraufhin wird das Einstell-G-Steuer-Flipauftretendes Steuersignal bestimmt. Die Erzeugungs- Flop 86 durch den Zeitgeberimpuls der Verzögeweise und die Auftrittszeit des Steuersignals im rungsleitung in den »1 «-Zustand geschaltet, worauf Zyklus wird später bei der eingehenden Beschreibung ein Signal am Leiter 88 erscheint, das wiederum dazu des Zeitgeber- und Steuerkreises noch geklärt. 40 verwendet wird, das G-Steuer-Flip-Flop 90 einzu-
Das Grundelement der Steuerkreise, die verwendet stellen. Das Ausgangsignal der »1 «-Seite dieses Flipwerden, um zu einer gewünschten Zeit Übertragungen -Flops wird durch den Umkehrkreis 92 umgekehrt zu bewirken, ist eine Verzögerungsleitung 62. Es ist und an die Torklemme 94 des G-Übersetzers 18 gebekannt, daß, wenn ein Impuls an eine derartige gegeben. Durch eine derartige Torsteuerfunktion am Vorrichtung gegeben wird, dieser Impuls mit einer 45 Übersetzer wird der signaldarstellenden Adresse, die gegebenen Geschwindigkeit auf der Leitung fort- nach Aufbringen des EINLEITE-Impuls auf den schreitet und während seines Durchlaufs andere hier Leiter 64 im G-Register 16 untergebracht worden ist, anliegende Kreise erregen kann. Derartige Vorrich- genügend Zeit gegeben, sich vor dem Übersetzungstungen werden manchmal als Zeitgeberketten be- Vorgang zu stabilisieren, wodurch die Möglichkeit zeichnet und können verschiedene Bauweisen auf- 50 einer fehlerhaften Übersetzung vermindert wird, weisen. Zum besseren Verständnis des Betriebsablaufs Nachdem der G-Übersetzer das Torsignal empfangen der Zeitgeber- und Steuerkreise wird auf das Zeit- hat, wird die signaldarstellende Adresse übersetzt, diagramm der F i g. 2 verwiesen. die auf der Leitung im Kabel 20 erscheint, und dar-
Wie das Zeitdiagramm zeigt, beginnt der Zyklus aufhin wird die gewählte Leitung im Kabel 22 erregt,
durch das Aufbringen eines EINLEITE-Impulses auf 55 um die gewählten Leseschalter in den X- und Γ-Lei-
der einen oder der anderen Steuerleitung 64 und 66. tungsantriebkreisen 12 in Betrieb zu setzen. Der von
Dieser EINLEITE-Impuls kommt von dem Haupt- den X- und Y-Leitungsantrieben kommende LESE-
steuerabschnitt der Datenverarbeitungsanlage. Da die Strom durchläuft deshalb die gewählte Leseschaltung
vorliegende Beschreibung sich mit dem Betrieb des und erregt die durch die signaldarstellende Adresse
Speichers befaßt, erscheint es überflüssig, die Be- 60 bestimmten Speicherelemente in der Matrix 10. Wäh-
schreibung der Impulserzeugung im einzelnen dar- rend es logischerweise nicht erforderlich wäre, das
zulegen. Lese-Zeit-Flip-Flop 82 vor der Inbetriebsetzung des
Wenn vom Rechner z. B. ein Lesevorgang verlangt Übersetzers 18 einzustellen, hat es sich als vorteilhaft wird, erscheint der EINLEITE-LESE-Impuls auf erwiesen, dies dennoch zu tun, da die Lesestromdem Leiter 64 und durchläuft einen ODER-Kreis 68, 65 gebervorrichtungen eine inhärente Verzögerung aufum den Einleite-Zyklus-Flip-Flop 70 in seinen »1«- weisen. Deshalb wird der LESE-Impuls vor dem Zustand zu bringen. Das sich vom Flip-Flop 70 erge- Zeitpunkt erzeugt, zu dem der G-Übersetzer in Bebende Ausgangssignal erscheint auf dem Leiter 72 und trieb gesetzt wird, so daß zur Zeit eines erregten
G-Ubersetzers der LESE-Strom die volle Amplitude erreicht.
Beim weiteren Durchlaufen des Zeitgeberimpulses auf der Verzögerungsleitung 62 wird das darauffolgende Lösch-//- und -Pufferregister-Flip-Flop 96 erregt. Der Zeitgeberimpuls stellt dieses Flip-Flop in seinen »!«-Zustand, wodurch ein Signal auf der Verbindungsstelle 98 erscheint. Dieser LÖSCH-Impuls durchläuft zuerst das Kabel 100, um den Inhalt des //-Registers 24 zu löschen, der sich noch auf Grund eines vorherigen Zyklus darin befindet. Die Löschsignale durchlaufen auch das Kabel 102, um den Inhalt des Pufferregisters 50 zu löschen.
Da das Lese-Schreib-Flip-Flop 104 während eines Lesevorgangs im gelöschten Zustand verbleibt, erscheint ein Signal auf dem Ausgangleiter 106, der an der »!«-Seite liegt, um durch einen Umkehrer 108 umgekehrt zu werden und über das Kabel 44 an den UND-Kreis 42 gegeben zu werden. Das Tor 42 wird deshalb betriebsfähig gemacht, und die vom Speicher herausgelesenen Informationssignale können den ODER-Kreis46 und das Kabel 48 durchlaufen, um die gewählten Stufen des Pufferregisters 50 gemäß den vom Speicher gelesenen Daten einzustellen.
Der Impuls durchläuft weiterhin die Zeitgeberschaltung und stellt das Flip-Flop 110 in den »1«- Zustand. Dadurch wird das zu diesem Zeitpunkt auf seiner »O«-Seite erscheinende Signal durch den Kreis 112 umgekehrt und läuft am Leiter 30 entlang, um den UND-Kreis 28 zu erregen. Dadurch kommt eine Übertragung der signaldarstellenden Adresse vom G-Registerl6 zum vorher gelöschten //-Register 24 zustande. Gleich darauf stellt der Zeitgeberimpuls wiederum das Flip-Flop 110 in seinen »0«-Zustand, wodurch wiederum der UND-Kreis 28 außer Betrieb gesetzt wird.
Da sich die Adresse nun im //-Register befindet, kann ein Wiederspeichern der aus dem gewählten Speicherregister gelesenen Daten vorgenommen werden. Der Zeitgeberimpuls wandert die Verzögererleitung hinab, wobei er zuerst das Lese-Zeit-Flip-Flop 82 löscht, um dadurch den Lese-Stromerzeuger außer Betrieb zu setzen. Daraufhin wird das Hemm-Zeit-Flip-Flop 114 eingestellt. Das sich ergebende Signal erscheint auf dem Leiter 116, nachdem es durch den Umkehrer 118 ergänzt wurde. Dann erscheint es im Kabel 60 und dient dazu, den UND-Kreis 56 in Betrieb zu setzen. Dadurch kann die im Pufferregister 50 befindliche Information das Tor 56 durchlaufen und durch den Umkehrer 58 umgekehrt werden. Die am Ausgang des Umkehrers 58 erscheinenden Signale gehen zum (nicht gezeigten) Hemmantrieb. Wie bereits erwähnt, weist ein Hemmimpuls die Wirkung auf, den SCHREIB-Impuls für besondere im gewählten Wort enthaltene Bits dort auszuschalten, wo eine »0« geschrieben werden soll. Der SCHREIB-Impuls im Zyklusablauf wird während einer Zeit erzeugt, während der das Schreib-Zeit-Flip-Flop 120 eingestellt ist. Das sich ergebende Signal, das auf seiner »O«-Ausgangseite erscheint, wird über den Leiter 122 an die X- und Y-Leitungsantriebe 12 gegeben. Es ist somit ersichtlich, daß sich zu diesem Zeitpunkt sowohl die Hemmantriebe als auch die X- und Y-Leitungsschreibantriebe im Betrieb befinden. Der Inhalt eines einzelnen Speicherplatzes kann jedoch noch nicht verändert werden, da der durch den Ausgang des Übersetzers 32 gewählte Schreibwahlschalter bisher noch nicht eingestellt worden ist. Vor der vollen Durchführung des Schreibvorgangs stellt der die Zeitschaltung herunterwandernde Impuls das Wiederaufnahme-Flip-Flop 124 in den »1 «-Zustand, um dadurch ein Signal auf dem Leiter 126 zu erzeugen, das zum Hauptsteuerabschnitt des Rechners zurückführt. Dieses Wiederaufnahmesignal informiert den Rechner, daß der Speicher bereit steht, einen neuen Satz signaldarstellender Adressen aufzunehmen. Demgemäß stellt der Zeitgeberimpuls das Lösch-G-Steuer-Flip-Flop 90 ein. Wie beim vorherigen Löschen des Flip-Flops 90 wird ein Torimpuls an die Klemmen 94 des G-Übersetzers 18 gegeben, wobei die signaldarstellenden Adressen, die sich im G-Register 16 befinden, im Übersetzer untergebracht werden. Der Zeitgeberimpuls stellt daraufhin das Lösch-G-Flip-Flop 132 ein, und das sich von der »O«-Seite ergebende Ausgangsignal erscheint auf der Verbindungsstelle 134, von wo aus das Signal über das Kabel 136 an die Verbindungsstelle 38 gelangt, um von hier aus das Kabel 140 weiter zu durchlaufen und den Inhalt des G-Registers zu löschen. Die an der Verbindungsstelle 138 erscheinenden Signale laufen am Leiter 142 entlang, um das Einleite-Zyklus-Flip-Flop 70 wieder in den »0«-Zustand zu bringen. Ähnlich löschen die über den Leiter 144 laufenden und an der Verbindungsstelle 134 erscheinenden Signale das Lese-Schreib-Flip-Flop 104.
Der ZeitgeberJmpuls stellt daraufhin das Einstell-Z/-Steuer-Flip-Flop 146 in seinen »!.«-Zustand. Das sich von diesem Flip-Flop 146 ergebende Ausgangsignal erscheint am Leiter 148 und wird wirksam, das //-Steuer-Flip-Flop 150 in seinen »1 «-Zustand zu bringen. Das Ausgangsignal vom ZZ-Steuer-Flip-Flop wird durch den Umkehrer 152 umgekehrt und an die Torklemme 154 des //-Übersetzers 32 gegeben. Zu diesem Zeitpunkt wird die Schreibauswahlschaltung angeschaltet, die durch die signaldarstellenden Adressen, die sich jetzt im //-Register befinden, bestimmt wurde, so daß der SCHREIB-Impuls die gewählten X- und Y-Antriebleitungen durchläuft. Da sowohl die Schreibantriebe als auch die Hemmantriebe wirksam sind, wird die im Speicher-Puffer-Register enthaltene Information wieder in dasselbe Speicherregister zurückgespeichert, von dem sie ursprünglich entnommen wurde.
Der Zeitgeberimpuls verläuft weiter auf der Verzögerungsleitung und stellt dann das Lösch-G-Steuer-Flip-Flop 128 in seinen »0«-Zustand. Das Einstell-//-Steuer-Flip-Flop 146 wird dann gelöscht, wobei das Torsignal von der Torklemme 154 des //-Übersetzers 32 entfernt wird. Somit ist der Wiederspeichervorgang abgeschlossen und das Schreib-Zeit-Flip-Flop 120 kann nun gelöscht werden. Auch dies geschieht durch den die Verzögerungsleitung hinablaufenden Impuls. Auf ähnliche Weise wird der Zeitgeberimpuls an die »O«-Stelle des Hemm-Zeit-Flip-Flops 114 gegeben, um es in den »0«-Zustand zu bringen. Das i/-Steuer-Flip-Flop 150 wird dann in den »0«-Zustand eingestellt, wenn das Lösch-Z/-Steuer-Flip-Flop 156 durch den Verzögerungsleitungzeitgeberimpuls in den »1«-Zustand gebracht wurde. Gleich darauf wird das Flip-Flop 156 wiederum gelöscht.
Hiermit ist die Beschreibung des Steuerkreisbetriebsablaufs zum Herauslesen eines Informationswortes von einem gegebenen Speicherregister und zum darauffolgenden Wiederspeichern der Informa-
Lese-Schreib-Flip-Flop eingestellt ist, wird kein Lesebefähigungssignal auf dem zu den UND-Toren42 führenden Kabel erzeugt. Deshalb kann die aus dem Speicher herausgelesene Information dieses Tor nicht 5 durchlaufen und im Pufferregister 50 untergebracht werden. Die Wirkung dieses LESE-Impulses besteht somit darin, den Inhalt des gegebenen Speicherplatzes zu löschen, wobei alle seine Speicherelemente in den gewünschten Zustand gebracht werden.
Bei dem weiteren Verlauf des Zeitgeberimpulses wird das Einstell-C-Steuer-Flip-Flop wiederum gelöscht, wodurch der Torimpuls vom Übersetzer 18 entfernt wird. Daraufhin wird das Lösch-i?-und-Z-Flip-Flop96 eingestellt, wodurch die erforderlichen
tion in denselben Speicher beendet. Der nun zu beschreibende Arbeitsablauf bestimmt, wann es erwünscht ist, ein Datenwort in den Speicher zu schreiben. Der Betriebsablauf der Zeitgeber- und Steuerkreise im Schreibvorgang ist im wesentlichen dem
vorher beschriebenen Lesevorgang ähnlich. Da jedoch einige Unterschiede bestehen, scheint es angebracht, diesen Betriebsablauf zu behandeln.
Der Schreibvorgang wird durch das Aufbringen
von signaldarstellenden Adressen auf das Kabel 14 io
und durch das gleichzeitige Aufbringen eines
SCHREIB-EINLEITE-Impulses auf die Steuerleitung 66 eingeleitet. Da das G-Register 16 durch
den vorhergegangenen Betriebszyklus gelöscht worden war, wird dort jetzt die neue Adresse unter- 15 Steuersignale auf dem Kabel 100, um das ,ff-Register gebracht. Der EINLEITE-Impuls auf dem Leiter 66 zu löschen, und auf dem Kabel 102 erzeugt werden, stellt das Lese-Schreib-Flip-Flop 104 in seinen »1«- um die Information zu löschen, die sich vorher im Zustand, wodurch ein Signal auf der Leitung 158 Pufferregister 50 befand. Daraufhin wird sofort das erzeugt wird. Dieses Signal wird durch den Umkehrer Lösch-ii-und-Z-Flip-Flop wieder durch den Zeit-160 ergänzt und das sich auf dem Leiter 162 er- 20 geberimpuls in seinen »0«-Zustand gebracht. Dann gebende Signal dient der teilweisen Befähigung des wird das Übertrage-G-nach-ii-Flip-Flop 110 einge-UND-Tores 164. Ein weiterer Eingang in dieses stellt und erzeugt ein Befähigungssignal auf dem UND-Tor kommt über das Kabel 166 entweder von Leiter 30, um das Tor 28 in Betrieb zu setzen. Dadem Eingang-Ausgang-Abschnitt des Rechners oder durch können die signaldarstellenden Adressen vom von einem anderen Betriebsregister im arithmetischen 25 G-Register 16 über das Kabel 26 zum H-Register 24 Teil. Die Signale auf dem Kabel 166 stellen diejenigen gelangen. Der Zeitgeberimpuls löscht darauf sofort Daten dar, die in einem gegebenen Speicherregister das Flip-Flop 110.
gespeichert werden sollen, der durch die sich jetzt Da das Pufferregister jetzt leer ist, können die in
im G-Register 16 befindlichen Signale darstellenden den Speicher zu schreibenden Daten nun dorthin Adressen bestimmt wurde. Das Tor 164 wird zu 30 übertragen werden. Der Zeitgeberimpuls stellt das diesem Zeitpunkt noch nicht völlig betriebsfähig, Rechen-nach-Z-Flip-Flop 17 in seinen »!.«-Zustand, weshalb die Daten auch nicht am Kabel 168 entlang- wodurch das erforderliche Signal auf dem Kabel 172 laufen und über den ODER-Kreis 46 an das Puffer- erzeugt wird, um die UND-Tore 164 vollständig beregister 50 gelangen. Erst später im Zyklus wird bei triebsfähig zu machen. Die Datensignale können daeinem durch den Zeitgeberimpuls eingestellten 35 her über die Kabel 166, 168 und 48 laufen und wer-Rechner-auf-Z-Flip-Flop 170 ein Befähigungssignal den dann im Pufferregister 50 untergebracht. Das am dritten Eingang 172 des UND-Kreises 164 er- Flip-Flop 170 wird dann wiederum gelöscht, wenn zeugt. dieser Arbeitsvorgang zu Ende ist.
Über das Einstellen des Lese-Schreib-Flip-Flops Wie bereits erwähnt, steht das Schreiben der In-
hinaus läuft der EINLEITE-SCHREIB-Impuls über 40 formation in den Speicher unter der Kontrolle der den Leiter 66 und den Leiter 174 und durch den Hemmstromerzeugervorrichtungen. Es ist daran zu ODER-Kreis 68, um das Einleite-Zyklus-Flip-Flop erinnern, daß beim Schreiben einer »0« in eine ge-70 einzustellen. Wie im Fall eines Lesevorgangs wird gebene if-F-Stelle der SCHREIB-Impuls durch einen das Tor 74 bei nicht eingestelltem Speicher-Besetzt- Hemmimpuls aufgehoben wird. Wenn dagegen eine Flip-Flop in Betrieb gesetzt, wobei der Ausgang vom 45 »1« geschrieben werden soll, wird der Hemmimpuls Einleite-Zyklus-Flip-Flop es durchläuft, um den Ver- nicht aufgebracht, so daß der Schreibstrom die zögererleitungsantrieb 80 zu erregen. Auf eine der Speicherelemente umschalten kann. Der auf der Verobigen Beschreibung gleiche Weise wandert der sich zögerungsleitung herabwandernde Zeitgeberimpuls ergebende Ausgang vom Verzögerungsleitungsantrieb stellt deshalb das Hemm-Zeit-Flip-Flop 114 ein, womit gegebener Geschwindigkeit die Verzögerungs- 50 durch Befähigungssignale auf dem Kabel 60 erzeugt leitung hinunter, um reihenfolgegerechte Steuer- werden, um die Übertragung der Datensignale vom signale zu erzeugen. Dieser Zeitgeberimpuls stellt das Pufferregister 50 zu den Eingängen der Hemm-Lese-Zeit-Flip-Flop 82 in seinen »!.«-Zustand, um antriebe (nicht gezeigt) zu ermöglichen. Der dadurch die X- und F-Leitungstromantriebe einzu- SCHREIB-Impuls wird erst nach dem Einstellen des stellen. Daraufhin wird das Einstell-G-Steuer-Flip- 55 Schreib-Zeit-Flip-Flops erzeugt. Wenn der Zeitgeber-Flop 86 eingestellt, wodurch auf dem Leiter 88 ein impuls dieses Flip-Flops einstellt, wird auf dem Leiter Signal erzeugt wird, das das G-Steuer-Flip-Flop 90 122 ein Signal erzeugt, das zu den X- und Y-Leiin seinen »!.«-Zustand bringt. Das sich ergebende tungsantrieben 12 führt. Da bis jetzt noch keine Ausgangsignal von diesem Flip-Flop wird umgekehrt Schreibwahlschaltung eingestellt wurde, fließt kein und an die Torklemme des G-Übersetzers 18 gegeben. 60 SCHREIB-Strom in das gewählte Speicherregister. Zu diesem Zeitpunkt findet die Übersetzung statt, Beim weiteren Verlauf des Zeitgeberimpulses auf
um eine gegebene Leseschaltung einzustellen, die der Verzögerungsleitung wird das Wiederaufnahmedurch den zu übersetzenden Adressenkode bestimmt Flip-Flop 124 eingestellt, wodurch ein Steuersignal wird. Deshalb durchläuft der LESE-Strom die X- erzeugt wird, das an den Hauptsteuerabschnitt des und F-Leitungen des gegebenen Speicherplatzes, wo- 65 Rechners zurückgeführt wird und dem Rechner dadurch die hierin enthaltenen Daten herausgelesen durch anzeigt, daß der Speicher wiederum adressierwerden und durch die Abtastverstärker 38 verstärkt bar ist. Die nächste Stufe besteht im Einstellen des werden. Weil während eines Schreibvorgangs das Lösch-G-Steuer-Flip-Flops 128, wodurch ein Steuer-
signal über den Leiter 130 das G-Steuer-Flip-Flop 90 löscht. Wenn dies einmal gelöscht ist, wird der Torimpuls von der Torklemme 94 des G-Übersetzers 18 entfernt. Dann stellt der Zeitgeberimpuls das Lösch-G-Flip-Flop 132 ein, wodurch Signale zum Löschen des Lese-Schreib-Flip-Flops 104, des Einleite-Zyklus-Flip-Flops 70 und des G-Registers 16 erzeugt werden. Obwohl der Schreibvorgang noch nicht beendet ist, kann der Speicherabschnitt zu diesem Zeitpunkt einen neuen Satz von signaldarstellenden Adressen aufnehmen.
Um den Schreibzyklus zu beendigen, setzt der Zeitgeberimpuls der Verzögerungsleitung das Einstell-H-Steuer-Flip-Flop 146 in seinen »!«-Zustand. Dies bewirkt, daß auch das H-Steuer-Flip-Flop 150 in den »1«-Zustand gebracht wird. Nachdem dieses Flip-Flop eingestellt ist, wird das Torsignal an die Klemme 154 des iZ-Übersetzers 32 gegeben, wodurch die Übersetzung des Kodes im Η-Register stattfindet. Das sich ergebende Signal auf dem Kabel 36 stellt die gewählte Schreibschaltung an, so daß der SCHREIB-Impuls auf den gewählten Z- und Y-Antriebsleitungen fließen kann. Der Zeitgeberimpuls • teilt dann das Lösch-G-Steuer-Flip-Flop 128 und nachfolgend das Einstell-ff-Steuer-Flip-Flop 146 wieder ein. Hierdurch werden sowohl das G-Steuer- und das ff-Steuer-Flip-Flop gelöscht.
Da nun die Information im Pufferregister in den Speicher geschrieben worden ist, können jetzt die Schreibstromerzeugervorrichtungen abgeschaltet werden. Dies kommt dann zustande, wenn der Zeitgeberimpuls das G-Steuer-Flip-Flop 120 löscht. Ähnlich werden auch die Hemmantriebe durch die Steuerung des Zeitgeberimpulses abgestellt, wenn er das Hemm-Zeit-Flip-Flop 114 löscht.
Der Zeitgeberimpuls wandert die Verzögerungsleitung weiter hinab und stellt die verschiedenen Kreise wieder ein, um sie für den nachfolgenden Zyklus aufzubereiten. Genauer gesagt, wird zuerst das Lösch-#-Steuer-Flip-Flop eingestellt und sofort gelöscht. Daraufhin wird das Lösch-G-Flip-Flop und des Speicher-Besetzt-Flip-Flop gelöscht.

Claims (6)

Patentansprüche:
1. Speichereinrichtung mit einem Speicher, z. B. einem Magnetspeicher, in welchem beim Ablesen eine Löschung der adressierten Speicherstellen erfolgt, einem Adressenregister und einem Pufferregister zum vorübergehenden Speichern der aus dem Speicher gelesenen Daten, welche dann wieder in diesen eingeführt werden, oder zum vorübergehenden Speichern neuer Daten, die in den Speicher eingeführt werden müssen, gekennzeichnet durch ein zweites Adressenregister (24), in das gleichzeitig mit der zur Ablesung von Daten erfolgenden Adressierung des Speichers (10) der Inhalt des ersten Adressenregisters (16) übertragen werden kann, wobei das zweite Adressenregister (24) derart steuerbar ist, daß es die Adressierung des Speichers (10) zum Einführen der sich im Pufferregister (50) befindlichen Daten übernimmt, so daß während dieses Vorgangs das erste Adressenregister zum Empfang einer neuen Adresse frei steht.
2. Speichereinrichtung nach Anspruch 1, gekennzeichnet durch einen Übersetzer (18) zur Erzeugung eines ersten Auswahlsignals von Signalen im ersten Adressenregister (16) zur Auswahl einer Registerstelle im Speicher (10) und durch einen weiteren Übersetzer (32), der während der Zeitspanne wirksam ist, in der die Registerstelle zum Übersetzen des ersten Platzes der Adressensignale gewählt wird, um zweite Auswahlsignale zu erhalten, die der Form nach mit den ersten Auswahlsignalen identisch sind.
3. Speichereinrichtung nach Anspruch 2, gekennzeichnet durch dem Speicher (10) zugeordnete X- und y-Leitungsantriebe (12), die wahlweise durch jeden der beiden Übersetzer (18, 32) betätigt werden können.
4. Speichereinrichtung nach Anspruch 1, gekennzeichnet durch ein UND-Tor (28), das durch Steuervorrichtungen (62, 110, 112) gesteuert wird und eine Übertragung der Adresse ermöglicht, die die während des Herauslesevorgangs aus dem Speicher (10) von dem ersten Adressenregister an das zweite Adressenregister gegebenen Signale darstellt.
5. Speichereinrichtung nach Anspruch 1, gekennzeichnet durch ein UND-Tor (164), das an einem Eingang des Pufferregisters (50) liegt und es ermöglicht, daß neue Daten im Speicher untergebracht werden, wobei dieses UND-Tor durch einen Flip-Flop (170) und einen Schreib-Flip-Flop (104) gesteuert wird, die beide wiederum durch Taktgeber gesteuert werden.
6. Speichereinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der Taktgeber als Verzögerungsleitung (62) ausgebildet ist.
In Betracht gezogene Druckschriften: Deutsche Auslegeschrift Nr. 1057 362.
Hierzu 1 Blatt Zeichnungen
809 588/254 8.68 ® Bundesdruckerei Berlin
DES85541A 1962-06-13 1963-06-05 Speichereinrichtung Pending DE1276375B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US202173A US3237169A (en) 1962-06-13 1962-06-13 Simultaneous read-write addressing

Publications (1)

Publication Number Publication Date
DE1276375B true DE1276375B (de) 1968-08-29

Family

ID=22748777

Family Applications (1)

Application Number Title Priority Date Filing Date
DES85541A Pending DE1276375B (de) 1962-06-13 1963-06-05 Speichereinrichtung

Country Status (5)

Country Link
US (1) US3237169A (de)
CH (1) CH409008A (de)
DE (1) DE1276375B (de)
GB (1) GB978649A (de)
NL (1) NL293797A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3376554A (en) * 1965-04-05 1968-04-02 Digital Equipment Corp Digital computing system
CH491571A (de) * 1968-04-10 1970-05-31 Siemens Ag Betriebs-Verfahren und Schaltungsanordnung für elektronische Datenwählvermittlungssysteme
US3735354A (en) * 1972-04-07 1973-05-22 Sperry Rand Corp Multiplexed memory request interface
US3906453A (en) * 1974-03-27 1975-09-16 Victor Comptometer Corp Care memory control circuit
FR2433792A1 (fr) * 1978-08-17 1980-03-14 Cii Honeywell Bull Dispositif universel d'echange d'informations entre les memoires d'ordinateur et les dispositifs de traitement qui le compose
US6807609B1 (en) 1989-12-04 2004-10-19 Hewlett-Packard Development Company, L.P. Interleaving read and write operations on a bus and minimizing buffering on a memory module in a computer system
JP2826857B2 (ja) * 1989-12-13 1998-11-18 株式会社日立製作所 キャッシュ制御方法および制御装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1057362B (de) * 1956-06-20 1959-05-14 Ibm Deutschland Datenzuordnungsvorrichtung fuer elektronische Rechenanlagen und datenverarbeitende Maschinen

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3068452A (en) * 1959-08-14 1962-12-11 Texas Instruments Inc Memory matrix system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1057362B (de) * 1956-06-20 1959-05-14 Ibm Deutschland Datenzuordnungsvorrichtung fuer elektronische Rechenanlagen und datenverarbeitende Maschinen

Also Published As

Publication number Publication date
CH409008A (de) 1966-03-15
GB978649A (en) 1964-12-23
US3237169A (en) 1966-02-22
NL293797A (de)

Similar Documents

Publication Publication Date Title
DE1303416B (de)
DE2432608C3 (de) Speicheranordnung fur eine Datenverarbeitungseinrichtung
DE1255356B (de) Steuervorrichtung fuer taktgesteuerte Rechenmaschinen
DE1288144B (de)
DE2854782C2 (de) Datenverarbeitungssystem und Verfahren zum Ersetzen eines Datenblocks in einem Schnellspeicher
DE1524111C3 (de) Elektronische Datenverarbeitungsanlage
DE1499206B2 (de) Rechenanlage
DE1280935B (de) Verfahren zum Einspeichern von Daten in Magnetspeicher und Anordnung zur Durchfuehrung des Verfahrens
DE1499178A1 (de) Steuerbarer Datenspeicher mit Verzoegerungsleitung
DE1524200C3 (de) Zeitgabesteuerschaltung für einen elektronischen Ziffernrechner
DE1816029A1 (de) Ausgabeschaltung von Zeichen unter Vorfuehrung auf einer Kathodenstrahlroehre
DE1276375B (de) Speichereinrichtung
DE1474351C3 (de) Datenspeicher
DE2609698C2 (de) Elektronischer Rechner
DE1180171B (de) Zahlenrechner
DE1119567B (de) Geraet zur Speicherung von Informationen
DE1239124B (de) Vorrichtung zum Einspeichern einer Dezimalzahl in ein Register
DE2316321C2 (de) Schaltungsanordnung an der Schnittstelle zwischen einer Steuerung eines Rechenwerkes und einem Hauptspeichers einer Rechenanlage
DE1957600C3 (de)
DE1223177B (de) Elektronischer Digitalrechner mit Schaltung fuer die Errechnung der Quadratwurzel aus einer Binaerzahl
DE1549422B2 (de) Datenverarbeitungsanlage mit variabel vorwaehlbarer wortlaenge
DE1107432B (de) Elektronische Rechenmaschine
DE1194605B (de) Verbesserung an Geraeten zur Verarbeitung von Angaben, Informationen od. dgl.
DE1474017B2 (de) Datenverarbeitungsanlage
DE1424756B2 (de) Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage