DE1549422B2 - Datenverarbeitungsanlage mit variabel vorwaehlbarer wortlaenge - Google Patents

Datenverarbeitungsanlage mit variabel vorwaehlbarer wortlaenge

Info

Publication number
DE1549422B2
DE1549422B2 DE1967G0050164 DEG0050164A DE1549422B2 DE 1549422 B2 DE1549422 B2 DE 1549422B2 DE 1967G0050164 DE1967G0050164 DE 1967G0050164 DE G0050164 A DEG0050164 A DE G0050164A DE 1549422 B2 DE1549422 B2 DE 1549422B2
Authority
DE
Germany
Prior art keywords
memory
register
information
data processing
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1967G0050164
Other languages
English (en)
Other versions
DE1549422A1 (de
Inventor
John Francis Phoenix Ariz. Couleur (V-StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull HN Information Systems Inc
Original Assignee
Honeywell Information Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Information Systems Inc filed Critical Honeywell Information Systems Inc
Publication of DE1549422A1 publication Critical patent/DE1549422A1/de
Publication of DE1549422B2 publication Critical patent/DE1549422B2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/04Addressing variable-length words or parts of words
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18Handling requests for interconnection or transfer for access to memory bus based on priority control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/3005Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30054Unconditional branch instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3867Concurrent instruction execution, e.g. pipeline, look ahead using instruction pipelines
    • G06F9/3875Pipelining a single stage, e.g. superpipelining
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/448Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4482Procedural
    • G06F9/4484Executing subprograms
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4818Priority circuits therefor

Description

Die Erfindung bezieht sich auf eine Datenverarbeitungsanlage mit einer Informationsquelle für Informationen in Form von Wörtern oder Befehlen, die gespeichert werden sollen und aus einer Anzahl von Bits bestehen, die zu Zeichen mit variabel vorwählbarer Bitanzahl zusammengefaßt sind, mit einem Speicher zum Aufnehmen, Speichern und Abgeben der Wörter, und mit einem Speicherregister, das mit dem Speicher verbunden ist und mehrere Speicherelemente enthält, die alle vorübergehend ein Bit speichern können und mit denen je eine Torschaltung verbunden ist.
Die Erfindung ist insbesondere in Verbindung mit komplizierten Rechenanlagen nützlich, die viele Neben-
systeme besitzen, die mit dem gleichen Speicher in Verbindung bzw. in Verkehr stehen müssen. Solche Nebensysteme werden hier zweckmäßigerweise »Kommunikationsgeräte« oder »Informationsquellen« genannt. In komplizierten Rechenanlagen besteht mindestens ein Kommunikationsgerät aus einem Datenverarbeitungswerk.
Andere Kommunikationsgeräte können ein Eingabe/ Ausgabe-Steuerwerk enthalten, das die Dateneingabe und Datenausgabe von verschiedenen peripheren Nebensystemen, z. B. Magnetbandgeräten, Papierbandlesegeräten, entfernten Datenstationen oder dergleichen, aufnimmt und steuert.
Bei bekannten Datenverarbeitungsanlagen ist es üblich, den Inhalt unter einer besonderen Adresse im Speicher dadurch zu ändern, daß man den Inhalt dieser Adresse ausliest und das Datenwort zum Datenverarbeitungswerk überführt. Das Datenverarbeitungswerk nimmt dann die Modifizierung des Datenwortes vor und sendet das Datenwort zurück zum Speicher, wo es bei der ursprünglichen Adresse oder einer anderen ausgewählten Adresse gespeichert wird.
In Anlagen mit einer Vielzahl von Nebensystemen, wobei jedes Nebensystem unabhängig Operationen einleiten kann, die einen Zugriff zum Speicher erforderlich machen, ist es mit Hinblick auf die Arbeitszeit des Datenverarbeitungswerks unwirtschaftlich, das Datenverarbeitungswerk auch für Änderungen des Inhaltes besonderer Teile des Speichers zu verwenden, wenn solche von anderen Kommunikationsgeräten aufgerufen werden.
Es sind die Datenverarbeitungsanlagen der angegebenen Art aus den »Western Computer Proceedings«, 1957, Seiten 156 bis 160 bekannt, bei denen ein Register vorhanden ist, in das einerseits Informationen von einem Speicher und andererseits von einer anderen Informationseingabequelle eingegeben werden können. Das bei einem derartigen Rechner vorauszusetzende Befehlsregister dient zur Speicherung von Steuerinformationen, die das gezielte Einlesen von anderen Informationen in bestimmte Stellen des Registers steuern. Auch die gemeinsame Speicherung von Informationen und diese Informationen betreffenden Steuerinformationen in einem Register sind bekannt (vgl. DT-AS 11 14 049).
Aufgabe der Erfindung ist es, die eingangs genannte Datenverarbeitungsanlage so auszubilden, daß austauschbar Datenwörter verarbeitet werden können, die aus Zeichen mit verschiedener Anzahl von Bits bestehen.
Die erfindungsgemäße Lösung dieser Aufgabe ist dem Anspruch 1 zu entnehmen. Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Nachfolgend werden anhand der Abbildungen Ausführungsbeispiele der Erfindung ausführlich beschrieben.
Die F i g. 1 ist ein Blockschaltbild einer Datenverarbeitungsanlage mit einer Vielzahl von Nebensystemen.
Die F i g. 2 ist eine schematische Ansicht derjenigen Teile des Speicherwerks und des Speichersteuerwerks des Ausführungsbeispiels nach der Fig. 1, die zum Verständnis der Erfindung von besonderer Bedeutung sind.
Die F i g. 3 zeigt verschiedene Anordnungen von binären Ziffern oder Bits, die vom Speicherwerk zur Bildung eines aus vielen Bits bestehenden Zeichens mit unterschiedlicher Anzahl von Bits behandelt werden können, sowie die Beziehung zwischen den Zonenregister-Speicherelementen und entsprechenden Teilen des Speicherregisters.
Die Fig.4 zeigt eine Schaltungsanordnung, die mit einem Flipflop des Speicherregisters verbunden ist, sowie die zugeordnete Speicherregister-Torschaltung und das zugeordnete Zonen-Flipflop.
Im folgenden ist nur so viel vom allgemeinen Aufbau der Datenverarbeitungsanlage, der Leitungswege für die Daten, der Ausführung von Befehlen und der Auswahl und Erzeugung von Signalen beschrieben, wie zum Verständnis des Ausführungsbeispiels notwendig ist.
Nach der F i g. 1 enthält eine Datenverarbeitungsanlage zwei Speicher 13 und 14 mit je einem Speichersteuerwerk 11 und 12. Zum Zugriff zu einem der beiden Speicher 13 oder 14 über das entsprechende Speichersteuerwerk sind eine Anzahl von Kommunikationsgeräten oder Nebensystemen vorgesehen. Diese enthalten ein Verarbeitungswerk 10 und Eingabe/Ausgabe-Steuerwerke 17 und 18. Das Eingabe/Ausgabe-Steuerwerk 17, Steht mit getrennten Eingabe/Ausgabe-Steuerwerken 19 in Verbindung oder in Verkehr, nimmt von diesen Werken Daten und Aufrufe auf und gibt sie ab und paßt sich dabei verschiedenen Übertragungsgeschwindigkeiten und verschiedenen Kodierungen an, die zum Darstellen der Daten verwendet werden. Das Eingabe/Ausgabe-Steuerwerk 18 dient einem ähnlichen Zweck bezüglich den Eingabe/Ausgabe-Steuerwerken 20. Die Eingabe/Ausgabe-Steuerwerke 19 und 20 können Magnetbandgeräte, Lochkarten-Lesegeräte, Papierband-Lesegeräte und Locher, entfernte Datenstationen oder dergleichen sein.
Jedes der Kommunikationsgeräte 10,17 und 18 kann unabhängig Zugriffsaufrufe für einen der Speicher 13 oder 14 einleiten. Jeder Aufruf enthält in typischer Form das gleichzeitige Abgeben eines Adressenkodes, der die aufgerufene Speicheradresse angibt, eine Anzahl von binären Ziffern von Daten, Zonensignale, die angeben, welche Zonen eines Speicherwortes modifiziert werden sollen, wenn die Operation das Einschreiben einer neuen Information in den adressierten Teil des Speichers enthalten soll, und Befehls- und Steuersignale, die angeben, daß ein Zugriff aufgerufen ist und welche Operation vom Speichersteuerwerk und vom Speicher auszuüben ist. Eine solche Anlage kann natürlich viel größer als die in der F i g. 1 gezeigte Anlage sein und z. B. acht Kommunikationsgeräte erhalten, die mit einem einzigen Speicher in Verkehr stehen müssen.
Der Rest der folgenden Beschreibung bezieht sich in erster Linie auf den Speicher 14 und das zugehörige Speichersteuerwerk. Da der Speicher 13 und das Speichersteuerwerk 11 im wesentlichen gleich sind, gilt die folgende Beschreibung in gleicher Weise auch für diese Baugruppen.
In der F i g. 2 ist eine vereinfachte Schaltungsanordnung mit denjenigen Teilen des Speichers 14 und des Speichersteuerwerks 12 gezeigt, die zum Verständnis des Ausführungsbeispiels am wichtigsten sind. Gemäß der F i g. 2 sind ein Kernspeicher 14a, ein Adressenregister 22 zum Ansteuern spezieller Steuerleitungen für das Adressieren der Orte spezieller Wörter innerhalb des Kernspeichers 14a und ein Speicherregister 24 vorgesehen, das vom Kernspeicher 14a Wörter empfängt und das Einspeichern von Wörtern in den Kernspeicher 14a bewirkt. Speicherregister-Torschaltungen 26 dienen zum Überführen von Informationen in das Speicherregister 24, während mit einem Zonenregister 28 der Betrieb der Speicherregister-Torschaltung 26 gesteuert
wird. Für alle beschriebenen Baugruppen müssen außerdem geeignete Takt- und Steuerschaltkreise vorgesehen sein. Die Steuerschaltkreise erhalten Befehle für Operationen, die ausgeführt werden sollen, und liefern den verschiedenen Baugruppen in geeigneten Intervallen Takt- und Steuersignale. Diese Steuerschaltkreise können von bekannter Bauweise sein und sind in der F i g. 2 nicht gezeigt.
Wenn durch eines der Kommunikationsgeräte 10, 17 oder 18 eine besondere Operation gefordert wird, dann werden dem Speichersteuerwerk 12 Zugriffaufruf- und Steuersignale zugeführt. Als Antwort auf die Zugriffaufrufsignale erzeugt das Speichersteuerwerk 12 Zugriffansteuersignale, die festlegen, welchem der verschiedenen Kommunikationsgeräte, die einen Zugriff aufrufen können, der Zugriff gewährt wird. Diese Aufgabe wird mit Hilfe von Schaltkreisen gelöst, die in der Fig.2 nicht gezeigt sind und die nicht zur Erfindung gehören. Die Zugriffansteuersignale sind jedoch durch den Buchstaben P in der F i g. 2 angedeutet. Sie steuern J0 Torschaltungen 30,32,34 und 36 an. Die Torschaltungen stellen entsprechend eine Verbindung vom aufgerufenen Kommunikationsgerät zum Speicherwerk her, und zwar die Torschaltung 30 für eine ankommende Adresseninformation zum Adressenregister 22, die Torschaltung 32 für eine Zonensteuerinformation zum Zonenregister 28 und die Torschaltung 34 für Daten in Form von Datenwörtern, die durch die Torschaltung 34 und eine Leitung 42 zu den Speicherregister-Torschaltungen 26 geleitet werden. Außerdem ermöglicht die Torschaltung 36 eine Verbindung vom Speicher zurück zum Kommunikationsgerät zum Abgeben von Daten vom Speicherregister 24 über eine Leitung 40. Schließlich sind noch (nicht gezeigte) Torschaltungen vorgesehen, um Befehlssignale zum Speicher und zum Speichersteuerwerk durchzuschalten, die vom Kommunikationsgerät oder Nebensystem kommen und genau angeben, welche Operation durch das Kommunikationsgerät vom Speicher und vom Speichersteuerwerk vorgenommen werden soll.
Wenn die Operation, die ausgeführt werden soll, einfach darin besteht, das Wort unter einer bestimmten Adresse innerhalb des Kernspeichers 14a einzulesen, dann ist die Adresse des Wortes durch die Adressensignale spezifiziert, die von der Torschaltung 30 zum Adressenregister durchgelassen werden. Die Zonenleitungen durch die Torschaltung 32 sind nicht erregt, so daß alle Flipflops innerhalb des Zonenregisters im nicht gesetzten oder inaktiven Zustand bleiben. Durch die Torschaltung 34 würde normalerweise kein Datenwort geleitet. Sollten jedoch Daten am Eingang der Torschaltung 34 erscheinen, dann werden diese nicht berücksichtigt und in den Speicherregister-Torschaltungen 26 nicht verwendet, weil das Zonenregister im nicht gesetzten Zustand ist. Das Datenwort mit der durch das Adressenregister spezifizierten Adresse wird dann aus dem Kernspeicher 14a gelesen und durch eine Leitung 38 zu den Speicherregister-Torschaltungen 26 geführt, von denen es zum Speicherregister 24 durchgelassen wird. Vom Speicherregister 24 wird das Datenwort dann durch die Leitung 40 und durch die Torschaltung 36 zurück zum aufrufenden Kommunikationsgerät geführt. Das Datenwort kann außerdem durch den Betrieb anderer (nicht gezeigter) Steuerkreise vom Speicherregister 24 zu einem anderen Kommunikationsgerät durchgelassen werden.
Wenn der Befehl CWR lautet, d. h. wenn gelöscht und eine neue Information an der Stelle des adressierten Wortes in den Speicher 14 geschrieben werden soll, dann werden alle durch die Torschaltung 32 zuschaltbaren Zonenleitungen des Zonenregisters erregt, so daß alle Flipflops im Zonenregister 28 gesetzt werden. Die neuen Daten werden durch die Torschaltung 34 zu den Speicherregister-Torschaltungen 26 durchgelassen. Die Speicherregister-Torschaltungen 26 speichern das gesamte durch diese neuen Daten dargestellte Wort in das Speicherregister 24 ein, während dem Speicherregister 24 durch die Leitung 38 keine Daten zugeführt werden. Im Schreibabschnitt der gesamten Operation wird dann der Inhalt des Speicherregisters an den Ort des adressierten Wortes im Kernspeicher 14a übertragen, wobei die zwischen diesen Baugruppen gezeigten Leitungen benutzt werden. Die Leitungen zwischen dem Speicherregister und dem Kernspeicher 14a arbeiten mit den Steuerleitungen vom Adressenregister 22 zusammen, damit nur am Ort des adressierten Wortes eine Schreibfunktion verwirklicht wird.
Wenn die aufgerufene Operation RAR ist, d. h. wenn ausgelesen, verändert und erneut eingeschrieben werden soll, dann soll das im Speicher am adressierten Ort gespeicherte Wort aus dem Speicher gelesen, durch Zugabe irgendwelcher neuer Informationsdaten aus dem Kommunikationsgerät modifiziert und dann in modifizierter bzw. veränderter Form bei der ursprünglichen Adresse im Speicher gespeichert werden. Wenn ein solcher Befehl verwirklicht werden soll, dann werden durch die Torschaltung 32 nur ausgewählte Leitungen zum Zonenregister 28 erregt. Diese Zonenleitungen entsprechen denjenigen Zonen des Speicherwortes, die durch Aufnahme neuer Daten, die durch die Torschaltung 34 durchgelassen werden, modifiziert werden sollen. Das Zonenregister 28 steuert dann die geeigneten Torschaltungen 26 an, damit diejenigen Zonen des Wortes bei der ausgewählten Adressen, die nicht verändert werden sollen, über die Leitung 38 dem Speicherregister 24 zugeführt werden. In der Zwischenzeit werden die in binären Ziffern vorliegenden Daten derjenigen Zonen des Wortes, die verändert werden sollen, von der Torschaltung 34 durch die Leitung 42 geführt und von den Speicherregister-Torschaltungen 26 zum Speicherregister 24 durchgelassen. Auf diese Weise besteht das neue Datenwort im Speicherregister 24 aus einer Kombination von Informationen des Wortes am adressierten Ort im Kernspeicher 14a und neuen Daten, die vom Kommunikationsgerät, festgelegt durch die vom Zonenregister 28 ausgewählten Zonen, zugeführt sind. Das neue Wort wird dann vom Speicherregister 24 am adressierten Ort in den Kernspeicher 14a eingespeichert. Diese Operation zeigt, wie ein Wort im Speicher aufgrund des Befehls von einem Kommunikationsgerät modifiziert werden kann, ohne daß das alte Wort aus dem Speicher und dem Speichersteuerwerk herausgenommen und zur Modifikation in das Datenverarbeitungswerk geführt wird.
Bei den Ausführungsbeispielen der Erfindung bestehen die Datenwörter zweckmäßigerweise aus einer Anzahl von binären Ziffern oder Bits. Jedes Wort kann beispielsweise 36 oder mehr binäre Ziffern enthalten. Die 36 Bits sind zweckmäßigerweise in bestimmte kleine Bitgruppen unterteilt, die je ein numerisches oder alphabetisches Zeichen in kodierter Form darstellen. Das Zonenregister 28 ist zweckmäßigerweise derart ausgelegt, daß es durch Betrieb besonderer Zonenflipflops Bitgruppen besonderer Zeichen auswählt.
In der Fig.3 ist graphisch dargestellt, wie ein Wort aus 36 Bits in Zeichen mit einer verschiedenen Anzahl
von Bits unterteilt werden kann. Das Wort 50 ist in sechs Zeichen zu je sechs Bit unterteilt. Jeder der Blöcke 0—5 stellt ein einzelnes Zeichen aus sechs Bit dar. Wenn dieses Zeichenmuster verwendet wird, dann kann das Zonenregister 28 sechs Flipflops enthalten, die je die sechs Torschaltungen für die sechs Bits des entsprechenden Zeichens steuern.
Das Wort 52, das ebenfalls aus 36 Bit besteht, ist in vier Zeichen zu je neun Bit unterteilt. Bei dieser •Anordnung braucht man nur vier Flipflops, die je die Torschaltungen für die neun Bit steuern.
Das Wort 54 besteht wiederum aus 36 Bit und ist in acht Zonen unterteilt, die in verschiedenen Kombinationen durchgeschaltet werden können, so daß abwechselnd und austauschbar entweder die aus sechs Bit bestehenden Zeichen nach 50 oder die aus neun Bit bestehenden Zeichen nach 52 verwendet werden. Bei dieser Anordnung ist im Zonenregister 28 für jeden der einzelnen Blöcke des Musters 54 ein getrenntes Zonenregister-Flipflop vorgesehen, und zwar einzelne Flipflops für den O-Block, den 1 £/-Block, den 1L-Block, den 2-Block usw. Wenn nun das Muster mit sechs Bit nach 50 verwendet wird und nur die ersten beiden Ziffernstellen modifiziert werden müssen, dann werden bei einem RA Ä-Befehl die Zonenleitungen für die ersten drei Zonenflipflops 0,1U und IL erregt. Wenn dagegen Zeichen mit neun Bit nach 52 für ein besonderes Wort verwendet werden und nur das erste Zeichen modifiziert werden soll, dann sind nur die Zonensignale von den Blöcken 0 und 1U angelegt. Das in der F i g. 3 mit 54 bezeichnete Muster gestattet daher austauschbar die Verwendung von Zeichen aus je sechs oder neun Bit. Außerdem kann dieses Prinzip ersichtlich im Bedarfsfall auch auf andere Zeichengrößen ausgedehnt werden.
Obwohl nur Wörter mit einer Länge von 36 Bit beschrieben sind, können auch z. B. doppelt so lange, aus 72 Bit bestehende Wörter verwendet werden, wozu das Zonenregister 28, die Speicherregister-Torschaltungen 26, das Speicherregister 24 und der Kernspeicher 14a entsprechend erweitert werden können. Zwei Operatioiisperioden des Systems können dann dazu verwendet werden, die Information in das Speicherregister zu bringen, bevor das in diesem enthaltene Wort in den Kernspeicher 14a eingespeichert wird.
In der F i g. 4 ist eine Schaltungsanordnung mit einem einzigen Flipflop 24/4 des Speicherregister 24, einer einzigen Torschaltung 26A der Speicherregister-Torschaltungen 26 der F i g. 2 und das zugeordnete Zonenregister-Flipflop 28/4 des Zonenregisters 28 gezeigt. Das Zonenregister-Flipflop 28/4 bedient natürlieh für die weiteren Bits innerhalb der Zone weitere, den Speicherregister-Torschaltungen 26/4 entsprechende Torschaltungen und weitere Speicherregister- Flipflops entsprechend dem Flipflop 24A Nimmt man das Zonenregister Flipflop 2SA für die Zone 0 im Muster 54 der F i g. 3, dann müssen noch fünf andere Torschaltungen und Speicherregister-Flipflops vorhanden sein, die vom Zonenregister-FIipflop 28/4 gesteuert werden.
Zum Bezeichnen der üblichen logischen Schaltglieder sind in der F i g. 4 die Standardsymbole verwendet Die Flipflops 28/4 und 24/4 sind übliche bistabile Schaltkreise, die bei Anwesenheit eines Eingangssignals am /?-Eingang (Rücksetz-Eingang) einen ersten stabilen Zustand und bei Anwesenheit eines Eingangsimpulses am 5-Eingang (»Setz«-Eingang) einen zweiten stabilen Zustand einnehmen. Im nicht gesetzten Zustand liegt ein Ausgangssignal an der unteren Ausgangsklemme, z. B. der Klemme 76 des Flipflops 24A Im gesetzten Zustand dagegen liegt ein Ausgangssignal an der oberen Ausgangsklemme, z. B. der Klemme 40,4 des Flipflops 24Λ Das Symbol für das Schaltglied 58 kennzeichnet ein logisches UND-Glied, das nur dann ein Ausgangssignal abgibt, wenn an beiden Eingangsklemmen 56 und 42/4 Eingangssignale liegen. Das Symbol für das Schaltglied 62 kennzeichnet ein ODER-Glied, welches bei Anwesenheit eines Eingangssignals an einer oder mehreren Eingangsklemmen ein Ausgangssignal abgibt. Ein Negator-Glied 64 erzeugt ein Ausgangssignal, das gleich dem inversen Eingangssignal ist. Eine binäre »1« als Eingangssignal ergibt eine binäre »0« als Ausgangssignal und eine binäre »0« als Eingangssignal eine binäre »1« als Ausgangssignal.
Wenn ein neues Zeichen in diejenige Zone des Wortes geschrieben werden soll, die vom Zonenregister-FIipflop 28/4 gesteuert wird, dann erscheint am 5-Eingang ein Zonensignal ZO, durch das das Zonenregister-FIipflop 28/4 gesetzt wird. Das daraus in der Leitung 56 entstehende Ausgangssignal wird innerhalb der' Speicherregister-Torschaltung 26/4 in dem UND-Glied 58 mit allen einer binären »1« entsprechenden Signalen kombiniert, die von der Informationsquelle über die Leitung 42/4 zugeführt werden. Das am Ausgang des UND-Gliedes 58 aufgrund der Kombination erscheinende Signal wird mittels eines Taktsignals MR durch ein weiteres UND-Glied 60 geführt und dann durch das ODER-Glied 62 zum S-Eingang des Speicherregister-Flipflops 24/4 geleitet, wodurch dieses in den gesetzten Zustand gebracht wird. Eine binäre »1« in der Leitung 42Λ wird also dann im Speicherregister-Flipflop 24/4 gespeichert, wenn das Zonenregister-Flipflop 28Λ im gesetzten Zustand ist
Das Ausgangssignal des UND-Gliedes 58 wird mittels des Negators 64 invertiert und einem UND-Glied 66 zugeführt, dem ebenfalls die Taktsignale MR zugeleitet werden. Das durchgehende Signal wird durch ein ODER-Glied 68 dem Ä-Eingang des Speicherregister-Flipflops 24/4 zugeführt. Wenn daher in der Leitung 42/4 eine binäre »0« vorliegt, die durch die Abwesenheit eines Impulses gekennzeichnet ist, dann bewirkt das resultierende Ausgangssignal »0« des UND-Gliedes 58 ein Rücksetzen des Speicherregister-Flipflops 24Λ was eine binäre »0« kennzeichnet. Ein ähnliches Ergebnis erhält man, wenn das Zonenregister-Flipflop 28/4 nicht gesetzt ist Signale entsprechend einer binären »1« in der Leitung 42Λ bringen das Speicherregister-Flipflop 24/4 dann nicht in den gesetzten Zustand.
Das Speicherregister-Flipflop 24/4 kann außerdem durch ein MÄÄ-Signal zurückgesetzt werden, das am unteren Eingang des ODER-Gliedes 68 erscheint Dies ist ein allgemeines Rücksetzsignal, das zwischen den Zyklen allen Flipflops des Speicherregisters zugeführt werden kann.
Zwischen aufeinanderfolgenden Operationen der Anlage wird das Zonenregister-FIipflop 28/4 durch ein Signal an seinem Ä-Eingang zurückgesetzt, das von einer geeigneten Steuersignalquelle zugeführt wird. Wenn daher bei Beginn des Betriebszyklus am Eingang des Zonenregister-FIipflops kein Zonensignal, z. B. ZO, anliegt, dann bleibt das Zonenflipflop im nicht gesetzten Zustand, so daß vom Ä-Ausgang über eine Leitung 70 der Speicherregister-Torschaltung 26/4 ein Signal zugeführt wird. Dieses Signal wird in einem UND-Glied 72 mit einem »Leseverstärker«-Signal A4 (Taktimpuls) kombiniert Das Ausgangssignal des UND-Gliedes 72 wird mit einem Bitsignal, das aus dem Kernspeicher ausgelesen ist und über die Leitung 38-4 zugeführt wird,
709 518/148
in einem UND-Glied 74 kombiniert. Das Ausgangssignal des UND-Gliedes 74 wird dann dem ODER-Glied 62 und damit dem S-Eingang des Speicherregister-Flipflops 24/4 zugeführt. Daher wird das vom Kernspeicher über die Leitung 38Λ zugeführte Bitsignal immer dann anstelle des vom Kommunikationsgerät über die Leitung 42/4 zugeführten Bitsignals im Speicherregister-Flipflop 24/4 gespeichert, wenn das Zonenregister-Flipflop 28A im nicht gesetzten Zustand ist.
Die im Speicherregister-Flipflop 24/4 gespeicherte und am 5-Ausgang 4OA erscheinende Information wird durch die in der F i g. 2 gezeigte Torschaltung 36 zum Kommunikationsgerät zurückgeführt. Das Ausgangssignal am /?-Ausgang 76 des Speicherregister-Flipflops
10
24/4 wird magnetischen Sperrstrom-Verstärkern (»Inhibit«-Treiberstufen) für den Kernspeicher zugeführt. Dieses Signal wird daher bei der Speicheroperation des Kernspeichers dahingehend, daß das Schreiben einer binären »1« an diesem speziellen Bitplatz am Ort des adressierten Wortes im Kernspeicher verhindert wird. Wenn daher im Speicherregister-Flipflop 24/4 eine binäre »0« gespeichert ist, dann ist im Kernspeicher das Schreiben einer binären »1« verhindert. Wenn dagegen im Speicherregister-Flipflop 24/4 eine binäre »1« gespeichert ist, dann erscheint kein Signal am Ausgang 76 und es wird eine binäre »1« in den Kernspeicher geschrieben.
Hierzu 3 Blatt Zeichnungen

Claims (11)

15 Patentansprüche:
1. Datenverarbeitungsanlage mit einer Informationsquelle für Informationen in Form von Wörtern oder Befehlen, die gespeichert werden sollen und aus einer Anzahl von Bits bestehen, die zu Zeichen mit variabel vorwählbarer Bitanzahl zusammengefaßt sind, mit einem Speicher zum Aufnehmen, Speichern und Abgeben der Wörter, und mit einem Speicherregister, das mit dem Speicher verbunden ist und mehrere Speicherelemente enthält, die alle vorübergehend ein Bit speichern können und mit denen je eine Torschaltung verbunden ist, dadurch gekennzeichnet, daß zur Verarbeitung von Wörtern, die aus Zeichengruppen verschiedener' Anzahl von Bits bestehen ein Zonenregister (28) vorgesehen ist, das eine Anzahl von Zonenspeicherelementen enthält, die je mit einer verschiedenen Gruppe der Torschaltungen (26) verbunden sind und je einen ersten und einen zweiten stabilen Zustand einnehmen können, wobei der Speicher (14) und die Informationsquelle (10, 17, 18) über Leitungen (38, 42) mit den Torschaltungen (26) verbunden sind, daß ferner jede der Torschaltungen bei dem ersten stabilen Zustand des angeschlossenen Zonen-Speicherelements die Eingabe einer Information vom Speicher (14) in das zugehörige Speicherelement des Speicherregisters (24) ermöglicht und bei dem zweiten stabilen Zustand die Eingabe einer Information aus der Informationsquelle (10, 17, 18) in das zugehörige Speicherelement des Speicherregisters ermöglicht.
2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherelemente des Speicherregisters (24) und des Zonenregisters (28) Flipflops sind.
3. Datenverarbeitungsanlage nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß einige der Zonen-Speicherelemente (28) im ersten und gleichzeitig andere Zonen-Speicherelemente im zweiten stabilen Zustand sind, wobei gleichzeitig eine Information vom Speicher (14a) und von der Informationsquelle in das Speicherregister (24) gegeben und das im Speicherregister gespeicherte Wort aus einer neuen Kombination von Informationen aufgebaut wird.
4. Datenverarbeitungsanlage nach einem oder mehreren der Ansprüche 1—3, dadurch gekennzeichnet, daß das im Speicherregister (24) gespeicherte Wort bei einer durch die Informationsquelle angegebenen Adresse in den Speicher (14a) eingespeichert wird.
5. Datenverarbeitungsanlage nach Anspruch 4, dadurch gekennzeichnet, daß, wenn ein Auslesen-, Verändern-, Neueinschreiben-Befehl von der Informationsquelle abgegeben wird und neue Informationen von der Informationsquelle in ausgewählte Zonen des Speicherregisters (24) eingespeichert werden sollen, die ausgewählten Zonen-Speicherelemente (28) durch von der Informationsquelle kommende Zonenregister-Signale auswählbar sind, während die Informationen eines Wortes im Speicher (14a) unter einer von der Informationsquelle gegebenen Adresse ausgelesen werden, die Zonen des Wortes, die den nicht ausgewählten Zonen im Speicherregister entsprechen, in den nicht ausgewählten Zonen des Speicherregisters gespeichert
werden, wodurch das Speicherregister in den ausgewählten Zonen neue Informationen von der Informationsquelle und in den nicht ausgewählten Zonen alte Informationen aus dem Wort unter der ausgewählten Adresse im Speicher enthält, und dann das derart veränderte Wort unter der ausgewählten Adresse im Speicher gespeichert wird.
6. Datenverarbeitungsanlage nach einem oder mehreren der Ansprüche 1—5, dadurch gekennzeichnet, daß die Gruppen von Speicherregister-Torschaltungen (26) und Speicherregister-Speicherelementen (24), die jedem Zonen-Speicherelement (28) zugeordnet sind, Gruppen von binären Ziffern entsprechen, die aus Zeichen mit verschiedener Anzahl von Bits bestehen.
7. Datenverarbeitungsanlage nach Anspruch 6, dadurch gekennzeichnet, daß die Gruppen von Speicherregister-Torschaltungen (26) und Speicherregister-Speicherelementen (24), die den betreffenden Zonen-Speicherelementen (28) zugeordnet sind, derart ausgewählt sind, daß sie verschiedene Kombinationen von ausgewählten Zonen bilden, damit die Zeichen mit verschiedenen Bitlängen verarbeitet werden können.
8. Datenverarbeitungsanlage nach einem oder mehreren der Ansprüche 1—7, dadurch gekennzeichnet, daß die Informationen von der Informationsquelle im Parallelbetrieb und in binärer Form abgegeben werden.
9. Datenverarbeitungsanlage nach einem oder mehreren der Ansprüche 1—8, dadurch gekennzeichnet, daß die Informationsquelle (10, 17, 18) ein getrenntes Kommunikationsgerät bzw. Nebensystem ist.
10. Datenverarbeitungsanlage nach einem oder mehreren der Ansprüche 1—9, dadurch gekennzeichnet, daß eine Anzahl von Informationsquellen vorgesehen ist, die getrennte Kommunikationsgeräte bzw. Nebensysteme enthalten, die mit dem Speicherregister (24) und dem Speicher (14a) in Verbindung bzw. in Verkehr stehen, wobei mindestens ein Kommunikationsgerät ein Datenverarbeitungswerk (10) und mindestens ein Kommunikationsgerät ein Eingabe/Ausgabe-Steuerwerk (17,18) enthält.
11. Datenverarbeitungsanlage nach einem oder mehreren der Ansprüche 1 — 10, dadurch gekennzeichnet, daß eine Verbindung (40) vorgesehen ist, über die der Inhalt des Speicherregisters (24) in Form von Ausgangsdaten auf die Informationsquelle gegeben wird.
DE1967G0050164 1966-05-25 1967-05-24 Datenverarbeitungsanlage mit variabel vorwaehlbarer wortlaenge Granted DE1549422B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US55298166A 1966-05-25 1966-05-25

Publications (2)

Publication Number Publication Date
DE1549422A1 DE1549422A1 (de) 1971-01-07
DE1549422B2 true DE1549422B2 (de) 1977-05-05

Family

ID=24207624

Family Applications (8)

Application Number Title Priority Date Filing Date
DE19671549424 Pending DE1549424A1 (de) 1966-05-25 1967-05-24 Digitale Rechenanlage
DE1967G0050164 Granted DE1549422B2 (de) 1966-05-25 1967-05-24 Datenverarbeitungsanlage mit variabel vorwaehlbarer wortlaenge
DE19671549429 Pending DE1549429A1 (de) 1966-05-25 1967-05-24 Datenverarbeitungsanlage mit Zugriffssteuerung fuer Nebensysteme
DE19671549431 Pending DE1549431A1 (de) 1966-05-25 1967-05-24 Datenverarbeitendes System mit verbesserter Verbindung fuer Untersysteme
DE19671549426 Pending DE1549426A1 (de) 1966-05-25 1967-05-24 Datenverarbeitungsanlage,deren Steuerwerk Aufforderungen von Nebenanlagen zu verbotenen Handlungen verarbeitet
DE19671549428 Pending DE1549428B2 (de) 1966-05-25 1967-05-24 Steuergeraet zum vermitteln von daten in einer datenverarbeitungsanlage
DE19671549423 Pending DE1549423A1 (de) 1966-05-25 1967-05-24 Einrichtung zur Verarbeitung von Datensaetzen in einer digitalen Rechenanlage
DEG50172A Pending DE1298318B (de) 1966-05-25 1967-05-24 Steuerwerk fuer eine digitale Rechenanlage

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19671549424 Pending DE1549424A1 (de) 1966-05-25 1967-05-24 Digitale Rechenanlage

Family Applications After (6)

Application Number Title Priority Date Filing Date
DE19671549429 Pending DE1549429A1 (de) 1966-05-25 1967-05-24 Datenverarbeitungsanlage mit Zugriffssteuerung fuer Nebensysteme
DE19671549431 Pending DE1549431A1 (de) 1966-05-25 1967-05-24 Datenverarbeitendes System mit verbesserter Verbindung fuer Untersysteme
DE19671549426 Pending DE1549426A1 (de) 1966-05-25 1967-05-24 Datenverarbeitungsanlage,deren Steuerwerk Aufforderungen von Nebenanlagen zu verbotenen Handlungen verarbeitet
DE19671549428 Pending DE1549428B2 (de) 1966-05-25 1967-05-24 Steuergeraet zum vermitteln von daten in einer datenverarbeitungsanlage
DE19671549423 Pending DE1549423A1 (de) 1966-05-25 1967-05-24 Einrichtung zur Verarbeitung von Datensaetzen in einer digitalen Rechenanlage
DEG50172A Pending DE1298318B (de) 1966-05-25 1967-05-24 Steuerwerk fuer eine digitale Rechenanlage

Country Status (6)

Country Link
JP (3) JPS4510707B1 (de)
CH (7) CH493886A (de)
DE (8) DE1549424A1 (de)
FR (6) FR1564476A (de)
GB (10) GB1167945A (de)
SE (5) SE329282B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3675209A (en) * 1970-02-06 1972-07-04 Burroughs Corp Autonomous multiple-path input/output control system
FR2289003A1 (fr) * 1974-02-01 1976-05-21 Honeywell Bull Soc Ind Dispositif de commande de transferts de donnees entre la memoire centrale et les unites peripheriques d'un systeme informatique
US4209839A (en) * 1978-06-16 1980-06-24 International Business Machines Corporation Shared synchronous memory multiprocessing arrangement
US4306287A (en) * 1979-08-31 1981-12-15 Bell Telephone Laboratories, Incorporated Special address generation arrangement
GB2092341B (en) * 1981-02-02 1984-09-12 Picker Int Ltd Computer peripheral selection
GB2147126B (en) * 1983-09-29 1987-01-07 Memory Ireland Limited Improvements in and relating to computers
EP0690399A3 (de) * 1994-06-30 1997-05-02 Tandem Computers Inc System für fernbediente finanzielle Transaktionen

Also Published As

Publication number Publication date
CH486738A (de) 1970-02-28
GB1177109A (en) 1970-01-07
GB1142290A (en) 1969-02-05
FR1564477A (de) 1969-04-25
FR1528181A (fr) 1968-06-07
DE1549423A1 (de) 1971-02-18
CH506132A (de) 1971-04-15
JPS4510707B1 (de) 1970-04-17
JPS5323059B1 (de) 1978-07-12
GB1154516A (en) 1969-06-11
SE329517B (de) 1970-10-12
SE329282B (de) 1970-10-05
FR1545595A (fr) 1968-11-15
CH505430A (de) 1971-03-31
GB1167945A (en) 1969-10-22
DE1549429A1 (de) 1971-01-21
SE329279B (de) 1970-10-05
DE1549431A1 (de) 1971-04-01
FR1545594A (fr) 1968-11-15
DE1549422A1 (de) 1971-01-07
SE340192B (de) 1971-11-08
FR1564478A (de) 1969-04-25
FR1564476A (de) 1969-04-25
CH495014A (de) 1970-08-15
SE329287B (de) 1970-10-05
CH489847A (de) 1970-04-30
GB1164000A (en) 1969-09-10
JPS45236860B1 (de) 1970-08-10
DE1549424A1 (de) 1971-03-04
DE1549428A1 (de) 1972-08-10
CH493886A (de) 1970-07-15
DE1549428B2 (de) 1973-02-01
DE1549426A1 (de) 1971-01-21
GB1186414A (en) 1970-04-02
GB1174069A (en) 1969-12-10
GB1150489A (en) 1969-04-30
DE1298318B (de) 1969-06-26
GB1173356A (en) 1969-12-10
CH495016A (de) 1970-08-15
GB1137784A (en) 1968-12-27

Similar Documents

Publication Publication Date Title
DE2364408A1 (de) System zur erstellung von schaltungsanordnungen aus hochintegrierten chips
DE2713648A1 (de) Stromzufuhr-steuervorrichtung fuer speichervorrichtungen
DE1449544A1 (de) Datenverarbeitende Maschine mit ueberlappend abrufbarem Speicherwerk
DE2919440A1 (de) Schaltungsanordnung fuer einen wahlweise modifizierbaren satzspeicher fuer eine schreibmaschine
DE2363846A1 (de) Verfahren zum steuern des transfers von daten zwischen einem speicher und einem oder mehreren peripheren geraeten und nach diesem verfahren arbeitende datenverarbeitungsanlage
DE2854782A1 (de) Datenverarbeitungssystem
DE1524898C3 (de) Datenspeicher mit direktem mehrdimensionalen Zugriff zur gleichzeitigen Entnahme mehrerer Wörter
DE2365569A1 (de) Elektronischer rechner
DE2846054C2 (de) Schaltungsanordnung zur Erweiterung des Adressierungsvolumens einer Zentraleinheit, insbesondere eines Mikroprozessors
DE1524200C3 (de) Zeitgabesteuerschaltung für einen elektronischen Ziffernrechner
DE1499191B2 (de) Elektronische einrichtung fuer eine datenverarbeitungsanlage
DE3506592C2 (de) Aufzeichnungsgerät
DE2558362A1 (de) Bildanzeigegeraet
DE1255961B (de) Steuervorrichtung fuer Druckwerk
DE1549422B2 (de) Datenverarbeitungsanlage mit variabel vorwaehlbarer wortlaenge
DE1799012C3 (de) Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschritten in einem elektronischen Rechner
DE2235883C3 (de) Datenverarbeitungseinrichtung
DE2306679A1 (de) Einrichtung zum bearbeiten digitaler daten
DE1549422C3 (de) Datenverarbeitungsanlage mit variabel vorwählbarer Wortlänge
DE1957600C3 (de)
DE2217565A1 (de) Steuerteil eines Rechenautomaten, der die relative Basisadresse von Befehlen bildet
DE2502920A1 (de) Steueranordnung fuer den betrieb eines datenendgeraetes
DE1099232B (de) Schaltanordnung fuer einen Pufferspeicher
DE10107102B4 (de) Verfahren und Anordnung zur Instruktionswortgenerierung bei der Ansteuerung von Funktionseinheiten in einem Prozessor
DE1499191C3 (de) Elektronische Einrichtung für eine Datenverarbeitungsanlage

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee