DE2364408A1 - System zur erstellung von schaltungsanordnungen aus hochintegrierten chips - Google Patents

System zur erstellung von schaltungsanordnungen aus hochintegrierten chips

Info

Publication number
DE2364408A1
DE2364408A1 DE2364408A DE2364408A DE2364408A1 DE 2364408 A1 DE2364408 A1 DE 2364408A1 DE 2364408 A DE2364408 A DE 2364408A DE 2364408 A DE2364408 A DE 2364408A DE 2364408 A1 DE2364408 A1 DE 2364408A1
Authority
DE
Germany
Prior art keywords
chips
memory
chip
address
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2364408A
Other languages
English (en)
Other versions
DE2364408B2 (de
DE2364408C3 (de
Inventor
Juergen Sorgenfrei
Gerald Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AEG Olympia Office GmbH
Original Assignee
Olympia Werke AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympia Werke AG filed Critical Olympia Werke AG
Priority to DE2364408A priority Critical patent/DE2364408C3/de
Priority to GB5499774A priority patent/GB1469298A/en
Priority to NLAANVRAGE7416722,A priority patent/NL171097C/xx
Priority to FR7442180A priority patent/FR2255659B1/fr
Priority to IT30847/74A priority patent/IT1027902B/it
Priority to US05/535,089 priority patent/US3972028A/en
Priority to JP14585574A priority patent/JPS5636457B2/ja
Publication of DE2364408A1 publication Critical patent/DE2364408A1/de
Publication of DE2364408B2 publication Critical patent/DE2364408B2/de
Application granted granted Critical
Publication of DE2364408C3 publication Critical patent/DE2364408C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7864—Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means

Description

Die Erfindung betrifft ein System zur Erstellung von Schaltungsanordnungen aus hochintegrierten Chips, insbesondere in HOS-Technik, für Geräte der Datenverarbeitung, mit einer Rechen- und Steuereinheit (HSE) und mindestens zwei Speicherchips sowie einem die Chips verbindenden Bus (Sammelleittmg).
In einer Schalttmgsanordnung Tür mikroprogramniiertö Geräte werden die Punktionen dea Gerätesr wie z. B-. arithmetische Grundfunktionen» Tastatureingabe, Druckwerksausgabβ, tabulation, Intarpretation von Anwender-Pregranaen usw. , als Folge der Elenentaranweisungen des Mikroprogrammes ausgeführt„ In dar Grun&aucrüstung einer solchen Schaltungsanordnung ist ei- τ** ß$E vorhanden, ein ROM und ein RAU. Die RS'Eführt die j . . arithmetischen, logischen und iPransferoperationon zur Ver-Imüpfung ihrer Speicher und Register aus und übernimmt und steuert den Informationsaustausch innerhalb der gesamten Schaltung. Hit diesen Operationen lassen sich beispielsweise." beliebige arithoetisehe-Vorgänge darstellen, Daten und Steuersignale an andere Baugruppen■oder Peripherieeinheiten ausgeben bzw. von diesen aufnehmen, logische Entscheidungen treffen und Daten aus Zusatzspeichern aus und in diese einlesen.
Das RAM ist erforderlich, um zu verarbeitende Daten, Zvischenwerte etc. abzulegen und für eine Weiterverarbeitung heranru- . ziehen. Alle arithmetischen Operationen werden zwischen de» 'V RAM und einem .Rechenregister der ftSE ausgeführt· .?
■''
·■■ ^Wt'rf'■■■:■■'U' .
■.- ·- a -.'■'-■■ ■■'
Ia UCn schließlich ist das Mikroprogramm enthalten, das sich. durch eine, kontinuierliche Adressierimg der Speicherplätze in ständiger Bereitschart "befindet, conit quasi in einer Ruhe- ■ schleife kreist und "bei Vorhandensein einer Eingabe - z. B· . von einar Tastatur aus- - an der entsprechenden Stelle verzweigt wird, woraufhin gemäß des nun zur Ausgabe aus dem ROM gelangenden "Mikroprogranaes die Verarbeitung der Eingabe err · folgt. ..«...'
Einfache Gerate der Datenverarbeitung, wie z« B. anspruchslosere Tischrechner, kommen mit einem EOM für einen Mikrobefehls vorrat aus, wie er sich mit wirtschaftlich vertretbarem \ Aufwand auf einem Chip realisieren läßt·.Anspruchsvollere Geräte 'hingegen benotigen einen großeren ROM-Umfang, so daß swei oder .mehr.Chips erforderlich sind. Bei bekannt geworde- ■ :ien Schaltungsanordnungen dieser Art ist in der RSE ein (z· B0 durch £ählimpulse stetig fort schal tb are s) Adressenregister .·' vorgesehen, das über den Bus die einzelnen Speicherplätze der RCl-I: s stefiq aufzurufen vermag. Soll eins Bearbeitung (etwa die einer arithmetischen Aufgabe) vorgenommen werden,, so wird äui'ch Setzen des Adressenregisters durch die RSE mit der ent-'- :··.ρχeehenden. Mikroprogramm-Adresse ein Sprung an die zugehörige ßtello des Mikroprogramms ausgeführt, und das Auslesen der einzelnen Prograauaechritte beginnt« Dazu srfolgt im Anschluß an ■ ' , die Sprungadresse die sfetige " Port schaltung des Adress^e- ;: :. gisterß, dar Transport einer jeden Adresse über den Bus und die Chip-interne Ansteuerung des jeweils zugehörigen Speicherplatzes ia den ROM-Chips· .·.,.-... \ . .:-
Der Zeitbedarf bei dieser Loeung ist jedoch sehr hoeh - und *V .fällt besonders bei der MOS-Technik stark ins Gewicsht, bei' ;λ '. der der Signalfluß, gegenüber der bipolaren Technik sehr lang- 1V sam let -der eich für jede einzelne Adressierung der Mikro« Τ.Γ; prograauBscIiritte aus den. Teilzeiten "Adressentransport
'ä-m ■•V. ·νν·
/039 9 ·-■ :Si
'· ι1·
den Bus" und.,"Chip^interne·ΓAasteuertunig dee SpeicherplatBee" zu-
Der Erfindung liegt die Aufgabe zugrunde, "bei Schaltungsanordnungen der eingangs beschriebenen Art de nach Anwendungsfall zwei oder mehrere mit einem ROM versehene Chips, die einen zusammengehörenden Mikroprogramm-Inhalt aufweisen, mit einer zusammenarbeiten zu lassen, wobei der Zeitbedarf niedrig und die Adressierung einfach sein sollen.
Die Lösung der Aufgabe besteht darin, · Jdaß in Jedem einen Speicher enthaltenden Chip (5,4,5) ein" durch Zählimpulse fortschaltbares Adressenregister (6,7,8) für eine Adressierung aller Speicherplätze angeordnet ist, das zusätzliche Stellen zur Auswahl weiterer,Speicher enthaltender Chips (3,4,5) aufweist.
Der Vorteil der Erfindung besteht insbesondere darin, daß der- Speicherinhalt von zwei oder mehreren Chips so behandelt wird, als sei er insgesamt"in einem Chip enthalten. Die durch Zählimpulse fortschaltbaren Adressenregister adressieren in jedem Chip getrennt und parallel die Speicherplätze des jeweiligen ROM's. In den zusätzlichen Stellen aber wird angegeben, welches der Chips gerade für ein Auslesen des Speicherinhaltes in Betracht kommt. Da auch diese zusätzlichen Stellen durch die Zählimpulse fortgeschaltet werden, wird nach Erreichen der Endadresse des ersten Chips automatisch der erste Speicherplatz des nächsten Chips adressiert. Erfolgt eine Aufforderung von der BSE zum Auslesen des Inhaltes eines bestimmten Speicherplatzes, so sind über den Bus alle ROM-Chips angesprochen; aktiviert aber wird nur das ROM-Chip, das durch den Inhalt der zusätzlichen Registerstellen adressiert ist. Nur der in diesem Chip adressierte Speicherplatz wird ausgelesen. Dabei werden die Adressenregister aller Chips stetig weitergezählt. Ist das ROH des Chips bis zum Ende ausgelesen, und schließen sich Programmschritte aus dem nächsten Chip an, so erfolgt die dort weitergehende Adressierung einfach ■ durch die ste^-ge Adressenerhöhung ohne Zeitver7.ust.
509827/0393 - U -
INSPECTED
Der Zeitbedarf wird sehr gering gehalten, weil für jede Adressierung eines Speicherplatzes nur die Chip-interne Zeit benötigt wird^. und kein Transport über den Bus erfolgt. Der erforderliche Schaltungsaufwand beschränkt sich auf ein Adressenregister je ROM-Chip, das durch einen Zählimpuls (z.B. den in einer solchen Schaltung üblicherweise vorhandenen Takt) stetig fortschaltbar ist und wenige zusätzliche Stellen (im Normalfall eine oder zwei Stellen) für die Auswahl der ROM-Chips aufweist. Als weiterer Vor -
teil ergibt sich aus dieser Lösung, daß jedes ROM-Chip im Aufbau vollkommen gleich ist, unabhängig von der (selbstverständlich durch den Registerumfang begrenzten) in einer Schaltungsanordnung verwendeten Anzahl. Ein solcherart aufgebautes System ist also äußerst flexibel und zur Realisierung von Schaltungsanordnungen für verschiedenartigste Anwendungsfälle geeignet.
Ein weiterer Vorteil ergibt sich, wenn das System eine Ünterprogrammtechnik hat und in jedem ROM-Chip zusätzlich zu dem einen Adressenregister weitere Adressenregister zur Aufnahme von Rückkehradressen vorhanden sind. In diesem Pail ist es besonders wichtig, daß ein großer zusammenhängender Adressenbeiach zur Verfugung steht, der über mehrere Chips hinweg reicht. Bei der Unterprogrammtechnik ist es sehr wichtig, daß ein an einer bestimmten Stelle des Speicherbereiches stehendes Unterprogramm von allen Speicheradressen aus angesprungen werden kann.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend näher erläutert. Es zeigen
Fig. 1 ein erstes Ausführungsbeispiel und Fig. 2 ein zweites Ausführungsbeispiel.
In Figur 1 sind symbolhaft fünf Chips 1 bis 5 dargestellt, von denen ein Chip 1 eine Rechen- und Steuereinheit (RSE), ein zweites Chip 2 einen Schreib/Lese-Epeicher (RAM) und drei Chips 5, 4, 5 Nur-Lese-Speicher (ROM's) enthalten. Jedes ROM-Chip 3, 4, 5 hat eine Speicherkapazität von 1 024 Mikrobefehlsworten, so daß der darin gespeicherte Mikrobefehlsvorrat insgesamt 3 072 Werte aufweist. Jedes ROM-Chip 3, 4, 5 beinhaltet außerdem ein Adressenregister 6, 7» 8;das jeweils zehn durch Kreuze angedeutete Stellen für eine Adressierung der jeweils 1 024 Worte des zugehörigen Speicherbereiches des Chips 3i 4·, 5 auf-
509827/0399
-r-
.S.
weist sowie zwei zusätzliche Stellen, die zur Auswahl der ■j 3^ /^ 5 vorgesehen sind. Jedes dieser drei Adressenregister 6, 7* 8 ; ist durch einen Zählimpuls kontinuierlich fortschaltbar - angedeutet durch die Pfeile 9, 10, 11 am rechten Ende der Register 6, 7, 8. Vom RSE-Chip 1 gehen ein Datenbus 12, ein Adreßbus 13 und ein Steuerbus 14 aus, die jeweils mehrere Leitungen aufweisen und mit den Chips 2, 3, 4, 5 der Schaltungsanordnung verbunden sind. Die Adressenregister 6, 7, 8 können außerdem durch vom RSE-Chip 1 über Datenbus 12 und Adreßbus 13 transportierte Adressen gesetzt werden.
Für die Eingabe zu verarbeitender Daten ist eine Tastatur 15 vorgesehen, die über einen Peripheriekanal 16 mit der Schaltungsanordnung verbunden ist und mit dieser in. nicht näher dargestellter Weise zusammenwirkt. Desgleichen ist für die Datenausgabe ein Druckwerk 17 über einen Peripheriekanal 18 an die Schaltungsanordnung angeschlossen und gestattet die Ausgabe von Endergebnissen, Zwischenwerten, eingegebenen Daten und, je nach Aufgabe des Gerätes und dementsprechender Auslegung der Peripherie und des Mikroprogrammes, die Ausgabe von alpha-Texten.
Beim Starten des Gerätes werden unter anderem alle Adressenregister der ROM-Chips 3» 4, 5 auf Hull gesetzt. Den Adressenregistern 9> 10, 11 zugeführte Zählimpulse bewirken, daß die Adressen kontinuierlich fortgeschaltet werden, so.daß parallel in jedem ROM-Chip 3, 4, 5 ein Speicherplatz nacjh dem anderen adressiert wird. Soll aufgrund einer Eingabe über die Tastatur 15 eine Verarbeitung vorgenommen werden, so wir die entsprechende 12-stellige Adresse vom RSE Chip 1 über Datenbus 12 und Adreßbus 13 in die Adreßregister 6, 7, 8 aller drei ROM-Chips 3, 4, 5 transportiert, Eine nicht näher dargestellte Decodiereinrichtung ordnet nun die ersten zehn Bit's der Adresse einem Speicherplatz zu und benutzt die restlichen zwei Bit's zur Auswahl eines der drei Chips. Auf Veranlassung eines über den Steuerbus 14 vom RSE-Chip 1 kommenden Steuerbefehles wird der Inhalt dieses Speicherplatzes ausgelesen und in dem ausgewählten Chip auf den Datenbus 12 geschaltet. Von dieser eingeschriebenen Adresse ausgehend werden nun die Adressenregister 6, 7» 8 in allen-drei ROM-Chips 3, 4, 5 durch Zählimpulse stetig fort-
■ 6 509827/0399
ORlGiNAL INSPECTED
geschaltet, lind in dem durch, die Startadresse betroffenen Chip, beispielsweise dem ROM-Chip 3i werden die folgenden, zur Verarbeitung benötigten Mkroprogrammschritte kontinuierlich ausgelesen. Sobald der Inhalt des letzten, durch die zehnstellige Adresse adressierbaren Speicherplatzes im ROM-Chip 3 ausgelesen ist, wird durch den nächsten Zählimpuls in allen drei Adressenregistern 6, 7» 8 der zweistellige Adressenteil fortgeschaltet. Der zehnstellige Adressenteil erhält dabei den Anfangswert, so daß automatisch der erste Speicherplatz aus dem durch den zweistelligen Adressenteil nunmehr adressierten ROM-Chip ausgelesen wird. Der gleiche Vorgang kann sich gegebenenfalls auch beim Übergang auf das dritte ROM-Chip 5 abspielen.
Ist die durch die Tastatureingabe geforderte Verarbeitung durchgeführt, beispielsweise durch eine Ausgabe des Druckwerkes 17 beendet, so wird nun ein "Kreisen" des Mikroprogrammes in einer "Ruheschleife" bewirkt.
Die im RSE-Chip 1 und RAM-Chip 2 enthaltenen Schaltkreise und von diesen auszuführenden Funktionen gehören nicht zur Erfindung und sind deshalb der besseren Übersicht wegen auch nicht näher erläutert. Ihre grundsätzlichen Aufgaben sind bereits in der Besehreibungseinleitung dargelegt worden.Es soll jedoch darauf hingewiesen werden," daß sowohl der Peripheriekanal 16 als auch der Peripheriekanal 18 nur mit dem RSE-Chip zusammenarbeiten, unabhängig davon, mit welchem Chip sie physikalisch in Verbindung stehen. Der Signalaustausch beispielsweise des Peripheriekanals 18 mit dem RSE-Chpp 1 erfolgt also über eine im RAM-Chip 2 enthaltene "interne Verdrahtung" «it Bus.
η
509827/0399
In Figur 2 ist das in Figur 1 gezeigte ROM-Chip 3, 4-, 5 dahingehend abgeändert, daß statt eines einzigen Adressenregisters 6, 7» 8 drei Adressenregister 31, 32, 33 vorgesehen sind. Es können auch noch weitere Adressenregister des Typs 32, 33 angefügt werden. Das Adressenregister 31 ist stetig zählbar und auf gleiche Weise wie die Register 6, 7» 8 (Fig. 1) setzbar. Bei einem besonderen Sprungbefehl, einem sogenannten Unterprogrammsprung, wird der Inhalt von Register 32 nach Register 33 und der von Register
31 nach Register 32 übernommen und Register 3I neu gesetzt. Dadurch wird die Adresse zur Rückkehr (Rückkehradresse) in den vor dem Unterprogrammsprung' durchlaufen1 Programmteil gerettet.
Die Rückkehr in das vor dem Unterprogrammsprung durchlaufene Programm erfolgt durch Übernahme des Inhaltes von Register
32 nach Register 3I und von Register 33 nach Register 32. Das Register 33 und evtl. folgende dienen dazu, in einem ersten Unterprogrammsprung weitere Unterprogrammsprünge zu schachteln.
Obwohl in der Beschreibung nur von Nur-Lese-Speichern (ROM's) die Rede ist, so ist es selbstverständlich auch möglich, stattdessen Schreib/Lesespeicher (RAM's) einzusetzen.
509827/0399 __

Claims (4)

  1. Pat ent ansprüche
    'Λ J) System zur Erstellung von Schaltungsanordnungen aus hochintegrierten Chips, insbes. in MOS-Technik, für Geräte der Datenverarbeitung, mit einer Rechen- und Steuereinheit (RSE) und
    mindestens zwei Speicherchips, sowie einem die Chips verbindenden Bus(Sammelleitung), ■
    dadurch gekennzeichnet , daß in jedem einen Speicher enthaltenden Chip (3,4,5) ein durch Zählimpulse fortschal tbares Adressenregister (6,7,8) für eine Adressierung aller Speicherplätze angeordnet ist, das zusätzliche Stellen zur
    Auswahl weiterer, Speicher enthaltender Chips 0,4-,5) aufweist.
  2. 2.) System nach Anspruch 1, dadurch gekennzeichnet, daß alle Stellen der Adressenregister (6,7»8) in den Speicher enthaltenden Chips (.3,4,5) durch von außen kommende Adressen setzbar sind. ,
  3. 3. System nach einem der Ansprüche 1 oder 2, dadurch
    gekennzeichnet, daß die Speicherchips Hiir-Lese-Speicher (ROM's) sind und daß in ihnen sequentiell aufrufbare Mikroprogrammbefehle gespeichert sind.
  4. 4. System nach einem der Ansprüche 1, 2 oder 3» dadurch
    gekenn ζ ei chnet, daß weitere Adressenregister
    (32, 33) zur Aufnahme von Rückkehradressen in Mikroprogramme enthaltenden Chips vorgesehen sind.
    509827/0399
    Lee rseι te
DE2364408A 1973-12-22 1973-12-22 Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers Expired DE2364408C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2364408A DE2364408C3 (de) 1973-12-22 1973-12-22 Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers
GB5499774A GB1469298A (en) 1973-12-22 1974-12-19 Circuit arrangements of highly integrated chips
FR7442180A FR2255659B1 (de) 1973-12-22 1974-12-20
IT30847/74A IT1027902B (it) 1973-12-22 1974-12-20 Sistema pef la formazione di dispositivi circuitali cosie tuite da chip ad alta itegrazione
NLAANVRAGE7416722,A NL171097C (nl) 1973-12-22 1974-12-20 Uit twee of meer, op grote schaal geintegreerde geheugenchips opgebouwd geheugenstelsel.
US05/535,089 US3972028A (en) 1973-12-22 1974-12-20 Data processing system including a plurality of memory chips each provided with its own address register
JP14585574A JPS5636457B2 (de) 1973-12-22 1974-12-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2364408A DE2364408C3 (de) 1973-12-22 1973-12-22 Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers

Publications (3)

Publication Number Publication Date
DE2364408A1 true DE2364408A1 (de) 1975-07-03
DE2364408B2 DE2364408B2 (de) 1978-10-05
DE2364408C3 DE2364408C3 (de) 1979-06-07

Family

ID=5901872

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2364408A Expired DE2364408C3 (de) 1973-12-22 1973-12-22 Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers

Country Status (7)

Country Link
US (1) US3972028A (de)
JP (1) JPS5636457B2 (de)
DE (1) DE2364408C3 (de)
FR (1) FR2255659B1 (de)
GB (1) GB1469298A (de)
IT (1) IT1027902B (de)
NL (1) NL171097C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2743284A1 (de) * 1976-10-04 1978-04-06 Ibm Speichereinrichtung fuer datenverarbeitungsanlagen

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4086626A (en) * 1974-10-07 1978-04-25 Fairchild Camera And Instrument Corporation Microprocessor system
US4156925A (en) * 1976-04-30 1979-05-29 International Business Machines Corporation Overlapped and interleaved control store with address modifiers
US4095265A (en) * 1976-06-07 1978-06-13 International Business Machines Corporation Memory control structure for a pipelined mini-processor system
US4107774A (en) * 1976-10-04 1978-08-15 Honeywell Information Systems Inc. Microprogram splatter return apparatus
US4087857A (en) * 1976-10-04 1978-05-02 Honeywell Information Systems Inc. ROM-initializing apparatus
US4167781A (en) * 1976-10-12 1979-09-11 Fairchild Camera And Instrument Corporation Microprocessor system having a single central processing unit shared by a plurality of subsystems each having a memory
US4141068A (en) * 1977-03-24 1979-02-20 Xerox Corporation Auxiliary ROM memory system
US4315321A (en) * 1978-06-16 1982-02-09 The Kardios Systems Corporation Method and apparatus for enhancing the capabilities of a computing system
US4236207A (en) * 1978-10-25 1980-11-25 Digital Equipment Corporation Memory initialization circuit
JPS5580164A (en) * 1978-12-13 1980-06-17 Fujitsu Ltd Main memory constitution control system
US4286320A (en) * 1979-03-12 1981-08-25 Texas Instruments Incorporated Digital computing system having auto-incrementing memory
USRE31977E (en) * 1979-03-12 1985-08-27 Texas Instruments Incorporated Digital computing system having auto-incrementing memory
US4286321A (en) * 1979-06-18 1981-08-25 International Business Machines Corporation Common bus communication system in which the width of the address field is greater than the number of lines on the bus
US4323963A (en) * 1979-07-13 1982-04-06 Rca Corporation Hardware interpretive mode microprocessor
US4346438A (en) * 1979-10-24 1982-08-24 Burroughs Corporation Digital computer having programmable structure
US4321667A (en) * 1979-10-31 1982-03-23 International Business Machines Corp. Add-on programs with code verification and control
US4443845A (en) * 1980-06-26 1984-04-17 Texas Instruments Incorporated Memory system having a common interface
US4815034A (en) * 1981-03-18 1989-03-21 Mackey Timothy I Dynamic memory address system for I/O devices
US4503491A (en) * 1981-06-29 1985-03-05 Matsushita Electric Industrial Co., Ltd. Computer with expanded addressing capability
DE3133742C2 (de) * 1981-08-26 1985-11-21 Otto 7750 Konstanz Müller Zentraleinheit einer mikroprogrammierten digitalen Mehrbit-Rechenanlage
US4811202A (en) * 1981-10-01 1989-03-07 Texas Instruments Incorporated Quadruply extended time multiplexed information bus for reducing the `pin out` configuration of a semiconductor chip package
CA1234224A (en) * 1985-05-28 1988-03-15 Boleslav Sykora Computer memory management system
IT1218104B (it) * 1986-06-27 1990-04-12 Sgs Microelettronica Spa Metodo di progettazione di microcalcolatori integrati e microcalcolatore integrato a struttura modulare ottenuto con il metodo suddetto
US4980850A (en) * 1987-05-14 1990-12-25 Digital Equipment Corporation Automatic sizing memory system with multiplexed configuration signals at memory modules
US5587962A (en) * 1987-12-23 1996-12-24 Texas Instruments Incorporated Memory circuit accommodating both serial and random access including an alternate address buffer register
US5093807A (en) * 1987-12-23 1992-03-03 Texas Instruments Incorporated Video frame storage system
US5113508A (en) * 1988-03-08 1992-05-12 International Business Machines Corporation Data cache initialization
US5448744A (en) * 1989-11-06 1995-09-05 Motorola, Inc. Integrated circuit microprocessor with programmable chip select logic
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5243703A (en) * 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
US6131127A (en) * 1997-09-24 2000-10-10 Intel Corporation I/O transactions on a low pin count bus
US5991841A (en) * 1997-09-24 1999-11-23 Intel Corporation Memory transactions on a low pin count bus
US6119189A (en) * 1997-09-24 2000-09-12 Intel Corporation Bus master transactions on a low pin count bus
US6157970A (en) * 1997-09-24 2000-12-05 Intel Corporation Direct memory access system using time-multiplexing for transferring address, data, and control and a separate control line for serially transmitting encoded DMA channel number
ATE229677T1 (de) * 1999-06-04 2002-12-15 Udekem D Acoz Xavier Guy Ber D Speicherkarte
US20020038433A1 (en) * 2000-06-28 2002-03-28 Z-World, Inc. System and method for utilizing programmed multi-speed operation with a microprocessor to reduce power consumption
DE10343525B4 (de) * 2002-09-27 2011-06-16 Qimonda Ag Verfahren zum Betreiben von Halbleiterbausteinen, Steuervorrichtung für Halbleiterbausteine und Anordnung zum Betreiben von Speicherbausteinen
CN101482749A (zh) * 2008-01-11 2009-07-15 鸿富锦精密工业（深圳）有限公司 主设备对从设备的自动定址系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691538A (en) * 1971-06-01 1972-09-12 Ncr Co Serial read-out memory system
US3757306A (en) * 1971-08-31 1973-09-04 Texas Instruments Inc Computing systems cpu
US3803562A (en) * 1972-11-21 1974-04-09 Honeywell Inf Systems Semiconductor mass memory
US3821715A (en) * 1973-01-22 1974-06-28 Intel Corp Memory system for a multi chip digital computer
US3855577A (en) * 1973-06-11 1974-12-17 Texas Instruments Inc Power saving circuit for calculator system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2743284A1 (de) * 1976-10-04 1978-04-06 Ibm Speichereinrichtung fuer datenverarbeitungsanlagen

Also Published As

Publication number Publication date
US3972028A (en) 1976-07-27
IT1027902B (it) 1978-12-20
JPS5096132A (de) 1975-07-31
GB1469298A (en) 1977-04-06
FR2255659A1 (de) 1975-07-18
DE2364408B2 (de) 1978-10-05
FR2255659B1 (de) 1977-07-08
JPS5636457B2 (de) 1981-08-24
NL7416722A (nl) 1975-06-24
NL171097C (nl) 1983-02-01
NL171097B (nl) 1982-09-01
DE2364408C3 (de) 1979-06-07

Similar Documents

Publication Publication Date Title
DE2364408A1 (de) System zur erstellung von schaltungsanordnungen aus hochintegrierten chips
DE2646162C3 (de) Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers
DE2646163B2 (de) Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers
DE2059917C3 (de) Hybridadressierter Datenspeicher
DE2154106A1 (de) Arbeitsspeicherwerk
DE3015875A1 (de) Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem
DE2364254B2 (de) Schaltungsanordnung fuer datenverarbeitende geraete
DE2318069A1 (de) Rechnersteuersystem unter verwendung von mikroprogrammierung und statisch/dynamischer erweiterung von steuerfunktionen mittels festverdrahteter logischer matrix
DE1774052B1 (de) Rechner
DE2718551C3 (de) Adressenumsetzer
DE2062228A1 (de) Datenverarbeitungssystem mit gleich zeitigem Zugriff auf mehrere Speicher stellen
DE2364253A1 (de) Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung
DE2235883C3 (de) Datenverarbeitungseinrichtung
CH495584A (de) Datenverarbeitungsanlage
DE2343501C3 (de) Steuerschaltung für zumindest eine Rechenanlage mit mehreren für die Durchführung von Ein-/Ausgabe-Programmen bestimmten Registern
DE2233164A1 (de) Schaltungsanordnung zur ausblendung eines beliebig waehlbaren bereichs einer bitfolge bei deren uebertragung zwischen zwei registern
DE3149926A1 (de) Programmierbare vergleichsschaltung
DE2601379C3 (de) Schaltungsanordnung zum Umwandeln virtueller Adressen in reelle Adressen
DE1549422B2 (de) Datenverarbeitungsanlage mit variabel vorwaehlbarer wortlaenge
DE3331090A1 (de) Befehlsuebersetzender rechner
DE1474090B2 (de) Datenverarbeitungsanlage
DE1424756B2 (de) Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage
DE2204680B2 (de) Mikroprogramm-steuereinrichtung
DE1269657B (de) Anordnung zur gesteuerten Entnahme von Informationen aus einer aus mehreren Registerstufen bestehenden, pyramidenfoermig ausgebildeten Speicheranordnung
DE2122659A1 (de)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8327 Change in the person/name/address of the patent owner

Owner name: OLYMPIA AG, 2940 WILHELMSHAVEN, DE

8339 Ceased/non-payment of the annual fee
8327 Change in the person/name/address of the patent owner

Owner name: AEG OLYMPIA AG, 2940 WILHELMSHAVEN, DE