DE1474090B2 - Datenverarbeitungsanlage - Google Patents

Datenverarbeitungsanlage

Info

Publication number
DE1474090B2
DE1474090B2 DE19641474090 DE1474090A DE1474090B2 DE 1474090 B2 DE1474090 B2 DE 1474090B2 DE 19641474090 DE19641474090 DE 19641474090 DE 1474090 A DE1474090 A DE 1474090A DE 1474090 B2 DE1474090 B2 DE 1474090B2
Authority
DE
Germany
Prior art keywords
address
instruction
command
register
jump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19641474090
Other languages
English (en)
Other versions
DE1474090A1 (de
Inventor
Frank Salvatore Piscata way Township NJ Vighante (V St A )
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE1474090A1 publication Critical patent/DE1474090A1/de
Publication of DE1474090B2 publication Critical patent/DE1474090B2/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/324Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address using program counter relative addressing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/323Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for indirect branch instructions
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54575Software application
    • H04Q3/54583Software development, e.g. procedural, object oriented, software generation, software testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Executing Machine-Instructions (AREA)
  • Programmable Controllers (AREA)

Description

50
Die Erfindung bezieht sich auf eine Datenverarbeitungsanlage mit einem Speicher zum Speichern von Befehlswörtern, einem Befehlszählerregister zum Bestimmen der Speicheradresse, von der ein Befehlswort entnommen werden soll, und einer Befehlszählerschaltung zur Weiterstufung des Befehlszählerregisters um eins, um die Befehle von aufeinanderfolgenden Speicheradressen zu entnehmen.
Dabei müssen die Speicheradressen genügend lang sein, so daß auch ein Zugriff zu jeder Befehlsspeicherstelle ermöglicht wird. Bei großen Anlagen bedeutet dieses, daß jede Adresse eine große Anzahl Ziffern aufweisen muß.
Gewöhnlich sind die Adressen den Schritten des Programmes aufeinanderfolgend zugeordnet. Dieses bedeutet aber nicht, daß die Befehle in fixierter Reihenfolge ausgeführt werden. So finden beispielsweise bestimmte Operationen wiederholt statt und können deshalb durch entsprechende Teilprogramme erfaßt werden, so daß Speicherraum eingespart werden kann. Wenn immer also die Datenverarbeitung bei einer Programmstelle angelangt ist, an welcher ein solches Teilprogramm durchzuführen ist, findet mit Hilfe eines sogenannten Sprungbefehls ein Übergang auf dieses Teilprogramm statt, d. h., es wird auf eine außerhalb der normalen Adressenfolge liegende Adresse gesprungen.
Der Sprung wird durch eine Adresse bewerkstelligt, die die gleiche Länge besitzt wie diejenigen, welche für gewöhnliches Adressieren verwendet werden. Bei einer großen Anlage erfordert dieses die Speicherung von Sprungbefehlen, die eine beachtliche Wortlänge besitzen. Neben einer Reduzierung der nutzbaren Speicherkapazität verursachen derartige Befehle eine Zunahme der Kompliziertheit der numerischen Manipulation, die insbesondere in denjenigen Fällen erforderlich ist, in welchen indirektes Adressieren verwendet wird.
Demgemäß ist es Aufgabe der Erfindung, Sprünge auch mit abgekürzten Befehlen bewerkstelligen zu können, so daß hierdurch die Wortlänge von Sprungbefehlen reduziert und mithin das Speicherungsvermögen einer gegebenen Anlage erhöht werden kann.
Diese Aufgabe ist für eine Datenverarbeitungsanlage der einleitend beschriebenen Art erfindungsgemäß gelöst durch die Kombination folgender Merkmale:
a) einige der gespeicherten Befehlswörter sind Sprungbefehle mit kürzerer Wortlänge als die der anderen Befehlswörter;
b) jeder Befehl besteht aus einem Operationsteil und einem Adressenteil, wobei der letztere kurzer ist als die Speicheradresse eines Befehlswortes, und
c) Schaltungsmittel, die, auf den Operationsteil eines Sprungbefehls ansprechend, veranlassen, daß der Adressenteil zu einem Teil des Befehlszählerregisters durchgesteuert wird, um hierin eine vorbestimmte Anzahl insbesondere der niedrigerwertigen Adressenziffern ohne Änderung der anderen Adressenziffern zu ändern.
Mit der so gebildeten modifizierten Adresse wird dann der Speicher adressiert, und es werden daher Programmsprünge während der Verarbeitung erleichtert, insbesondere erhält man auch eine erleichterte Sprungfehleranzeige.
Im folgenden ist ein Ausführungsbeispiel der Erfindung an Hand einer Zeichnung beschrieben, deren einzige Figur das Blockschaltbild einer datenverarbeitenden Anlage zeigt.
Bei der dargestellten Anlage dient ein Programmspeicher 10, der über ein Befehlsregister 20 und einen Befehlsdecodierer 30 arbeitet, als Befehlsquelle zum Steuern eines Datenregisters 60, das in Verbindung mit einem Datenadressenregister 70 und einem Datenspeicher 80 arbeitet. Der Einfachheit halber ist der Befehlsspeicher als vom Datenspeicher getrennt liegend dargestellt, es kann aber auch eine und dieselbe Einheit, beispielsweise eine Magnetkernmatrix üblicher Bauart, für beide verwendet werden. Die dargestellten, verschiedenen Verknüpfungsglieder und andere Bauteile sind üblicher Bauart.
Bevor ein Befehl ausgeführt werden kann, wird er dem Speicher durch ein Befehlszählerregister 40 entnommen, dessen codierter Ausgang die Stelle des Befehls im Speicher 10 angibt. Nachdem parallele Code-
signale, die die Adresse bilden, durch ein Verknüpfungsglied 11 hindurchgeschickt worden sind, tritt der an der bezeichneten Adresse des Speichers 10 vorhandene Inhalt in das Befehlsregister über ein weiteres Verknüpfungsglied 12 ein. Beide Verknüpfungsglieder durch einen (nicht dargestellten) Taktgeber gesteuert. Die Verknüpfungsglieder, ebenso der Taktgeber, sind üblicher Bauart. Jeder Befehl, der in das Register eintritt, hat zumindest zwei Teile: einer derselben ist ein Befehlsteil und der andere ein Adressenteil. Der Adressenteil ist zwar häufig entweder eine Datenziffer oder eine Sprungadresse, er weist aber jeden entsprechend dem Befehl abzufertigenden Punkt auf. Häufig treten in das Register verschiedene Befehle gleichzeitig ein. In diesem Falle wird der im linken Teil des Registers gelegene Befehl zuerst ausgeführt, und es tritt, nachdem ein Schiebesteuernetzwerk 21 vom Taktgeber betätigt worden ist, der Inhalt des rechten Abschnittes in den linken Abschnitt zur Ausführung ein. ao
Jeder besondere Befehl wird vom Decodierer 30 decodiert, so daß ein bestimmter Ausgangsanschluß des letzteren erregt wird. Im allgemeinen dient der Decodierer-Ausgang zum Einschalten verschiedener Verknüpfungsglieder und anderer Schaltungskomponenten.
In den Fällen, in denen die Schritte des Programms aufeinanderfolgend durchgeführt werden sollen, wird jede nachfolgende Adresse am Ausgang des Befehlszählerregisters 40 erhalten durch Vergrößern ihrer Vorgängerin um eins mit Hilfe der Wirkung einer Befehlszählerschaltung 41 und einem Befehlszähler-Verknüpfungsglied 42. Jedoch wird, wenn ein Sprung zu machen ist, die durch das Befehlszählerregister angezeigte Adresse auf eine Weise modifiziert, die durch den Adressenteil des den Sprung anweisenden Befehls diktiert ist. Diese Modifizierung wird durch den Befehlsteil des Sprungbefehls erreicht, die die Betätigung einer Datenvergleichsschaltung 61 einleitet, so daß ein Verknüpfungsglied 43 aktiviert wird. Das Verknüpfungsglied 43 gestattet dem Adressenteil des Befehls, in das Befehlszählerregister 40 einzutreten und die vorher im rechten Teil des Befehlszählerregisters 40 vorhandene Information zu verdrängen. Folglich ist die am Ausgang des Befehlszählerregisters angezeigte Adresse in der richtigen Länge zum Adressieren des Programmspeichers, sie ist aber entsprechend der neuen Stelle, von der ein Befehl nachfolgend zu empfangen ist, modifiziert worden. Erreicht wird dies, ohne daß hierzu weder die Notwendigkeit besteht, eine gespeicherte Adresse numerisch zu modifizieren noch Zuflucht zu einer Sprungadresse der gleichen Länge genommen werden muß, wie diese für das Adressieren des Programmspeichers erforderlich ist. In den Fällen, in denen es wünschenswert ist, kann der Adressenteil des Sprungbefehls mathematisch mit der vorher vorhandenen Programmadresse mit dem Ziel kombiniert werden, die gewünschte Programmspeicherstelle zu erzeugen.
In den Fällen, in denen die Verdrängung eines Teiles der vorher vorhandenen Programmadresse nicht ausreicht, den von einem speziellen Sprungbefehl geforderten Bereich' zu erzeugen, wird eine Teilverdrängung für das Befehlszählerregister während eines früheren Operationszyklus in einem Hilfsregister 44 gespeichert. Zu dieser Zeit hat ein Decodiersignal ein Eingangsverknüpfungsglied 45 des Registers 44 aktiviert, und ein Ausgangsverknüpfungsgl'ed 46 gesetzt. Nachfolgend vervollständigt das Vergleichssignal die Aktivierung des Ausgangsverknüpfungsgliedes 46 und setzt dieses nach einem Verzögerungsintervall zurück, das ausreicht, den Eintritt des vom Hilfsregister 44 gespeicherten Teils in den Mittelabschnitt des Befehlszählerregisters 40 zu ermöglichen. Die begleitenden Operationen im Datenteil des Systems und die Wirkungen auf die Komponenten 62 bis 65, 71 und 81 sind durch die einzelnen unternommenen Datenmanipulationen bestimmt.
Eine beispielhafte Datenverarbeitungssituation ist bei der Verarbeitung aufeinanderfolgender Fernsprech-Verbindungsaufzeichnungen auf Zeitmultiplexbasis gegeben. In einem derartigen Fall ist jede einer speziellen Verbindung zugeordneten Zeitlage mit vier dieser zugeordneten Informationszeichen versehen und im Datenspeicher aufgezeichnet. Das erste dieser Zeichen ist eine Verbindungsaufbaumarkierung. Wenn die Fortschrittsmarkierung anzeigt, daß die Zeitlage inaktiv, so findet ein Sprung auf eine Verbindungsaufzeichnung in einer hierauf folgenden Zeitlage statt. Ist jedoch die Zeitlage aktiv, so wird die Verbindungsaufzeichnung mit dem Ziel verarbeitet, Informationen hierüber zu erhalten, z. B. die Rufnummer des Bedienungsanfordernden.
Ein Teil eines beispielhaften Programms zum Bewerkstelligen der vorstehenden Prüfung einer Verbindungsaufzeichnung ist in der nachstehenden Tabelle angeführt, wobei für jede Programmspeicherstelle angenommen ist, daß diese zwanzig Bits enthalten soll.
Programm
speicheradresse
STA
CGTDR
NOT 15
FILlO
Befehl REDCl
RED C 2
NOTS
34
35
36
37
REDC3 TSl
XDAR
47 STA
325 TS 2
In der Tabelle sind zwei Arten von Eintragungen dargestellt. Hinsichtlich der ersten wird, bei der Adresse 34, eine gesamte Speicherstelle von zwanzig Bits (ausgenommen Paritätsbits) durch einen einzigen Befehl besetzt, wobei die ersten fünfzehn Bits die Adresse TSl im Datenspeicher bezeichnen, die der Zeitlage Nr. 1 zugeordnet ist (TS ist die Abkürzung für »time slot«). Die verbleibenden fünf Bits des Befehls 34 sind für den Befehlsteil STA bestimmt.
Für Eintragungen der zweiten Art, an den Stellen 35 bis 41, enthält jede Speicherstelle zwei Befehle zu je zehn Bits. Die Befehle sind ferner in zwei Untergruppen zu je fünf Bits unterteilt. Eine Untergruppe von fünf Bits liefert einen Befehl, und die andere bezieht sich auf eine Adresse. Die den verschiedenen Befehlen zugeordneten Bedeutungen ergeben sich aus den gewählten Bezeichnungen des Programms.
Entspricht der Ausgang des Befehlszählerregisters der Adresse 34, so tritt der Inhalt der entsprechenden Programmspeicheradresse in das Befehlsregister ein. Nachfolgend wird der Befehlsteil, z.B. das Codewort 10000, decodiert, so daß ein Aktivierungssignal am Datenregister-Verknüpfungsglied mit dem Ziel erzeugt wird, es den Bitts 1 bis 15 zu ermöglichen, in das Datenregister einzutreten.
Während des nächsten Operationszyklus vergrößert die Befehlszählerschaltung den Ausgang des Befehlszählerregisters um eins, so daß die Doppelbefehle an der Stelle 35 in das Befehlsregister eintreten. Der linke Befehl CGT (Abkürzung für »clear and gate«) wird zuerst ausgeführt. Er enthält zwei Befehle, von denen die ersten fünf Bits das Datenadressenregister frei machen und von denen die zweiten fünf Bits den Inhalt des Datenregisters zum Datenadressenregister liefern. Der rechte Befehl RED (Abkürzung für »read«) der Stelle 35 ist für das Lesen der der Zeitlage TSl zugeordneten Verbindungsaufzeichnung Cl (Abkürzung für »call 1«). Da die Adresse im Datenadressenregister diejenige der Zeitlage 1 ist, wird das dem Datenspeicher entnommene Datenzeichen innerhalb der Verbindungsaufzeichnung dieser Zeitlage liegen. Da jede Verbindungsaufzeichnung bis zu vier getrennte Informationszeichen enthält, ist die geprüft werdende spezielle Aufzeichnung durch Einstellen der beiden niedrigwertigen Bits des Datenadressenregisters mit Hilfe eines Logik-Netzwerkes 71 bestimmt. Für die erste Verbindungsaufzeichnung, d. h., für Cl, werden die beiden niedrigwertigen Bits auf Null gestellt.
Der linke Befehl NOT (Abkürzung für »no output test«) der Stelle 36 befiehlt eine durch die Vergleicherschaltung 61 erfolgende Prüfung der Cl-Verbindungsaufzeichnung, die sich nunmehr im Datenregister befindet. Besteht die letztere gänzlich aus Nullen, so ist die Zeitlage inaktiv, und es wird ein Sprung auf eine nachfolgende Zeitlage zur Prüfung der Verbindungsaufzeichnung derselben unternommen. Der Sprung wird durch Überführen des Adressenteiles 15 des Befehls NOT in den rechten Teil des Befehlszählerregisters bewirkt. Hierdurch wird der frühere Inhalt dieses Registerteiles verdrängt, so daß die Programmadresse 47 wird. Im nächsten Operationszyklus tritt der Befehl RED an der Adressenstelle 47 in das Befehlsregister ein, so daß eine Prüfung der Verbindungsaufzeichnung C 3 im Datenregister ermöglicht wird. Das Ergebnis ist ein kurzer Sprung.
Doch zurück zum NOT-Befehl der Adressen 36. Wenn die erste Ziffer der Verbindungsaufzeichnung der Zeitlage 1 anzeigt, daß die Zeitlage aktiv ist, so wird eine Prüfung des zweiten Teiles der Aufzeichnung gemacht, die in das Datenregister mit Hilfe des RED-Befehls der Adresse 36 überführt wird. Im nächsten Operationszyklus wird ein FIL-Befehl (Abkürzung für »Fill«) dem Hilfsregister eingegeben. Dieser Befehl dient zur Vorbereitung eines Sprunges, der sich über den Bereich hinaus erstreckt, der durch Verdrängen der fünf niedrigwertigen Befehlsbits des Befehlszählerregisters gegeben ist. Im nächsten Halbzyklus befiehlt ein NOT-Befehl die Prüfung des Cl-Datenwortes. Wird hierbei gefunden, daß sich letzteres im Null-Zustand befindet, so wird ein Sprung auf Stelle 325 gemacht. Dieser Fernbereichssprung wird durch die kombinierte Verdrängung der Befehlszählerregisterinhalte im mittleren bzw. rechten Teil ermöglicht. Zu dem Zeitpunkt, in dem der rechte Teil verdrängt wird, tritt auch der Inhalt des Hilfsregisters ein, wenn das Ausgangsverknüpfungsglied des Hilfsregisters vorher gesetzt worden ist.
Es sei bemerkt, daß die Adresse des FIL-Befehls das binäre Gegenstück einer dezimalen 10 darstellt, während die Adresse des NOT-Befehls das binäre Gegenstück einer dezimalen 5 darstellt. Da die Programmspeicheradresse unter zehn Bits liegt, liefern diese beiden Teile die ganze Sprunginformation, wobei das dezimale Gegenstück, wie dargestellt," 325 ist.
Der Befehl STA an der Stelle 325 ist ähnlich derjenigen der Adresse 34 mit der Ausnahme, daß er eine Prüfung der Verbindungsaufzeichnung der nächstfolgenden Zeitlage einleitet.
Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Datenverarbeitungsanlage mit einem Speicher zum Speichern von Befehlswörtern, einem Befehlszählerregister zum Bestimmen der Speicheradresse, von der ein Befehlswort entnommen werden soll, und einer Befehlszählerschaltung zur Weiterstufung des Befehlszählerregisters um eins, um die Befehle von aufeinanderfolgenden Speicheradressen zu entnehmen, gekennzeichnet durch die Kombination folgender Merkmale:
a) einige der gespeicherten Befehlswörter sind Sprungbefehle mit kürzerer Wortlänge als die der anderen Befehlswörter;
b) jeder Befehl besteht aus einem Operationsteil und einem Adresseriteil, wobei der letztere kurzer ist als die Speicheradresse eines Befehlswortes, und I
c) Schaltungsmittel (21), die, auf den Operationsteil eines Sprungbefehls ansprechend, veranlassen, daß der Adressenteil zu einem Teil des Befehlszählerregisters (40) durchgesteuert wird (über 43), um hierin eine vorbestimmte Anzahl insbesondere der niedrigerwertigen Adressenziffern ohne Änderung der anderen Adressenziffern zu ändern.
2. Anlage nach Anspruch 1, dadurch gekennzeichnet, daß die Modifizierung des Befehlszählerregisterinhaltes auf einen Sprungbefehl hin bewirkt wird durch Ersetzen des| in dem Befehlszählerregisterteil stehenden Inhaltes durch den Adressenteil des Sprungbefehls.
3. Anlage nach Anspruch 1 oder 2, gekennzeichnet durch ein weiteres Register (44) zum Zwischenspeichern des Adressenteils eines vorausgegangenen Sprungbefehls und daß die auf den Operationsteil ansprechende)! Schaltungsmittel (21) auch veranlassen, daß der Inhalt des weiteren Registers (44) zu einem anderen, insbesondere höherwertigen Teil des Befehlszählerregisters (40) durchgesteuert wird (über 46), um eine weitere vorbestimmte Anzahl von Adr^ssenziffern hierin gleichlaufend mit der Änderung des ersterwähnten Teils der Adressenziffern zu ändern.
DE19641474090 1963-09-30 1964-09-17 Datenverarbeitungsanlage Pending DE1474090B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US31244263A 1963-09-30 1963-09-30

Publications (2)

Publication Number Publication Date
DE1474090A1 DE1474090A1 (de) 1970-02-26
DE1474090B2 true DE1474090B2 (de) 1972-06-15

Family

ID=23211455

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19641474090 Pending DE1474090B2 (de) 1963-09-30 1964-09-17 Datenverarbeitungsanlage

Country Status (5)

Country Link
US (1) US3774166A (de)
BE (1) BE653762A (de)
DE (1) DE1474090B2 (de)
GB (1) GB1080490A (de)
NL (1) NL6411145A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS549456B2 (de) * 1972-07-05 1979-04-24
JPS5324151B2 (de) * 1972-12-25 1978-07-19
US4195339A (en) * 1977-08-04 1980-03-25 Ncr Corporation Sequential control system
DE2747304C3 (de) * 1977-10-21 1981-03-26 IBM Deutschland GmbH, 70569 Stuttgart Einrichtung zur Mikrobefehlssteuerung
JPH0831033B2 (ja) * 1986-10-29 1996-03-27 日本電気株式会社 データ処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US25120A (en) * 1859-08-16 Millstone-bush
US2916210A (en) * 1954-07-30 1959-12-08 Burroughs Corp Apparatus for selectively modifying program information
US3036773A (en) * 1957-12-26 1962-05-29 Ibm Indirect addressing in an electronic data processing machine
US3067406A (en) * 1958-10-02 1962-12-04 Ibm Digit extraction
US3058659A (en) * 1958-12-31 1962-10-16 Ibm Add address to memory instruction
US3059222A (en) * 1958-12-31 1962-10-16 Ibm Transfer instruction
US3249920A (en) * 1960-06-30 1966-05-03 Ibm Program control element
NL267513A (de) * 1960-07-25
US3222649A (en) * 1961-02-13 1965-12-07 Burroughs Corp Digital computer with indirect addressing
US3275989A (en) * 1961-10-02 1966-09-27 Burroughs Corp Control for digital computers
US3319226A (en) * 1962-11-30 1967-05-09 Burroughs Corp Data processor module for a modular data processing system for operation with a time-shared memory in the simultaneous execution of multi-tasks and multi-programs
US3290655A (en) * 1962-12-28 1966-12-06 Ibm Program control for data processing machine
US3292155A (en) * 1963-03-15 1966-12-13 Burroughs Corp Computer branch command
US3297997A (en) * 1963-06-10 1967-01-10 Beckman Instruments Inc List control

Also Published As

Publication number Publication date
BE653762A (de) 1965-01-18
GB1080490A (en) 1967-08-23
US3774166A (en) 1973-11-20
NL6411145A (de) 1965-03-31
DE1474090A1 (de) 1970-02-26

Similar Documents

Publication Publication Date Title
DE2302074A1 (de) Speicherschutzanordnung in einem multiprozessorsystem
DE2417795C2 (de) Datenverarbeitungsanlage
DE1146290B (de) Elektronisches Datenverarbeitungssystem
DE2364408B2 (de) Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers
DE1499182B2 (de) Datenspeichersystem
DE2318069A1 (de) Rechnersteuersystem unter verwendung von mikroprogrammierung und statisch/dynamischer erweiterung von steuerfunktionen mittels festverdrahteter logischer matrix
DE1275800B (de) Steuerwerk fuer datenverarbeitende Maschinen
DE1474062B2 (de) Datenverarbeitungsanlage mit einer anzahl von pufferspeichern
DE1449544A1 (de) Datenverarbeitende Maschine mit ueberlappend abrufbarem Speicherwerk
DE1499206B2 (de) Rechenanlage
DE2632564A1 (de) Schaltung zur selbsttaetigen auswahl einer unter mehreren speichereinheiten mit einem adressenbereich
DE1909477A1 (de) Speichersteueranlage fuer ein Multiprogramm-Datenverarbeitungssystem
DE1524898B2 (de) Datenspeicher mit direktem mehrdimensionalen Zugriffzur gleichzeitigen Entnahme mehrerer Wörter
DE1499191B2 (de) Elektronische einrichtung fuer eine datenverarbeitungsanlage
DE1474090B2 (de) Datenverarbeitungsanlage
DE1774421B1 (de) Mehrprogramm datenverarbeitungsanlage
DE2440390C3 (de)
DE1799012B1 (de) Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschnitten in einem elektronischen Rechner
DE2235883C3 (de) Datenverarbeitungseinrichtung
DE1222289B (de) Datenverarbeitungseinrichtung
DE2343501B2 (de) Steuerschaltung für zumindest eine Rechenanlage mit mehreren für die Durchführung von EuWAusgabe-Programmen bestimmten Registern
DE2502920A1 (de) Steueranordnung fuer den betrieb eines datenendgeraetes
DE2717244C2 (de)
DE2150292C2 (de) Mikroprogrammgesteuerte Datenverarbeitungsanlage mit überlagerter Ausführung und Entnahme von Befehlen
DE1449581B2 (de) Vorrichtung zum auslesen eines rechenmaschinen grosspeichers