DE1799012B1

DE1799012B1 - Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschnitten in einem elektronischen Rechner

Info

Publication number: DE1799012B1
Application number: DE1799012A
Authority: DE
Inventors: Osborne Thomas E
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1966-06-23
Filing date: 1967-06-22
Publication date: 1981-01-29
Also published as: DE1774988A1; DE1774988B2; US3566160A; DE1774987C3; DE1774987A1; DE1774987B2; DE1799012C3; DE1774986B2; DE1774986C3; FR1529144A; DE1774986A1; CA919305A; GB1197291A; DE1774988C3; DE1549455A1; JPS544218B1

Description

Die Erfindung betrifft eine Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und

ίο Teilprogramm-Schritten in einem elektronischen Rechner mit einem Ein- und Ausgabegerät, einem Speicher und einem Prozessor, wobei der Prozessor ein Steuerwerk und ein Rechenwerk mit Registereinrichtung besitzt, so daß verschiedene Berechnungen in Form von Teilprogrammen und eine Vielzahl verschiedener Befehle als Teilprogramm-Schritte ausgeführt werden können.

Aus dem Buch »Digitale Rechenanlagen« von Speiser, zweite Auflage 1965, Seiten 242 bis 245, insbesondere Figur 201, Springer Verlag, ist ein Operationssteuerwerk bekannt, bei welchem der jeweils in einem Register R gespeicherte Befehl in einer Entschlüsselungsschaltung decodiert wird zur Steuerung einer Matrix A aus ODER-Gattern, welche ein Rechenwerk entsprechend steuert. In Abhängigkeit von den Befehlen der Entschlüsselungsschaltung, des Rechenwerks und einer zweiten Matrix B aus ODER-Gattern wird über eine Verzögerungseinrichtung, welche die Verarbeitungsgeschwindigkeit der von der Matrix A abgegebenen Befehle berücksichtigt, ein neuer Befehl in das Register R eingespeichert, so daß ein neuer Steuerungszyklus eingeleitet wird. Nachteilig ist bei diesem Operationssteuerwerk, daß die Anzahl der Ausgänge des Entschlüßlers recht hoch ist, nämlich gleich der Anzahl von Mikrobefehlsschritten, die in allen Maschinenbefehlen zusammen vorkommen, vgl. 243 unten.

Die Erfindung liegt die Aufgabe zugrunde, die Registereinrichtung eines derartigen Rechners so zu strukturieren, daß der Befehlssatz und die Logikschaltung zu dessen Verarbeitung vereinfacht werden.

Ausgehend von einer Registereinrichtung der genannten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß die Registereinrichtung einen ersten Satz von Flipflops enthält zur Speicherung einer ein | bestimmtes auszuführendes Teilprogramm bezeichnen- ' den Binärkombination, welche am Ende eines Teilprogramms geändert wird bei einem Signal vom Steuerwerk und in Abhängigkeit von Befehlen von anderen Funktionseinheiten des Prozessors oder des Eingabegeräts, wenn ein anderes Teilprogramm bezeichnet wird, das ausgeführt werden soll, und die Registereinrichtung einen zweiten Satz von Flipflops enthält zur Speicherung einer einen bestimmten auszuführenden Teilprogrammschritt bezeichnenden Binärkombination, die geändert wird, bei dem Signal vom Steuerwerk und in Abhängigkeit von Befehlen von anderen Funktionseinheiten des Prozessors oder des Eingabegeräts, wenn ein anderer zu durchlaufender Teilprogrammschritt bezeichnet wird. Durch die intensive Strukturierung der Registereinrichtung und den Aufbau aller Befehle aus einem relativ kleinen Satz von Grur.dbefehlen werden jeweils nur die Logikgatter aktiviert, weiche zu einem einzigen der Vielzahl von Teilprogrammen gehören, b3 und zwar nur insoweit, als diese energieverzehrenden Gatter zur Ausführung eines bestimmten Teilprogrammschrittes innerhalb des ausgewählten Teilprogramms erforderlich sind. Es werden also nicht einfach

alle Zustände aller Teilprogramme gleichartig codiert, sondern einerseits Logikelemente zur Bezeichnung der Teilprogramme und andererseits diesen untergeordnete Logikelemente zur Bezeichnung der verschiedenen Betriebszustände innerhalb des Teilprogramms vorgesehen. Diese Strukturierung der Registereinrichtung ergibt eine entsprechende Unterteilung des Informationsflusses, wodurch die Codewörter und die für diese benötigte Anzahl von Speicher- und Verbindungselementen wesentlich kleiner werden. Würde demgegenüber jeder Befehl jedes Teilprogramms aus einem Festwertspeicher entnommen, so würde dieses zu einer unnötigen Aufblähung der Schaltungsanordnung führen, wobei große Teile der Befehle identisch wären.

Das Konzept der zweistufigen Befehlsstruktur läßt sich vorteilhaft gemäß den Ansprüchen 2 und 3 weiterentwickeln zur Vereinfachung der Codes, welche für mehrere Teilprogramme gemeinsame Unterprogramme aufrufen und die Rückkehr in die gewünschten Programmzustände beim Anschluß des gemeinsamen Unterprogramms bewirken. Gegenüber der Gesamtzahl der Logikzustände, in welche das Programm nach Ausführung eines für mehrere Teilprogramme gemeinsamen Unterprogramms zurückkehren könnte, wird also durch den Aufbau der Registereinrichtung nur eine begrenzte Anzahl von Rückkehrstellen zugelassen, wodurch ein vereinfachter Rückkehrcode verwendet werden kann.

Die Erfindung wird anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die Zeichnung erläutert. Es stellen dar:

F i g. 1 ein Übersichtsblockdiagramm, aus welchem der allgemeine Aufbau eines Rechners mit einer Registereinrichtung gemäß der Erfindung hervorgeht;

F i g. 2 eine Schaltungsanordnung, welche die Strukturierung des Rechenwerks in Verknüpfungsglieder zur Bezeichnung von Teilprogrammen und Verknüpfungsglieder zur Bezeichnung von Zuständen innerhalb eines Teilprogramms zeigt.

Die Eingabe von Information in den Rechner erfolgt ausschließlich über von Hand betätigbaie Datentasten. Jeder Taste ist eine spezielle, aus fünf Bits bestehende Codekombination zugeordnet, die durch eine Dioden-Codiermatrix erzeugt wird. Ein Teilprogramm wird durch eine Folge von Flipflop-Zuständen gesteuert, die einen gewünschten Funktionsablauf bewirken, z. B. eine algebraische Addition oder Subtraktion, Komplementbildung, Multiplikation, Division, Dateneingabe, Anzeige, Normierung usw. Diese Teilprogramme entsprechen Mikroprogrammen bei digitalen Großrechnern.

Aufbau

Der in F i g. 1 schematisch dargestellte elektronische Teil des Rechners enthält ein Steuerwerk V, einen Teilprogrammdecodierer U, eine 1 eilprogramm-Schrittschaltung W, einen Speicher X mit wahlfreiem Zugriff, Flipflop-Register Z, Eingangsleitungen und Ausgangsleitungen.

Die logischen Operationen werden in dem Rechner dadurch ausgeführt, daß Flipflop-Eingangsleitungen M in geeigneter Reihenfolge durch die Teilprogramm-Schrittschaltung W gesteuert werden. Diese hat zwei Aufgaben:

Sie bestimmt erstens die interne Aufeinanderfolge der Vorgänge durch Steuerung einer Gruppe von acht Adressen-Flipflops, nämlich einem ersten Satz PFFvon Flipflops FO3, F02, FOl und FOO und einem zweiten Satz SFF von Flipflops F13, F12, FIl und FlO. Die Teilprogramm-Schrittschaltung W steuert die übrigen Flipflops entweder direkt, also über deren Eingangsleitungen, oder indirekt über solche Befehle, welche ihrerseits durch logische Verknüpfung von Befehlen der Teilprogramm-Schrittschaltung mit Befehlen von anderen Funktionseinheiten entstehen (vergl. Seite 5, letzter Absatz). Die Befehle, die mit anderen Befehlen zusammenhängen, müssen schließlich zu einem Befehl führen, der Flipflop-Eingänge steuert.

Vier der Flipflops, die den internen Ablauf steuern, dienen als Eingänge für den Teilprogramm-Decodierer mit dessen Treiberstufen. Die 16 möglichen Kombinationen der Zustände dieser vier Flipflops F03 bis FOO werden decodiert, und die zugehörige Treiberstufe (siehe Fig.2) adressiert eine von 16 Teilprogramm-Treiberleitungen SOOOO bis 51111. Die adressierte Treiberleitung wird an den positiven Pol der Betriebsspannungsquelle angeschlossen. Die übrigen 15 Teilprogramm-Treiberleitungen befinden sich dagegen auf einem Potential in der Nähe von null Volt. Eine typische Teilprogrammdecodier- und Treiberstufe A ist in F i g. 2 dargestellt Die Treiberstufe wird durch ein Signal YLCY freigegeben, das aus dem Steuerwerk stammt. Wenn das Signal YLCY den Wert Null (»falsch«) hat, werden alle Teilprogramm-Treiberleitungen abgeschaltet. Die Buchstaben F oder fvor der Ordnungszahl der Flipflops bezeichnen das I- bzw. O-Ausgangssignal des betreffenden Flipflops.

Die Ausgangssignale der übrigen Flipflops (F 13, F12, FIl, FlO), die den internen Funktionsablaaf innerhalb eines Teilprogramms bestimmen, werden in Freigabegattern decodiert, die dazu dienen, die von den Teilprogramm-Treiberleitungen über die Widerstände B in F i g. 2 kommenden Signale zu klemmen, also auf einem bestimmten Wert zu halten. Es sind 80 Freigabegatter vorgesehen, die Flipflop-Ausgangssignale F13, F12, FIl und FlO verknüpfen. Ein typisches Freigabegatter G0210 ist in dem in Fig.2 mit C bezeichneten, gestrichelten Rechteck dargestellt. Solcher Gatter, auf die noch näher eingegangen wird, werden in dem Rechner häufig verwendet. Der größte Teil des Funktionsablaufes eines Teilprogramms wird direkt durch die Teilprogramm-Treiberstufen und die Verknüpfung der Signale F13, F12, FIl und FlO durch die Freigabegatter bewirkt. Es wird später noch gezeigt werden, wie die Zustände der übrigen Flipflops für andere Freigabegatter verwendet werden, die in Kombination mit den Freigabegattern für die Signale F13, F12, FIl und FlO den internen Funktionsablauf bestimmen.

Die zweite Aufgabe der Teilprogramm-Schrittschaltung besteht darin, die verbleibenden Flipflops entweder direkt über deren Eingänge, oder indirekt über Befehle zu steuern. Anhand von F i g. 2 sei erläutert, wie ein typischer Befehl ausgeführt wird. Angenommen die Treiberleitung 50101 und das Freigabegatter G0210 seien adressiert Der auch den Widerstand B durchfließende Strom fließt dann zur Befehlstreiberstufe D. Dementsprechend wird eine IESF-Befehlstreiberleitung (IESF = Instruction Exchange Sign and Fifty) an +15 V angeschlossen, und es fließt Strom durch die Widerstände 2E. Die Logik für diesen Befehl bewirkt dann, daß die Inhalte eines Flipflops F50 und eines Flipflops F24 gegeneinander ausgetauscht werden.

Jede der FUpflop-J-K-Eingangsleitungen oder jeder der Befehle kann an eine Teilprogramm-Treiberleitung

angeschlossen und ausgeführt werden, wenn die Freigabebedingungen erfüllt sind.

Auf diese Weise ist jederzeit eine vollständige Steuerung des Rechners möglich.

Eine kurze Beschreibung aller Flipflops, Befehle und Freigabegatter folgt.

Zuordnung und hauptsächlicher Verwendungszweck der Flipflops ziffer gemäß der folgenden Konvention geändert wird:

FlO	= I	FlO	= 0
Do	- /)9	Do	-Fl
D 9	- Do	Fl	- Do
Eo	-Fl	/)9	- £»
El	-Eo	Fo	-Z) 9

in

Ij

Erster Satz von Flipflops (FFF) zur Identifizierung von Teilprogrammen

Zweiter Satz von Flipflops (SEE) zur Identifizierung von Zuständen innerhalb der Teilprogramme

Bit-Flipflops (BEE), die als Datenregister verwendet werden, um Information im Kernspeicher zu speichern oder aus diesem herauszulesen

Zeichen-Flipflops (CFF) zur Angabe von Zeichenadressen im Kernspeicher

Wort-Flipflops (WFF) zur Angabe der Wörter von Registern des Kernspeichers

Zwischen-Flipflops (7FF), die als Pufferspei- '" eher zur zeitweiligen Aufnahme von Information, z.B. von Übertragsbits während einer Addition, dienen Der Befehl ICCF bewirkt praktisch, daß in F30. F31, immer und in F32, wenn FlO = 0 ist, die Komplemente gebildet werden.

5./C40 - Komplementbildung in F40. 6./C41 - Komplementbildiing in F41.

7. IDBF - Dekrementierung von BEE, 8-4-2-1 Binär

zyklus, d.h. 17_x-0j! zyklisch.

8. IDCF - Dekrementierung von CEE im binärem

Zyklus,

9. IDDL - Anzeigedecodierung - linke Hälfte des

E-M usters.

10.IDDR - Anzeigedecodierung - rechte Hälfte des E-M usters.

11. IDIID - Untere Spur in der Kathodenstrahlröhre.

12. IDIIL - Spur links in der Kathodenstrahlröhre.

13.IDRD - Wiederherstellen der unteren Spur in der Kathodenstrahlröhre.

14.IDRL - Wiederherstellen der linken Spur in der Kathodenstrahlröhre.

15.IDRR - Wiederherstellen der rechten Spur in der Kathodenstrahlröhre.

Speicher-Flipflops (MEE), die den Kernspei- 41 ■ cherzyklus bestimmen. 18.//CF

Befehle

\.IACE - Strahl (Spur) der Kathodenstrahlröhre »ein«.

2. IBRS - Verschieben der Information in den Bit-

Flipflops BEF um eine Stelle nach rechts, dabei Einschieben einer Null in F24 und Einspeichern des auf F20 austretenden Bits in F50.

3. ICAL - Aufruf eines Teilprogrammes. Der Befeh

ICAL bewirkt, daß folgende Vorgänge gleichzeitig ablaufen:

a. 1111 - SFF

b. (SEE) - BFE

c. 110-F43, F42, F41

d. 1200 - CFF(l,0,0) - F33, F31, F30

e. ISTO

4. ICCF - Bewirkt, daß (CFF) von der höchsten Stelle

MSD oder niedrigsten Stelle LSD der Mantisse oder des Exponenten bzw. der Kenn-

16. IESE - Austausch zwischen F50 und F24.

17. HBF - Erhöhung (Increment) von BIT, Zählung

0-9 in 8-4-2-1 zyklisch. 1 - F50, wenn von 9 nach 0 gezählt, d. h. ein Übertrag bei der Addition verwendet wird.

Erhöhung von CFF Zählung 0-I7._s zyklisch.

19. IJBF - 1111 - F23, F22, /21, F20. ₄- 20. IKBF - 0000 - F23, F22. F21, F20.

21. IRDR - Speicher in /iFFLesen und Wiederherstel

len.

22. IRTS - Dient zur Rückkehr von einem befohlenen Teilprogramm zu befehlenden Teilprogramm. Der Befehl IRTW bewirkt, daß

die folgenden Operationen gleichzeitig durchgeführt werden:

a. 1000-FFF

b. 1200 - CFF (100) - F33, F31, F30

c. Ill I-5FF

d. 110 - F43, F42, F4!

e. IRDR

^b0 23. ISTO - Inhalt von BFFm Kernspeicher speichern.

24. /7*55 - (BFF) - SEF.

25. TTKB - Tastencodes - Bit-Flipflops.

26. ITRA - Transfer zwischen Teilprogrammen. 27. ITSB - (SFF) - BEE ElA ungeändert.

28. ITVF - Transfer Vektor-Decodierung (F24 = 1).

29. ITVE - Transfer Vektor-Decodierung (F25 = 0).

Freigabegatter

Bei der vorliegenden Maschine werden 80 Freigabegatter verwendet, die durch ternäre Zahlen von G 0000 bis G 2221 durchnumeriert sind. Die ternäre Ziffer 0 bedeutet, daß ein Eingangssignal dem 0- oder E-Zustand eines Flipflops entspricht, während die Ziffer »1« den 1- oder F-Zustand des Flipflops angibt. Die Ziffer 2 bedeutet, daß das der betreffenden Ziffernstelle entsprechende Flipflop für das betreffende Gatter nicht verwendet wird. Die Ziffern bezeichnen, beginnend mit der höchsten Stelle, die Eingangssignale von den Flipflops 13, 12, 11 und 10. Das Gatter G 0210 ist dementsprechend an die Leitungen £13, FIl und £10 angeschlossen. Die Gatter sind durch die unten angegebenen logischen Gleichungen definiert. Für das Gatter G 0210 lautet diese Gleichung:

G0210 = £13 ■ FIl · £10

Das Gatter Cin F i g. 2 zeigt, wie das Gatter G 0210 in der Praxis verdrahtet ist.

Außer den erwähnten 80 Freigabegattern werden noch die folgenden speziellen Freigabegatter verwendet:

Spezielle Freigabegatter

1. YBFN - (BFF) = 9,„ d.h. 2 1 0 0 1

2. YBFU - (BFF) = Z₁₀ d.h. 2 0 0 0 I

3. YBFZ - (BFF) = 0 d.h. 20000

4. YDNE - (CEF)= Z),,

5. YEOD - Ende der Anzeige

6. YEZR - (CFF) = Eo

1. YKDN - Taste gedruckt

8. NKDN - Taste nicht gedrückt

9. YLSD - (CFF) = Eo oder Do

10. YLCY - logischen Zyklus durchführen

11. YMOD- Multiplikations- oder Divisionstaste ge

druckt

12. NMOD - Multiplikations-oder Divisionstaste nicht

gedrückt

13. YNZE - Nulltaste nicht gedrückt Il4. NQlA

bis - Fünf Pegel zurCodierung von Tastenfeldzuständen

18. NQ20

19. YQAA - Speziell, YQAA = FlA ■ FIX ■ GOOOl

20. YRDM - Speicher abfragen

21. YRUN - Prüfvorrichtung-Schalterzustand

22. YSAN - Leseverstärker »ein«.

23. YSIN - (CFF) = Ds oder Es

24. YSSR - Einstufenleseschalter »ein« (Prüfgerät)

25. YSSS - Einstufenspeicherschalter »ein« (Prüf

gerät)

26. YSST - Einstufenschalter »ein« (Prüfgerät)

27. YWTM- Speichern im Speicher

28. YMED - (CFF) = E_x oder Z)₁,

Logische Gleichungen

Die Schaltung dieses Rechners wird durch logische Gleichungen und nicht durch Schaltbilder beschrieben. Die logischen Gleichungen sind Schaltungsanordnungen äquivalent, und eine Ausführungsform des vorliegenden Rechners wurde in der Praxis auf Grund der logischen Gleichungen gebaut, ohne den Zwischenschritt über komplizierte Schaltbilder zu gehen. Die logischen Gleichungen sind in der Form X=YZ geschrieben, wobei die Terme X, Y und Z elektrische Klemmen angeben, die miteinander z. B. so verbunden sind, daß an der Klemme X nur dann ein Signal auftritt, wenn die Klemmen ^und Z gleichzeitig Signale liefern. Das Multiplikationszeichen zwischen den Termen auf der rechten Seite der Gleichung bedeuten, daß alle auf der rechten Seite der Gleichung aufgeführten Vorgänge gleichzeitig auftreten müssen, wenn der auf der linken Seite der Gleichung angegebene Vorgang auftreten soll. Die elektrischen Klemmen, die durch die Terme der logischen Gleichungen angegeben werden, sind 1.) die elektrischen Klemmen bestimmter mechanischer Schalter, z. B. Tastenschalter, 2.) die elektrischen Klemmen von Flipflops, 3.) Befehlstreiberleitungen usw. und 4.) bestimmte elektrische Klemmen, die mit »Gatter« bezeichnet werden.

Befehlstreiberleitungen werden in den Termen der Gleichung durch eine aus vier Buchstaben bestehende Codegruppe bezeichnet, die mit / beginnt, siehe die vorstehende Tabelle »Befehle«.

Die Teile der in Fig.2 dargestellten Schaltungsanordnung werden durch folgende logische Gleichungen definiert:

50101 = £03 · F02 · £01 · FOO · YLCY

G0210 = £13 · FIl · £10

IESF = 50101 · G0210

K 24 = IESF- £50

/24 = IESF · F50

K5Q = IESF AT 24

/50 = IESF ■ F24

Man beachte, daß die transistorbestückte Treiberstufe D in der Gleichung für IESF nicht besonders erscheint. Der Rechner ist so entworfen, daß der Leistungsverbrauch möglichst gering ist, und die transistorbestückten Treiberstufen, z. B. die Treiberstufe D in Fig.2, die mit den verschiedenen Teilprogramm-Treiberleitungen verbunden sind, werden daher gesperrt, solange die zugehörige Treiberleitung nicht in Betrieb ist. Es wird daher nur für diejenigen Treiberleitungen Leistung verbraucht, die tatsächlich zu dem betreffenden Zeitpunkt Nutzarbeit leisten, wodurch die vom Rechner verbrauchte Gesamtleistung erheblich herabgesetzt wird. Durch das Sperren der Treiberstufen, z. B. der Treiberstufe D₁ wird außerdem der eine logische Signalpegel erzeugt, der sonst durch zusätzliche Bauteile eingestellt werden müßte, wodurch der Leistungsverbrauch ebenfalls herabgesetzt wird. Die Treiberstufen machen die Schaltung außerdem gegen Störungen unempfindlich, da die gesteuerte Spannung, die bei D und G mit 22 V angegeben ist, einen gesteuerten Schwellwert erzeugt, den die Signale überschreiten müssen, um die Treiberstufe aufzutasten. Die Eingangsspannung an der Basis des Transistors G muß also 2,2 V übersteigen, bevor dieser Transistor einschaltet, so daß Störungen, deren Amplitude unter 2,2 V liegt, ohne Wirkung bleiben. Die letzten vier der obigen Gleichungen geben die Verbindungen an, mittels derer die IESF-Befehlstreiberstufe die vorgesehene Funktion ausübt, nämlich die Inhalte der Flipflops 24 und 50 zu vertauschen.

030 165/8

15

Die tatsächliche Zusammensetzung der speziellen Freigabegatter kann nun mit Hilfe von logischen Gleichungen beschrieben werden. Ein Teil der speziellen Freigabegatter oder -einrichtungen sind von Hand betätigbare Schalter, deren Schaltung aus der Definition der betreffenden Freigabeeinrichtung hervorgeht. Die übrigen Freigabegatter sind elektronische Gatter, die durch Zusammenschalten von Flipflopklemmen und anderen Gattern gebildet werden. Die Schaltung dieser Freigabegatter geht aus den folgenden logischen Gleichungen hervor:

YBFN = £23 · £22 · £21 · £20

YBFU = £23 ■ £22 · £21 ■ £20

YBFZ = £23 · £22 · £21 · £20

YDNE = YMSD ■ E32

YEOD = YSIN ■ £32 · £40 · £51

YEZR = YLSD ■ £32

YLSD = £33 · £31 · £30

YLCY = £60 · £61 · £62 · £63

YQAA = £24 · £21 · GOOOl "°

YRDM = £60 · £63

YSAN = £61 · £62 ■ £63

YSIN = £33 · £31 ■ £30

YWTM = £61 · £63

YMSD = £33 · £31 · £30

Teilprogramm-Leitungen

Außer den Flipfiops, Befehlsschaltungen und Freigabegattern enthält der Rechner sechzehn Teilprogramm-Befehlsleitungen, die aus Verbindungen von Flipfiops PFF bestehen. Die sechzehn Teilprogramm-Befehle sind in binärer Notierung mit 50000 bis 51111 bezeichnet. Jede Ziffernstelle gibt an, ob das Eingangssignal dem 1- oder dem 0-Zustand eines Flipfiops entspricht. Die Stellen entsprechen, beginnend in der höchsten Stelle und endend in der niedrigsten Stelle, den Zuständen der Flipfiops 03, 02, 01 bzw. 00. Zu jedem Befehl gehört ein fünfter Eingang von einem Gatter YLCY im Steuerwerk. Der Widerstand in den verschiedenen Befehlsschaltungen führt zur Betriebsspannungsquelle. Der Befehl 50101 hat also die folgende Form:

50101 = £03 · £02 ■ £01 · £00 · YLCY

Es gibt eine Äquivalenz im System. Diese besteht darin, daß der Befehl ISTO äquivalent zu /63 ist, d. h. beides entspricht dem gleichen Signal.

Steuerwerk

Das Steuerwerk enthält vier Flipflops £63, £62, £61, £60 und die zugehörige Verdrahtung.

Angenommen der Ein-Aus-Schalter befindet sich in der Stellung »Ein« (YRUN=\) und (£63, £62, £61, £60) = (0, 0, 0, 1), so liefert das Steuerwerk das Freigabesignal YLCY. Dieses Signal bewirkt die Ansteuerung einer der Teilprogramm-Treiberleistungen, so daß ein Logikzyklus abläuft. Am Ende des laufenden Uhrimpulses sind alle Befehle, die durch Teilprogrammschritt-Schaltung W gesteuert werden, ausgeführt. Wenn weder der Befehl IRDR (Herauslesen und Rückspeichern), noch der Befehl ISTO (Einspeichern) aufgetreten ist, gibt das Steuerwerk ein neues Signal YLLYab, und ein neuer Logikzyklus beginnt.

Wenn die Befehle IRDR oder ISTO von der Teilprogrammschritt-Schaltung gegeben werden, übernimmt das Steuerwerk V deren Steuerung und unterbricht solange die Abgabe von Taktsignalen, weil die Ausführung dieser beiden Befehle mehrere Taktintervalle beansprucht.

Wenn ein IRDR-Befehl auftritt, werden die Bit-Flipflops £24 und £20 durch die Befehle IKBF und K 24 zurückgestellt und die in den Kernen gespeicherte Information in £24 bis £20 gespeichert wird. Die Information wird dann wieder rückgespeichert, ohne dabei in den Flipflops gelöscht zu werden.

Die in den anderen Teilen des Rechners verwendeten Schaltungsanordnungen sind durch die unten folgenden logischen Gleichungen definiert:

Logische Gleichungen der Befehle

K 24	= IBRS
/23	= £24 · IBRS
K 23	= £24 · IBRS
/22	= £23 ■ IBRS
A'22	= £23 · IBRS
ITSB	= ICAL
ISTO	= ICAL
/13	= ICAL
/12	= ICAL
/11	= ICAL
/10	= ICAL
J43	= ICAL
/42	= ICAL
ΑΓ41	= ICAL
/33	= ICAL
K 31	= ICAL
K 30	= ICAL

/21	= £22 · IBRS	IDBF
A' 21	= £22 · IBRS	IDBF
/20	= £21 ■ IBRS
ΑΓ20	= £21 ■ IBRS
/50	= £20 · IBRS
#50	= £20 · IBRS
/23	= £22 · £21 ■ £20 ·
A'23	= £22 ■ £21 · £20 ·
/22	= £21 ■ £20 · IDBF	IDCF
A'22	= £21 · £20 · /DBF	IDCF
/21	= £20 · /DBF
A 21	= £20 ■ IDBF
/20	= IDBF
K 20	= /DBF
/33	= £32 £31 A30·
A'33	= £32 · £31 · £30 ■
/32	= £31 ■ £30 ■ IDCF
K 32	= £31 ■ £30 · IDCF

	17 99	= £10 · ICCF	012	12	= £30 · IDCF
11		= £10 ICCF		= £30· IDCF
/32	= ICCF	731	= IDCF
K 31	= ICCF	#31	= IDCF
jn	= ICCF	730
#31	= ICCF	#30	= YBFU IDDL
730			= £22 · £21 ■ £20 · IDDL
K 30	= /C40	723	= £22-Fit■ £28 · IDDL
	= /C40	723	= E¹M-IDDL
J40	= /C41	723	= £22 · IDDL
K 40	= /C41	#23	= FIl-EW-IDDL
741	= £23 · £22 · IDDL	722	= FIl-FlO-IIBF
/Ul	= Ell ■ IDDL	#22	= EH-FlQ-IIBF
721	= £20 · IDDL	#22	= FW-HBF
KZl	= EIl-FlO-IDDL	721	= IIBF
#21	= £22 · £21 ■ IDDL	#21	= IIBF,
JlQ	= £23 · IDDL	720	= BFZ-HBF
KlO	= YBFU IDDL	#20
KlO	= £22 · £20 ■ IDDL	751	= £32 ■ £31 · £30 ■ IICF
JSO			= £32 · £31 · £30 · IICF
750	= IDDR	733	= £31 · £30 · HCF
	= £21 · £20 · IDDR	#33	= £31 · £30 · IICF
723	= IDDR	732	= £30 ■ HCF
722	= IDDR	#23	= Fm-IICF
#22	= FIl ■ £21 · IDDR	731	= IICF
721	= £21 · IDDR	#31	= HCF
720	= £22 · IDDR	730
#20	= IDDR	#30	= IJBF
#20			= IJBF
750	= FlA ■ IESF	723	= IJBF
	= £24 · /£S£	722	= IJBF
750	= £50 · IESF	721
#50	= £50 · /£S£	720	= IKBF
724			= IKBF
#24	= £22 · £21 · /'20 · IIBF	#20	= IKBF
	= £20 · HBF	#21	= /#Ä£
723	= £21 · £20 · IIBF	#22
#23	= IRDR	#23	= £11 · ITSB
722	= IRDR		= £10 · /75B
762	= IRDR	#21	= ElQ-ITSB
763	= £23 · /7BS	720	= GUOl- ITVE
#24	= £23 · /7BS	#20	= EU ■ ITVE
713	= £22 · ITBS	#03	= EU-ITVE
#13	= £22 · ITPS	#03	= £11 · /7T£
712	= £21 · /7BS	702	= Ell; ITVE
#12	= £21 · ITBS	702	= GUQl-ITVE
711	= £20 · /7BS	701	= FIi-ITVE
#11	= £20 · ITBS	700	= GlQH ITVE
710		713	= GlQU- ITVE
#10	= NQlA- ITKB	#13	= EXQ'ITVE
	= NQ13 ■ ITKB	#13	= G0200-/7r£
#24	= NQIl- ITKB	712	= G1201-/7y£
#23	= NQIl · ITKB	#12	= G0l20/7Y£
#22	#12
#21	711

	17	NQlO ■ ITKB	99012	= EiI-ITVE
13				= £12 · FIVE
#20 =	(72011 -FIl £23	All	= £12 · ITVE
		710	= (71012 ITVE
JTRA =	£13 ■ ITSB	710
	£13 ■ ITSB	AlO	= EU ITVF
723 =	FM ■ ITSB		= ElO-ITVF
A" 23 =	Ell ■ ITSB	A 03	= £12·ITVF
722 =	£11 ■ ITSB	A 03	= GOOOl-ITVF
A-22 =	(70021 ■ ITVF	A'03	= IRTN
721 =	(71201 -ITVF	701	= IRTN
701 =	(72110 · ITVF	712	= IRTN
700 =	£10 ■ ITVF	711	= IRTN
700 =	£12·ITVF	710	= IRFN
713 =	GlOOO ■ITVF	743	= IRTN
713 =	GlWO-ITVF	742	= IRTN
ΑΊ3 =	£11 ·ITVF	A41	= IRTN
A'13 =	GlIlX ■ ITVF	733	= IRIN
712 =	EU-ITVF	A31	= FlO-IRTN
712 =	EYO-ITVF	A 30	= ElO- IRFN
A'12 =	GlUO-ITVF	740
711 =	FU ■ ITVF	A 40
All =	£12·ITVF
710 =	£13■ITVF
710 =	(70201 - ITVF
710 =	GlOOi ■ ITVF
AfIO =	IRTN
AlO =	IRTN
703 =	IRTN
A'02 =	IRTN
KOi =	IRTN
AOO =	IRTN
IRDR =
713 =

14

Logische Gleichungen für Teilprogramm £0000 «Akkumulieren«

713	= G Olli ■ .SOOOO	701 =	GOlOl ■ 50000
A 13	= (71021-50000	702 =	G1020-50000
K13	= G2100· 50000	A'23 =	G2010-50000
A 13	= (71111 £41 YDNE-SOOOO	724 =	G1022-50000
712	= (70021 · 50000	724 =	G0220 · 50000
712	= GiIOl-SOOOO	732 =	G1012-50000
A 12	= (71100-50000	740 =	GOlOO-50000
K12	= G1102 · £41 ■ YMSD ■ 50000	740 =	GlOOl -50000
711	= (70020-50000	743 =	G2002 · 50000
AU	= (70220-50000	750 =	G1020-50000
All	= (70021- YBFY- 50000	A'24 =	GOl 12- 50000
710	= (72210 · YBZR ■ 50000	A' 32 =	G0201 · 50000
AlO	= 60012- 50000	A 40 =	G2011 · 50000
711	= (72220 · YB!-!: ■ 50000	A 51 =	G1012-50000
713	= (7002-50000	IRDR =	G2011 -50000
ICAL	= (70102-50000	IRDR =	G1121 £41-50000
ICAL	= G1020- 50000	ISTO =	50000
/C40	= (71121 £50-50000	ITRA =	G2122 G0211 -50000
/Γ41	= (71221-50000	IKBF =	GOOOl ■ 50000

17	15	99 012	/10 =	/00 =	/02 =	16
IDBF = G1120· 50000		ΑΊ0 =	/Π3 = G2220 · F50 ■ £51 · 50010 /02 =	50010 /24 =	G0020 · 50000
IDCF = (70012-50000	/23 =	IJBF =	KXl = G1102- 50010	/43 =
IDCF = G1210· 50000		/01 =	/11 = G0122£41· YMSD-	/50 =
IESF = (70211-50000		/02 =	KW = GMXl- 50010	£50 =
HCF = G1121· F41 -50000		/24 =	/10 = G2122· 50010	IRDR =
/00 = GlOlO-50000		/24 =	/10 = £50-50010	IRDR =
	/40 =	KXb = G1002-50010	IRTN =	»Multiplizieren«
Logische Gleichungen für Teilprogramm 50001	/41 =	ICAL= G0022-50010	ISTO =	G 0112· 50001
ICAL= G1201· 50001	/41 =	ICCF= G1210-£51-50010	ISTO =	G 0221 · 50001
ICAL= GlIlO -50001	/43 =	K40 = GXX2X- 50010	//C£ =	G1200· 50001
ICCF= GOlOO-50001	/43 =	/C41 = G2101 · 50010		GlIlO-50001
ICCF= GlIlO-50001	/43 =	/£5£ = G1102· 50010	G1201· 50001
/C40 = G1122-50001	/50 =	G1021· 50001
/C41 = G0121 · 50001	/51 =	G0210 · £50 · 50001
IDBF= G1020-50001	50001 IKBF =	G0120 · 50001
IDCF= G2010-50001	K24 =	G1200· 50001
UCF = Gllll· £40-50001	ITRA =	G 0022 ■ 50001
IESF = G0211-50001	IRDR =	G0202 · 50001
HBF = G2000· 50001	IRDR =	G1022· 50001
IICF = G2110-50001	ISTO =	G2010 · YLSD ■ 50001
/13 = G0120-50001	K5X =	50001
KX3 = G2100-50001		G2001 ■ 50001
K13 = G1020- YBFZ- 50001		G0210 · 50001
ΑΊ3- = G2111 £40- YDNE-	Logische Gleichungen für Teilprogramm 50010	G 0210· £50 -50001
JXl = G 0202· 50001	K\3= G2220-50010	G2011£22-£23-50001
/12 = G1212· 50001	G0122 · 50001
/12 = YLSD- 50001	G2111- £40 -50001
K Μ = G0120-50001	50001
KXl = G0112· 50001	G2011-50001
KXl = G 0201 -F51 ■ 50001
/11 = G0120· 50001
KW = G1021· 50001	»Summieren«
GOOOl · 50010
GOOOO · 50010
G0012 ■ 50010
G0022 · 50010
GOlOO · 50010
GlOOl £24-50010
GlOOl £24-50010
G1122· 50010
G2101 · £41 · 50010
G0112 · 50010
G2122 · £,50 ■ £51 · 50010
G0201 ■ 50010
G0102 · £41 ■ 50010

Logische Gleichungen für Teilprogramm 50011 »Addieren«

/13 = G2000· 50011

ΑΓ13 = G2000· 50011

/12 = G2000· 50011

ÄT12 = G0200· 50011

ΑΓΙΟ = G 0221· 50011 ATlO = G1201· 50011 /Π0 = G1211-50011 /C41 = G1120-50011

	G 0200	•soon	S Ιοδ»	Fl-X	1799012	18
17	G2000	•soon	51000 ·	£24		G12ilS0011
/11 =	G2210	■ soon	SiOOO-		IDCF =	G1002-SOOlI
/11 =	G2210	•soon			HBF =	G0221S001I
ΛΓ11 =	G0102	■soon	Transfer- Vektoren	IIBF =	G0210 ■ SOOll
/10 =	G1002	• SOOlJ		IIBF =	G0102-SOOll
/10 =	GlIlO	•soon	IIBF =	G1201 £51 SOOll
/10 =	G1211	•soon	IIBF =	G1211 SOOll
IICF =	G1102	•soon	£51 =	G1120-SOOll
/41 =	GIlOO	•soon	IRDR =	Goooi soon
/5ί =	G1102	• YBFS	ISFO =	Giioo soon
KSl =		Logische Gleichungen	IFBS =	GOOOO- }.MSD SOOIi
A'51 =		FfBS =	•SOOll IRFS =	»Transier-Vektor"
	ITVF =	fur Teilprogramm SlOOO
	IJVE =

	Anzahl der verschiedenen Transfer-^

Damit ein gemeinsames Teiiprogranim durch mehrere andere Teiie der Anlage benutzt werden kann, muß Information (die im folgenden als »Transfer-Vektor« bezeichnet werden soll) zur Programmsteuerung nach dem Austritt aus dem gemeinsamen Teiiprogramni erzeugt und vor dem Eintreten in das gemeinsame Teiiprogramni in einen Speicherbereich gebracht werden. Die Steuerung kann dann auf das gemeinsame Teilprogramm übergehen. Nach dessen Beendigung wird der Transfer-Vektor wieder aus dem Speicher herausgelesen und decodiert, um die Steuerung zu der vorgeschriebenen Stelle zu leiten.

In einem Allzweck-Computer enthält der Transfer-Vektor erstens genügend Binärziffern, um jeden möglichen Speicherplatz in der Maschine zu bezeichnen, oder genügend Bits zur Bezeichnung einer großen Anzahl von Speicherplätzen, so daß man bei der Lenkung der Steuerung auf einen der möglichen Speicherplätze mit indirekter Adressierung arbeiten kann. Die in dem vorliegenden Rechner verwendete Technik unterscheidet sich von den vorstehend erwähnten Verfahren darin, daß die Anzahl der Bits im Transfer-Vektor nur so groß zu sein braucht, wie der Logarithmus zur Basis 2 (oder die nächst größere ganze Zahl, wenn dieser Logarithmus nicht ganzzahlig ist) der

Transfer-Vektor ist also eine codierte Binärzahl, und wenn das gemeinsame Teilprogramm beendet ist, wird die codierte Binärzah! aus dem Speicher herausgelesen, decodiert und zur Steuerung des nächsten Teiiprogramms verwendet.

Wie der Transfer-Vektor in diesem Rechner verwendet wird, läßt sich anhand der nachstehenden Folge von Verfahrensschritten erkennen:

A. Die verschiedenen Transfer-Vektoren werden durch Setzen der Bit-Flipflops BFFm verschiedene Zustände erzeugt.

B. Vor der Übertragung der Steuerung auf ein gemeinsames Teilprogramm wird der Transfer-Vektor in einem sofort zugreifbaren Speicherplatz, der diesem Teilprogramm zugeordnet ist, gespeichert.

C. Die Steuerung wird dann an das gemeinsame Teilprogramm gegeben. Nach dessen Beendigung wird der Transfer-Vektor aus dem zugehörigen, sofort zugreifbaren Speicherplatz herausgelesen und in den Bit-Flipflops ZJFFgespeichert.

D. Der Transfer-Vektor wird dann durch die Befehle IRTN und ITVE oder ITVF zu der Adresse erweitert, auf welche die Steuerung gerichtet werden soll.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschritten in einem elektronischen Rechner mit einem Ein- und Ausgabegerät, einem Speicher und einem Prozessor, wobei der Prozessor ein Steuerwerk und ein Rechenwerk mit Registereinrichtung besitzt, so daß verschiedene Berechnungen in Form von Teilprogrammen und eine Vielzahl verschiedener Befehle als Teilprogramm-Schritte ausgeführt werden können, dadurch gekennzeichnet, daß

a) die Registereinnchtung (Z) einen ersten Satz von Flipflops (PFF) enthält zur Speicherung einer ein bestimmtes auszuführendes Teilprogramm (SOOO, 5111) bezeichnenden Binärkombination, welche am Ende eines Teilprogramms geändert wird bei einem Signal (YLCY) vom Steuerwerk (V) und in Abhängigkeit von Befehlen (ICAL, IRTN, ITRA) von anderen Funktionseinheiten (W, Z) des Prozessors oder des Eingabegeräts, wenn ein anderes Teilprogramm bezeichnet wird, das ausgeführt werden soll, und

b) die Registereinrichtung (7) einen zweiten Satz von Flipflops (SFF) enthält zur Speicherung einer einen bestimmten auszuführenden Teilprograinmschritt bezeichnenden Binärkombination, die geändert wird, bei dem Signal (YLCY) vom Steuerwerk (V) und in Abhängigkeit von Befehlen (IRTN, ITBS. ICAL, Ausgangssignale von PFF, SFF) von anderen Funktionseinheiten (U, W, Z) des Prozessors oder des Eingabegeräts, wenn ein anderer zu durchlaufender Teilprogramm-Schritt bezeichnet wird.

2. Registereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß mit ihrer Hilfe der Prozessor (U, V, W, Z^Teilprogramme mit einem gemeinsamen Teilprogramm ausführen kann, indem

a) der Prozessor auf eine bestimmte Binärkombination des zweiten Satzes von Flipflops (SFF) anspricht, die angibt, daß ein ein Teilprogramm aufrufender Befehl ausgeführt werden soll,

b) der Prozessor den Rückkehrcode, welcher das nächste auszuführende Teilprogramm sowie dessen nächsten auszuführenden Teilprogramm-Schritt nach Abschluß des gemeinsamen Teilprogramms bezeichnet, im Speicher ^abspeichert,

c) der Prozessor im ersten Satz von Flipflops (PFF) eine Binärkombination abspeichert, die das aufzurufende, gemeinsame Teilprogramm angibt, und

d) nach Abschluß des gemeinsamen Teilprogramms des Prozessors folgende Tätigkeiten ausführt:

— er liest den Rückkehrcode aus dem Speicher und decodiert die ausgelesene Information,

— er versieht den ersten bzw. den zweiten Satz von Flipflops (PFFbzv/. SFF) mit Binärkombinationen, die das nächste auszuführende Teilprogramm bzw. den nachfolgenden Teilprogramm-Schritt in diesem bezeichnen.

3. Registereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der im Speicher (X) abgespeicherte und aus diesem ausgelesene Rückkehrcode die Binärkombination aus dem zweiten Satz von Flipflops (SFF^enthält.