DE1774987A1 - Elektronische rechenmaschine - Google Patents

Elektronische rechenmaschine

Info

Publication number
DE1774987A1
DE1774987A1 DE19671774987 DE1774987A DE1774987A1 DE 1774987 A1 DE1774987 A1 DE 1774987A1 DE 19671774987 DE19671774987 DE 19671774987 DE 1774987 A DE1774987 A DE 1774987A DE 1774987 A1 DE1774987 A1 DE 1774987A1
Authority
DE
Germany
Prior art keywords
electrode
calculating machine
switching
unit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19671774987
Other languages
English (en)
Other versions
DE1774987C3 (de
DE1774987B2 (de
Inventor
Thomas E Osborn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Priority to DE1774987A priority Critical patent/DE1774987C3/de
Publication of DE1774987A1 publication Critical patent/DE1774987A1/de
Publication of DE1774987B2 publication Critical patent/DE1774987B2/de
Application granted granted Critical
Publication of DE1774987C3 publication Critical patent/DE1774987C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/22—Static coding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318522—Test of Sequential circuits
    • G01R31/318525—Test of flip-flops or latches
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/325—Display of status information by lamps or LED's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G06F3/0227—Cooperation and interconnection of the input arrangement with other functional units of a computer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4482—Procedural
    • G06F9/4484—Executing subprograms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4482—Procedural
    • G06F9/4484—Executing subprograms
    • G06F9/4486—Formation of subprogram jump address
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/18—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible a small local pattern covering only a single character, and stepping to a position for the following character, e.g. in rectangular or polar co-ordinates, or in the form of a framed star
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/084—Diode-transistor logic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Description

Hewlett-Packard Comp., Palo Alto, California, USA
ELEKTRONISCHE RECHENMASCHINE (Ausscheidung Tr.A. II aus P 1 549 455)
Die Erfindung betrifft eine elektronische Rechenmaschine, insbesondere einen Tischrechner, mit einer Eingabeeinheit zur Dateneingabe, einer Speichereinheit, in welche Daten eingelesen und aus welcher Daten ausgelesen werden können, und Logik-Schaltkreisenzur Ausführung von Unterprogrammen und Befehlen während aufeinanderfolgender diskreter Zeitintervalle, wobei Daten aus der Eingabeeinheit und/oder der Speichereinheit verwendet und die Ergebnisse von Berechnungen angezeigt werden.
Bei herkömmlichen elektronischen Rechnern wird die Leistung üblicherweise allen Teilen des Rechners zugeführt, wenn (
irgendein Befehl oder ein Programm ausgeführt werden soll, selbst wenn viele Teile bei der Ausführung dieses Befehles oder Programmes nicht benötigt werden. Dadurch ergibt sich ein erhöhter Leistungsverbrauch und eine erhöhte Wärmeentwicklung, und es ist ein größeres und schwereres Netzteil erforderlich.
309827/0912
Der Erfindung liegt die Aufgabe zugrunde, insbesondere diesen Nachteil der bekannten elektronischen Rechner zu vermeiden.
Ausgehend von einer Rechenmaschine der eingangs genannten Gattung wird diese Aufgabe erfindungsgexnäß dadurch gelöst, daß je einer Gruppe mit wenigstens einem Logikschaltkreis eine normalerweise ausgeschaltete Stromquelle zugeordnet ist und diese nur in Zeitintervallen mit dem zugeordneten ^ Logikschaltkreis durch ein internes Signal des Rechners verbindbar ist, in welchen die betreffende Logikfunktion ausgeführt werden soll.
Die Erfindung kann vorteilhaft dadurch ausgestaltet werden, daß jede Schaltvorrichtung eine erste normalerweise abgeschaltete Schalteinheit mit einer ersten mit der zugeordneten Treiberleitung verbundenen Elektrode und einer zweiten mit der Stromversorgungsquelle verbundenen Elektrode und eine zweite, normalerweise abgeschaltete Schalteinheit mit P einer ersten Elektrode, die mit einer dritten Elektrode der ersten Schalteinheit verbunden ist, einer zweiten Elektrode, die mit einer Vorspannungsquelle verbunden ist, deren Potential den elektrischen Geräuschpegel der Rechenmaschine übersteigt, und einer dritten Elektrode für das Steuersignal zur Einschaltung der ersten und zweiten Schalteinheiten aufweist.
3 0 9 8 2 7/0912
fciw/
Durch das Anlegen einer Vorspannung an die Schalteinheit, welche vorzugsweise einen Transistor aufweist, wird nicht nur sicher gestellt, daß nur die jeweils benötigten Teile des Rechners mit Energie gespeist werden, sondern es wird gleichzeitig einer der beiden Schaltpegel festgelegt und ein Schwellwert gegenüber Rauschspannungen geschaffen.
Im folgenden wird ein bevorzugtes Ausführungsbeispiel der Erfindung an Hand der Zeichnung erläutert.
In der Zeichnung sind eine Logikschaltung A zur Dekodierung bzw. Adressierung von Unterprogramm-Treiberleitungen K, weitere mit der Logikschaltung A zusammenwirkende Logikschaltungen B, C, D zur Identifizierung von Unterzuständen innerhalb eines Unterprogrammes und eine Diodenmatrix E dargestellt. Beide Logikschaltkreise dienen dazu, in einer Rechenmaschine entsprechend bestimmten Schaltzuständen und daraus abgeleiteten logischen Verknüpfungen zu bewirken, daß zugeordnete Treiberleitungen selektiert bzw. jeweils mit einer Stromquelle verbunden werden. Dies erfolgt erfindungsgemäß dergestalt, daß lediglich diejenigen Schaltungskomponenten mit einer zugeordneten Stromquelle verbunden werden, welche an dem jeweiligen Adressiervorgang notwendigerweise beteiligt sind.
Der Logikschaltkreis A weist ein mit Dioden, Widerständen,
309827/0912
einer 15V Spannungsquelle und einer 2,2V Spannungsquelie, einem pnp-Transistor H und einem npn-Transistor G aufgebautes UND-Gatter auf.
Der Transistor H ist mit dem Emitter an das Potential +15V mit dem Kollektor an eine Treiberleitung SOlOl und mit der Basis über einen Widerstand L an den Kollektor des Transistors G angeschlossen. Dieser Transistor ist über den Emitter an das Potential +2,2V und mit der Basis über eine Diode einer- k seits an einen gemeinsamen Diodenanschluß von fünf parallelen Eingangsdioden und andererseits über einen Widerstand an das Potential von +15V angeschlossen.
Die Logikschaltung C bzw. das Freigabegatter GO210 weist drei anodenseitig verbundene Eingangsdioden auf und bildet den Eingang der Schaltung B.
Die Schaltung B weist einen Widerstand auf, der an zwei anodenseitig verbundene Dioden angeschlossen ist. Das andere Ende des Widerstandes ist mit der Treiberleitung SOlOl verbunden, und die beiden Dioden sind einerseits mit der Schaltung C und andererseits mit der Basis eines Transistors eines anderen Schaltkreises D verbunden.
Der Schaltkreis D weist zwei untereinander und mit den Potentialen +15V und +2,2V ebenso wie die Transistoren
309827/0912
H und G verbundene Transistoren auf. Der Kollektor des über den Emitter an +15V angeschlossenen Transistors ist mit einer IESF-Befehls-Treiberleitung verbunden, die ihrerseits über Widerstände E mit einer Diodenschaltung verknüpft ist.
Die beschriebene Schaltung realisiert die folgenden logischen Verknüpfungen:
SOlOl = E03 * F02 · EOl · FOO · YLCY
G0210 = E13 * FIl · ElO
IESF = SOlOl · G0210
K24 = IESF · E50
J24 = IESF * F50
K50 = IESF * E24
J50 = IESF ' F24
Dabei sind FOO; EOl; F02; E03; YLCY Eingangssignale der Schaltung A, ElO; Eil; E13 Eingangssignale der Schaltung C, F24; E24; F50; E50 Eingangssignale und J50; K50; J24; K24 Ausgangssignale der von der Befehlsleitung IESF angesteuerten Diodenschaltungen. Diese Bezeichnungen sind in Übereinstimmung mit der Anmeldung P 1 549 455 bzw. dem englischen Patent 1 197 292 gewählt, um den Zusammenhang mit der dort beschriebenen Gesamtschaltung erkennen zu lassen. Dabei ergibt sich formal, daß die nicht ne-
3093^77 0912
gierten und negierten Eingänge von Flip-Flops rait J basw. K und die nicht negierten bzw. negierten Ausgänge von Flip-Flops mit E bzw. F bezeichnet werden, wobei die nachgestellten Ziffern den einzelnen Flip-Flop angeben.
Bevor die Funktion der beschriebenen Schaltung im einzelnen erläutert wird, erscheint es sinnvoll, den Zusammenhang mit einer Rechenmaschine klarzustellen, wie sie in dem britischen Patent 1 197 292 beschrieben ist.
Die Flip-FlopsfOO,FOl,FO2,FO3 dienen zur Identifizierung von Unterprogrammen; die Flip-FlopsFlO,FlI,F12,F13 dienen zur Identifizierung von Zuständen innerhalb eines Unterprogramme s; die Leitungen E24 und F24 gehören zu einem Flip-Flop E24, aus einer Gruppe von Bit-Flip-Flops, die als Datenregister verwendet werden, um Information im Kernspeicher zu speichern oder aus diesem herauszulesen} es handelt sich also um ein SpeicherZugriffsregister. Die Leitungen K50 und J50 gehören zu einem Zwischen-Füp-Flop 50, der ebenso wie ein Flip-Flop 51 als Pufferspeicher ssur zeitweiligen Aufnahme von Information, beispielsweise von Übertragsbits während einer Addition, dient.
Das Gatter G0210 kann eines von 80 nicht dargestellten Freigabegattern sein, die in dem ternären Zahlensystem von GOOOO G2221 durchnumeriert sind. Die ternäre Ziffer "0" bedeutet
309827/0912
den Zustand "E" (bzw. "Ο") eines Flip-Flops, während die Ziffer "1" den Zustand "F11 des Flip-Flops angibt. Die Ziffer "2" bedeutet, daß der entsprechende Flip-Flop nicht mit dem betreffenden Gatter verknüpft ist. Die Ziffern bezeichnen, mit der höchsten Stelle beginnend, die erforderlichen EingangssignaIe von den Flip-Flops 13, 12, 11 und 10. Das Gatter G0210 ist dementsprechend an die Leitungen E13, FIl und ElO angeschlossen.
Außer den erwähnten.80 Freigabegattern können noch spezielle Freigabegatter verwendet werden; su kann in einem nicht dargestellten Leitwerk ein Freigabegatter für den Befehl "logischen Zyklus durchführen" vorgesehen sein, dessen Ausgangsleitung YLCY einen der Jingänge des UND-Gatters A bildet.
Die in der Zeichnung dargestellte Unterprogramm-Treiberleitung SOlOl kann eine von 16 derartigen Leitungen sein, die in binärer Notierung mit SOOOO bis Sllll bezeichnet sind. Dabei "gibt jede Ziffernstelle an, ob das Eingangssignal dem 1- oder dem O-Zustand eines Flip-Flops entspricht. Die Stellen entsprechen, mit der höchsten Stelle beginnend, den Zuständen der Flip-Flops F03, F02, FOl bzw. FOO. Zu jedem Befehl gehört der fünfte, bereits im Zusammenhang mit dem Leitwerk erwähnte Eingang vom Bewertungsgatter YLCY.
309827/0912
Dementsprechend hat der Befehl SOlOl die folgende Forms
YBFN = F23 · E22 · E21 · F20 YBFU = E23 · E22 * E21 · F20 YBFZ = E23 · E22 · E21 * E20 YDNE = YMSD · E32 YEOD = YSIN * E32 · E40 · F51 YEZR = YLSD · E32 YLSD = F33 · F31 · F30 YLCY = F60 * E61 * E63
YQAA = F24 · F21 * GOOOl
YRDM = F60 · F63
YSAN = F61 · F62 · F63
YSIN = F33 · E31 · F30
YWTM = F61 * E63 '
YMSD = F33 · E31 · E30
Der dargestellte Schaltkreis arbeitet folgendermaßen: Bei einem Signal auf der Leitung YLCY wird gemäß--den. Aus- * gangssignalen E03, F02, EOl und FOO die Unterprogramm-Treiber leitung SOlOl über das UND-Gatter A selektiert. Diese Leitung ist eine der 16 Ausgangsleitungen einer nichtdargesteilten Steuerschaltung U bzw. eine der 16 Eingangsleitungen einer Steuerschaltung W, und sie wird durch das UND-Gatter A an das Potential +15V der Betriebsspannungsquelle angeschlossen. Die übrigen Unterprogramm-Treiber-
309827/0912
leitungen befinden sich weiterhin auf einem Potential in der Nähe von O V. Wenn dagegen das Signal YLCY den Wert "O" hat, werden alle Unterprogramm-Treiberleitungen abgeschaltet. Das Freigabegatter G2010 kann nun über die Signalkombination ElO, FIl und E13 zur Bestimmung der internen Funktionsfolge innerhalb eines Unterprogrammes aufgetastet werden. Dabei wird eine IESF-Befehlstreiberleitung an +15V angeschlossen, und es fließt ein Strom durch Widerstände E. Dieser Befehl bewirkt dann, daß die Inhalte eines Flip-Flops F50 und eines Flip-Flops F24 gegeneinander eingetauscht werden, d.h. der Ausgang E50 treibt den Eingang K24 und dergleichen.
Jede der Flip-Flop-J-K-Eingangsleitungen oder jeder der Befehle kann entsprechend einer Unterprogramm-Treiberleitung angeschlossen und bei Erfüllung der Freigabebedingungen ausgeführt werden.
Der Leistungsverbrauch wird dadurch gering gehalten, daß die jeweilige Treiberstufe D solange gesperrt bleibt, wie die zugehörige Treiberleitung nicht in Betrieb ist. Es wird daher nur für diejenigen Treiberleitungen Leistung verbraucht, die tatsächlich zu dem betreffenden Zeitpunkt Nutzarbeit leisten. Durch das Sperren der Treiberstufe D wird außerdem der eine logische Signalpegel erzeugt, der sonst durch zusätzliche Bauteile eingestellt werden mußte, ohne daß der Leistungsverbrauch herabgesetzt würde. Die Treiberstufen
3098297/091 2
machen die Schaltung außerdem gegen Störungen unempfindlich, da die gesteuerte Spannung, die bei D und G mit 2,2V angegeben ist, einen gesteuerten Schwellwert erzeugt, den die Signale überschreiten müssen, um die Treiberstufe aufzutasten. Die Eingangsspannung an der Basis.des Transistors G muß also 2,2 V übersteigen, bevor dieser Transistor einschaltet, so daß Störspannungen ohne Wirkung bleiben, deren Amplitude unter 2,2V liegt.
- 10 -
3 0 9 &2 7 / Q 9 1 2

Claims (5)

  1. /•Κ IJ
    Hewlett-Packard Comp.
    Palo Alto
    California 94304
    USA
    Case 308
    Tr.A. II
    Patentansprüche
    Elektronische Rechenmaschine mit einer Eingabeeinheit zur Dateneingabe, einer Speichereinheit, in welche Daten eingelesen und aus welcher Daten ausgelesen werden können, Logikschaltkreisen, um während diskreter Zeitintervalle logische Funktionen für ausgewählte Berechnungen auszuführen, wobei Daten aus dor Eingabeeinheit und/oder der Speichereinheit verwendet 'erden und einer Ausgabeeinheit zur Anzeige solcher Berechnungen, dadurch gekennzeichnet, daß je einer Gruppe ruit wenigstens einem Logikschaltkreis (SOlOl; IESF) eine normalerweise ausgeschaltete Stromquelle (GHL; D) zugeordnet ist und diese nur in Zeitintervallen mit dem zugeordneten Logikschaltkreis durch ein internes Signal des Rechners verbindbar ist, in welchen die betreffende Logikfunktion ausgeführt werden soll.
  2. 2. Rechenmaschine nach Anspruch 1 mit Logikschaltungen zur Ausführung von Unterprogrammen und Befehlen, dadurch g e
    ■■ ι —
    309827/0912
    kennzeichnet , daß die normalerweise ausgeschalteten Stromquellen in zwei Gruppen eingeteilt sind und je eine Stromquelle der ersten Gruppe (15V, G, H, L) je einem# Unterprogramm-Schaltkreis (SOlOl) und je eine Stromquelle
    der zweiten Gruppe (15V, D) je einem Befehlsschaltkreis (IESF) zugeordnet ist. '
  3. 3. Rechenmaschine nach Anspruch 1 bis 3, dadurch gekennzeichnet , daß je eine Stromquelle(15V, G, H, L;
    ^ 15V, G, H, L; 15V, D) über je eine Treiberleitung (SOlOl?
    IESF) je einem Logikschaltkreis zugeordnet ist, eine Stromversorgungsquelle (15V) und eine normalerweise geöffnete Schaltvorrichtung (G, H, L; D) aufweist und die Schaltvorrichtung die Stromversorgungsquelle mit dem zugeordneten Logikschaltkreis durch ein internes Signal des Rechners während derjenigen Zeitintervalle verbindet,* in welchen der Logikschaltkreis eine Logikfunktion ausführen soll.
  4. 4. Rechenmaschine nach Anspruch 2 oder 3, dadurch g e k e η η zeichnet, daß jede Schaltvorrichtung eine erste normalerweise abgeschaltete Schalteinheit (H) mit einer ersten mit der zugeordneten Treiberleitung (SOlOl) verbundenen Elektrode und einer zweiten mit der Stromversorgungsquelle (15V) verbundenen Elektrode und eine zweite, normalerweise abgeschaltete Schalteinheit (G) mit einer ersten Elektrode, die mit einer dritten Elektrode der ersten Schalt-
    - 2 309827/091 2
    einheit (H) verbunden ist, einer zweiten Elektrode, die mit einer Vorspannungsquelle (2,2 V) verbunden ist, deren Potential den elektrischen Geräuschpegel der Rechenmaschine übersteigt, und einer dritten Elektrode für das Steuersignal zur Einschaltung der ersten und zweiten Schalteinheiten aufweist.
  5. 5. Rechenmaschine nach Anspruch 4, dadurch gekennzeichnet, daß die ersten und zweiten Schalteinheiten Transistoren (H, G) und deren erste, zweite und i dritte Elektroden Kollektor-, Emitter- und Basiselektroden sind.
    309827/091 2
    Leerseite
DE1774987A 1966-06-23 1967-06-22 Elektronische Rechenmaschine Expired DE1774987C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1774987A DE1774987C3 (de) 1966-06-23 1967-06-22 Elektronische Rechenmaschine

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US55988766A 1966-06-23 1966-06-23
DE1774987A DE1774987C3 (de) 1966-06-23 1967-06-22 Elektronische Rechenmaschine

Publications (3)

Publication Number Publication Date
DE1774987A1 true DE1774987A1 (de) 1973-07-05
DE1774987B2 DE1774987B2 (de) 1974-06-27
DE1774987C3 DE1774987C3 (de) 1975-02-13

Family

ID=24235467

Family Applications (5)

Application Number Title Priority Date Filing Date
DE1774987A Expired DE1774987C3 (de) 1966-06-23 1967-06-22 Elektronische Rechenmaschine
DE19671549455 Pending DE1549455A1 (de) 1966-06-23 1967-06-22 Rechenmaschine
DE1774988A Expired DE1774988C3 (de) 1966-06-23 1967-06-22 Prüfvorrichtung für einen elektronischen Rechner
DE1799012A Expired DE1799012C3 (de) 1966-06-23 1967-06-22 Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschritten in einem elektronischen Rechner
DE1774986A Granted DE1774986B2 (de) 1966-06-23 1967-06-22 Schaltungsanordnung zur Eingabe von Daten in eine Rechenmaschine. Ausscheidung aus: 1549455

Family Applications After (4)

Application Number Title Priority Date Filing Date
DE19671549455 Pending DE1549455A1 (de) 1966-06-23 1967-06-22 Rechenmaschine
DE1774988A Expired DE1774988C3 (de) 1966-06-23 1967-06-22 Prüfvorrichtung für einen elektronischen Rechner
DE1799012A Expired DE1799012C3 (de) 1966-06-23 1967-06-22 Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschritten in einem elektronischen Rechner
DE1774986A Granted DE1774986B2 (de) 1966-06-23 1967-06-22 Schaltungsanordnung zur Eingabe von Daten in eine Rechenmaschine. Ausscheidung aus: 1549455

Country Status (6)

Country Link
US (1) US3566160A (de)
JP (1) JPS544218B1 (de)
CA (1) CA919305A (de)
DE (5) DE1774987C3 (de)
FR (1) FR1529144A (de)
GB (1) GB1197291A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2911998A1 (de) * 1979-03-27 1980-10-16 Bosch Gmbh Robert Stromversorgung fuer einen wenigstens einen verbraucher steuernden mikroprozessor durch steuersignale

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631403A (en) * 1969-09-08 1971-12-28 Singer Co Retail sales transaction terminal
DE2202658C2 (de) * 1972-01-20 1985-05-15 Allen Organ Co., 18062 Macungie, Pa. Elektronisches Musikinstrument
DE2814124A1 (de) * 1978-04-01 1979-10-11 Bosch Gmbh Robert Einrichtung zur dateneingabe in mikroprozessoren
DE2815234A1 (de) * 1978-04-08 1979-10-18 Bosch Gmbh Robert Schaltungsanordnung zur eingabe von informationen in eine mikroprozessorschaltung
DE2839359A1 (de) * 1978-09-09 1980-03-27 Licentia Gmbh Codiermatrix zum codieren von 1-aus- n-code in einen binaeren code
DE3242952A1 (de) * 1982-11-20 1984-05-24 SWF-Spezialfabrik für Autozubehör Gustav Rau GmbH, 7120 Bietigheim-Bissingen Rechner, insbesondere bordrechner fuer kraftfahrzeuge
US4644352A (en) * 1984-03-30 1987-02-17 Casio Computer Co., Ltd. Radio wave data transmission watch device
DE3444253A1 (de) * 1984-12-05 1986-06-05 Telefunken Fernseh Und Rundfunk Gmbh, 3000 Hannover Bedienungseinrichtung fuer datensysteme
JPS621265U (de) * 1985-06-17 1987-01-07

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3045128A (en) * 1958-07-01 1962-07-17 Ibm Bistable multivibrator
US3100848A (en) * 1959-06-25 1963-08-13 Ibm High speed multivibrator having cross coupling circuitry
US3102208A (en) * 1960-02-17 1963-08-27 Honeywell Regulator Co Race-preventing flip-flop switches by trailing edge of clock pulse applied through charged series capacitor
US3046413A (en) * 1960-12-16 1962-07-24 Ibm Transistor multiple count trigger with stepwave generator gates
US3294980A (en) * 1963-02-27 1966-12-27 Pacific Ind Inc High speed binary
US3351778A (en) * 1964-10-08 1967-11-07 Motorola Inc Trailing edge j-k flip-flop
US3334249A (en) * 1965-03-05 1967-08-01 Digital Equipment Corp Diode-capacitor gate having additional shunting capacitor reducing recovery time
US3369130A (en) * 1966-08-31 1968-02-13 Indiana Instr Inc Gating circuit for setting, resetting, and changing the state of a transistor flip-flop for voltage level input changes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2911998A1 (de) * 1979-03-27 1980-10-16 Bosch Gmbh Robert Stromversorgung fuer einen wenigstens einen verbraucher steuernden mikroprozessor durch steuersignale

Also Published As

Publication number Publication date
DE1774987C3 (de) 1975-02-13
GB1197291A (en) 1970-07-01
FR1529144A (fr) 1968-06-14
JPS544218B1 (de) 1979-03-03
US3566160A (en) 1971-02-23
DE1799012B1 (de) 1981-01-29
DE1774988A1 (de) 1973-07-05
DE1774986A1 (de) 1973-08-09
DE1774988C3 (de) 1979-05-03
DE1774988B2 (de) 1978-09-14
CA919305A (en) 1973-01-16
DE1799012C3 (de) 1981-10-15
DE1774986B2 (de) 1974-06-12
DE1549455A1 (de) 1971-02-18
DE1774986C3 (de) 1975-02-06
DE1774987B2 (de) 1974-06-27

Similar Documents

Publication Publication Date Title
DE2930424C3 (de) Schaltung zum Bestimmen, ob eine Spannung einen hohen oder einen niedrigen Pegel hat
DE3645221C2 (de)
DE2649725C2 (de)
DE1774987A1 (de) Elektronische rechenmaschine
DE2420058A1 (de) Elektronischer computer mit tastatur
DE2203456B2 (de) Aus Transistoren aufgebaute bistabile Multivibratorschaltung vom Master/Slave-Typ
DE2141224A1 (de) Bipolarer Antrieb für eine dynamische MOS-Speicher anordnungsgruppe
DE1512424B2 (de) Schaltungsanordnung zur Erzeugung eines Ausgangssignals entsprechend der Bedeutung eines Eingängssignals
DE1295656B (de) Assoziativer Speicher
DE2752204A1 (de) Integrierte schaltung
DE1549092A1 (de) Speicher aus aktiven Elementen
DE2740565B1 (de) Schreib-Lese-Ansteueranordnung fuer einen Bipolarhalbleiterspeicher
DE1083579B (de) Logisches Schaltelement
DE2300725A1 (de) Extremwertauswahlschaltung
DE2246756C3 (de) Elektronischer Datenspeicher
DE1299035B (de) Schaltung zum Einschreiben in einen Matrixspeicher oder zum Ablesen aus einem Matrixspeicher
DE2824862C2 (de)
DE2132560C3 (de)
DE2057124A1 (de) Assoziativspeicher
DE2618760B2 (de) Halbleiter-Speichervorrichtung
DE2626928C2 (de) Logisch gesteuerte Verriegelungsschaltung
DE1171953B (de) Transistorgesteuerter Lastkreis
DE1296180B (de) Schaltungsanordnung zum Ansteuern einzelner Schaltungselemente innerhalb einer Mehrzahl von Schaltungselementen mittels codierter Steuersignale
DE1077896B (de) Transistoranordnung fuer die Durchschaltung von Signalen
DE112021004209T5 (de) Nichtflüchtiger Speicher

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee