-
Die Erfindung betrifft eine Schaltungsanordnung zur Ansteuerung einzelner
Schaltungselemente innerhalb einer Mehrzahl von Schaltungselementen mittels codierter
Steuersignale, wobei jedes Schaltungselement nur auf ein Steuersignal bestimmter
Codierung bei gleichzeitigem Anstehen eines Auswahlsignals anspricht.
-
Bei solchen Schaltungsanordnungen liegen zwei Signalarten in Form
von Impulsen vor, die nicht miteinander in Phase sind und die zum Berechnen, Aussondern,
Sortieren, Ordnen, Vergleichen, Drucken od. dgl. bei Datenverarbeitungsanlagen oder
immer dann benötigt werden, wenn ein wiederholtes, zeitlich bestimmtes Abtasten
das svstematische Ansteuern von Schaltungselementen erforderlich macht. Bei der
Kernebenenmatrix einer Datenverarbeitungsanlage z. B. besteht ein typischer Arbeitsvorgang
im aufeinanderfolgenden Adressieren der Speicherstellen in der Matrix mittels eines
Verteilers, im Führen eines Ablesevorgangs zu jeder Adressenstelle, im Durchführen
eines Schreibvorgangs nach dem Ablesevorgang und im anschließenden Vorbewegen des
Verteilers zu der nächsten Speicherstelle. üblicherweise enthält der Verteiler Zähler,
Decodiertore und Takttore, die in einer Schaltung zusammenwirken, um Signale an
die darauffolgenden Speicherstellen im Speicher zu verteilen, und zwar in zeitlicher
übereinstimmung mit den Ablesetakt-Impulsströmen und den Schreibtakt-Impulsströmen.
-
Die bisher hierzu bekannten Schaltungen sind jedoch noch sehr aufwendig,
was nicht nur an der oft hohen Zahl der Speicher liegt, sondern besonders auch an
dem spezifischen Schaltungsaufwand, den innerhalb einer solchen Verteilerschaltung
jeder Speicher für sich erfordert. Die Erfindung hat die Aufgabe, diesen letztgenannten
Schaltungsaufwand herabzusetzen.
-
Die zur Lösung dieser Aufgabe erfindungsgemäß vorgeschlagene Schaltungsanordnung
enthält eine erste, von einem Codegenerator mit einer binären Codefolge gespeiste
Gatteranordnung aus Toren mit jeweils zwei Eingängen, wobei der Codierung entsprechend
zu jedem Zeitpunkt jeweils nur eines der Tore beide zum Durchschalten benötigten
Eingangssignale vom Codegenerator erhält und dann ein Ausgangssignal abgibt, das
eines der beiden Eingangssignale für das der Codierung entsprechende Tor einer nachgeschalteten
zweiten Gatteranordnung ist, deren Tore jeweils dann ein Steuersignal auf das jeweilige
Schaltungselement geben, wenn gleichzeitig als zweites Eingangssignal an dem jeweiligen
Tor auch ein Auswahlsignal ansteht.
-
Bei diesem Schaltungsaufbau braucht also das von der als Decodierer
arbeitenden ersten Gatteranordnung kommende Ausgangssignal stets nur noch über ein
einziges Gatter zu laufen, das diese Schaltbedingung mit der durch das Auswahlsignal
gegebenen Schaltbedingung vereinigt. Je Schaltungselement, also z. B. je Speicher,
sind dann nur jeweils zwei Tore erforderlich, um die gewünschte Durchschaltung zu
erhalten.
-
Für Gatteranordnungen in der Art der ersten Gatteranordnung lassen
sich verschiedene Gattertypen verwenden. Besonders vorteilhaft ist es jedoch, wenn
die erste Gatteranordnung aus jeweils zwei Eingänge aufweisenden NAND-Toren besteht,
die von dem Codegenerator in einer der binären Codierung entsprechenden Folge negative
Eingangssignale erhalten und deren Ausgangssignale positiv sind, und wenn die zweite
Gatteranordnung aus NOR-Toren mit für positive Eingangssignale ausgelegten Eingängen
besteht.
-
In weiterer Ausgestaltung der Erfindung wird vorgeschlagen, daß das
Ausgangssignal eines jeden Tores der ersten Gatteranordnung auf eine eigene Sammelleitung
geschaltet ist die jeweils der Code-Wertigkeit dieses betreffenden Ausgangssignals
entspricht, und daß an diese Sammelleitungen mehrere Gatteranordnungen in der Art
der zweiten Gatteranordnung angeschlossen sind, wobei jedoch jede dieser Gatteranordnungen
ein besonders Auswahlsignal erhält, das jeweils zu einer anderen Zeit ansteht als
die Auswahlsignale der übrigen, ebenfalls erst bei Anstehen eines Auswahlsignals
durchschaltenden Gatteranordnungen.
-
Die Schaltungsanordnung nach der Erfindung läßt sich somit z. B. auch
verwenden für die Abtastung des Kernebenenspeichers in einer mit hoher Geschwindigkeit
arbeitenden Druckvorrichtung, um aufeinanderfolgend Zeichencodes, die in den Speicher
eingespeichert sind, einer Vergleichseinrichtung zuzuführen. In einer solchen Anlage
können verschiedene Impulsströme verarbeitet werden, z. B. Impulsströme mit Ablese-Prüfimpulsen
und mit Schreib-Prüfimpulsen, die nach einem zugeordneten Ablese-Prüfimpuls erzeugt
sind. Mit Hilfe der Codefolge werden die Leitungen identifiziert, denen die Impulse
zugeführt werden sollen, wobei zumindest zwei Leitungen vorhanden sind, in die eine
Einblendung der Impulse jeweils zu verschiedenen Zeiten erforderlich ist, die durch
die Ablese- und die Schreibtaktzeit bestimmt sind. Jeder Kern eines Kernebenenspeichers
hat dann außer einer Eingangsdatenleitung und einer Abtastleitung außerdem eine
Schreibprüfleitung und eine Ableseprüfleitung, die während des Abtastens des Kerns
aufeinanderfolgend erregt werden. Bisher war stets noch eine Anzahl von Umwandlern
erforderlich, die zu einer richtigen Verteilung der einzelnen Impulse eingeschaltet
werden mußten; diese Umwandler können bei einer Schaltung nach der Erfindung jedoch
entfallen.
-
Gemäß einem weiteren Vorschlag der Erfindung ist es vorteilhaft, wenn
der Codegenerator einen Taktgeber enthält und wenn die von diesem erzeugten Impulse
außerdem als Auswahlsignale dienen, nachdem sie gegenüber den zur Speisung des Codegenerators
entnommenen Impulsen zeitlich verzögert wurden. Man hat hierdurch die Möglichkeit,
ohne großen Aufwand während des Anstehens eines Taktimpulses für den Codegenerator,
der das Weiterschalten desselben auf den jeweils nächsten Codewert bestimmt, eine
beliebige Zahl von Auswahlimpulsen mit verschiedener Verzögerungszeit zu erzeugen.
-
Für die Anwendung, innerhalb der erfindungsgemäßen Schaltungsanordnung
eignet sich besonders ein Codegenerator, der aus zwei binären Schaltelementen mit
je einem 1-Ausgang und einem 0-Ausgang aufgebaut ist, wobei die Schaltelemente
außer den den beiden Ausgängen zugeordneten Haupteingängen je einen weiteren,
dem 1-Eingang als UND-Bedingung zugeordneten Eingang aufweisen und wobei diese Eingänge
parallel geschaltet und an den unverzögerten Ausgang des Taktgebers angeschlossen
sind.
-
Weitere Vorteile der Erfindung ergeben sich aus der nachfolgenden
Beschreibung eines Ausführungsbeispiels an Hand der Zeichnung.
F
i g. 1 zeigt den grundsätzlichen Aufbau einer Schaltungsanordnung nach der
Erfindung; F i g. 2 zeigt die Kurvendarstellung der beim Arbeiten der Schaltungsanordnung
erzeugten Impulse; F i g. 3 zeigt die Schaltung eines im Zusammenhang mit
der Erfindung verwendeten NAND-Tores und F i g. 4 zeigt entsprechend die
Schaltung eines NOR-Tores.
-
Die in F i g. 1 dargestellte Schaltungsanordnung enthält eine
Zeitgebereinrichtung TM, einen Codegenerator CG, eine erste Gatteranordnung
DG mit einem Satz von Decodiertoren ND, eine zweite GatteranordnungACG
bzw. BCG mit einem Satz von Takttoren NR und einen Satz von Antriebsverstärkern
DAA bzw. DAB für jeden Satz von Taktgebertoren. Die hier beschriebene Schaltung
ist anwendbar als Verteilungssteuerung, bei der die Zeitgebereinrichtung TM Vorschubimpulse
erzeugt, von denen jeweils einer ein Weiterschalten des Codegenerators CG auslöst,
wozu jeweils die vordere Flanke jedes Vorschubimpulses ausgenutzt wird. Außerdem
gibt es in dieser Schaltung Auswahlimpulse A, die gegenüber den Vorschubimpulsen
verzögert sind, und Auswahlimpulse B, die ihrerseits wiederum gegenüber den Auswahlimpulsen
A verzögert sind. Das Zeitverhältnis dieser Impulse zueinander ist in F i
g. 2 dargestellt. Die hier beschriebene Verteilungssteuerung wird z. B. benötigt
zum Abfragen von Magnetkernspeichern. Die Zeitgebereinrichtung TM weist einen üblichen
Taktoszillator 1 auf, der über eine elektronische Schalteinrichtung, die
hier als ein Schalter S 1
dargestellt ist, mit dem verbleibenden Teil
der Anlage verbunden ist derart, daß das Schließen des Schalters S 1
zu einer Zufuhr eines Stroms von Vorschubimpulsen zu der Anlage führt. Diese Taktimpulse
werden an den Eingangsanschluß eines üblichen Verzögerungsglieds D 1 angelegt,
um den Zug von Auswahlimpulsen A zu erzeugen. Diese werden an den Eingangsanschluß
eines zweiten Verzögerungsglieds D 2 angelegt, um den Zug von Auswahlimpulsen
B zu erzeugen.
-
Der in Richtung auf positive Spannungswerte erfolgende übergang an
der Vorderkante jedes Vorschubimpulses wird als das Verteilervorschubsignal an den
Codegenerator CG angelegt. Der Codegenerator CG kann von irgendeiner üblichen Ausführung
sein, gemäß der Darstellung weist er jedoch zwei übliche Flip-Flops F
1 und F 2 auf, die miteinander verbunden sind, um einen Binärzähler zu bilden.
Diese Flip-Flops F 1, F 2 können von irgendeiner üblichen Ausführung
sein, wobei jeder mit einem EinstellanschlußS, einem RückstellanschlußR, einem mit
der Ziffer 1 bezeichneten »logische l«-Ausgangsanschluß und einem mit
0 bezeichneten »logische 0«-Ausgangsanschluß versehen ist. Die Flip-Flops
F 1, F 2 sind weiterhin mit einem Auslöseeingangsanschluß T
und vorzugsweise mit einem Freischalteingang C versehen. Die Flip-Flops F
1, F 2 können von solcher üblicher Ausführung sein, daß sie
den eingestellten Zustand einnehmen, wenn ein positives Niveau an den Eingangsanschluß
S und eine Spannungsänderung in positiver Richtung an den Auslöseeingangsanschluß
T angelegt wird. Sie nehmen ihren rückgestellten Zustand ein, wenn ein positives
Potential an den Eingangsanschluß R und eine Spannungsänderung in positiver Richtung
an den Eingangsanschluß T angelegt werden. Wie dargestellt, sind der 1-Ausgangsanschluß
des Flip-Flops F 1 mit dem Einstelleingangsanschluß S des Flip-Flops
F 2 und der 0-Ausgangsanschluß des Flip-Flops F 1 mit dem Rückstellanschluß
R des Flip-Flops F 2 verbunden. Der Ausgangsanschluß 1 des Flip-Flops F 2
ist mit dem Rückstellanschluß R des Flip-Flops F 1 und der Ausgangsanschluß
0 des Flip-Flops F 2 ist mit dem Eingangsanschluß S des Flip-Flops
F 1 verbunden. Die Freischalteingänge C jedes Flip-Flops F
1, F 2 sind miteinander verbunden und können mit einem Impuls,
der an der Klemme FR zugeführt wird, gespeist werden, und zwar zu irgendeinem Zeitpunkt,
wie es bei einer besonderen Anlage erforderlich ist, um beide Flip-Flops F
1, F 2 in den rückgestellten Zustand zu bringen. Die Flip-Flops
F 1, F 2 sind von einer Art, daß sie ein positives Potential
an dem Ausgangsanschluß 1 erzeugen, wenn der Flip-Flop sich in dem eingestellten
Zustand befindet, und ein Erdpotential an diesem Anschluß erzeugen, wenn der Flip-Flop
sich in dem rückgestellten Zustand befindet. Entgegengesetzte Bedingungen herrschen
selbstverständlich an dem 0-Ausgangsanschluß vor.
-
Mit den gerade beschriebenen Verbindungen ist unter der Annahme, daß
die beiden Flip-Flops F 1
und F 2 sich in ihrem rückgestellten Zustand
befinden, ersichtlich, daß der S-Anschluß des Flip-Flops F 1 sich auf einem
positiven Potential befindet, weil der 0-Ausgangsanschluß des Flip-Flops F 2 sich
auf einem positiven Potential befindet, und der Rückstellanschluß R des Flip-Flops
F 2 befindet sich auf positivem Potential, weil der 0-Anschluß des Flip-Flops F
1 sich auf positivem Potential befindet. Unter diesen Bedingungen bewirkt
die erste Spannungsänderung in positiver Richtung, die an die Auslöseanschlüsse
T der Flip-Flops F 1, F 2 angelegt wird, daß der Flip-Flop
F 1 seinen eingestellten Zustand einnimmt und der Flip-Flop F 2 in seinem
rückgestellten Zustand verbleibt. Die Flip-Flops F 1, F 2 werden
demgemäß aus dem binären Zustand 00 zu dem binären Zustand 01 geschaltet.
Bei der nächstfolgenden Spannungsänderung in positiver Richtung bleibt der Flip-Flop
F 1 eingestellt und der Flip-Flop F 2 wird eingestellt, so daß der
binäre Zustand 11
erhalten wird. Eine darauffolgende Spannungsänderung in
positiver Richtung bewirkt, daß der Flip-Flop F 1 rückgestellt wird
und der Flip-Flop F 2 eingestellt bleibt. Dies entspricht dem binären Zustand
10.
Schließlich bewirkt eine weitere an die Flip-Flops F
1 und F 2 angelegte Spannungsänderung in positiver Richtung, daß der Flip-Flop
F 2 rückgestellt wird und der Flip-Flop F 1 rückgestellt bleibt, so daß die
Schaltung in ihren anfänglichen Zustand zurückgeführt ist. Demgemäß schaffen die
dargestellten Verbindungen das vollständige Komplement der binären Zustände, obwohl
sie nicht in steigender binärer Weise in Folge geschaltet bzw. aneinandergereiht
sind.
-
Die Ausgangsanschlüsse des Codegenerators CG sind mit einem Satz von
Decodiertoren DG in der in F i g. 1 dargestellten Weise verbunden.
Die Decodiertore DG weisen vier übliche NAND-Tore ND 1,
ND
2, ND 3 und ND 4 auf. Diese Tore können von irgendeiner
üblichen Ausführung sein, sie sind jedoch vorzugsweise von der in F i
g. 3 dargestellten und nachstehend beschriebenen Ausführung. Für die dargelegten
Zwecke wird lediglich bemerkt, daß die Ausgangsanschlüsse jedes Tores sich nur dann
auf Erdpotential befinden, wenn beide Eingangsanschlüsse
sich auf
einem positiven Potential befinden, und daß sie sich auf einem positiven Potential
befinden, wenn irgendein Eingangsanschluß sich auf Erdpotential befindet. Die Tore
sind derart geschaltet dargestellt, daß das Ausgangserdpotential aufeinanderfolgend
von links nach rechts in die Binärordnung 00, 01, 11
und 10 der Zählerausgänge
erzeugt wird. Demgemäß erzeugt das Tor ND 1 einen Erdpotentialausgang,
wenn die 0-Ausgangsanschlüsse der Flip-Flops F 1
und F2 sich beide
auf einem positiven Potential befinden. Das Tor ND 2 erzeugt einen
Erdpotentialausgang, wenn der Flip-Flop F 1 eingestellt und der Flip-Flop
F 2 rückgestellt ist. Das Tor ND 3 erzeugt einen Erdpotentialausgang,
wenn beide Flip-Flops F 1, F 2 eingestellt sind. Das Tor
ND 4 erzeugt einen Erdpotentialausgang, wenn der Flip-Flop F 2 eingestellt
und der Flip-Flop F 1 rückgestellt ist.
-
Die Ausgänge der Tore DG können auf irgendeine Anzahl von Bestimmungsleitungen
in übereinstimmung mit einer gewünschten Anzahl von außer Phase befindlichen Auswahlimpulszügen
verteilt werden. Gemäß der Darstellung sind zwei Auswahlimpulsströme A und
B vorgesehen, und die Ausgänge der Tore DG sind an einen ersten Satz Taktgebertore
ACG und einen zweiten Satz Taktgebertore BCG ge-
schaltet. Zusätzliche Verbindungen
für zusätzliche Auswahlimpulse können durch Anschließen zusätzlicher Sätze von Taktgebertoren
an die gleiche Gruppe von Leitungen erhalten werden, wie es bei 2 angedeutet ist.
-
Jeder Satz von Taktgebertoren, beispielsweise der SatzACG und der
SatzBCG, weist vier übliche NOR-Tore auf. Demgemäß weist der TorsatzACG vier NOR-ToreNR1,NR2,NR3
und NR4 auf. Diese Tore sind vorzugsweise von der in F i g. 4 dargestellten
und nachstehend beschriebenen Art, sie können jedoch von irgendeiner üblichen Ausführung
sein. Bei der dargestellten Anlage müssen sie von solcher Art sein, daß sie nur
dann ein positives Ausgangspotential erzeugen, wenn alle Eingangsanschlüsse sich
auf Erdpotential befinden, und daß sie einen Erdpotentialausgang erzeugen, wenn
irgendein Eingangsanschluß sich auf einem positiven Potential befindet.
-
Jedes der Tore des Satzes ACG ist mit zwei Eingangsanschlüssen versehen.
Ein Eingangsanschluß jedes Tores ist mit dem Ausgangsanschluß eines entsprechenden
Decodiertores in der Gruppe DG verbunden. Die anderen Eingangsanschlüsse
aller der Tore sind miteinander und mit der Zeitgebereinrichtung TM verbunden, um
die Auswahlimpulse A zu empfangen. Unter Bezugnahme auf F i g. 2 ist ersichtlich,
daß, wenn Auswahlimpulse A erzeugt sind, angenommen werden kann, daß die
Leitung, auf welcher sie erscheinen, sich auf Erdpotential befindet.
-
Die Taktgebertore BCG können genau so ausgeführt und angeschlossen
sein wie die Tore A CG mit der Ausnahme, daß diese Tore die Auswahlimpulse
B empfangen.
-
Die Ausgangsanschlüsse der Tore A CG können mit den
Eingangsanschlüssen eines Satzes von Antriebsverstärkem DAA verbunden sein, die
vier üb-
liche Verstärker DA 1, DA 2, DA 3
und DA 4 aufweisen. Ein ähnlicher Satz von Antriebsverstärkem DAB
kann für die Ausgangsanschlüsse der Tore BCG vorgesehen sein. Wie in F i
g. 1 angedeutet, können die Ausgangsleitungen a, b, c und
d jedes Antriebsverstärkers in den Sätzen DAA und DAB durch die Kerne
eines Kernebenenspeichers hindurchgeführt sein. Beispielsweise können bei der Anwendung
bei einer mit hoher Geschwindigkeit arbeitenden Druckvorrichtung, wie es oben erwähnt
worden ist, die Leitungen des Satzes DAA mit den Ableseleitungen des Kernebenenspeichers
und die Ausgänge des Satzes DAB mit den Schreibleitungen entsprechender Kerne verbunden
sein.
-
In F i g. 3 sind typische Stromkreise dargestellt, die zur
Verwendung als NAND-Tore gemäß F i g. 1 geeignet sind. Der dargestellte Stromkreis
ist für Bezugszwecke so bezeichnet, daß er dem Tor ND 1 in dem Decodiertorsatz
DG entspricht. Andere entsprechende Tore können von gleicher Ausführung sein.
-
Gemäß der Darstellung weist das typische NAND-Tor ND 1
zwei Eingangsanschlüsse a und b auf, die über übliche Dioden D 1 und
D 2 mit einer Verbindungsstelle an einem Potentialteiler verbunden sind.
Der Potentialteiler verläuft von einer zweckentsprechenden Quelle positiver Spannung
+ Vcc über einen Widerstand R 1, zwei Dioden D 3 und D 4 und
einen Widerstand R 2 zur Erde. Die Verbindungsstelle der Diode D 4 und des
Widerstands R 2 ist an die Basis eines üblichen npn-Transistors Q 1 geschaltet.
Der Emitter des Transistors Q 1 ist geerdet, und der Kollektor ist über einen
Widerstand R 3 zu der Quelle + Vcc zurückgeführt. Die Komponenten
des Stromkreises ND 1 können diskrete Komponenten sein, die auf einer gedruckten
Stromkreistafel angeordnet sind, wie es üblich ist, oder sie können auf übliche
Weise in der Form integrierter Stromkreise hergestellt sein.
-
Der Ausgangsanschluß c des NAND-Tors ND 1 ist mit dem Kollektor
des Transistors Q 1 verbunden. Im Betrieb, wenn Erdpotential an einen oder
beide Eingangsanschlüsse a, b angelegtist, wird derTransistor
Q 1
gesperrt, und das Potential am Ausgangsanschluß c wird mit Bezug
auf Erde positiv. Wenn an beiden Eingangsanschlüssen a und b ein mit Bezug
auf Erde positives Potential vorhanden ist, sind die Dioden D 1
und
D 2 blockiert, und das Potential an der Basis des Transistors Q
1 ist positiv, so daß der Transistor Q 1
vorwärts vorgespannt
wird, um bis zur Sättigung zu leiten und das Potential des Ausgangsanschlusses c
im wesentlichen auf Erdpotential herabzusetzen. Es sind zwei Eingangsanschlüsse
a und b dargestellt, es ist jedoch ersichtlich, daß irgendeine praktische
Anzahl von zusätzlichen Eingangsanschlüssen vorgesehen sein kann, und zwar durch
Verwendung zusätzlicher Dioden, solche wie die Dioden D 1 und D 2,
die an dieselbe Stelle geschaltet sind. Demgemäß kann eine Erweiterung des Codegenerators
CG zum Erzeugen einer großen Anzahl von Ausgangssignalen erhalten werden durch die
Verwendung zusätzlicher Eingangsanschlüsse zu den Toren, beispielsweise dem Tor
ND 1.
-
In dem NAND-Stromkreis ND 1 dienen die Dioden D 3
und D 4 zum Abkoppeln der Basis des Transistors Q 1 von dem Eingang,
wenn der Transistor gesperrt wird. Dies gewährleistet, daß der Energiespalt bzw.
Bandabstand in der Basisverbindung des Transistors Q 1 sich nicht über einen
vernünftig weiten Bereich von Temperaturen hin « aus erstreckt, und es macht
es nicht erforderlich, den Widerstand R 2 zu einer negativen Energiequelle an Stelle
zu Erde zurückzuführen. Die Dioden D 3 und D 4 führen
weiterhin zu höheren Schaltgeschwindigkeiten des Stromkreises ND 1. Der Transistor
Q 1 ist vorzugsweise ein Siliziumtransistor.
-
In F i g. 4 ist ein typisches NOR-Tor NR 1 dargestellt.
Das
Tor NR 1 ist mit zwei Eingangsanschlüssen a und b dargestellt, jedoch
können andere Eingangsanschlüsse vorgesehen sein für eine offensichtliche Erweiterung
des Stromkreises, wenn es gewünscht wird. Jeder Eingangsanschluß ist über eine Diode,
z. B. D 5 bzw. D 8, mit einer Verbindungsstelle an einem Potentialteiler
verbunden, der von einer zweckentsprechenden Quelle positiver Spannung + Vcc über
einen Widerstand R 4, eine Diode D 6,
eine gemeinsame Diode
D 7 und einen gemeinsamen Widerstand R 5 zu Erde verläuft.
Entsprechend ist der zweite Eingangsanschluß b über eine Eingangsdiode
D 8 mit einer Verbindungsstelle an einem Potentialteiler verbunden, der von
der positiven Spannungsquelle + Vcc über den Widerstand R 6, die Diode
D 9, die gemeinsame Diode D 7 und den gemeinsamen Widerstand
R 5 zu Erde verläuft. Andere Eingangsanschlüsse können auf ähnliche
Weise angeschlossen werden.
-
Die Verbindungsstelle der Diode D 7 und des Widerstands
R 5 ist an die Basis eines üblichen npn-Transistors Q 2 geschaltet,
der vorzugsweise ein Siliziumtransistor ist. Der Emitter des Transistors
Q 2 ist geerdet, und der Kollektor ist über einen Widerstand R
7 an die Spannungsquelle + Vcc geschaltet. Wie bei dem Tor ND 1
sind die Komponenten entweder diskrete Komponenten, die miteinander verbunden sind,
oder der gesamte Stromkreis kann durch integrierte Stromkreistechniken gebildet
sein. Es ist ersichtlich, daß komplexe Stromkreise, wie sie in F i g. 1 dargestellt
sind, ebenfalls aus integrierten Stromkreisen gebildet sein können, wenn es gewünscht
wird.
-
Der Ausgangsanschluß c des Tors NR 1 ist an den Kollektor des
Transistors Q 2 geschaltet. Wenn im Betrieb irgendeiner der Eingangsanschlüsse
a, b mit Bezug auf Erde positiv ist, wird die Basis des Transistors
Q 2 mit Bezug auf den Emitter vorwärts vorgespannt, und der Transistor leitet
in Sättigung, so daß der Ausgangsanschluß c auf Erdpotential gebracht wird. Wenn
alle Eingangsanschlüsse sich auf Erdpotential befinden, wird der Transistor
Q 2 gesperrt, und sein Ausgangsanschluß c geht mit Bezug auf Erde auf ein
positives Potential.
-
Die Dioden D 6, D 7 und D 9 in dem NOR-Tor NR
1 erhöhen die Schaltgeschwindigkeit des Stromkreises, erhöhen die Kopplungswirksamkeit
und schaffen eine Begrenzung, wenn mehr als ein Eingangsanschluß positiv gemacht
wird, und sie dienen weiterhin zur Ausübung der logischen Funktion des Isolierens
von Eingängen. Insbesondere sei angenommen, daß der Eingangsanschluß a positiv ist
und der Eingangsanschluß b sich auf Erdpotential befindet. Die Dioden D
6 und D 7 leiten in Vorwärtsrichtung, und die Basis des Transistors
Q 2 ist mit Bezug auf den Emitter vorwärts vorgespannt. Die Anoden der Dioden
D 8 und D 9 befinden sich lediglich um einen Diodenspalt bzw. eine
Diodenbandbreite oberhalb Erdpotential. Jedoch befindet sich die Kathode der Diode
D 9 um wenigstens zwei Diodenbandbreiten oberhalb Erdpotential, und zwar
die Basisbandbreite des Transistors Q 2 und die Bandbreite der Diode
D 7.
Demgemäß ist die Diode D 9 unter diesen Bedingungen umgekehrt
vorgespannt und isoliert den zweiten Eingang. Die Anordnung dieser Dioden macht
weiterhin den Stromkreis stabiler, wenn der Basiswiderstand R 5 an
Erde geschaltet ist an Stelle an eine zusätzliche Quelle negativer Spannung. Die
Arbeitsweise der oben beschriebenen Vorrichtung ist aus der Beschreibung allgemein
erkennbar. Jedoch ist die Arbeitsweise kurz wie folgt. Es sei angenommen, daß der
Flip-Flop F 1 in dem Codegenerator CG sich in seinem rückgestellten Zustand
und der Flip-Flop F 2 sich in seinem eingestellten Zustand befindet und daß der
Schalter S 1 geschlossen ist. Eine erste Spannungsänderung in positiver Richtung
stellt den Flip-Flop F2 zurück, und der Flip-FlopF1 bleibt eingestellt. Der darauffolgende
AuswahlimpulsA macht das TorND1 in dem Torsatz ACG wirksam. Wenn beide Flip-Flops
Fl und F2 rückgestellt sind, erzeugt das Tor ND 1 einen Erdpotentialausgang,
so daß der Ausgangsanschluß des Tors NR 1 ein positives Potential annimmt
und Antriebsstrom über den Verstärker DA 1 zu der Ausgangsleitung a führt.
Der folgende Auswahlimpuls B wird dem ersten Tor des Satzes BCG zugeführt und macht
dieses wirksam, so daß es den Ausgang des Tors ND 1 in die erste Ausgangsleitung
a einblendet. Bei der nächsten Spannungsänderung in positiver Richtung wird der
Codegenerator CG vorbewegt, um 0 1 zu zählen. Bei dem nächsten folgenden
Auswahlimpuls A werden die gerade beschriebenen Vorgänge wiederholt mit der
Ausnahme, daß das zweite Tor ND 2 in dem Satz DG die zweiten
Tore, beispielsweise NR 2, in dem Satz A CG wirksam macht, um Ausgangsantriebsstromimpulse
zu erzeugen, wenn die entsprechenden Auswahlimpulse ankommen. Die Schaltung arbeitet
auf diese Weise weiterhin, bis der Schalter S 1 geöffnet wird.