-
Transponder Die Erfindung betrifft einen Transponder, insbesondere
für Sekundärradarsysteme, Freund/Feinderkennungssysteme, Flugnavigationssysteme
u. dgl., mit einer Empfangseinrichtung mit einem Decoder, der dann ein Signal abgibt,
wenn mindestens eine von mehreren Arten von Abfrageimpulspaaren erkannt wird und
mit einer Sendeeinrichtung mit einem Coder zur Erzeugung von Antwortimpuisfolgen
jeweils gleicher Länge und Impulsanzahl, und bei dem der Coder je einen Festwertspeicher
fdr jede Antwortimpulsfolge aufweist.
-
Ein derartiger Transponder ist in der FR-PS 1 482 954 beschrieben,
wobei allerdings zur Decodierung und zur Codierung ein einziges Schieberegister
verwendet wird.
-
In der älteren Anmeldung P 21 17 340.0 wird ein ähnlicher Transponder
mit einem einzigen Schieberegister zur Decodierung und Codierung vorgeschlagen,
bei dem zusätzlich ein Schieberegister vorgesehen ist, das mit einem wesentlich
schnelleren Takt als dem Sendetakt betrieben wird und bei dem jeder empfangene Impuls
auf das Schieberegister gelangt und bei dem die Verzögerungsleitung so gesteuert
wird, daß der Impuls diese nur dann vollständig durchlaufen kann, wenn ein Erkanntsignal
vom Decoder vorliegt und bei dem dieser Impuls den von dem schnellen Takt abgeleiteten
Sende takt einschaltet.
-
Bei der bekannten Anordnung nach der FR-PS 1 482 954 besteht der Coder
im wesentlichen aus zwei Speichern, nämlich dem Festwertspeicher und dem Schieberegister.
Andererseits wird dort auch das Schieberegister zum Decodieren verwendet, d.h.
-
der erste Abfrageimpuls wird durch das Schieberegister geschoben und
derart verzögert, daß die beiden Eingänge einer UND-Schaltung gleichzeitig angesteuert
werden, nämlich der eine durch den verzögerten ersten Impuls und der andere durch
den zweiten Abfrageimpuls. In diesem Falle liefert die UND-Schaltung ein Abfrageerkanntsignal.
Bei einer derartigen Doppelausnutzung des Schieberegisters ist es notwendig, das
Schieberegister zurückzustellen zwischen dem Decodieren und dem Codieren, außerdem
muß der Takt umgeschaltet werden, da der Codier- und der Decodiertakt unterschiedlich
sind Für diese Doppelausnutzung benötigt man somit zusätzliche Schaltkreise, die
den Transponder insgesamt komplizierter machen, wodurch die Zuverlässigkeit verringert
wird.
-
Es ist die Aufgabe der Erfindung, diese Nachteile zu vermeiden und
einen Coder für einen Transponder anzugeben, bei dem nur ein Speicher erforderlich
ist.
-
Die Erfindung ist dadurch gekennzeichnet, daß zur Aussendung der Antwortimpulsfolge
die Bits des aufgerufenen Festwertspeichers nacheinander, gesteuert vom Sendetakt,
abgetastet und zur Modulation des Senders weitergeleitet werden.
-
Zur Abtastung werden dabei die einzelnen Bits nacheinander auf den
Eingang einer UND-Schaltung durchgeschaltet, wobei zur Durchschaltung zweckmäßigerweise
eine sogenannte Multiplex-Schaltung verwendet wird.
-
Eine Multiplex -Schaltung ist ein integrierter Schaltkreis, der aus
einem UND-ODER-NICHT-Glied besteht, und der eine Vielzahl von Eingängen und einen
Ausgang aufweist. Ein solcher Schaltkreis ist beispielsweise in dem Aufsatz von
J.M.Krausener, Electronique Industrielle, April 1970, S. 219...224 beschrieben.
Beispielsweise enthält eine
Nultiplex-Schaltung 16 Eingänge E zur
Dateneingabe, einen Inhibitionseingang ST und 4 binäre Steuereingänge A, B, C und
D. Wird der logische Pegel O an den Eingang ST angelegt, dann tritt am Ausgang X
der Mulitplex-Sehaltung das binäre Komplement des über die Steuereingänge A, B,
C, D ausgewählten Bits auf.
-
Auf diese Weise kann man erreichen, daß durch aufeinanderfolgendes
Adressieren der Eingänge E des Multiplexers mittels eines Binärzählers,der vom Sendetakt
gesteuert wird, nacheinander das Komplement der Bits, die am Eingang der Multiplex-Schaltung
bereitgestellt sind, auftritt. Auf diese Weise erfolgt eine Parallelserienwandlung.
-
Die Erfindung wird nun anhand der Figuren beispielsweise näher erläutert.
Es zeigen: Fig. 1 ein Blockschaltbild des Coders; Fig. 2 ein genaueres Blockschaltbild;
Fig. 3 eine andere Ausführungsform des Coders nach Fig. 2.
-
Der Coder nach Fig. 1 enthält einen Dateneingang G, der über eine
Leitung L9 mit einer Steuereinrichtung 6 verbunden it.
-
Auf die Steuereinrichtung 6 gelangen über eine Leitung L2 Taktsignale
von einem Taktgenerator 1. Der Ausgang der Steuereinrichtung 6 ist über eine Leitung
L3 mit einem Teiler 2 verbunden. Die Steuereinrichtung 6 steuert einen bekannten
Decoder über eine Leitung L10, die zum Ausgang 0 führt.
-
Der Teiler 2 ist mit dem Ausgang des Taktgenerators 1 über eine Leitung
L1 verbunden und er teilt den Takt des Taktgenerators 1 entsprechend den Anforderungen.
-
Eine Leitung L4 verbindet den Teiler 2 mit einem Binärzähler 3, der
zur Adressierung einer Multiplex-Schaltung 4 dient; der Zähler 3 ist mit der Multlplex-Schaltung
4 über ein Leitungsvielfach L6 verbunden.
-
Die Multiplex-Schaltung 4 ist mit einem Festwertspeicher 5 über eine
Leitung L7 verbunden. Der Festwertspeicher 5 hält die Daten bereit, die als binäre
Antwortimpulsfolge ausgesendet werden sollen.
-
Eine Leitung L8 verbindet den Ausgang der Multiplex-Schaltung 4 mit
dem Eingang einer UND-Schaltung 7. Der zweite Eingang der UND-Schaltung 7 wird vom
Teiler über eine Leitung L5 angesteuert.
-
Mit dieser Anordnung erhält man am Ausgang S des Coders über eine
Leitung L11 und die UND-Schaltung 7 die codierten und zeitlich genau bemessenen
Daten, die zur Modulation des Senders verwendet werden.
-
Fig. 2 zeigt Einzelheiten des Blockschaltbildes eines Coders nach
der Erfindung. Alle Blöcke der Fig. 1 sind in der Fig. 2 ebenfalls vorhanden. Der
Teiler 2 ist als Johnson-Zähler dargestellt; es können jedoch auch andere Zählertypen
verwendet werden. Jede Stufe dieses Teilers enthält einen Eingang H für die Taktimpulse,
die der Taktgenerator 1 liefert, zwei Eingänge C und P (die für die erste Stufe
9 gezeigt sind), die zum Vorbereiten der Stufe in den einen oder anderen Zustand
dienen,und zwei Ausgänge Q und Q, an denen komplementäre Signale abnehmbar sind.
-
Der Binärzähler 3 ist als Asynchronähler ausgebildet; er hat vier
Ausgänge und kann infolgedessen an diesen 16 verschiedene Binärkombinationen abgeben.
-
Die Multiplex-Schaltung 4 kann ebenso wie die anderen Blöcke als integrierte
Schaltung ausgebildet sein. Sie hat vier Adresseneingänge A, B, C und D, die mit
den vier Ausgängen des Zählers 3 verbunden sind, und sechzehn Dateneingänge (EO-E15).
-
Außerdem ist ein gemeinsamer Steuereingang ST vorgesehen. Das Ausgangssignal,
das die Multiplex-Schaltung liefert, gelangt auf eine UND-Schaltung 7, die die Impulslänge
bemißt.
-
Der Festwertspeicher 5 enthält die Antwortinformationen in komplementierter
binärer Form und ermöglicht die Markierung jedes Eingangs EO-E15 der Multiplex-Schaltung
in geeigneter Weise.
-
Die Steuereinrichtung 6 enthält insbesondere ein schnelles Schieberegister
12, das mit Impulsen vom Taktgenerator 1 betrieben wird, die Flip-Flops 8, 13 und
14, die NAND-Schaltung 11 und die UND-Schaltung 15.
-
Der Coder nach Fig. 2 enthält außerdem eine Multiplex-Schaltung 4',
einen Festwertspeicher 5' und einen Flip-Flop 14'.
-
Jede dieser Schaltungen entspricht den bereits erwähnten Schaltungen
4, 5 und 14 , da im allgemeinen ein Transponder mehrere Arten von Abfrageimpulspaaren
(Betriebsarten) erkennen kann. Infolgedessen ist es erforderlich, daß auch entsprechende
Antwortimpulsfolgen ausgesendet werden. Im vorliegenden Beispiel wird angenommen,
daß der Transponder für zwei Abfragebetriebsarten eingerichtet ist und deshalb müssen
zwei Antwortimpulsfolgen zur Verfügung stehen. Die Abfrageimpulspaare unterscheiden
sich dabei durch den Impulsabstand.
-
Selbstverständlich können auch mehr als zwei Abfragebetriebsarten
vorgesehen sein. Die Anzahl der Festwertspeicher für die Antwortimpulsfolge richtet
sich nach den Abfragebetriebsarten.
-
Die Anordnung nach Fig. 2 arbeitet wie folgt:Wenn ein empfangener
Impuls den Eingang E erreicht (dieser Impuls gelangt auch gleichzeitig auf den Decoder,
der nicht dargestellt ist), löst dieser Impuls das Umschalten des Flip-Flops 13
vom "O"- in den "l"-Zustand aus. Infolgedessen gelangt ein "1"-Signal zum Eingang
des schnellen Schieberegisters 12. Die letzte Stufe des Schieberegisters 12 kann
an ihrem Eingang C vorbereitet werden. Das "1"-Signal wird im Takt der Impulse des
Taktgenerators 1 durch das Schieberegister 12 geschoben.
-
Wurde nur ein Impuls empfangen, dann wird das "1"-Signal blockiert
und kann die letzte Stufe des Schieberegisters 12 nicht erreichen, da an dessen
Vorbereitungseingang C ein "0"-Signal von der NAND-Schaltung 11 anliegt. Da außerdem
das Umschalten in den "1"-Zustand der ersten Stufe des Schieberegisters das Umschalten
des Flip-Flops 13 in den "0"Zustand bewirkt, hat ein einzelner Impuls keine weitere
Wirkung. Wird nach dem ersten ein diesem folgender zweiter Impuls empfangen, und
ist der Impulsabstand so groß, daß das Impulspaar vom Decoder erkannt wird, dann
gelangt ein Signal auf einen der beiden Flip-Flops 14 oder 14', je nach der erkannten
Abfragebetriebsart. Über den Eingang 1 gelangt somit der zweite Impuls gleichzeitig
auf den Coder und auf den Decoder. Der Decoder liefert ein Erkanntsignal, beispielsweise
schaltet er den Flip-Flop 14 über den Eingang E2 in den "1"-Zustand. Der Flip-Flop
14 gibt an den Eingang der NAND-Schaltung 11 ein "0"-Signal. Infolgedessen gelangt
der Eingang C der letzten Stufe des Schieberegisters 12 in @@@ "1"-Zustand und die
vollständige Verschiebung des Impulses durch das Schleberegister 12 ist möglich.
Der Flip-Flop 8 schaltet den Teiler 2 ein, indem er an die C-Eingänge aller Stufenein
"1"-Signal gibt.
-
Gleichzeitig sperrt der Flip-Flop 8 das Schieberegister 12, indem
ein "0"-Signal an den Eingang C der zweiten Stufe des Schieberegisters gelangt.
Wenn an der Stufe 9 des Teilers am Ausgang Q ein "1"-Signal auftritt, dann wird
dleses Signal an den Binärzähler 5 weitergegeben.
-
Es wird daran erinnert, daß eine übliche Antwortimpulsfolge eines
Transponders, der beispielsweise für die Luftverkehrsüberwachung verwendet wird,
zwei Rahmenimpulse F1 und F2 der Wertigkeit "1" hat, deren Anstiegsflanken 20.3
µs auseinanderliegen. Innerhalb dieser Zeit können dreizehn gleichmäßig verteilte
Positionen mit einer binären 1 belegt sein bzw. nicht belegt sein, wobei die Impulsverteilung
der Antwortimpulsfolge, die zu der Abfragebetriebsart gehört, entspricht. Jeder
Antwortimpuls dauert o.45 µs. Die fünfzehn Stellen können als die fürfzehn Bits
einer reinen Binärzahl
betrachtet werden. Damit entspricht jede
Antwortimpulsfolge einer Binärzahl mit 15 Bits. Im vorliegenden Beispiel sind zwei
Festwertspeicher entsprechend zwei Abfragebetriebsarten vorgesehen. Der Festwertspeicher
5 entspricht einer ersten Abf ragebetriebsart und die fünfzehn Bits, die dort enthalten
sind, sind mit den fünfzehn Ei0nyn EO-E15 der Multiplex-Schaltung 4 verbunden.
-
Wie bereits erwähnt, wird dann, wenn der Ausgang Q der Stufe 9 des
Teilers 2 ein "1"-Signal abigbt, der Binärzähler 3 angesteuert und seine Ausgänge
A, B, C und D werden entsprechend einem ersten Wert, beispielsweise 0000 markiert.
-
Dieser Wert wird an die entsprechenden Eingänge der beiden Multiplex-Schaltungen
Ubertragen, wodurch in beiden die Adresse eines Einganges, beispielsweise EO bestimmt
ist. Der Flip-Flop 14 befindet sich währenddessen weiterhin im "l"-Zustand.
-
Der Ausgang Q des Flip-Flops 14 gibt ein "l"-Signal an den Eingang
ST der Multiplex-Schaltung 4. Bekanntlich liefert eine Multiplex-Schaltung, wenn
die Eingänge E nacheinander adressiert werden und wenn. der Eingang ST angesteuert
ist, nacheinander die Komplemente der Binärwerte, die an den Eingängen vorhanden
sind.
-
Nimmt man an, daß sich an der Bitstelle "1" des Festwertspeichers
5 eine binäre "O" befindet, dann tritt eine binäre "1" am Ausgang der Multiplexschaltung
4 auf, und dieses "1"-Signal gelangt auf einen der Eingänge der UND-Schaltung 7.
-
Während der Anschaltzeit des Zählers 3 und der Multiplex-Schaltung
4 wurde der Teiler 2 um nia-Schritte weitergeschaltet, wobei ea die Periode des
Taktgenerators t ist. Alle Ausgänge Q der Stufen vor der Stufe 10 sind auf "1" geschaltet.
-
Wenn am Ausgang Q der Stufe 10 ein 't Signal auftritt, gelangt dieses
Signal zum zweiten Eingang der UND-Schaltung 7, deren erster Eingang bereits markiert
ist. Diese UND-Schaltung wird durchlässig und an ihrem Ausgang tritt ein erster
Impuls auf, dessen Vorderflanke vom Öffnen der UND-Schaltung 7 bestimmt ist.
-
Die Anzahl der Stufen des Teilers 2, die zwischen der Stufe 9, die
den Binärzähler steuert und Stufe 10, die die UND-Schaltung 7 steuert, liegen, ist
so gewählt, daß, wenn die Zeit, die zwischen dem Auftreten des "1"-Signales am Ausgang
Q der Stufe 9 und dem Auftreten des "1'-Signales am Ausgang der Q der Stufe 10 T1
ist, die Bedingung (m - 1) Ga T1 erfüllt ist.
-
Wenn an den Ausgängen Q des Teilers 2 die der Stufe 10 folgenden Stufen
nacheinander angeschaltet werden und wenn p die Anzahl der Stufen ist, die zwischen
10 und 17 liegt, dann liefert der Ausgang Q der Stufe 17 ein "l"-Signal zu einer
Zeit,(p + 1) Ga, nachdem am Ausgang Q der Stufe 10 ein "1"-Signal aufgetreten ist.
Gleichzeitig gelangt ein "O"-Signal an die UND-Schaltung 7 vom Ausgang Q der Stufe
17. Aufgrund dieses Signals sperrt die UND-Schaltung 7 un d begrenzt den Impuls
, der beim Einschalten des Ausganges Q der Stufe 10 begann.
-
Auf diese Weise erhält man einen Impuls genau definierter Länge, dessen
Vorderflanke durch das Auftreten des "1"-Signales am Ausgang Q der Stufe 10 des
Teilers 2 und dessen Rückflanke durch das Auftreten des "O"-Signales am Ausgang
Q der Stufe 17 des Teilers 2 bestimmt ist. Anschließend wird das "1"-Signal, das
am Ausgang Q der Stufe 9 des Teilers 2 auftrat, nah der Zeit r Ga nach seinem Auftreten
abgeschaltet, wobei r die Anzahl der Stufen des Teilers 2 ist.
-
Nimmt man an, daß die Periode des Teilers 2 rZa sei, dann ist leicht
einzusehen, daß nach einer Zeit 2ria nach dem Auftreten des ersten 'tl"-Signales
am Ausgang Q der Stufe 9 das nächste "1"-Signal auftritt, das den Zähler 5 weiterschaltet.
Der Zähler 5 adressiert dann den zweiten Eingang El des Multiplexers 4. Auf die
gleiche Weise wird nach einer Zeit 2r#a nach dem Auftreten des ersten Impulses am
Ausgang der UND-Schaltung 7 der nächste Impuls abgegeben, dessen Binärwert durch
die Information bestimmt ist, die über den Eingang El zum Multiplexer 4 gelangt.
-
Es ist ohne weiteres einzusehen, daß die Periode, die Dauer und der
Abstand der Impulse,die von dem oben beschriebenen Schaltkreis geliefert werden,
nur von der Frequenz des Taktgenerators 1, vom Teiler 2 und von der UND-Schaltung
7 abhängen.
-
Wenn der Binärzähler, der im Beispiel sechzehn Stellungen hat, den
Binärwert 1111 erreicht, gelangen diese vier Bits gleichzeitig zur UND-Schaltung
15, die ein Ausgangssignal abgibt, das die Flip-Flops 14 und 14'nach einer Zeit
T2 zurückschaltet.
-
Die Verzögerungszeit T2 liefert das Verzögerungsglied 16.
-
Infolgedessen liegt am Eingang ST der Multiplex-Schaltung 4 kein Signal
mehr an, wodurch die Multiplex-Schaltung gesperrt. wird. Das Verzögerungsglied 16
ist ein Monoflop, dessen Stand/T2 gleich der Zeit ist, die für die Aussendung eines
Impulses benötigt wird.
-
Gleichzeitig gelangen beide Eingänge der NAND-Schaltung 11 in den
"1"-Zustand, wodurch am Ausgang ein Signal auftritt, das die letzte Stufe des Schieberegisters
12 sperrt.
-
Das Ausgangssignal des Verzögerungsgliedes 16 stellt außerdem den
Flip-Flop 8 zurück, der die zweite Stufe des Schieberegisters 12 freigibt; das Signal
vom Verzögerungsglied 16 gelangt außerdem zur Ausgangsklemme 0 und von dort zum
Decoder, um diesen zu entsperren.
-
Die zweite Abfragebetriebsart steuert den Flip-Flop 14'.
-
Die Multiplex-Schaltung 4' wird durch das Signal, das an seinen Eingang
ST gelangt, angeschaltet und die Ausgabe der anderen Antwortimpulsfolge erfolgt
in gleicher Weise wie oben beschrieben.
-
Es wird noch darauf hingewiesen, daß, wenn nur 15Impulse ausgesendet
werden sollen, es genügt, die letzte Stufe des Festwertspeichers 5 mit einer "1"
zu markieren. Am Ausgang der Multiplex-Schaltung 4 tritt dann eine "0" auf, d.h.
es fehlt der letzte Impuls der Impulsfolge.
-
Fig. 3 zeigt ein anderes Ausführungsbeispiel der Erfindung, bei der
nur eine einzige Leseeinrichtung, d.h. eine Multiplex-Schaltung vorgesehen ist,
an die die beiden Festwertspeicher 5, 5' parallel angeschlossen sind. In diesem
Falle wird der Eingang ST nicht benötigt, da die Festwertspeicher selbst ausgewählt
werden.
-
Wenn eine bestimmte Abfragebetriebsart erkannt wurde, wird der entsprechende
FliprFlop 14 umgeschaltet und gibt ein "1"Signal an den Eingang des Festwertspeichers
5', wodurch "1"-Signale an die verschiedenen Ausgänge des Festwertspeichers gelangen,
aufgrund deren t'O"-Signale gesendet werden sollen. Wenn der Binärzähler 3 nacheinander
diese Eingänge markiert, gelangen die entsprechenden Impulse zum Ausgang der Multiplex-Schaltung
und werden, wie oben beschrieben, in ihrer Länge genau bemessen.
-
4 Patentansprüche 2 Bl. Zeichnungen