DE2433885A1

DE2433885A1 - Verfahren und vorrichtung zum synchronisieren eines testinstruments auf ein digitales system

Info

Publication number: DE2433885A1
Application number: DE2433885A
Authority: DE
Inventors: Frank Duncan Terry
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1973-07-20
Filing date: 1974-07-15
Publication date: 1975-03-13
Also published as: JPS5041587A; US3843893A; DE2433885B2; DE2433885C3; GB1475382A; JPS5528509B2; FR2245957B1; FR2245957A1

Description

PATENTANWALT D-7261 Gechingen/Bergwald

Lindenstr. 16

DIPL-ING. KNUD SCHULTE _{Te|efon: (07031) 667432}

(07056) 1367 Telex: 07-265739 ■ Hep<l

Rätentanwalt K. Schulte, D-7261 Gechingen, Lindenstr. 16

11. Juli, 1974 BL/p s Case 810

Hewlett-Packard Company

VERFAHREN UND VORRICHTUNG ZUM SYNCHRONISIEREN EINES TESTINSTRUMENTS AUF EIN DIGITALES SYSTEM

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Synchronisieren eines elektronischen Testinstruments auf ein zu testendes mehrkanaliges digitales elektronisches System.

Elektronische Testinstrumente wie Oszilloskope enthalten typischerweise eine Triggereinrichtung für die Synchronisation des Testinstruments auf ein zu testendes Gerät oder System, üblicherweise wird das Testinstrument dadurch getriggert, daß gewisse spezielle analoge Eigenschaften eines Eingangssignals vom getesteten System erfaßt werden. Eine Triggerung wird z.B. unter Verwendung der Amplitude, der Frequenz oder des Anstiegs des Eingangssignals vorgenommen. Wenn das Eingangssignal analog ist, bilden diese Größen normalerweise eine geeignete Basis für die Triggerung des Testinstruments. Wenn das zu testende System jedoch ein digitales System ist, reichen diese Größen für eine Triggerung nicht aus. Die grundsätzliche Schwierigkeit besteht darin, daß das Eingangssignal von dem digitalen System typischerweise eine binäre Folge von "hohen" und "niedrigen" Spannungsniveaus ist, die die Bits "1" bzw. "0" darstellen.

Volksbank Böblingen AG.Kto. 8458 (BLZ 60390220) · Postscheck: Stuttgart 996 55-709

509811/0670

Alle Teile dieses Eingangssignals haben ähnliche Amplituden, ähnliche Anstiegszeiten und ähnlichen Frequenzgehalt. Dementsprechend ist es unmöglich, einen eindeutigen Triggerpunkt im Eingangssignal durch Erfassung einer dieser Größen auszuwählen. Es ist daher sehr schwierig, übliche Testgeräte wie Oszilloskope für die Prüfung und Störungssuche in digitalen Systemen zu verwenden, da auf dem Testgerät nur ein verschwommenes oder zitterndes Bild erscheint, wenn das Testgerät nicht richtig auf die vom getesteten System kommenden Signale synchronisiert ist. Stattdessen sind daher spezielle logische Schaltungen und andere spezielle elektronische Werkzeuge entwickelt worden, die den zu testenden digitalen Systemen angepaßt sind. Diese speziellen Testgeräte werden benutzt, um das spezielle digitale System zu prüfen, zu dem sie passen. Es ist jedoch schwierig und zeitraubend, spezialisierte logische Testgeräte zu entwickeln, die funktionieren, wenn das digitale System mit seiner normalen Arbeitsgeschwindigkeit arbeitet. Stattdessen wird vielfach im Einzelschrittbetrieb geprüft, in welchem das digitale System künstlich Bit für Bit durch seinen Arbeitszyklus geschaltet wird. Da aber viele Fehler nur auftreten, wenn das System mit höherer Geschwindigkeit arbeitet, bleiben solche Fehler bei der Einzelschrittprüfung unentdeckt.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Möglichkeit vorzusehen, ein übliches Testgerät wie ein Oszilloskop auf verschiedene digitale Systeme zu synchronisieren, so daß das Testgerät unmittelbar für die Prüfung und die Störungssuche in diesen Systemen benutztwerden könnte. Um möglichst wirkungsvoll zu sein, sollte die Synchronisationsmöglichkeit den Benutzer in die Lage versetzen, ein klares und stabiles Bild des Signals zu erhalten, auch wenn das digitale System mit hoher Geschwindigkeit arbeitet.

509811/0670

Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß von einem oder mehreren Kanälen des zu testenden Systems dem Testinstrument digitale Eingangssignale zugeführt werden, von denen jedes eine Folge von EIN- oder AUS-Bits enthält, daß die Bits eines ersten Eingangssignals auf das Auftreten von Bit-Folgen untersucht werden, die einem vorgegebenen Bit-Muster entsprechen und daß im Falle einer solchen Entsprechung dem Testinstrument ein Triggersignal zugeführt wird.

Gegenstand der Erfindung ist weiterhin eine Vorrichtung der eingangs genannten Art, die gekennzeichnet ist durch eine erste Speichereinrichtung zum Speichern einer Folge von EIN- oder AUS-Bits enthaltenden digitalen Signalen von einem der Kanäle des zu testenden Systems, durch eine zweite Speichereinrichtung zum Speichern eines vorgegebenen Bit-Musters, sowie durch eine Vergleichseinrichtung, die mit der ersten und der zweiten Speichereinrichtung verbunden ist und die in diesen gespeicherten digitalen Signale miteinander vergleicht und bei deren gegenseitiger Entsprechung ein Triggersignal an das Testinstrument abgibt.

Entsprechend den dargestellten bevorzugten Ausführungsformen wird durch die vorliegende Erfindung ein Verfahren geschaffen, mit dem ein Testinstrument auf ein digitales System, Untersystem oder eine Schaltung synchronisierbar ist. Das Verfahren benutzt spezielle Folgen von logischen Ereignissen, die in dem vom getesteten System kommenden digitalen Signal auftreten, um eine Grundlage für die Erzeugung eines Triggersignals zu schaffen, welches das Testinstrument auf das zu testende System synchronisiert. Die in der als Triggersignal benutzten Folge enthaltenen logischen Ereignisse können von einfacher Art sein, z.B. das Auftreten eines "1"-Bits oder eines "O"-Bits. Die logischen Ereignisse können aber auch von komplexerer Art sein, z.B. eine spezielle Folge von "l"- und "O"-Bits, ein auf ein spezielles Ereignis bezogenes absolutes Zeitintervall, eine vorgegebene, auf ein spezielles Ereignis folgende

509811/0670

Zahl von Taktzyklen oder das Zeitintervall zwischen zwei definierten Ereignissen. Die verschiedenen logischen Ereignisse können auf geeignete Weise erfaßt oder erzeugt werden durch übliche digitale elektronische Vorrichtungen wie Speicher ., Zähler ./ Taktgeber und binäre Vergleicher ..

Für einige Anwendungen ist es wünschenswert, daß ein bestimmtes logisches Ereignis nur während eines bestimmten Zeitfensters einen Trigger erzeugt. Es kann z.B. wünschenswert sein, daß ein erstes logisches Ereignis (z.B. eine vorbestimmte Zahl von Taktzyklen) auf einem bestimmten Kanal das "Fenster" erzeugen soll, innerhalb dessen das Auftreten eines anderen logischen Ereignisses auf einen anderen Kanal einen Trigger erzeugt. Diese Art der Anordnung ist nützlich in Verbindung mit Strukturen von Datensammelschienen, in denen die Information von vielen Quellen in einem Datenkanal enthalten ist. Zum Beispiel ist in vielen Computern und Tischrechnern eine Hauptdatensammelleitung vorhanden, auf der Daten vieler Quellen sowie Speicheradressen übertragen werden , die die Quelle und/oder den Bestimmungsort der Daten angeben. Auch Befehle können über eine solche Datensammelschiene übertragen werden. In vielen Fällen ist eine zusätzliche Leitung vorgesehen, die "hoch" ist, wenn die entsprechenden Informationsbits auf der Hauptdatensammelschiene Adressen darstellen, und die anderenfalls "niedrig" ist. Wenn nur die auf die übertragung gewisser Adressen folgende Information überprüft werden soll, kann die zusätzliche Leitung das "Fenster" erzeugen, innerhalb dessen sichergestellt ist, daß das Auftreten einer speziellen Bitfolge auf der Datensammelschiene eine Adresse und nicht Daten oder einen Befehle darstellt. Wie oben erörtert wurde, kann das Auftreten einer speziellen Bitfolge (einer eindeutigen Adresse) innerhalb des "Fensters" ein Triggersignal erzeugen, welches das Testinstrument auf das digitale System synchronisiert, so daß die Information wiedergegeben wird, die auf der Datensammelschiene der speziel-

509811/0670

2433889

len Adresse folgt. Das "Fenster" kann auch durch andere Einrichtungen definiert werden, z.B. durch die Zählung einer bestimmten Zahl von Taktzyklen von einem auf einem bestimmten Kanal erfaßten Ereignis an, oder durch Messung eines absoluten Zeitintervalls von einem auf einem Kanal erfaßten Ereignis. Im Falle eines mehrkanaligen Gerätes kann es auch wünschenswert sein, daß ein spezielles serielles Bitmuster, welches auf einem Kanal erscheint, nur dann einen Trigger erzeugt, wenn es auf ein spezielles paralleles Bitmuster erfolgt, welches über einige der Kanäle auftritt. Gemäß einer anderen nützlichen Ausführungsform kann ein "Fenster" auf einer der oben erörterten Weisen geöffnet werden und anschließend nur durch das Auftreten der gesuchten speziellen Bitfolge geschlossen werden.

Die Erfindung wird im folgenden anhand von Ausführungsbeispiele in Verbindung mit der zugehörigen Zeichnung erläutert. In der Zeichnung zeigen

Figur 1 die Signale auf verschiedenen Datenkanälen eines digitalen elektronischen Instrumentes mit einem Kanal, der Information zum Auslösen der Abgabe eines Triggersignals zu einem Testinstrument enthält;

Figur 2 Signale einer Ausführungsform der Erfindung, bei der ein zweiter Kanal Zeitfenster erzeugt, innerhalb derer ein Trigger ausgesandt werden kann;

Figur 3 ein durch das Intervall zwischen zwei Ereignissen auf einem bestimmten Kanal erzeugtes Zeitfenster;

Figur 4 ein Zeitfenster, dessen Öffnung und Schließung durch eine Anzahl von Taktzyklen oder ein absolutes Zeitintervall festgelegt sind, welches von einem Ereignis auf einem bestimmten Kanal aus gemessen wird;

Figur 5 ein Fenster, das eine vorbestimmte Zeit nach einem Ereignis geöffnet wird und das bis zur Auslösung

509811/0670

eines Triggersignals offenbleibt;

Figur 6 ein Zeitfenster, das von einem auslösenden Ereignis an gemessen wird, welches in dem gleichzeitigen Auftreten spezieller Bits auf mehreren Kanälen besteht;

Figur 7 ein Ausführungsbeispiel der Erfindung, bei welchem ein vorbestimmtes Bitmuster gespeichert und in einen Komparator übertragen wird, wo es mit der Bitfolge auf einem bestimmten Kanal verglichen wird, um ein Triggersignal an das Testinstrument auszulösen;

Figur 8 die Erzeugung verschiedener Zeitfenster und deren Benutzung in Verbindung mit der Erkennung eines seriellen Codes, um ein Triggersignal auszulösen.

In Figur 1 sind typische Folgen von "l"- und "O"-Bits auf 4 Kanälen eines zu testenden mehrkanaligen Gerätes dargestellt. Entsprechend einer Ausführungsform der vorliegenden Erfindung wird das Signal auf einem dieser Kanäle (im vorliegenden Beispiel Kanal 4) erfaßt, und immer dann ein Triggersignal an das elektronische Testinstrument geöandt, wenn die Bitfolge in Kanal 4 einem vorbestimmten Bitmuster entspricht. Zum Beispiel könnte das Testinstrument getriggert werden, wenn eine Folge "0, 0, 1, 0" erscheint, wie in Figur 1 dargestellt ist. Das gewählte vorgegebene Bitmuster sollte vorzugsweise eine Folge sein, die für den speziellen benutzten Kanal eindeuting ist. Wenn das zu testende Gerät z.B. ein digitaler Rechner ist, kann die spezielle gewählte Bitfolge eine Folge sein, die einer bestimmten Operation entspricht, die einmal während eines Arbeitszyklus vorkommt. Alternativ dazu kann die gewählte Bitfolge auch das zusammentreffende Auftreten zweier bestimmter Operationen darstellen, von*denen jede während des Operationszyklus öfters auftritt, die jedoch in direkter Verbindung miteinander nur einmal auftreten.

50 9 811/0670

Figur 2 veranschaulicht eine Ausführungsform der Erfindung, die nützlich ist, wenn kein eindeutiges Muster vorhanden ist, auf das die Aussendung eines Triggersignals gegründet werden kann. Kanal 4 trägt wiederum eine Information, die erfaßt wird, um anzuzeigen, wann ein Triggersignal zum Testinstrument gesendet werden soll. In diesem Ausführungsbeispiel wird das Triggersignal jedoch nur freigegeben, wenn ein Zusammenpaßen zwischen einer Bitfolge auf Kanal 4 und dem vorgegebenen Muster vollständig innerhalb eines bestimmten "Zeitfensters" auftritt. Der Kanal 5 trägt Information, die für die Erzeugung des "Fensters" benutzt werden kann. Beispielsweise sei angenommen, daß das Triggersignal ausgesandt werden soll, wenn auf Kanal 4 das Bitmuster "0, 0, 1, 0" erscheint. Es ist ersichtlich, daß diese spezielle Bitfolge nicht eindeutig ist, sondern zweimal auftritt. Diese beiden Folgen sind mit 11 und 13

erbezeichnet. Auf Kanal 5^cheint jedoch eine Serie von "Fenstern" die zur Veranschaulichung jeweils als 5 Einheiten lange Folgen von "1"-Bits dargestellt sind. Zwei dieser Fenster sind mit 15 bzw. 17 bezeichnet. Es ist ersichtlich, daß die Bitfolge 11 vollständig in das Zeitfenster 15 fällt, während die Bitfolge 13 nicht vollständig in ein Fenster fällt. Gemäß diesem Ausführungsbeispiel der Erfindung würde also die Bitfolge 11 ein Triggersignal auslösen, welches durch die Bitfolge 13 erzeugt würde.

Figur 3 zeigt wiederum ein auf. Kanal 4 vorhandenes Signal, das zur Auslösung eines Triggers benutzt wird. Weiterhin ist in Figur 3 ein Signal auf einem anderen Kanal/ nämlich auf Kanal 5 gezeigt, welches zur Definition eines Zeitfensters benutztwerden kann. Gemäß diesem Ausführungsbeispiel der Erfindung wird das Zeitfenster als das Zeitintervall zwischen dem Auftreten der beiden "1"-Bits 19 und 21 auf Kanal 5 definiert. Wenn diese beiden Bits zur Definition des Anfangs- und des Endpunktes des Zeitintervalles benützt werden, ist das Fenster 5 Taktzyklen lang, wie auä der Kurve

509811 /0670

mit der Bezeichnung "Fenster" ersichtlich ist. Selbstverständlich ist der mit"Fenster" bezeichnete Kanal nur zur Erläuterung dargestellt. Ein tatsächlicher Kanal wird dafür nicht benötigt, da das Auftreten der Impulse 19 und 21 für die Definition des Fensters ausreichend ist.

Figur 4 zeigt wiederum den Triggerkanal 14 zusammen mit einem Kanal 5, auf dem ein Impuls 22 erscheint. Gemäß dieser Ausführungsform der Erfindung wird der Impuls 22 benutzt, um eine Zeitperiode t, auszulösen, nach welcher das Fenster offen ist. Diese Zeitperiode t kann entweder eine vorbestimmte Zahl von Taktzyklen oder aber ein absolutes Zeitintervall sein. Wenn gewünscht wird, daß der Impuls 22 die öffnung des Fensters unmittelbar bewirkt, wird die Zeit t.. zur Null gemacht. Nachdem das Fenster einmal offen ist, kann seine Dauer gemäß verschiedenen Ausfuhrungsformen der Erfindung festgelegt werden durch eine vorbestimmte Anzahl von Taktzyklen oder ein absolutes Zeitintervall. Zur Erläuterung ist in der Zeichnung als Fensterbreite ein Intervall von 5 Taktzyklen dargestellt.

Die Zählung der Taktzyklen kann z.B. durch übliche Zählschaltungen in Verbindung mit Impulsen von einem Taktgeber erfolgen, der entweder in das zu testende Instrument eingebaut ist oder ein externes Gerät ist.

Figur 5 erläutert ein Ausführungsbeispiel der Erfindung, in welchem ein Impuls 24 eine Zeitperiode t_ vor der öffnung eines Fensters auslöst, sofale es oben in Verbindung mit Figur 4 beschrieben worden ist. Jedoch bleibt gemäß dieser Ausführungεform das Fenster solange offen, bis eine Bitfolge auf dem Kanal 4 erfaßt wird, die einem vorbestimmten Muster entspricht, zu welchem sie passen muß, damit ein Triggersignal ausgelöst wird. Auf dieser Weise wird die Dauer des Fensters durch das Ereignis selbst bestimmt, welches ermittelt werden soll.

Figur 6 zeigt ein "Fenster" das z.B. durch eine-Anzahl von Taktzyklen definiert ist, die auf ein anfängliches Ereignis

509811/0670

folgen, sojwie es auch in Verbindung mit Figur 4 beschrieben worden ist. Gemäß dieser Ausführungsform der Erfindung ist jedoch das anfängliche Ereignis das Auftreten eines speziellen Bitmusters bei paralleler Betrachtung mehrere: anderer Kanäle. Zum Zwecke der Veranschaulichung sind drei Kanäle 1, 2, und 3 dargestellt, und das Zusammenfallen von drei "1"-Bits auf diesen Kanälen (bezeichnet mit 23) ist das auslösende Ereignis, von welchem an das Fenster gemessen werden soll. Obwohl das Fenster hier als durch eine vorbestimmte Anzahl von Taktzyklen nach dem auslösenden Ereignis bestimmt dargestellt ist, versteht es sich, daß auch andere Verfahren benutzt werden können, um den Endpunkt des Fensters zu bestimmen. Zum Beispiel können auch das Auftreten einer anderen Koinzidenz auf verschiedene Kanälen oder das Auftreten eines einzelnen "1"-Bits auf einem vorbestimmten Kanal benutzt werden.

In Figur 7 ist ein Datenkanal 25 dargestellt, der Information trägt, die zur Auslösung eines Triggersignals an das Testinstrument 27 benutzt wird, welches hier zum Zwecke der Veranschaulichung als ein Oszilloskop dargestellt ist. Der Datenkanal 25 wird seriell in ein Speicherelement 2 9 eingegeben, welches z.B. ein Schieberegister, ein Speicher mit wahlfreiem Zugriff oder eine angezapfte Verzögerungsleitung sein kann. Ein anderer Eingang des Speicherelementes 29 ist ein Taktsignal 30, welches für die Steuerung der Dateneingabegeschwindigkeit vom Kanal 25 benutzt wird. Die aufeinanderfolgenden "Γ- oder "0"-Zustände der Information auf dem Datenkanal 25 sind durch die Bezeichnungen B_Q... B dargestellt. Diese Informationsbits werden kontinuierlich durch einen Komparator 39 überwacht, der z.B. ein binärer Komparator mit der Möglichkeit einer Übersteuerung für unbeachtliche Bits ("don't care") sein kann. Ein weiteres Speicherelement 33 enthält ein vorbestimmtes Bitmuster. Die Elemente dieses Bitmusters sind in der Zeichnung mit R_Q...R bezeichnet. Im Speicherelement 33 ist weiterhin eine Folge von Bits D_Q...D_n gespeichert, welche "1" ("wahr")sind, wenn der

509811/0670

Zustand des entsprechenden Bits im Datenkanal irrelevant für die Erzeugung des Triggersignals ist. Die Bits D_o··· D erzeugen so die Übersteuerung für unwesentliche Bits. Das Speicherelement 33, welches das vorbestimmte Bitmuster speichert, kann z.B. ein Schieberegister, eine Folge von Schaltern oder ein Festwertspeicher (ROM) sein. Im Betrieb werden die Zustände der Bits R ...R und D ...D kontinuierlich durch den Komparator überwacht,in welchem jedes Bit mit den entsprechenden Bits der Folge B ...B des Datenkanals verglichen wird. Wenn die relevanten Bits der Bitmuster B ...B und R ...R zusammenfallen, erzeugt der Komparator ein Triggersignal 35, welches an das Testinstrument 27 abgegeben wird, um dieses auf das zu prüfende Instrument zu synchronisieren.

In Figur 8 ist ein Seriencode-Erkennungsblock 37 gezeigt, der eine schematische Darstellung der Speicher-und Komparatorblöcke aus Figur 7 ist. Ein Signal wird der Eingangsklemme eines Schalters 39 zugeführt. Dem Schalter 39 wird ein Signal zugeführt, um ein "Fenster" für die Festlegung eines Zeitintervalls, innerhalb dessen ein Triggersignal erzeugt werden kann, zu bewirken. Mittels des Schalters 39 sind drei verschiedene' Möglichkeiten zur Erzeugung des Fensters möglich, und zwat abhängig davon, mit welcher der Klemmen WI, WR, WO der Schalter verbunden ist. Wenn z.B. der Schalter mit dem Kontakt WI (Eingangsfenster) verbunden ist, wird das Fenstersignal einem UND-Glied 41 zugeführt, dessen anderer Eingang ein Taktkanal ist, der dazu dient, die Eingabe von Daten in den Seriencode-Erkennungsblock 37 fortschreiten zu lassen. Da das Ausgangssignal des Gatters 41 "AUS" ist solange/iicht das Fenstersignal "EIN" ist, werden keine Daten in den Erkennungsblock 37 vorgeschoben, solange das Fenster nicht offen ist, d.h. solange kein "EIN"-Signal am Schalter 39 erscheint. Alternativ dazu kann das Fenstersignal auch der Klemme WO (Ausgangsfenster) des Schalters 39 zugeführt werden. In diesem

5Q9Ö11/0670

- II -

Falle, wird das Fenstersignal zu einem UND-Glied 43 geführt, welches sich in der Ausgangsleitung des Erkennungsblocks 37 befindet. Schlange nicht das Fenstersignal "EIN" ist, kann kein Triggersignal am Ausgang des UND-Gliedes 43 erscheinen, auch wenn innerhalb des Blocks 37 eine Codeerkennung stattgefunden hat. Noch eine andere Möglichkeit zum Einsatz der Fensterfunktion besteht darin, daß das Fenstersignal mit der Klemme WR (Rückstellfenster) verbunden wird. In diesem Fall wird das Fenstersignal einem Rückstelleingang des Erkennungsblocks 37 zugeführt, wo es den gesamten Block 37 zurückstellt, um ihn für den Empfang von Eingangsdaten vorzubereiten, die mit einem vorbestimmten Bitmuster verglichen werden sollen.

Im vorliegenden Aüsführungsbeispiel der Erfindung wird das dem Schalter 39 zuzuführende Fenstersignal dadurch erzeugt, daß zwei Schalter 49 und 51 mit mehreren Klemmen zusammen mit mehreren logischen Blöcken verwendet werden, wie weiter unten näher beschrieben ist. Der logische Block 45 ist ein "flanken-getriggerter" Speicher, womit ein logischer Block gemeint ist, der nur auf die Anstiegsflanke eines Impulses anspricht. Wenn daher ein Impuls auf den Eingang S des flankengetriggerten Speichers 45 gegeben wird, wird am Ausgang Q durch die Anstiegsflanke des eingegebenen Impulses ein Ausgangssignal erzeugt. Das Ausgangssignal bleibt im "EIN"-Zustand, bis ein Impuls am Eingang R ankommt. Zu diesem Zeitpunkt geht das Ausgangssignal auf 0 zurück. Der flankengetriggerte Speicher 45 kann z.B. ein übliches digitales Flipflop oder eine Verriegelung sein, vor dessen bzw. deren Eingänge S und R jeweils ein elektronisches Differenzierglied gesetzt ist. Der flankengetriggerte Speicher 45 kann aber auch in üblicherweise unter Benutzung elektronischer Standardgatter und einer Flipflopschaltung aufgebaut sein. Ein Verzögerungsblock 47 stellt schematisch eine digitale Schaltung dar, die eine Verzögerungszeit erzeugt, welche entweder eine feste Anzahl von Taktzyklen oder ein absolutes Zeitintervall ist. Der Verzögerungsblock 47 kann z.B.

609811/0670

elektronische Zählschaltungen in Verbindung mit einem Taktgeber enthalten. Ein Intervallgenerator 53 dient dazu, ein anderes Zeitintervall zu erzeugen, welches ebenfalls entweder ein absolutes Zeitintervall oder eine vorgegebene Anzahl von Taktzyklen sein kann. Der Intervallgenerator 53 kann in ähnlicherweise aufgebaut sein, wie das Verzögerungsglied 47.

Die verschiedenen Möglichkeiten, auf die ein Fenster erzeugt werden kann, ergeben sich aus den verschiedenen Stellungen der Schalter 49 und 51. Diese Schalter arbeiten in Tandem-Anordnung, wie in der Zeichnung durch die gestrichelte Linie angedeutet ist. Wenn z.B. der Schalter 51 auf FR (Freilauf) gestellt ist, wird ein kontinuierliches "EIN"-Signal zum Schalter 39 gesandt. Der Seriencode-Erkennungsblock 37 arbeitet daher unabhängig von irgendwelchen Fenstersignalen .

Wenn der Schalter 51 auf G (Gatter) gestellt ist, wird ein Eingangssignal 55 direkt zum Schalter 39 und damit zum Erkennungsblock 37 weitergeleitet. Es wird daher ein Fenster geöffnet, wenn das Eingangssignal 55 "EIN" ist. Das Eingangssignal 55 und auch ein weiteres Eingangssignal 57 können unmittelbar von verschiedenen Kanälen eines zu testenden digitalen Gerätes oder von logischen Kombinationen der Information in diesen Kanälen abgeleitet werden.

Ein " Start-Stop"-Fenster kann erzeugt werden, indem der Schalter 51 auf SS (Start-Stop) gestellt wird. Bei dieser Stellung des Schalters 51 steht der Schalter 49 gleichzeitig in der entsprechenden Stellung SS¹. Es ist ersichtlich, daß das Eingangssignal 55 dem Eingang S des flankengetriggerten Speichers 45 zugeführt wird und daß das Ausgangssignal am Ausgang Q des flankengetriggerten Speichers 45 dem Kontakt SS des Schalters 51 zugeführt wird. Daher wird von dem Schalter 51 ein "EIN"-Signal an den Schalter 39 in Abhängigkeit von der Anstiegsflanke des "EIN"-Signals am Eingang 55 abgegeben. Dieses Signal bleibt so lange "EIN" bis die Anstiegsflanke eines Signalimpulses am Eingang R des flankengetriggerten Speichers

509811/0670

243388B

erfaßt wird. Ein solcher Signalimpuls ist ein Eingangsimpuls 57, der über die Klemme SS¹ des Schalters 49 dem Eingang R zugeführt wird. Bei Auftreten eines solchen Impulses geht das Ausgangssignal Q des Speichers 45 auf Null zurück, und das vom Schalter 51 abgegebene Fenstersignal wird abgeschaltet.

Wenn der Schalter 51 auf A (Arm) steht, wird ein Fenstersignal an den Schalter 39 abgegeben, wenn am Eingang 55 ein Eingangsimpuls empfangen wird, wie es oben bereits beschrieben ist. Da jedoch der Schalter 49 auf den Kontakt A¹ gestellt wird, der seinerseits mit dem Ausgang des Seriencode-Erkennungsblocks 37 verbunden ist bleibt das Fenster solange "EIN", bis der Erkennungsblock 37 ein Bitmuster erkannt hat und ein Ausgangssignal erzeugt hat. Dieses Ausgangssignal wird dem Eingang R des Speichers 45 zugeführt, wodurch dessen Ausgang Q abgeschaltet wird. In dieser Schaltstellung wird also ein Fenster durch ein Eingangssignal geöffnet und bleibt solange offen, bis eine Code-Erkennung stattgefunden hat.

Wenn der Schalter 51 auf AD (Arm mit Verzögerung) gestellt wird, ist die öffnung des Fensters wiederum abhängig vom Empfang eines Eingangssignalimpulses am Eingang 55, jedoch wird in diesem Fall solange kein Impuls^ zum Schalter 39 gesandt, bis eine bestimmte Zeit nach dem Empfang des Impulses am Eingang 55 verstrichen ist. Die Zeitverzögerung wird durch das Verzögerungsglied 47 vorgegeben und kann entweder in absoluter Zeit oder als eine Anzahl von Taktzyklen gemessen werden, wie oben bereits beschrieben ist. Aus der Zeichnung ist ersichtlich, daß das Fenster widderum solange offenbleibt, bis eine Code-Erkennung stattgefunden hat, wodurch ein Signal zum Eingang R des Speichers 45 über den Kontakt AD'des Schalters 49 gesandt wird.

Schließlich kann der Schalter 51 auf ADI (Verzögerung mit Intervall) gestellt werden, und in diesem Falle erfolgt die

509811/0670

Öffnung des Fensters eine bestimmte Zeit nach dem
Empfang eines Signals am Eingang 55, wie oben bereits
beschrieben ist. Die Breite des Fensters wird in diesem Fall, jedoch durch den Intervallgenerator 53 festgelegt, der einen Impuls über den Kontakt ADI¹ des Schalters 49 an den Eingang R des Speichers 45 abgibt. Die Breite
des Fensters kann somit ein vorgegebenes absolutes Zeitintervall oder eine vorgegebene Anzahl von Taktzyklen sein.

50 9811/0670

Claims

Hewlett-Packard Company
Case 810 11. JuIi, 1974

PATENTANSPRÜCHE

l) Verfahren zum Synchronisieren eines elektronischen Testinstruments auf ein zu testendes mehrkanaliges digitales elektronisches System, dadurch gekennzeichnet, daß von einem oder mehreren Kanälen des zu testenden Systems dem Testinstrument digitale Eingangssignale zugeführt werden, von denen jedes eine Folge von EIN- oderAUS-Bits enthält, daß die Bits eines ersten Eingangssignals auf das Auftreten von Bit-Folgen untersucht werden, die einem vorgegebenen Bitmuster entsprechen und daß im Falle einer solchen Entsprechung dem Testinstrument ein Triggersignal zugeführt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein als Zeitfenster dienendes Zeitintervall festgelegt wird und daß das Triggersignal dem Testinstrument nur zugeführt wird, wenn die Bitfolge dem vorgegebenen Bitmuster innerhalb des Zeitfensters entspricht.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Informationsbits in einem zweiten Eingangssignal erfaßt werden und daß Zeitfenster als die Dauer einer ununterbrochenen Folge von"EIN"-Impulsen definiert ist, die in dem zweiten Eingangssignal erfaßt werden.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Informationsbits in einem zweiten Eingangssignal erfaßt werden und daß das Zeitfenster durch die Zeitdauer zwischen zwei aufeinanderfolgenden "EIN"-Bits im zweiten Eingangssignal festgelegt wird.

50981 1/0670
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Informationsbits in einem zweiten Eingangssignal erfaßt werden, daß ein erstes zugeordnetes Zeitintervall, das vom Auftreten eines "EIN"-Bits im zweiten Eingangssignal an läuft, definiert wird und daß ein zweites zugeordnetes Zeitintervall definiert wird, das vom Ende des ersten zugeordneten Zeitintervalls an läuft, wobei das zweite Zeitintervall al^s Zeitfenster dient.
6. Verfahren nach Anspruch 5, dadurch gekennzeichn e t ■ , daß das erste zugeordnete Zeitintervall als eine vorgegebene Anzahl von Taktzyklen des zu testenden Instruments definiert ist.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das erste zugeordnete Zeitintervall als eine vorgegebene absolute Zeitdauer definiert ist,
8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das zweite zugeordnete Zeitintervall als eine vorgegebene Anzahl von Taktzyklen des zu testenden Instruments definiert ist.
9. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das zweite zugeordnete Zeitintervall als vorgegebene absolute Zeitdauer definiert ist.
10. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Informationsbits in einer Vielzahl von Eingangssignalen erfaßt und das Auftreten eines vorbestimmten Zusammenfalls dieser Bits ermittelt wird, daß ein erstes zugeordnetes Zeitintervall definiert wird, das von dem Zusammenfall der Bits an läuft, und daß ein zweites zugeordnetes Zeitintervall definiert wird, das vom Ende des ersten Zeitintervalls an läuft, wobei das zweite Zeitintervall als Fenster dient.

509811/0670
11. Vorrichtung zum Synchronisieren eines elektronischen Testinstruments auf ein zu testendes mehrkanaliges digitales elektronisches System, gekennzeichnet durch eine erste Speichereinrichtung (29) zum Speichern eines eine Folge von EIN- oder AUS-Bits enthaltenden digitalen Signals von einem der Kanäle des zu testenden Systems, durch eine zweite Speichereinrichtung (33) zum Speichern eines vorgegebenen Bit-Musters, sowie durch eine Vergleichseinrichtung (31). die mit der ersten und iäer zweiten Speichereinrichtung verbunden ist und die in diesen gespeicherten digitalen Signale miteinander vergleicht und bei deren gegenseitiger Entsprechung ein Triggersignal an das Testinstrument abgibt.
12.Vorrichtung nach Anspruch 11, dadurch gekennzeichnet , daß eine Einrichtung (47, 53) zur Erzeugung von Zeitintervallen vorgesehen ist, die ein¹Zeitfenster erzeugt und in der Vergleichseinrichtung die Erzeugung eines Triggersignals außerhalb, des Zeitfensters sperrt.
13. Vorrichtung nach Anspruch 12, dadurch gekennzeichnet , daß die Einrichtung zur Erzeugung von Zeitfenstern eine auf die Anstiegsflanke eines Eingangsimpulses ansprechende Triggereinrichtung (45) , eine mit der Triggereinrichtung verbundene Verzögerungseinrichtung (47) zur Erzeugung eines ersten zugeordneten Zeitintervalls, eine mit der Verzögerungseinrichtung verbundene Intervalleinrichtung zur Erzeugung eines zweiten zugeordneten Zeitintervalls sowie eine mit der Triggereinrichtung, der Verzögerungseinrichtung, der Intervalleinrichtung und der Vergleichseinrichtung (31) verbundene Schalteinrichtung (49) aufweist, die den Signalfluß zwischen der Einrichtung zur Erzeugung von Zeitfenstern und der Vergleichseinrichtung steuert..
14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet , daß die Verzögerungseinrichtung (47) eine vorgegebenes absolutes-ZeitiHteiVall erzeugt.
15. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet , daß die Verzögerungseinrichtung (47) eine vorgegebene Anzahl von Taktzyklen des zu testenden Instruments erzeugt.
16. Vorrichtung nach Anspruch.13, dadurch gekennzeichnet , daß die Intervalleinrichtung (53) ein vorgegebenes absolutes Zeitintervall erzeugt.
17. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet , daß die Intervalleinrichtung (53) eine vorgegebene Anzahl von Taktzyklen des zu testenden Instruments erzeugt.

50981170670