DE3541759C2 - - Google Patents

Description

Die Erfindung betrifft ein signalgesteuertes Signalaufzeichnungsgerät nach dem Oberbegriff des Anspruchs 1. Ein derartiges Gerät ist im wesentlichen durch die DE-PS 24 33 885 bekannt. Bei dem bekannten Gerät wird geprüft, ob in einem Signal eine bestimmte Signalfolge innerhalb eines bestimmten Fensters auftritt, wobei die Prüfung mittels eines Komparators erfolgt, in den die vorbestimmte Signalfolge als Vergleichswert fest eingegeben ist, und das Auftreten der Signalfolge in dem Fenster wird zur Synchronisation verwendet. Ein Speicheroszillograph mit einem Abtast- und Haltekreis ist z. B. aus der US-PS 34 99 512 bekannt.

Bekannte Geräte zur Aufzeichnung digitaler Signalmuster fallen in zwei große Klassen, nämlich Oszillographen und elektronische Aufnahmegeräte. Oszillographen setzen sich wiederholende Eingangssignale voraus, um ein helles Bild zu erhalten. Kürzlich entwickelte Speicheroszillographen erfordern den Einbau von Hochgeschwindigkeitsspeichern zur Aufzeichnung sehr schneller Impulse sowie auch zur Wiedergabe der aufgezeichneten Wellenformen, um die wiederholte Zuführung dieser Impulse zum Eingang des Oszillograhen unnötig zu machen. Durch einen Speicher wird jedoch die Anwendung des Oszillographen kompliziert und beschränkt dessen Anwendung wegen der begrenzten Speicherkapazität. Weiterhin wird die Möglichkeit der Anwendung von Oszillographen durch die Zeitablenkung beschränkt. Bei vielen gegenwärtigen digitalen Schaltungsanordnungen sind Impulsbreiten im Mikrosekundenbereich allgemein üblich und es werden Impulsbreiten in der Größenordnung von einigen Nanosekunden in zunehmendem Maße benutzt. Weiterhin sind in gegenwärtigen digitalen Schaltungsanordnungen Impulse häufig anzutreffen, die unregelmäßig mit großem Abtand vorkommen, eine solche extrem kleine Breite haben und deren Abstand tatsächlich mehrere Sekunden betragen kann. Wenn jedoch einer Speicheroszillograph zur Aufzeichnung derart schmaler Impulse verwendet wird, darf die kürzeste Ablenkzeit nur in der Größenordnung von 10 µs liegen. Eine längere Ablenkzeit würde einen Nanosekundenimpuls so schmal machen, daß er nicht mehr beobachtbar wäre. Die Verwendung der gegenwärtig existierenden, verzögerten Ablenkungen extrem hoher Geschwindigkeit (100 ns) kann diese Schwierigkeiten nur teilweise beheben, da gewöhnlich nur eine solche Ablenkung über den Schirm des Oszillographen beim Auftreten eines Eingangsimpulses zur Verfügung steht. Daher sind Speicheroszillographen nur zur Untersuchung und/oder Speicherung von einzelnen getrennten Impulsen und/oder benachbarten Impulsen, die zeitlich dicht aufeinanderfolgen, geeignet. Demgemäß sind Speicheroszillographen allgemein unfähig, Impulse aufzuzeichnen, die unterschiedliche Breite im Mikrosekunden- bis Nanosekundenbereich haben und bei denen der zeitliche Abstand zwischen benachbarten Impulsen um einige Größenordnungen höher ist.

Elektronische Aufzeichnungsgeräte beruhen andererseits auf der Speicherung von Daten in einem digitalen Speicher, in den die eintreffenden Signale in vorgegebenen Zeitintervallen "eingetaktet" werden. Die gespeicherten Signale können anschließend zur Verarbeitung und/oder Darstellung abgerufen werden. Solch ein Aufzeichnungsgerät erlaubt, wenn es in Verbindung mit einem Oszillographen benutzt wird, die Darstellung von selten auftretenden Impulsen durch wiederholtes Auslesen der aufgezeichneten Impuls-Wellenform aus dem Speicher zur Wiedergabe des Signalbildes. Unglücklicherweise können diese digitalen Speicher wegen ihrer beschränkten Kapazität nur Signale aufnehmen, die während extrem kurzer Zeitspannen auftreten. Demgemäß kann eine Vielzahl selten auftretender, digitaler Impulse, die eine geringe Impulsbreite haben, mit Hilfe solcher Geräte nicht aufgezeichnet werden.

Demgegenüber liegt der Erfindung die Aufgabe zugrunde, eine Möglichkeit zu schaffen, Signale aufzuzeichnen, bei denen der zeitliche Abstand zwischen benachbarten Impulsen um einige Größenordnungen größer ist als deren Breite, und um eine Vielzahl selten auftretender Impulse mit geringer Impulsbreite aufzuzeichnen.

Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.

Bei dem erfindungsgemäßen Signalaufzeichnungsgerät wird ein digitales Eingangssignal periodisch gehalten und ein digitales Ausgangssignal erzeugt, das im wesentlichen den gleichen logischen Wert hat wie ein zuvor gespeicherter Wert des digitalen Eingangssignales. Die logischen Werte des digitalen Eingangssignales und des digitalen Ausgangssignales werden verglichen. Wenn zwischen den beiden Signalen eine logische Differenz besteht, wird der gehaltene Werte im Speicher abgelegt.

Die Erfindung ermöglicht es, ein einfaches und billiges Signalaufzeichnungsgerät zu schaffen, das in der Lage ist, mit hoher Genauigkeit eine Vielzahl von Wellenformen zu registrieren. Dabei kann es sich um analoge oder digitale Wellenform handeln. Es ist die Aufzeichnung in mehreren Kanälen möglich. Die Erfindung erlaubt es, digitale Impulse mit einer Impulsbreite vom Mikrosekunden- bis zum Nanosekundenbereich aufzuzeichnen. Weiterhin ermöglicht es die Erfindung, die Wellenformen aufzuzeichnen, ohne daß Kenntnisse über die Periode oder Impulsbreite der aufzuzeichnenden Wellenform vorhanden sind.

Weiter ist von Vorteil, daß eine genaue Aufzeichnung einer auch größeren Anzahl von Wellenformen ermöglicht werden kann, von denen jede eine Frequenz oder Impulsbreite aufweisen kann, die von derjenigen der anderen stark abweicht. Dies bedeutet, daß es möglich ist, jede unbekannte und nur selten auftretende Wellenform zu registrieren, ohne daß ein übermäßiger Bedarf an Speicherplatz besteht. Darüber hinaus kann auch der genaue Zeitpunkt des Auftretens jeder aufgezeichneten Wellenform registriert werden.

Weiter ist von Vorteil, daß es dem Benutzer eines solchen Gerätes möglich ist, schnell und leicht jedes der Vergleichs-Kriterien für jeden der Kanäle zu ändern, während das Aufzeichnungsgerät in Betrieb ist.

Selbstverständlich ermöglicht das Aufzeichnungsgerät auch eine Rekonstruktion der Wellenformen aus den zuvor gespeicherten Daten oder auch anhand berechneter Daten über Zeit- und Signalgröße.

Bei einer Ausführungsform der Erfindung wird von einem Analog/Digital-Umsetzer Gebrauch gemacht, um eine Anzahl von Bits zu erzeugen, welche für die augenblicklichen Größe des analogen Signales charakteristisch ist. Die Vielzahl einander entsprechender Bits wird dann auf Identität verglichen und es wird bei Feststellen einer logischen Differenz zwischen diesen Bits der gehaltene Wert in einem Speicher abgelegt.

Die Genauigkeit, mit welcher der analoge Augenblickswert durch die digitalen Signale wiedergegeben wird, hängt von der Anzahl der verglichenen Bits ab. Um die Daten weniger oft zu speichern und dadurch weniger Speicherplatz zu benötigen, werden nur die höherstelligen Bits logisch miteinander verglichen.

Bei einem ersten Beispiel der Erfindung wird ein digitales 1-Bit-Eingangssignal in einen ersten Haltekreis eingetaktet. Um festzustellen, ob dieser gehaltene Wert in einem Speicher abzulegen ist, typischerweise in einem Speicher mit wahlfreiem Zugriff (RAM), vergleicht ein Wählkreis den zuletzt gespeicherten Wert, der am Ausgang eines zweiten Haltekreises vorliegt, mit dem Pegel des gegenwärtigen Eingangssignales. Im einzelnen ist der Ausgang des zweiten Haltekreises ständig mit einem Eingang eines Exklusiv-NOR-Gliedes verbunden, während der gegenwärtige Wert des Eingangssignales dem anderen Eingang dieses Gliedes zugeführt wird. Wenn die Pegel der beiden Eingangssignale unterschiedlich sind, erzeugt das NOR-Glied ein Rückmeldesignal TAKE. Das Rückmeldesignal TAKE wird dann der Steuerschaltung des Gerätes zugeführt, um sowohl den Speicher zu veranlassen, den gehaltenen Wert aufzunehmen, der sich im ersten Haltekreis befindet, als auch um diese Daten auf den zweiten Haltekreis zu übertragen. Wenn dagegen die beiden Pegel gleich sind, dann wird der gehaltene Wert des digitalen Eingangssignales nicht gespeichert und auch nicht übertragen.

Um für jeden gespeicherten Wert des Eingangssignales eine Zeitmarke zu erzeugen, wird ein Taktsignal, das den ersten Haltekreis betätigt, dazu benutzt, den Stand eines Zählers zu erhöhen. Wenn in den Speicher ein Wert eingegeben wird, wird der gegenwärtige Zählerstand in einem anderen Speicher an einer Adresse gespeichert, die dem Ort entspricht, an dem der Wert gespeichert wurde. Sobald der Zählerstand gespeichert worden ist, wird der Zähler zurückgestellt, insbesondere auf 0, so daß der Zähler in der Lage ist, genau das Intervall bis zu dem darauffolgend nächsten gespeicherten Wert genau zu zählen.

Bei einem zweiten Beispiel der hier offenbarten Erfindung erzeugt ein 8-Bit-Analog/Digital-Umsetzer 8 Datenbits, die in einen ersten Haltekreis eingetaktet werden. Um festzustellen, ob diese 8 Bits, welche den Augenblickswert des analogen Eingangssignales wiedergeben, in den Speicher einzugeben sind, typischerweise in einen Speicher mit wahlfreiem Zugriff (RAM), vergleicht eine Wählschaltung die zuletzt gespeicherten Werte, die sich am Ausgang eines zweiten Haltekreises befinden, mit dem gegenwärtigen Pegel des entsprechenden Eingangssignales. Typischerweise werden die Ausgänge des zweiten Haltekreises ständig an einen Satz der Eingänge eines 8-Bit-Vergleichers angelegt, wogegen die gegenwärtigen Werte des Eingangssignales vom ersten Haltekreis dem zweiten Satz der Eingänge des 8-Bit-Vergleichers zugeführt werden. Wenn die Pegel der beiden Eingangssignale für irgendeines der Bits unterschiedlich sind, dann erzeugt der Vergleicher wiederum ein Rückmeldesignal TAKE. Das Rückmeldesignal TAKE wird dann der Steuerschaltung des Gerätes zugeführt, um einerseits den Speicher mit wahlfreiem Zugriff zu veranlassen, den im ersten Haltekreis gehaltenen Wert aufzunehmen, und um andererseits diese Daten auf den zweiten Haltekreis zu übertragen. Wenn jedoch die Pegel für alle einander entsprechenden Bits gleich sind, dann wird kein Rückmeldesignal TAKE erzeugt und es werden die in dem ersten Haltekreis vorhandenen Werte nicht gespeichert oder übertragen.

Sowohl die Zeitmarken- als auch die Steuerschaltungen sind die gleichen, wie sie oben für das erste Beispiel beschrieben worden sind.

Es ist von Vorteil, daß der Benutzer keinerlei Kenntnis von der Form des aufzuzeichnenden Signales zu haben braucht, abgesehen davon, daß die effektive Impulsbreite größer sein muß als ein sehr kleiner Wert. Wie angegeben, wird in jedem Kanal sowohl das Eingangssignal kontinuierlich abgetastet und gehalten als auch gleichzeitig jeder gewünschte gehaltene Wert und dessen Zeitmarke während extrem kurzer Zeitintervalle gespeichert, d. h. während Intervallen, die wesentlich kürzer sind als die kleinste Periode (oder Impulsbreite) des Eingangssignales, dessen Aufzeichnung gewünscht wird. Demgemäß kann das Aufzeichnungsgerät genau jedes Eingangssignal registrieren, auch wenn es eine extrem große Periode (oder Impulsbreite) aufweist, ohne daß am Aufzeichnungsgerät Einstellungen vorzunehmen wären.

Es besteht die Möglichkeit, für jede ausgewählte Teilgruppe aller Kanäle des Signalaufzeichnungsgerätes die Zeitpunkte zu bestimmen, in denen alle Kanäle gleichzeitig einen Wert der ihnen entsprechenden Eingangssignale aufzeichnen. Hierzu wird das Rückmeldesignal TAKE, das bei dem Datenvergleich in jedem Kanal erzeugt wird, über einen Schalter der System-Steuerschaltung zugeführt. Alle diese geschalteten Rückmeldesignale TAKE sind effektiv miteinander verknüpft. Innerhalb der Steuerschaltung des Systems wird ein resultierendes Datensignal TAKE erzeugt und jedem Kanal zugeführt, um den Kanal zu veranlassen, den gegenwärtigen Wert des entsprechenden Eingangssignales zu speichern. Infolgedessen werden in allen Kanälen gleichzeitig Daten aufgezeichnet, wenn ein von einem der Kanäle erzeugtes, geschaltetes Rückmeldesignal TAKE auftritt. Wenn jedoch der Schalter in einem beliebigen der Kanäle so eingestellt wird, daß das von diesem Kanal erzeugte Rückmeldesignal TAKE von der Steuerschaltung des Systems abgetrennt ist, dann werden für diesen Kanal Daten nur in Abhängigkeit von einem Rückmeldesignal TAKE aufgezeichnet, das von einem anderen Kanal geliefert wird. Demgemäß können alle diese Schalter so eingestellt werden, daß ein oder mehr Kanäle bestimmen, wann in allen Kanälen eine Datenaufzeichnung erfolgt.

Bei dem zweiten Beispiel besteht die Möglichkeit, die Empfindlichkeit der Aufzeichnungsschaltung in jedem Kanal des Signalaufzeichnungsgerätes so einzustellen, daß die zu erwartenden Störungen des zugeführten Eingangssignales berücksichtigt werden. Im einzelnen wird die Empfindlichkeit jedes Kanals durch die Wahl der Anzahl von Bits bestimmt, die dem Identitäts-Vergleicher zugeführt werden. Die letztstelligen Bits können vorteilhaft wahlweise außer Betracht gelassen, beispielsweise abgeschaltet werden, um dem Benutzer die Möglichkeit zu geben, die Operation in jedem Kanal eines mehrere Kanäle aufweisenden Signalaufzeichnungsgerätes an das dem jeweiligen Kanal zugeführte Eingangssignal anzupassen.

Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher beschrieben und erläutert. Die der Beschreibung und der Zeichnung zu entnehmenden Merkmale können bei anderen Ausführungsformen der Erfindung einzeln für sich oder zu mehreren in beliebiger Kombination Anwendung finden. Es zeigen

Fig. 1 das Blockschaltbild eines mehrere Kanäle aufweisenden Signalaufzeichnungsgerätes nach der Erfindung,

Fig. 2 das Blockschaltbild der Schaltungsanordnungen des Datenkanales des Aufzeichnungsgerätes nach Fig. 1,

Fig. 3 das Blockschaltbild der in Fig. 1 dargestellten Systemsteuerung 20,

Fig. 4a und 4b Wellenformdiagramme, welche die typische zeitliche Zuordnung der verschiedenen Steuersignale veranschaulichen, die in dem Signalaufzeichnungsgerät während der Daten-Aufzeichnungs- und Daten-Wiedergabe-Operationen herrschen, und

Fig. 5 das Blockschaltbild einer zweiten Ausführungsform des in Fig. 1 dargestellten Datenkanals.

Fig. 1 veranschaulicht das Gesamt-Blockschaltbild eines mehrere Kanäle aufweisenden elektronischen Signalaufzeichnungsgerätes, bei dem die Lehren der vorliegenden Erfindung verwirklicht sind.

Wie dargestellt, besteht das Signalaufzeichnungsgerät aus einer Anzahl N im wesentlichen gleicher Kanäle, nämlich den Datenkanälen 1, 2, 3, . . ., N. Jeder Datenkanal dient zur Aufzeichnung der Wellenform eines digitalen Signales, das seinem Eingang zugeführt wird. So zeichnet der Datenkanal 1 ein entsprechendes Eingangssignal auf, das auf der Leitung 1 a erscheint, der Datenkanal 2 zeichnet ein entsprechendes Eingangssignal auf, das auf der Leitung 2 a erscheint usw. Sowohl während des Aufzeichnens als auch während der Wiedergabe liefert jeder Kanal ein Ausgangssignal, das dem gerade vorliegenden oder gerade aufgezeichneten Signal entspricht. So liefert der Datenkanal 1 ein Ausgangssignal auf der Leitung 1 c, der Datenkanal 2 auf der Leitung 2 c usw.

Alle Kanäle sind parallel an eine Anzahl Steuerleitungen und Busse angeschlossen, nämlich an die Leitungen 101, 103 bis 107, 109 und 110 sowie an die Busse 102 und 108, die zusammen von der Systemsteuerung 20 ausgehen. Wie es im einzelnen noch erläutert wird, ist jeder Datenkanal mit einer anderen Leitung im Datenbus 108 verbunden. Innerhalb der Systemsteuerung 20 werden diese Leitungen und Busse von Schaltungsanordnungen getrieben, die eine ausreichend hohe Treiberleistung aufweisen, um eine große Anzahl Datenkanäle parallel schalten zu können, ohne daß eines der Signale, die auf diesen Leitungen und Bussen erscheinen, eine beträchtliche Dämpfung erleidet.

Die Systemsteuerung 20 steuert die Operation jedes der einzelnen Datenkanäle. Im einzelnen überwacht zum Zwecke der Aufzeichnung jeder Kanal unabhängig das ihm zugeordnete Eingangssignal und bestimmt in Abhängigkeit von dem Resultat eines Vergleichs zwischen den Logikpegeln des augenblicklichen Wertes des Eingangssignales und einem zuletzt gespeicherten Wert, ob der gegenwärtige Wert zu speichern ist, wie es in Kürze noch näher erläutert wird. Im einzelnen halten alle Kanäle gleichzeitig das zugeordnete digitale Eingangssignal, wenn auf der Datentaktleitung 101 ein Datentaktimpuls erscheint. Die Frequenz dieser Datentaktimpulse wird durch die Frequenz der Aufzeichnungstaktimpulse bestimmt, welche der Systemsteuerung 20 über die Leitung 127 von einer Uhr 14 zugeführt werden.

In dem Fall, daß ein beliebiger Kanal feststellt, daß der gegenwärtige Wert seines Eingangssignales aufzuzeichnen ist, führt er der Systemsteuerung 20 über die TAKE-Rückmeldeleitung 110 ein entsprechendes Signal zu. Als Reaktion auf dieses Signal führt die Systemsteuerung 20, wie es in Kürze im einzelnen erläutert wird, geeignete Impulse der TAKE-Datenleitung 109 und der Daten-Aufzeichnungs-Leitung 103 zu. Diese Impulse befehlen jedem Kanal, gleichzeitig den gegenwärtigen Wert des zugeordneten Eingangssignales in einem Speicher zu speichern, der sich innerhalb des Datenkanals befindet, und zwar im einzelnen an einem Platz, dessen Adresse durch die Adresseninformation angegeben wird, die dann auf dem Adressenbus 102 erscheint. Diese Adresse wird in geeigneter Weise durch die Systemsteuerung erhöht, so daß der als nächstes aufzuzeichnende Wert jedes Eingangssignales an dem nächstfolgenden Speicherplatz im Speicher jeden Kanals abgelegt wird. Weiterhin wird der Zeitpunkt des Erscheinens eines jeden gespeicherten Signales, der gewöhnlich als "Zeitmarke" bezeichnet wird, in einem innerhalb der Systemsteuerung 20 vorhandenen Speicher abgelegt, und zwar stets an einem Speicherplatz, dessen Adresse derjenigen des gespeicherten Wertes entspricht. Diese Vorgänge werden im einzelnen anläßlich der Erläuterung der Systemsteuerung 20 behandelt.

Zusätzlich zu der Steuerung der Aufzeichnung obliegt der in Fig. 1 dargestellten Systemsteuerung 20 auch die Wiedergabe der in den Kanälen gespeicherten Wellenformen. Zu diesem Zweck gibt die Systemsteuerung 20 einen Zug von Taktimpulsen auf die Wiedergabeleitung 106. Die Frequenz dieser Impulse ist bestimmt durch die Frequenz der Wiedergabe-Taktimpulse, die der Systemsteuerung 20 über die Leitung 129 von der Uhr 14 zugeführt werden. Die Frequenz dieser Impulse kann von dem Benutzer auf eines von vielen vorgegebenen, ganzzahligen Vielfachen oder Bruchteilen der Aufzeichnungsrate eingestellt werden, d. h. der Frequenz der Aufzeichnungstaktimpulse, die auf der Leitung 127 erscheinen, je nach der gewünschten Geschwindigkeit, mit der die aufgezeichneten Wellenformen aus den zugeordneten Speichern ausgelesen werden sollen und je nachdem, ob diese Rate größer, gleich oder kleiner sein soll als die Rate, mit der die Wellenformen aufgezeichnet wurden. Durch Einstellen der Frequenz der Wiedergabetaktimpulse kann der Benutzer die Zeitskala aller aufgezeichneten Wellenformen nach Bedarf dehnen oder komprimieren. Beispielsweise kann durch geeignete Einstellung die Frequenz des Wiedergabetaktes ein sehr schmaler digitaler Eingangssimpuls mit ausreichend langsamer Rate wiedergegeben werden, um es einem gewöhnlichen mechanischen Tintenschreiber zu erlauben, eine bleibende und genaue Wiedergabe dieses Impulses zu erzeugen. Umgekehrt können dann, wenn die aufgezeichneten Wellenformen starke Frequenzschwankungen aufweisen, mehrere unterschiedliche Wiedergaberaten nacheinander benutzt werden, um die Zeitskala an verschiedenen Stellen der aufgezeichneten Wellenform in zweckmäßiger Weise zu dehnen oder zu verkürzen.

Gleichzeitig mit den Impulsen auf der Wiedergabeleitung 106 übermittelt die Systemsteuerung 20 auch den in den Kanälen vorhandenen Speichern über den Adressenbus 102 die notwendigen Adresseninformationen. Die auf dem Adressenbus 102 erscheinende Adresseninformation wird durch die Systemsteuerung 20 in der Weise erhöht, daß alle gespeicherten Werte einer jeden Wellenform aus den entsprechenden Speichern in der richtigen Folge ausgelesen werden. Weiterhin erlaubt die Systemsteuerung 20 dem Benutzer das Einstellen einer Anfangsadresse, an der die Wiedergabe beginnen soll, die jedem beliebigen Speicherplatz in jedem der einzelnen Speicher entsprechen kann. Auf diese Weise ist es dem Benutzer möglich, jeden gewünschten Abschnitt der gespeicherten Wellenform wiederzugeben. Wenn beispielsweise nur ein spezieller der aufgezeichneten digitalen Eingangssimpulse von Interesse ist und die davor aufgezeichnete Wellenform aber nicht, dann kann die Adresse, an der die Wiedergabe beginnt, auf den Anfang des gewünschten Impulses eingestellt werden. Wie es in Kürze im einzelnen erläutert wird, macht jeder der Datenkanäle von einem zerstörungsfrei lesbaren Speicher mit wahlfreiem Zugriff (RAM) Gebrauch, um eine aufgezeichnete Wellenform zu speichern, was es wiederum in vorteilhafter Weise ermöglicht, die aufgezeichnete Wellenform so oft wie gewünscht wiederzugeben.

Ein Adressenindikator 16, der mit dem Adressenbus 102 verbunden ist, liefert eine Anzeige der sich jeweils auf dem Adressenbus befindlichen Adresseninformation. Beispielsweise kann der Adressenindikator 16 aus einer einfachen, gut bekannten Kombinationsschaltung bestehen, die eine Anzahl Displaytreiber und digitale 7-Segment-Displays speist, welche die auf dem Adressenbus 102 vorliegende, binäre Adresseninformation in eine brauchbare, digitale Form umsetzen, wie beispielsweise in eine oktale, hexadezimale oder binär codierte dezimale Form, und dann anschließend darstellen. Auf diese Weise wird eine Anzeige der laufenden Adresse erhalten, aus der geschlossen werden kann, in welchem Umfang der Speicher belegt ist oder wieviel Speicherplatz noch zur Verfügung steht. Eine direkte Anzeige des Bruchteiles des verbrauchten Speicherplatzes wird durch eine andere Form eines Adressenindikators geliefert, bei dem die Adresseninformation zunächst als Eingang einem Digital/Analog-Umsetzer zugeführt wird, der seinerseits sein analoges Ausgangssignal einem der vielen bekannten Einbau-Meßinstrumente zuführt. Durch geeignete Skalierung des Bereichs der analogen Ausgangsspannung des Analog/Digital-Umsetzers, beispielsweise auf einen Bereich von 0 bis 1,6 V, so daß er den tiefsten und höchsten Stellen im Speicher entspricht, und durch geeignete Erzeugung eines Dezimalpunktes in der Anzeige, so daß sich die Anzeige von 0 bis 16,0 erstreckt, gibt das digitale Anzeigeinstrument unmittelbar den Anteil des benutzten Speichers in K wieder, der bisher zum Speichern der Wellenformen verbraucht worden ist.

Weiterhin gestattet es die Systemsteuerung 20 in Verbindung mit der Datenübertragungssteuerung 18, digitale Informationen unmittelbar zwischen dem Speicher eines jeden Datenkanals oder dem (Zeitmarken)Speicher der Systemsteuerung 20 und jedem externen digitalen Gerät auszutauschen, beispielsweise einem Computer. Im einzelnen ist die Datenübertragungssteuerung 18 mit drei bidirektionellen, digitalen I/O-Anschlüssen, nämlich einer seriellen Datenleitung 24, die vorzugsweise RC-232C-kompatibel ist, einem parallelen Mehrbitbus 25 und einem (Eingabe/Ausgabe)Vielzweck-Interfacebus 26, der vorzugsweise mit dem I. E. E. E. 488 Standard kompatibel ist, versehen. Die Datenübertragungssteuerung 18 kann typischerweise eine Zentraleinheit (CPU) aufweisen, die nicht dargestellt ist, jedoch vorzugsweise einen der vielen gegenwärtig bekannten Mikroprozessoren umfassen kann, der mittels im Handel erhältlicher und gut bekannter bidirektioneller Kommunikationskreise, die ebenfalls nicht dargstellt sind, mit den drei I/O-Anschlüssen 24, 25 und 26 verbunden ist. Um Daten in beiden Richtungen zwischen jedem dieser Anschlüsse und dem Speicher in jedem der Datenkanäle übertragen zu können, ist die CPU auch mit dem Adressenbus 102 und einem Datenbus 108 sowie mit der Systemsteuerung 20 über Steuerleitungen 124, 125 und 126 sowie mit den einzelnen Datenkanälen 1, 2, 3, . . ., N über entsprechende Steuerleitungen 1 b, 2 b, 3 b, . . ., Nb und schließlich auch noch mit der Schreibleitung 104, der Leseleitung 105 und der Datenrichtungsleitung 107 über Leiter 111 bzw. 112 bzw. 113 verbunden. Alle diese von der Datenübertragungssteuerung 18 ausgehenden, getrennten Steuerleitungen bilden ein Kabel 120. Alle Steuerleitungen im Kabel 120 sind mit dem digitalen Standardausgängen der CPU verbunden. Bei der vorliegenden Ausführungsform ist die CPU in der Datenübertragungssteuerung 18 mit dem Adressenbus 102 durch (nicht dargestellte) undirektionelle Puffer verbunden, die es der Datenübertragungssteuerung 18 lediglich erlauben, diesem Bus Adresseninformationen zuzuführen, jedoch nicht, Adresseninformationen von diesem Bus zu übernehmen.

Um Daten von einem entweder in der Systemsteuerung 20 oder in einem der Datenkanäle enthaltenen Speicher auf diese Anschlüsse zu übertragen, bewirkt die Datenübertragungssteuerung 18 zunächst über die Leitung 124 eine geeignete Pegeländerung an dem Adresseingang (AE) der Systemsteuerung 20. Hierdurch wird der Adressenerzeuger gesperrt und von dem Adressenbus 102 abgetrennt. Danach führt die Datenübertragungssteuerung 18 dem Adressenbus die gewünschte Anfangsadresse zu. Dann führt sie über den Leiter 113 der Datenrichtungsleitung 107 einen geeigneten Spannungspegel zu. Wie in den Fig. 2 und 3 dargestellt, ist diese Steuerleitung an verschiedene bidirektionelle Busübertrager (transceiver) angeschlossen, die ein bidirektionelles Interface zwischen den RAM-Speichern in allen Datenkanälen und den entsprechenden Leitungen, aus denen der Datenbus besteht, bilden und dazu dienen, die Richtung des Datenflusses zwischen diesen Speichern und den entsprechenden Leitungen dieses Busses zu steuern. Der Pegel ist so gewählt, daß es möglich ist, Daten von jedem beliebigen der RAM-Speicher über den zugeordneten Busübertrager in die entsprechende Leitung des Datenbus 108 einzugeben. Sobald der richtige Pegel an der Datenrichtungsleitung 107 anliegt, werden die Busübertrager-Freigabeleitung (TE) und die Chipwählleitung (CS), die in jedem der Datenkanäle oder der Systemsteuerung dem gewünschten RAM-Speicher zugeordnet sind, durch die Datenübertragungssteuerung 18 gesetzt, und zwar über die entsprechende Leitung im Kabel 120, so daß der gewünschte RAM-Speicher ausgewählt und der Busübertrager dazu befähigt wird, Daten von dem ausgewählten RAM auf den Datenbus zu übertragen. Da die Systemsteuerung zwei getrennte RAMs aufweist, wie es bereits angegeben wurde und mehr im einzelnen noch später behandelt werden wird, und weiterhin jeder Datenkanal nur ein RAM aufweist, sind zwei getrennte TE-Leitungen (CS-Leitungen), nämlich die Leitungen 125 und 126, jeweils mit getrennten RAM-Speichern innerhalb der Systemsteuerung 20 verbunden, während eine TE-Leitung (und CS-Leitung), nämlich die Leitung 1 b, 2 b, 3 b, . . ., Nb mit dem RAM-Speicher innerhalb jedes der entsprechenden Datenkanäle 1, 2, 3, . . ., N verbunden ist.

Nachdem das gewünschte RAM ausgewählt und der richtige Busübertrager freigegeben worden ist, erregt die Datenübertragungssteuerung 18 über die Leitung 112 die Leseleitung 105. Die Leseleitung 105 und die Schreibleitung 104 sind, wie aus den Fig. 2 und 3 ersichtlich, über ODER-Glieder mit jedem RAM-Speicher verbunden und steuern so die Lese- und Schreibzyklen aller RAM-Speicher. Wenn also die gewünschte Anfangsadresse auf dem Adressenbus vorliegt, die richtige Datenrichtung eingestellt ist, das gewünschte RAM ausgewählt und der entsprechende Bitübertrager freigegeben ist, löst das Erscheinen eines Impulses auf der Leseleitung einen Lesezyklus aus mit dem Ergebnis, daß der in dem gewünschten RAM gespeicherte Wert auf den Datenbus 108 und von dort zur Datenübertragungssteuerung 18 übertragen wird. Dieser Wert wird dann entweder lokal in der Datenübertragungssteuerung gespeichert oder als Ausgangssignal einem oder mehreren der drei I/O-Anschlüsse 24, 25 oder 26 zugeführt, je nach den Befehlen, die der die Datenübertragungssteuerung 18 bildenden CPU zugeführt werden oder zuvor darin gespeichert worden sind. Um zu Werten zuzugreifen, die an mehreren Plätzen des ausgewählten RAM gespeichert sind, wird zunächst die Adresseninformation inkrementiert und dann der oben beschriebene Datenübertragungszyklus für jeden solchen Speicherplatz wiederholt. Die Signalfolge, die zur Übertragung von Daten von einem beliebigen der I/O-Anschlüse der Datenübertragungssteuerung 18 zu einem beliebigen Platz in einem ausgewählten RAM-Speicher, der sich entweder in der Systemsteuerung oder einem Datenkanal befindet, dient, ist der oben beschriebenen Sequenz zur Übertragung von Daten von einem ausgewählten RAM zu einem I/O-Anschluß sehr ähnlich. Die Übertragung von Informationen in ein RAM ist insbesondere dann nützlich, wenn das Signalaufzeichnungsgerät mit einem oder mehreren analogen Aufzeichnungsinstrumenten verbunden ist, wie beispielsweise einem Streifenschreiber, einem Plotter oder einem Oszillographen. Bei einer solchen Verbindung wird das Signalaufzeichnungsgerät zu einem einfachen digitalen Speichergerät, das digitale Daten von jedem der drei I/O-Anschlüsse aufnehmen, speichern und dann wiederholt die von den Daten charakterisierte Wellenform auf dem analogen Aufzeichnungsgerät darstellen kann.

Um Daten zu einem ausgewählten RAM-Speicher zu übertragen, sperrt die Datenübertragungssteuerung 15 über den Leiter 124 den Adressengenerator innerhalb der Systemsteuerung 20. Danach führt die Datenübertragungssteuerung 18 der Datenrichtungsleitung 107 über den Leiter 113 einen geeigneten Pegel zu, der dem oben erwähnten Pegel entgegengesetzt ist, um die richtige Richtung des Datenflusses durch die Busübertrager zu bestimmen, d. h. in Richtung vom Datenbus zum RAM-Speicher. Danach gibt die Datenübertragungssteuerung 18 die gewünschte Anfangsadresse auf den Adressenbus 102 und gibt die gewünschten Daten auf die entsprechende(n) Leitung(en) des Datenbus 108. Als nächstes wählt die Datenübertragungssteuerung 18 den richtigen RAM-Speicher und gibt den entsprechenden Busübertrager über die zugeordnete Busübertrager-Freigabeleitung und die Chipwählleitung frei. Danach gibt die Datenübertragungssteuerung 18 einen Impuls über den Leiter 111 auf die Schreibleitung 104. Dieser Impuls löst einen RAM-Schreibzyklus aus, bei dem die gewünschten Daten in dem ausgewählten RAM-Speicher an der durch die Anfangsadresse bezeichneten Speicherplatz gespeichert werden.

Wie oben angegeben, besteht das Signalaufzeichnungsgerät aus einer Anzahl unabhängiger Datenkanäle, von denen jeder eine digitale Wellenform aufzeichnet, die seinem Eingang zugeführt wird. Um der Kürze willen wird nunmehr nur ein solcher Datenkanal näher behandelt, nämlich der Datenkanal 1. Ein Blockdiagramm der Schaltungsanordnung, die diesen Datenkanal bildet, ist in Fig. 2 dargestellt.

Wie bereits angegeben, zeichnet dieser Datenkanal die Eingangs-Wellenform als eine Folge von digitalen 1-Bit-Werten auf. Im einzelnen tastet der Datenkanal periodisch die digitale Eingangs-Wellenform mit einer extrem hohen Geschwindigkeit ab, vergleicht dann den gegenwärtigen Wert dieser Wellenform mit einem vorher, vorzugsweise dem unmittelbar zuvor gespeicherten Wert, und stellt fest, ob zwischen diesen Werten eine logische Differenz besteht. Wenn eine solche Differenz existiert, dann führt der Datenkanal der Systemsteuerung ein geeignetes Steuersignal zu, worauf die Systemsteuerung ihrerseits den Datenkanal aufweist, den gegenwärtig gehaltenen (neuen) Wert in dem RAM-Speicher abzulegen, der in diesem Kanal enthalten ist.

Im einzelnen wird eine aufzuzeichnende Eingangs-Wellenform (Signal) über eine Leitung 1 a dem Datenkanal 1 zugeführt. Innerhalb des Datenkanals wird das Eingangssignal periodisch mit einer Frequenz abgetastet und festgehalten, die durch eine Folge von Taktimpulsen bestimmt ist, die von der Systemsteuerung (siehe Fig. 1) erzeugt wird und auf der Datentaktleitung 101 erscheint. Jeder Taktimpuls wird dem Takteingang des Haltekreises 135 zugeführt und veranlaßt ihn, den gegenwärtigen Wert des Eingangssignales festzuhalten.

In dem Fall, daß der laufende Wert des dem Datenkanal 1 zugeführten Eingangssignales aufgezeichnet werden soll, bewirkt der Datenkanal 1 in der in Kürze zu beschreibenden Weise eine geeignete Pegeländerung auf der TAKE-Rückmeldeleitung 110. Hierdurch wird die Systemsteuerung veranlaßt, auf den Adressenbus 102 eine geeignete Adresse sowie geeignete Impulse auf die Daten-Aufzeichnungsleitung 103 und die TAKE-Datenleitung 109 zu geben, die in der ebenfalls in Kürze zu beschreibenden Weise zusammen bewirken, daß der laufende Wert im RAM-Speicher 137 an einem Speicherplatz abgelegt wird, der durch die Adresse bezeichnet ist, die dann auf dem Adressenbus erscheint.

Um festzustellen, ob der gegenwärtige Wert des Eingangssignales auf der Leitung 1 a in dem RAM-Speicher 137 zu speichern ist, wird der Logikpegel dieses Eingangssignales kontinuierlich mit dem zuletzt gespeicherten Wert dieses Signales verglichen. Um diesen Vergleich durchzuführen, wird der im RAM-Speicher zuletzt gespeicherte Wert vorübergehend im Haltekreis 139 gespeichert. Der Ausgang dieses Haltegliedes, der auf der Leitung 1 c erscheint, wird einem Eingang (dem Eingang A) eines Exklusiv-NOR-Gliedes 182 zugeführt. Wenn eine Differenz in den logischen Pegeln dieser beiden Eingangssignale vorliegt, dann setzt das Glied 182 die TAKE-Rückmeldeleitung 110 über den Schalter 185 tief. Dieser tiefe Pegel der TAKE-Rückmeldeleitung zeigt der Systemsteuerung an, daß sie allen Datenkanälen zu befehlen hat, den gegenwärtig gehaltenen Wert des entsprechenden Eingangssignales zu speichern. Das Glied 182 ist vorzugsweise ein Schaltglied mit offenem Kollektor, so daß jede vernünftige Anzahl solcher Glieder an die TAKE-Rückmeldeleitung angeschlossen werden kann und jedes dieser Ausgangssignale diese Leitung auf den Tief-Pegel herabziehen kann. Ein geeigneter Hochzieh-Widerstand 161 ist mit der TAKE-Rückmeldeleitung innerhalb der Systemsteuerung 20 verbunden, wie es Fig. 3 zeigt.

Wenn jedoch der Schalter 185 offen ist, also zu der in Fig. 2 gezeigten Stellung die entgegengesetzte Stellung einnimmt, dann ist der Datenkanal 1 nicht in der Lage, irgendwelche Werte seiner digitalen Eingangssignale für das Speichern auszuwählen, sondern speichert nur die jeweils im Datenkanal 1 gehaltenen Werte, wenn eine Selektion von irgendeinem der anderen Datenkanäle veranlaßt wird.

In dem Augenblick, in dem die TAKE-Rückmeldeleitung 110 durch das Ausgangssignal des NOR-Gliedes 182 tief gezogen wird, führt die Systemsteuerung zunächst einen Impuls der TAKE-Datenleitung 109 zu, wie es in Fig. 4a dargestellt ist, dessen (bei dem dargestellten Ausführungsbeispiel ansteigende) Rückflanke von einem Impuls auf der Daten-Aufzeichnungsleitung 103 gefolgt wird. Der Impuls auf der TAKE-Datenleitung löst den in Fig. 2 dargestellten Aufzeichnungs-Taktgeber 145 aus. Danach erhöht die Systemsteuerung die Adressen für alle RAM-Speicher auf den nächstfolgenden Speicherplatz und gibt diese Adresse auf den Adressenbus 102. Danach wird der Impuls von der Systemsteuerung auf die Daten-Aufzeichnungsleitung 103 gegeben. Innerhalb des Datenkanals wird dieser Impuls auch dem Aufzeichnungs-Zeitglied 145 zugeführt, das, nachdem es von dem Impuls auf der TAKE-Datenleitung 109 freigegeben worden war, über den Leiter 144 einen Impuls an den Freigabeanschluß liefert, um den Ausgang des Haltekreises 135 freizugeben. Als Folge dieses Impulses führt der Haltekreis 135 den gegenwärtig gehaltenen Wert des Eingangssignales den Dateneingängen sowohl des RAM 137 als auch des Haltekreises 139 über den Leiter 136 zu. Nachdem ein extrem kurzes, vorgegebenes Zeitintervall verstrichen ist, das ausreichend ist, um eine Stabilisierung der digitalen Daten auf dem Leiter 136 zu ermöglichen, führt das Aufzeichnungs-Zeitglied 145 über die Leitung 152, das ODER-Glied 153 und die Leitung 154 einen Impuls sowohl dem Takt- als auch dem Freigabe-Eingang des Haltegliedes 139 zu. Dieser Impuls veranlaßt das Halteglied 139, vorübergehend die digitalen Daten zu speichern, die sich auf der Leitung 136 befinden, und sie als Ausgangssignal auf die Leitung 1 c zu geben. Im wesentlichen zur gleichen Zeit, zu der ein Impuls auf die Leitung 152 gelangt, führt auch das Aufzeichnungs-Zeitglied 145 einen Impuls der Leitung 146 zu. Dieser letztgenannte Impuls wird über das ODER-Glied 147 und die Leitung 148 zu den Schreib-Freigabe-Anschluß des RAM-Speichers geführt, um einen Schreibzyklus auszulösen, durch der auf der Leitung 136 erscheinende, gehaltene Wert in den RAM-Speicher aufgenommen wird.

Wie bereits festgestellt, wird die Darstellung aller aufgezeichneten Wellenformen durch eine Serie von Impulsen bewirkt, die auf der Wiedergabeleitung 106 erscheinen und zusammen mit einer Folge von zunehmenden Adressen auftreten, die auf dem Adressenbus 102 erscheinen. Immer wenn eine Wiedergabeoperation ausgelöst wird, gibt die Systemsteuerung eine geeignete Anfangsadresse auf den Adressenbus 102. Jede Adresse wird von einem Impuls gefolgt, der auf die Wiedergabeleitung 106 gelegt wird. Innerhalb des Datenkanals 1 gibt das Wiedergabe-Zeitglied 150 als Reaktion auf den Impuls auf der Wiedergabeleitung 106 zunächst einen Impuls durch das ODER-Glied 151 an den Lesesteuereingang RE des RAM-Speichers 137, der eine kurze Zeit später, die jedoch lang genug ist, um den Lesezyklus auftreten zu lassen, von einem Impuls gefolgt wird, der über das ODER-Glied 153 und den Leiter 154 sowohl zum Takteingang als auch zum Freigabeeingang des Haltegliedes 139 gelangt. Dieser letztgenannte Impuls veranlaßt das Halteglied 139, den aus dem RAM-Speicher ausgelesenen Wert zu speichern und auf die Ausgangsleitung 1 c zu bringen. ODER-Glieder 147 und 151 dienen dazu, Schreib- und Lese-Freigabeimpulse dem RAM-Speicher 137 von einer von zwei Quellen her zuzuführen, nämlich von der Systemsteuerung 120 über das Aufzeichnungs-Zeitglied 145 oder das Wiedergabe-Zeitglied 150 oder aber von der Datenübertragungssteuerung 18 über die Schreibleitung 104 und die Leseleitung 105. Um genügend Speicherplatz für die Wellenform zu haben, umfaßt der RAM-Speicher 137 vorzugsweise 16 K Speicherplätze. Da das Halteglied 135 ein Informationsbit liefert, wird ein 16 K×1 Bit RAM-Chip benutzt, beispielsweise vom Typ MB 8167A der Firma Fujitsu Limited. Da 14 Bits benötigt werden, um 16 K Speicherplätze zu adressieren, hat der Adressenbus 102 einen Umfang von 14 Bits.

Das statische MB 8167A NMOS-RAM-Chip ist für Taktfrequenzen bis zu 10 MHz geeignet. Bei einer solchen für die auf der Datentaktleitung 101 erscheinenden Taktimpulse geltenden Taktfrequenz kann ein Impuls mit einer Breite von etwa 1 µs noch mit ausgezeichneter Auflösung gespeichert werden. Um digitale Impulse zu speichern, die eine geringere Impulsbreite haben, beispielsweise in der Größenordnung von 50 ns, müßte die Taktfrequenz auf etwa 30 MHz erhöht werden. Um bei dieser erhöhten Frequenz eine befriedigende Arbeitsweise zu gewährleisten, sollte der RAM-Speicher 137 aus einer geeigneten Anzahl von nach Art der emittergekoppelten Logik (ECL) ausgebildeten RAM-Speicher-Chips aufgebaut sein, wie beispielsweise vom Typ MCM 10146, der von der Motorola Corporation hergestellt wird. Für eine Operation mit extrem hoher Frequenz können die Halteglieder 135 und 139 mit Taktfrequenzen von 200 MHz betrieben werden, so daß ein Übergang der Logikpegel von nur 5 ns Dauer aufgezeichnet werden kann. Da ECL-RAM-Speicher Taktfrequenzen erfordern, die sehr viel geringer sind als 200 MHz, können Impulse, deren Dauer nur 5 ns beträgt, vorteilhaft im RAM-Speicher 137 gespeichert werden, wenn die wohlbekannte Umlauf-Speichertechnik für den Speicher 137 benutzt wird. Bei einer solchen Technik ist die Leitung 136 parallel zum Eingang einer Anzahl getrennter RAM-Speicherchips angeordnet und es werden die Daten nacheinander in jeden Speicherchip in vorgegebener Folge eingeschrieben.

Wenn Taktfrequenzen von über 30 MHz benutzt werden, dann sollten Bauelemente vom Typ der ECL-Logik auch in jedem Datenkanal für die Halteglieder 135 und 139, das Exklusiv-NOR-Glied 182 sowie auch für die verschiedenen Kreise der in Fig. 1 dargestellten Systemsteuerung 20 benutzt werden. Selbst bei diesen erhöhten Taktfrequenzen brauchen die CPU und die zugeordneten Schaltungen, die sich innerhalb der Datenübertragungssteuerung 18 befinden, die Busübertrager 233 und 234, die sich innerhalb der Systemsteuerung 20 befinden, sowie der im Datenkanal 1 enthaltene Busempfänger 155 nur mit der maximalen Geschwindigkeit der CPU zu arbeiten und demnach nicht aus ECL-Kreisen aufgebaut zu sein.

Wie zuvor behandelt, werden die Schreibleitung 104, die Leseleitung 105 und die Datenrichtungsleitung 107 dazu benutzt, Daten zwischen einem der drei I/O-Anschlüsse der Datenübertragungssteuerung 18 nach Fig. 1 und dem RAM-Speicher 137 bei Auslösung der geeigneten Schreib- oder Lesezyklen, die den Speicher betreffen, zu übertragen. Da die Daten über die digitale Wellenform, die in jedem Datenkanal gespeichert sind, nur jeweils 1 Bit umfassen, wird auch nur eine 1-Bit-Information zwischen dem Speicher und der Datenübertragungssteuerung 18 in einem gegebenen Zeitpunkt übertragen. Um den Aufbau der Schaltungsanordnung zu vereinfachen und die Übertragungszeit zu minimieren, wird jeder Datenkanal vorzugsweise an eine der dargestellten zwölf Leitungen des Datenbus 108 angeschlossen. Bei einer solchen Anordnung überträgt jeder Datenkanal Wellenform-Daten zu oder von der Datenübertragungssteuerung 18 über nur eine der Leitungen, welche den Datenbus 108 bilden. Da jeder Kanal eine getrennte Leitung benutzt, können mit Vorteil Daten gleichzeitig von jedem der vorhandenen Kanäle, und zwar von zwei Kanälen bis zu allen Kanälen, und zwar zu oder von der Datenübertragungssteuerung 18 übertragen werden. Nunmehr ist leicht erkennbar, daß eine Schleifenanordnung beschrieben worden ist, bei der das Ausgangssignal auf der Leitung 1 c kontinuierlich mit dem Eingangssignal auf der Leitung 1 a verglichen wird, um den Zeitpunkt festzustellen, zu dem der gehaltene Wert des Eingangssignales zu speichern ist. Immer wenn eine Differenz der logischen Pegel zwischen diesen beiden Signalen festgestellt wird, veranlaßt das TAKE-Datensignal die Systemsteuerung Signale abzugeben, die eine Speicherung des gehaltenen Wertes und eine Berichtigung des Ausgangssignales des Kanals 1 bewirken. Wenn einerseits keine logische Differenz besteht, dann bleibt das vom NOR-Glied 182 gelieferte TAKE-Rückmeldesignal auf hohem Pegel (Zustand logischer 1), vorausgesetzt, daß kein anderer Kanal das TAKE-Rückmeldesignal auf der Leitung 110 veranlaßt hat, den niedrigen Pegel anzunehmen. Demgemäß werden die in dem Haltekreis 135 enthaltenen 1-Bit-Daten lediglich durch den nächstfolgenden gehaltenen Wert ersetzt. Wenn andererseits eine logische Differenz auftritt, dann erscheint auf der TAKE-Rückmeldeleitung 110 das Signal mit dem niedrigen Pegel. Dieses Signal veranlaßt in jedem Datenkanal eine Übernahme des gehaltenen Wertes vom Halteglied 135 in das Halteglied 139, so daß eine fortlaufende Berichtigung bei jedem der aufeinanderfolgenden Impulse auf der Daten-Aufzeichnungsleitung 103 erfolgt, bis der logische Unterschied verschwindet und das Signal auf der TAKE-Rückmeldeleitung 110 zum Zustand des hohen Pegels (logische 1) zurückkehrt.

Ein Blockschaltbild der Systemsteuerung 20 ist in Fig. 3 dargestellt. Wie vorstehend dargelegt, hat die Systemsteuerung mehrere Funktionen. Zunächst stellt sie fest, wann jeder Datenkanal das zugeordnete Eingangssignal zu halten hat. Darüber hinaus befiehlt sie allen Datenkanälen, den gehaltenen Wert aller Eingangssignale zu speichern, wenn auf der TAKE-Rückmeldeleitung 110 ein Signal mit niedrigem Pegel vorliegt. Die Systemsteuerung 20 steuert auch die Wiedergabe beliebiger oder aller Wellenformen, deren Daten in den einzelnen Datenkanälen gespeichert sind.

Zur Steuerung der Aufzeichnung liefert die Systemsteuerung 20 einen Strom von Aufzeichnungs-Taktimpulsen auf einer Leitung 101, die ihrerseits mit jedem Datenkanal verbunden ist. Diese Impulse werden von der in Fig. 1 dargestellten Uhr 14 erzeugt und zuerst über den Leiter 127 zum Dateneingang eines Torgliedes 202 in der Systemsteuerung 20 geführt. Sowohl das Torglied als auch die Aufzeichnungs-Steuerung 228 werden durch einen Schalter 270 ein- und ausgeschaltet, der mit den beiden Einheiten über einen Leiter 271 verbunden ist. Im eingeschalteten Zustand führt das Torglied 202 die Aufzeichnungs-Taktimpulse sowohl der Datentaktleitung 101 und über den Leiter 206 auch dem Eingang eines ODER-Gliedes 207 zu. Von dort wird jeder Aufzeichnungs-Taktimpuls dann über einen Leiter 239 einem Zeitzähler 216 zugeführt, um dessen Stand jeweils um 1 zu erhöhen. Dieser Zähler hat beispielsweise 24-Bitstellen und wird dazu benutzt, die Anzahl der Aufzeichnungs-Taktimpulse zu zählen, die zwischen aufeinanderfolgend gespeicherten Werten erscheinen, um geeignete Zeitmarken für jeden gespeicherten Wert zu erzeugen. Jede Zeitmarke wird in RAM-Speichern 223 und 224 gespeichert, die zusammen einen 16 K×24 Bit RAM-Speicher bilden, der vorzugsweise aus 24 RAM-Chips des Typs MB 8167A mit einer Kapazität von jeweils 16 K×1 Bit der Firma Fujitsu besteht.

Wenn irgendein Datenkanal feststellt, daß die gegenwärtigen Werte aller Wellenformen aufgezeichnet werden sollen, so bewirkt dieser Kanal, wie vorstehend dargelegt, daß die mit allen Datenkanälen verbundene TAKE-Rückmeldeleitung 110 einen niedrigen Pegel (logische 0) annimmt. Als Reaktion auf diesen Zustand des niedrigen Pegels erzeugt die Aufzeichnungs-Steuerung 228 einen Impuls auf der Leitung 259, um das Adressenregister 230 zu veranlassen, die Informationsadresse zu erhöhen, die auf dem Adressenbus 122 erscheint, um den nächstfolgenden Speicherplatz in allen RAM-Speichern anzugeben, und zwar sowohl in der Systemsteuerung 20 als auch innerhalb aller Datenkanäle. Im wesentlichen zur gleichen Zeit führt die Aufzeichnungs-Steuerung 228 einen weiteren Impuls dem Zeitzähler 216 über den Leiter 220 zu, um den Zähler zu veranlassen, seinen gegenwärtigen Stand parallel den Dateneingängen der RAM-Speicher 223 und 224 über den Bus 217 zuzuführen. Da der Zeitzähler 216 24 Stellen hat, der Bus 217 eine Kapazität von 24 Bits. Nachdem ein sehr kurzes Zeitintervall verstrichen ist, das es erlaubt, daß sich die vom Zähler 216 zugeführten Daten auf dem Bus 217 stabilisiert haben, führt die Aufzeichnungs-Steuerung 228 einen Impuls den Schreib-Freigabeeingängen (WE) der RAM-Speicher 223 und 224 über den Leiter 227, das ODER-Glied 225 und den Leiter 226 zu. Das ODER-Glied 225 dient dazu, dem RAM den Schreib-Freigabeimpuls von einer von zwei Quellen zuzuführen und dadurch den Schreibzyklus auszulösen, nämlich von der Aufzeichnungs-Steuerung 228 oder der Schreibleitung 104, von denen die letzte, wie in Fig. 1 dargestellt, über das Kabel 120 mit der Datenübertragungssteuerung 18 verbunden ist. Nach einem weiteren kurzen Zeitintervall, das es ermöglicht, den Schreibzyklus zu vollenden, führt das Rückstellglied 204 dem Zähler 216 einen Impuls zu, um dessen Inhalt auf 0 zurückzustellen. Sollte der Stand im Zeitzähler 216 vor dem Speichern eines Abtastwertes überfließen, dann sendet der Zähler über den Leiter 218 einen Übertrag-Impuls zur Aufzeichnungs-Steuerung 228, die in Abhängigkeit von diesem Impuls einen Aufzeichnungs-Vorgang in der gleichen Weise auslöst als wenn einer der Datenkanäle die TAKE-Rückmeldeleitung 110 in den Zustand eines niedrigen Pegels gebracht hätte.

Wenn die TAKE-Rückmeldeleitung 110 den Zustand des niedrigen Pegels annimmt, liefert die Aufzeichnungs-Steuerung 228 auch ein Signal mit niedrigem Pegel (logische 0) auf die TAKE-Datenleitung 109, die mit allen Datenkanälen verbunden ist. Dieses Signal mit niederem Pegel bewirkt, daß in jedem Datenkanal der gerade gehaltene Wert des zugeordneten digitalen Eingangssignales gespeichert wird, indem, wie vorher dargelegt, ein Schreibzyklus für den im Kanal vorhandenen RAM-Speicher ausgelöst wird. Um die oben beschriebenen Funktionen ausführen zu können, ist die Aufzeichnungs-Steuerung 228 als Kombination von bekannten Logikgliedern und Flip-Flops aufgebaut.

Beispiele für die Wellenformen der verschiedenen internen Steuersignale, welche die Operationsfolge bei der Aufzeichnung wiedergeben, sind in Fig. 4a dargestellt. Wie aus dem Beispiel ersichtlich, wird ein gehaltener Wert zwischen dem Auftreten des ersten und des zweiten sowie des vierten und des fünften Aufzeichnungs-Taktimpulses gespeichert.

Am Ende aller Aufzeichnungen, d. h. nachdem alle 16 K Speicherplätze in jedem der RAM-Speicher mit Daten gefüllt worden sind, wird das gesamte Signalaufzeichnungsgerät vom Rückstellkreis 205 automatisch zurückgestellt. Dieser Rückstellkreis führt geeignete Rückstellimpulse sowohl dem Zeitzähler 216 als auch dem Adressenregister 230 zu, um deren Inhalt auf Null zu bringen, sowie auch über den Leiter 204 den Gliedern 202 und 203, um deren Ausgänge zu sperren und dadurch zu verhindern, daß weitere Aufzeichnungs-Taktimpulse über die Datentaktleitung 101 irgendeinen der Datenkanäle erreichen. Um eine Anzeige dafür zu erhalten, daß alle Speicherplätze gefüllt worden sind, führt das Adressenregister 230 einen Ausführungs-Impuls über den Leiter 297 dem Rückstellkreis 205 zu.

Die Systemsteuerung 20 steuert auch die Wiedergabe der zuvor in den RAM-Speichern der Datenkanäle gespeicherten Wellenform-Werte. Um die zuvor gespeicherten Werte wiederzugeben, führt die in Fig. 1 dargestellte und vorstehend behandelte Uhr 14 einen Strom von Wiedergabe-Taktimpulsen der Leitung 129 zu. Wie zuvor angegeben, kann die Frequenz der Wiedergabe-Taktimpulse mittels nicht dargestellter, manueller Einsteller, die an der Uhr 14 vorgesehen sind, vorzugsweise auf ein ganzzahliges Vielfaches (oder einen ganzzahligen Bruchteil), der Pulsfrequenz der Aufzeichnungs-Taktimpulse eingestellt werden, die vorher der Leitung 127 zugeführt worden sind, je nach dem Ausmaß der gewünschten Zeitkompression oder Zeitdehnung für die wiederzugebenden Wellenformen. Wenn die aufgezeichnete Wellenform von schmalen digitalen Eingangsimpulsen gebildet wird, dann wird die Taktfrequenz für die Wiedergabe gewöhnlich als kleiner Bruchteil der Aufzeichnungs-Taktfrequenz gewählt. In der Praxis können Wiedergabe-Taktfrequenzen, die nur 1/10 000 000 der Aufzeichnungs-Taktfrequenz betragen, mit Vorteil gewählt werden. Infolgedessen kann ein aufgezeichneter digitaler Impuls, der eine Impulsbreite von 10 ns hat, bei der Wiedergabe mit einer Zeitdehnung von 1 Million auf eine Impulsbreite von 0,1 s und mit einer Zeitdehnung von 10 Millionen sogar auf eine Impulsbreite von 1 s gebracht werden.

Die Wiedergabe-Taktimpulse werden dem Eingang eines Tores 203 in der Systemsteuerung 20 zugeführt. Sowohl dieses Tor als auch die Wiedergabesteuerung 210 werden mit Hilfe eines Start-Druckschalters 273 ausgelöst. Bekannte und nicht dargestellte elektrische und/oder mechanische Verriegelungen existieren zwischen dem Start-Druckschalter 270 für die Aufzeichnung und dem Start-Druckschalter 230 für die Wiedergabe, um zu verhindern, daß die Aufzeichnungs- und Wiedergabe-Schaltungen gleichzeitig freigegeben werden können. Nach der Freigabe führt das Tor 203 die Wiedergabe-Taktimpulse über die Leitung 208 einem Eingang eines ODER-Gliedes 207 zu, von dessen Ausgang sie über die Leitung 239 zum Takteingang des Zeitzählers 216 gelangen. Außerdem führt das Tor 203 diese Wiedergabe-Taktimpulse über die Leitung 211 zum Auf/Ab-Eingang des Zählers 216 und veranlaßt dadurch den Zähler, seinen gegenwärtigen Stand beim Auftreten jedes Wiedergabe-Taktimpulses um eins zu vermindern. Die Wiedergabe-Taktimpulse werden auch vom Tor 203 über die Leitung 209 der Wiedergabe-Steuerung 210 zugeführt, um die darin enthaltene Logik zu takten.

Während der Wiedergabe wird der Zeitzähler in noch zu beschreibender Weise von den RAM-Speichern 123 und 224 aus mit einer geeigneten Zeitmarke geladen, die jedem der zuvor gespeicherten Werte zugeordnet ist. Jeder Impuls, der von dem Tor 207 dem Zeitzähler 216 zugeführt wird, vermindert die Zeitmarke im Zeitzähler 216 um eins. Sobald die im Zeitzähler 216 enthaltene Zeitmarke den Wert Null erreicht, was durch das Erscheinen eines Impulses an seinen CI-Eingang angezeigt wird, führt der Zeitzähler 216 ein Signal (einen Impuls) über die Leitung 213 der Wiedergabesteuerung 210 zu. In Abhängigkeit von diesem Signal gibt die Wiedergabesteuerung 210 einen Impuls auf die Wiedergabeleitung 106, die mit allen Datenkanälen verbunden ist. Hierdurch werden alle Datenkanäle veranlaßt, aus dem jeweiligen RAM-Speicher den zuvor gespeicherten Wert auszulesen, der sich an der Adresse befindet, die von der dann auf dem Adressenbus 102 befindlichen Adresseninformation bezeichnet wird, und dann diesen Wert auf seiner entsprechenden Ausgangsleitung darzubieten.

Nach einem kurzen, endlichen Zeitintervall, das aureichend lang ist, um die Beendigung der Lesezyklen aller RAM-Speicher in allen Datenkanälen zu gewährleisten, führt die Wiedergabesteuerung 210 über die Leitung 214 dem Adressenregister 230 einen Impuls zu, um das Adressenregister zu veranlassen, seine Adresse um 1 zu erhöhen und damit auf den nächstfolgenden Speicherplatz in den RAM-Speichern zu zeigen. Danach wird die erhöhte Adresse auf den Adressenbus 102 sowie auch an die Adressen-Eingänge der RAM-Speicher 223 und 224 gegeben. Die Wiedergabesteuerung 210 gibt dann über die Leitung 215 und das ODER-Glied 221 einen geeigneten Impuls ab, um diese RAM-Speicher zu veranlassen, parallel die Zeitmarke auszulesen, die sich an der erhöhten Adresse befindet. Nachdem der Lesezyklus abgeschlossen ist, liegt die Zeitmarke auf dem Bus 217 vor. Nachdem sich die Signale auf diesem Bus stabilisiert haben, führt die Wiedergabesteuerung 210 über die Leitung 212 dem Zeitzähler 216 einen Impuls zu, der das Laden der ausgelesenen Zeitmarke in den Zähler bewirkt. Diese Zeitmarke wird dann durch die anschließend erscheinenden Wiedergabe-Taktimpulse herabgezählt, welche der Wiedergabe-Taktleitung 129 zugeführt werden. Um die oben beschriebenen Funktionen auszuführen, wird die Wiedergabesteuerung 210 aus Kombinationen bekannter Logikglieder und Flipflops hergestellt.

Wie leicht ersichtlich, werden die in jedem Datenkanal gespeicherten Werte und ihre Zeitmarken gleichzeitig aufgezeichnet. Um jede Wellenform in der gleichen Folge, wie sie aufgezeichnet wurde, wiederzugeben, muß die Zeitmarke zuerst in den Zeitzähler 216 geladen und dann auf Null zurückgezählt werden, bevor der ihr entsprechende gespeicherte Wert in jedem Kanal ausgelesen wird. Daher wird, um eine Wiedergabe zu beginnen, der als erstes gespeicherte Wert, der übrigens gewöhnlich Null ist, ausgelesen und auf die Ausgangssleitung des Datenkanals gegeben. Danach wird die Zeitmarke, die dem zweiten Wert zugeordnet ist, in den Zeitzähler 216 für ein anschließendes Zurückzählen geladen. Die Wiedergabe der übrigen gespeicherten Werte erfolgt gemäß der oben beschriebenen Folge.

Es ist oftmals erwünscht, eine Wiedergabe mit einer Adresse zu beginnen, die nicht Null ist. Um die Startadresse zu ändern, wird die Auf/Ab-Steuerung 201 mit Wiedergabe-Taktimpulsen gespeist, die auf der Leitung 129 erscheinen. Mittels verschiedener manueller, nicht dargestellter Einstellungen führt die manuelle Auf/Ab-Steuerung 201 Impulse über die Leiter 236 und 237 dem Adressenregister 230 zu, um die darin enthaltene Adresse mit einer von dem Benutzer gewählten Rate zu erhöhen oder zu vermindern. Ein Impuls auf dem Leiter 236 ändert den Inhalt des Adressenregisters, während der Spannungspegel auf dem Leiter 237 die Richtung dieser Änderung (Erhöhen oder Vermindern) bestimmt.

Die Busübertrager 233 und 234 werden in Verbindung mit Signalen, die auf der Schreibleitung 104, der Leseleitung 105, der Datenrichtungsleitung 107, der Adressen-Freigabeleitung 124 und den Busübertrager-Freigabeleitungen 125 und 126 vorliegen, dazu benutzt, die 24-Bit-Zeitmarken-Werte zwischen dem RAM-Speicher in der Systemsteuerung 20 (dem Zeitmarken-Speicher) und jedem der drei I/O-Anschlüsse zu übertragen, die der in Fig. 1 dargestellten Datenübertragungssteuerung 18 zugeordnet sind. Wie zuvor angegeben, legt die Datenübertragungssteuerung 18, bevor eine Datenübertragung erfolgt, einen geeigneten Pegel an die Adressen-Freigabeleitung 124, der innerhalb der in Fig. 3 dargestellten Systemsteuerung 20 dem Adressenregister 230 zugeführt wird. Dieser Pegel sperrt das Adressenregister und erlaubt dadurch der Datenübertragungssteuerung 18, eine geeignete Adresseninformation auf den Adressenbus 102 zu geben. Die Busübertrager-Freigabeleitungen 125 und 126 dienen dazu, jeweils einen der beiden bidirektionellen Busübertrager 233 und 234 freizugeben und den richtigen RAM-Speicher zu wählen, um Daten zwischen dem gewünschten RAM-Speicher 223 oder 224 und dem Datenbus 108 in eine Richtung zu übertragen, die durch das Signal bestimmt wird, das dann auf der Datenrichtungsleitung 107 vorhanden ist. Die Schreib- und Leseleitungen 104 und 105 übertragen, wie oben dargelegt, von der Datenübertragungssteuerung 18 erzeugte Steuerimpulse über entsprechende Tore, bei dem dargestellten Ausführungsbeispiel über die in der Systemsteuerung 20 enthaltenen ODER-Glieder 121 oder 225, um einen Schreib- oder Lesezyklus auszulösen, der einen dieser RAM-Speicher betrifft.

Erläuternde Wellenformen der verschiedenen inneren Steuersignale, welche die bei der Wiedergabe stattfindenden Operationen veranschaulichen, sind in Fig. 4b dargestellt. Zum Zwecke der Erläuterung wurde die Frequenz der Wiedergabe-Taktimpulse halb so groß gewählt wie die Frequenz der Aufzeichnung-Taktimpulse.

Das vorstehend beschriebene Signalaufzeichnungsgerät macht von einem Datenkanal Gebrauch, in dem nur ein Datenbit verarbeitet wird. Dieses Aufzeichnungsgerät ist für die Behandlung digitaler Signale geeignet. Fig. 5 zeigt das Blockschaltbild einer zweiten Ausführungsform eines einzelnen Kanals, wie er in dem Blockschaltbild nach Fig. 1 vorhanden ist, bei dem es sich um einen analogen Datenkanal mit einer Analog/Digital-Umsetzung handelt, deren Auflösung 8 Bits beträgt.

Wie aus Fig. 5 ersichtlich, weist dieser Kanal einen Analog/Digital-Umsetzer 133 auf, der ein analoges Eingangssignal auf der Leitung 1 a in ein 8-Bit-Wort umsetzt, das auf dem Bus 134 einem ersten Haltekreis 135 zugeführt wird. Das Signal wird periodisch mit einer Frequenz umgesetzt und gehalten, die durch eine Folge von Taktimpulsen bestimmt ist, die von der Systemsteuerung (siehe Fig. 1) erzeugt wird und auf der Datentaktleitung 101 erscheint. Jeder Taktimpuls wird einem Datentaktglied 130 zugeführt, das für jeden Taktimpuls zwei Impulse erzeugt. Einer dieser Impulse stimmt zeitlich mit dem Taktimpuls überein und veranlaßt den Haltekreis 135, die Daten vom Ausgang des Analog/Digital-Umsetzers 133 zu übernehmen. Der zweite Impuls ist etwas verzögert, um über die Leitung 131 die Signalumsetzung durch den A/D-Umsetzer 133 zu verzögern. Auf diese Weise wird Zeit gewonnen, um die durch die letzte Umsetzung erhaltenen Daten in den Haltekreis 135 zu übertragen, bevor der A/D-Umsetzer eine neue Umsetzung beginnt.

In dem Fall, daß der gegenwärtige Wert des dem Datenkanal 1 zugeführten Eingangssignal aufzuzeichnen ist, bewirkt der Datenkanal 1 in einer noch in Kürze zu beschreibenden Weise einen geeigneten Pegelwechsel auf der TAKE-Rückmeldeleitung 110. Hierdurch wird die Systemsteuerung veranlaßt, auf den Adressenbus 102 eine geeignete Adresse zu geben sowie geeignete Impulse auf die Daten-Aufzeichnungsleitung 103 und die TAKE-Datenleitung 109, die zusammen in einer ebenfalls in Kürze zu beschreibenden Weise bewirken, daß der gegenwärtige Wert im RAM-Speicher 137 an einem Platz gespeichert wird, der durch die Adresse bezeichnet wird, die dann auf dem Adressenbus vorliegt.

Im einzelnen finden die folgenden Vorgänge statt. Um zu bestimmen, ob der gegenwärtige Wert des Eingangssignales auf der Leitung 1 a im RAM-Speicher 137 zu speichern ist, werden die umgesetzten logischen Pegel dieses Signals fortlaufend mit den zuletzt gespeicherten, entsprechenden Werten dieses Signals verglichen. Zu diesem Zweck werden die als letztes im RAM-Speicher gespeicherten Werte zeitweilig im Haltekreis 139 gespeichert. Das Ausgangssignal dieses Haltekreises, das auf dem Bus 140 erscheint, wird als ein Satz Eingangssignale dem Komparator 160 am Buseingang P zugeführt. Das in digitale Information umgesetzte Eingangssignal, das auf dem Bus 134 erscheint und im Haltekreis 135 gespeichert ist, dessen Ausgangssignal sich auf dem Bus 136 befindet, wird dem anderen Satz der Eingänge Q des Komparators 160 zugeführt. Wenn irgendeine Differenz in den Logikpegeln zwischen den beiden Sätzen der Eingangssignale existiert, dann zieht der Ausgang P-Q die TAKE-Rückmeldung 110 über den Schalter 161 tief. Dieser tiefe Pegel der TAKE-Rückmeldeleitung zeigt der Systemsteuerung an, daß die Datenkanäle anzuweisen sind, die gegenwärtig gehaltenen Werte des entsprechenden Eingangssignales zu speichern. Der Identitäts-Komparator 160 hat vorzugsweise einen Ausgang mit offenem Kollektor, so daß die Ausgänge einer vernünftigen Anzahl solcher Komparatoren an die TAKE-Rückmeldeleitung angeschlossen werden können und jeder dieser Ausgänge in der Lage ist, die TAKE-Rückmeldeleitung auf einen tiefen Pegel zu bringen. Ein geeigneter Hochzieh-Widerstand 161 ist innerhalb der Systemsteuerung 20 mit der TAKE-Rückmeldeleitung verbunden, wie es in Fig. 3 dargestellt ist.

Wenn jedoch der Schalter 161 offen ist, also die zu der in Fig. 5 dargestellten Stellung entgegengesetzte Stellung einnimmt, dann ist der Datenkanal 1 nicht in der Lage, irgendwelche Werte aller Eingangssignale zum Speichern auszuwählen, sondern speichert die dem Kanal 1 zugeordneten, gegenwärtig gehaltenen Werte nur aufgrund von Selektionen, die in einem der anderen Datenkanäle stattfinden.

In dem Augenblick, in dem die TAKE-Rückmeldeleitung 110 durch den Ausgang des Komparators 160 auf einen tiefen Pegel gelegt wird, führt die Systemsteuerung zunächst der TAKE-Datenleitung 109 einen Impuls zu, wie es in Fig. 4a gezeigt ist, der an seiner hier ansteigenden Rückflanke von einem Impuls auf der Daten-Aufzeichnungsleitung 103 gefolgt wird. Der Impuls auf der TAKE-Datenleitung gibt das in Fig. 5 dargestellte Aufzeichnungs-Zeitglied 145 frei. Danach erhöht die Systemsteuerung die Adresse für alle RAM-Speicher zur Bezeichnung des nächsten Speicherplatzes und gibt diese Adresse auf den Adressenbus 102. Danach wird von der Systemsteuerung der Impuls auf die Daten-Aufzeichnungsleitung 103 gegeben. Innerhalb des Datenkanals wird dieser Impuls auch dem Aufzeichnungs-Zeitglied 145 zugeführt, der, da er durch den Impuls auf der TAKE-Datenleitung 109 freigegeben worden ist, über den Leiter 144 einen Impuls an den Freigabe-Anschluß des Haltegliedes 135 liefert, um dessen Ausgang freizugeben. Als Ergebnis dieser Vorgänge überträgt das Halteglied 135 den gegenwärtig gehaltenen Wert, d. h. den digitalen Wert des Eingangssignales, über den Bus 136 an die Dateneingänge sowohl des RAM-Speichers 137 als auch des Haltegliedes 139. Nach einem extrem kurzen vorgegebenen Zeitintervall, das ausreichend lang ist, um eine Stabilisierung der Daten auf dem Bus 136 zu gestatten, führt das Aufzeichnungs-Zeitglied 145 über die Leitung 152, das ODER-Glied 153 und die Leitung 154 einen Impuls sowohl dem Takt- als auch dem Freigabe-Eingang des Haltegliedes 139 zu. Dieser Impuls veranlaßt das Halteglied 139, die auf dem Bus 136 erscheinenden digitalen Daten vorübergehend zu speichern und sie dem Digital/Analog-Umsetzer 141 zuzuführen, der das digitale Signal in ein analoges Signal umsetzt. Das analoge Signal erscheint als Ausgangssignal auf der Leitung 1 c. Im wesentlichen zur gleichen Zeit, zu der der Impuls dem Leiter 152 zugeführt wird, erzeugt auch das Aufzeichnungs-Zeitglied 145 einen Impuls auf dem Leiter 146. Dieser letztgenannte Impuls wird über das ODER-Glied 147 und den Leiter 148 dem Schreib-Freigabe-Anschluß des RAM-Speichers 137 zugeführt, um einen Schreibzyklus auszulösen, durch den der auf der Leitung 136 erscheinende, gehaltene Wert in den RAM-Speicher eingeschrieben wird.

Die Wiedergabe aller aufgezeichneten Wellenformen wird, wie oben angegeben, durch eine Folge von Impulsen bewirkt, die auf der Wiedergabeleitung 106 erscheinen und in Verbindung mit einer Folge von ansteigenden Adressen auftreten, die auf dem Adressenbus 102 erscheinen. Im einzelnen gibt immer dann, wenn eine Wiedergabeoperation ausgelöst wird, die Systemsteuerung eine geeignete Anfangsadresse auf den Adressenbus 102. Jede Adresse wird von einem auf die Wiedergabeleitung 102 gegebenen Impuls gefolgt. Im Datenkanal 1 gibt das Wiedergabe-Zeitglied 150 als Reaktion auf den Impuls auf der Wiedergabeleitung 106 zuerst einen Impuls über das ODER-Glied 150 an den Lese-Freigabe-Anschluß des RAM-Speichers 137, der nach einer kurzen Zeit, die für das Stattfinden eines Lesezyklus ausreicht, von einem Impuls gefolgt wird, der über das ODER-Glied 153 und den Leiter 144 sowohl dem Takt- als auch dem Freigabe-Eingang des Haltegliedes 139 zugeführt wird. Der letztgenannte Impuls veranlaßt das Halteglied 139, den aus dem RAM-Speicher ausgelesenen Wert zu speichern und ihn dem Ausgangs-D/A-Umsetzer 141 zuzuführen, der das digitale Signal in ein analoges Signal umsetzt, welches das Ausgangssignal auf der Leitung 1 c bildet. Die ODER-Glieder 147 und 151 dienen dazu, Schreib- und Lese-Freigabe-Impulse dem RAM-Speicher 137 von jeweils einer von zwei Quellen zuzuführen, nämlich von der Systemsteuerung 20 über das Aufzeichnungs-Zeitglied 145 oder das Wiedergabe-Zeitglied 150 oder von der Datenübertragungssteuerung 18 über die Schreibleitung 104 und die Leseleitung 105. Um genügend Speicherplatz zu haben, weist der RAM-Speicher 137 vorzugsweise 16 K Speicherplätze auf. Da das Halteglied 135 bei dieser zweiten Ausführungsform eine 8-Bit-Information liefert, werden acht 16 K×1 Bit RAM-Chips benutzt. Da 14 Bits benötigt werden, um 16 K Speicherplätze aufzurufen, hat der Adressenbus 102 einen Umfang von 14 Bits. Um 8 Datenbits führen zu können, hat der Datenbus 108 einen Umfang von 8 Bits. Dies erfordert, daß die auf dem Datenbus 108 übertragenen Daten in jedem Kanal gleichzeitig behandelt werden. Der Steuerbus 120 enthält individuelle Steuerleitungen zur individuellen Steuerung des Busübertragers 155 bei der Übertragung von Daten auf dem Datenbus 108.

Im Kanal 1 nach Fig. 5 umfaßt die Steuerschleife, die zur Steuerung der Datenspeicherung benutzt wird, das Halteglied 135 als Quelle der Eingangsdaten, den Datenbus 136, den RAM-Speicher 137, den die Verbindung zum zweiten Halteglied 139 herstellenden Bus 136 und den Datenbus 140 zum Anschluß des Identitäts-Vergleichers 160. Die vom Halteglied 139 gelieferten Eingangsdaten werden P-Eingängen des Vergleichers 160 zugeführt, während die vom Halteglied 135 gelieferten Eingangsdaten den Q-Eingängen des Vergleichers 160 zugeführt werden. Die Logiktabelle 162 für den Identitäts-Vergleicher 160 fordert, daß alle einander entsprechenden P- und Q-Eingangssignale gleich sind, wenn das Ausgangssignal eine logische 1 sein soll. Wenn also einerseits keine Differenz existiert, dann bleibt das TAKE-Rückmeldesignal auf der Leitung 110 auf einem hohen Pegel (Zustand der logischen 1), natürlich vorausgesetzt, daß kein anderer Kanal die TAKE-Rückmeldeleitung 110 dazu veranlaßt, den Zustand eines tiefen Pegels anzunehmen. Demgemäß werden die im Halteglied 135 gespeicherten 8 Datenbits lediglich durch den als nächstes umgesetzten und gehaltenen Wert ersetzt. Wenn jedoch andererseits ein logischer Unterschied in einem beliebigen der 8 Bitpaare P und Q existiert, dann erscheint ein Signal mit tiefem Pegel auf der TAKE-Rückmeldeleitung 110. Dies veranlaßt (in jedem Datenkanal) die die Halteglieder 135 und 139 umfassende Kette, bei jedem der aufeinanderfolgenden Impulse auf der Daten-Aufzeichnungsleitung 103 eine fortlaufende Berichtigung der Daten vorzunehmen, bis die logische Differenz verschwindet und das Signal auf der TAKE-Rückmeldeleitung 110 in den Zustand eines hohen Pegels (logische 1) zurückkehrt.

Die Eingangsdaten auf der Leitung 1 a werden von der Datentaktleitung 101 über das Datentaktglied 130 getaktet. Das Datentaktglied 130 erzeugt einen Impuls auf der Leitung 132, der zeitlich mit dem Impuls auf der Datentaktleitung 101 übereinstimmt, um die Daten zu halten, die sich bereits am Ausgang des A/D-Umsetzers 133 befinden. Eine sehr kurze, genau bestimmte Zeit nach dem Eintakten der Daten in das Halteglied 135 liefert das Datentaktglied 130 einen zweiten Impuls auf der Leitung 131, um den A/D-Umsetzer 133 zur Datenumsetzung zu veranlassen. Wenn der Umsetzungsvorgang abgeschlossen ist, ist das Ausgangssignal des A/D-Umsetzers 133 auf den neuesten Stand gebracht und wird zur Verfügung gehalten, bis es von dem Halteglied 135 bei dem nächsten Taktimpuls auf der Datentaktleitung 101 übernommen und eine neue Umwandlung durch einen Impuls auf der Leitung 131 in Gang gesetzt wird.

Ein wichtiges Merkmal dieses zweiten Beispiels ist die Möglichkeit einer Wahl der Größe der Differenz zwischen den Analogsignalen am Eingang und am Ausgang, bei der neue Daten in den Speicher als digitale Information eingegeben werden. Die Schalter 163 bis 166 verbinden jeweils die zugeordneten Q-Eingänge des Identiäts-Vergleichers 160 in der einen Stellung mit den Q-Signalen und in der anderen Stellung mit den entprechenden P-Signalen. Bei dem dargestellten Ausführungsbeispiel schließt der Schalter 163 die Eingänge P und Q miteinander kurz. In dieser Stellung sind die Eingänge P 0 und Q 0 jeweils die gleichen, so daß das letztstellige Bit an der Datenselektion nicht teilnimmt. Die Daten werden dann auf der Basis der 7 höchststelligen Bits ausgewählt. Durch Einstellen aller Schalter 163 bis 166 in die die Anschlüsse P, Q kurzschließende Stellung wird der Vergleicher 160 veranlaßt, nur die 4 höchststelligen Datenbits zu vergleichen. Demnach wird die Differenz, die vorhanden sein muß, bevor neue Daten in den RAM-Speicher 137 gespeichert werden, durch die Schalter 163 bis 166 bestimmt. Dabei kann jeder Kanal auf eine andere Empfindlichkeit der Datenselektion eingestellt werden, da alle Datenkanäle voneinander unabängige Schaltersätze 163 bis 166 aufweisen.

Die Wirkungsweise der Systemsteuerung 20 ist bei der zweiten Ausführungsform nach Fig. 5 die gleiche, wie sie oben für die erste Ausführungsform nach Fig. 2 beschrieben worden ist.

Wie nach der vorstehenden Beschreibung leicht verständlich ist, ist ein nach der Erfindung ausgebildetes elektronisches Signalaufzeichnungsgerät nicht nur ohne weiteres in der Lage, eine Vielzahl häufig auftretender Wellenformen, die relativ große Impulsbreiten oder -frequenzen aufweisen, genau aufzuzeichnen, sondern es kann auch in vorteilhafter Weise genau und automatisch extrem schmale digitale Impulse aufzeichnen, beispielsweise Impulse mit einer im Nanosekundenbereich liegenden Breite, die in extrem großen Intervallen unregelmäßig erscheinen, welche Intervalle sich über viele Größenordnungen erstrecken können. Dieses Aufzeichnungsgerät kann in vorteilhafter Weise eine aufgezeichnete Wellenform oft und mit jeder Geschwindigkeit wiedergeben, die ein Vielfaches oder ein Bruchteil der Geschwindigkeit ist, mit der sie zuvor aufgezeichnet worden ist. Die Verwendung einer geringen Abspielfrequenz ermöglicht es, jedes beliebige mechanische Aufzeichnungsgerät mit geringer Geschwindigkeit oder eine andere analoge Einrichtung als graphisches Ausgabegerät zu verwenden, beispielsweise einen Streifenschreiber, einen Plotter oder einen Oszillograph. Weiterhin kann durch geeignete Variation der Frequenz der Wiedergabe-Taktimpulse jede beliebige Zeitkompression oder Zeitdehnung für die Wiedergabe eingestellt werden. Demgemäß kann ein elektronisches Signalaufzeichnungsgerät nach der Erfindung wirksam als Interface und/oder Puffer zwischen einer Vielzahl von sehr schnellen Signalen und sehr langsamen mechanischen Aufzeichnungsgeräten verwendet werden, weil es ein Medium darstellt, das es diesen Geräten ermöglicht, eine Vielfalt von Signalen mechanisch zu registrieren, deren Impulsbreite sehr viel geringer ist als diejenige, die von solchen mechanischen Aufzeichnungsgeräten unmittelbar noch einwandfrei registriert werden könnte.

Weiterhin ermöglicht es die grundlegende Parallelschaltung aller Datenkanäle, daß ein nach der Erfindung ausgebildetes elektronisches Signalaufzeichnungsgerät leicht und mit geringen Kosten zur Aufzeichnung einer beliebigen Anzahl von digitalen Wellenformen erweitert werden kann, indem einfach eine zusätzliche Anzahl von Datenkanälen angeschlossen, und bei dem ersten digitalen Ausführungsbeispiel der Datenbus entsprechend verlängert wird. Es versteht sich, daß die verschiedenen Schaltungsanordnungen, welche diesen Kanälen Daten zuführen, eine ausreichende Treiberleistung aufweisen müssen, um die gewünschte Anzahl der angeschlossenen Datenkanäle zu steuern.

Das elektronische Signalaufzeichnungsgerät kann unter Verwendung von Mikroprozessor-Technologie realisiert werden, bei der die Systemsteuerung durch einen Mikroprozessor und seine peripheren Chips verwirklicht ist und jeder Datenkanal aus einer Vergleichs- und Speicherschleife besteht, die von diskreten digitalen Schaltungen und einem Mikroprozessor für die Kommunikation gebildet wird. Statt dessen kann auch ein handelsüblicher 1-Chip-Mikroprozessor für die gesamte Schaltungsanordnung jedes Datenkanals benutzt werden, vorausgesetzt, daß der Mikroprozessor im Hinblick auf die Eingangssignale mit ausreichender Geschwindigkeit betrieben werden kann, wenn digitale Daten aufzuzeichnen sind.

Claims (9)

1. Signalgesteuertes Signalaufzeichnungsgerät mit mehreren Datenkanälen zur Aufzeichnung elektrischer Eingangssignale,
mit einer Einrichtung (182) zum Vergleichen der logischen Werte des Eingangssignals mit einem vorgegebenen Wert und zum Erzeugen eines Steuerungssignals, das von der logischen Differenz zwischen diesen beiden Werten abhängt,
wobei die beiden Werte in je einer Speichereinrichtung gespeichert sind und das Steuerungssignal die Aufzeichnung der Eingangssignale in mindestens einem der Datenkanäle veranlaßt,
dadurch gekennzeichnet,

• a) daß jeder Datenkanal eine Einrichtung (135) aufweist, die auf das Eingangssignal und einen Taktimpuls anspricht und einen im wesentlichen dem logischen Wert des Eingangssignals im Zeitpunkt des Taktimpulses entsprechenden gehaltenen Wert erzeugt,
• b) daß eine Einrichtung (139) zum Erzeugen des vorgegebenen Werts als digitales Ausgangssignal aufweist, das im wesentlichen den gleichen Wert hat wie ein früher gespeicherter Wert des Eingangssignals,
• c) daß eine Einrichtung (182) zum Vergleichen der logischen Werte des Eingangssignals und des dem früher gespeicherten Wert des Eingangssignals entsprechenden Ausgangssignals vorhanden ist zum Erzeugen eines Steuersignals für eine Steuervorrichtung, wenn der folgende Wert des Eingangssignals in einer vorbestimmten Weise von dem vorherigen Wert des Eingangssignals abweicht,
• d) daß eine Einrichtung vorhanden ist, die auf das von der Steuervorrichtung abgegebene Steuerungssignal anspricht und den gehaltenen Wert des Eingangssignals speichert, und
• e) daß die Steuervorrichtung so ausgebildet ist, daß sie auf ein von irgendeinem Datenkanal her empfangenes Steuersignal durch Aussenden des Steuerungssignals an alle Datenkanäle antwortet.

2. Aufzeichnungsgerät nach Anspruch 1, dadurch gekennzeichnet, daß ein Schalter (185) vorgesehen ist, der die Weiterleitung des Steuersignals an die Steuervorrichtung in Abhängigkeit von seiner Stellung freigibt oder sperrt.

3. Aufzeichnungsgerät nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Einrichtung (216, 223, 224) zum Speichern eines Zeitmarkenwertes, der den Zeitpunkt angibt, zu dem ein in dem Datenkanal gehaltener Wert in der Speichereinrichtung gespeichert wird, vorgesehen ist.

4. Aufzeichnungsgerät nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Steuervorrichtung eine Adressenerzeugungsvorrichtung zum Senden von Adressen für die Speicherung der gehaltenen Werte an die Kanäle aufweist.

5. Aufzeichnungsgerät nach Anspruch 4, dadurch gekennzeichnet, daß die Steuervorrichtung eine Einrichtung (210) zum Lesen aufweist, die die Speichereinrichtung der Kanäle adressiert und bewirkt, daß die Speichereinrichtungen die gespeicherten Werte der Eingangssignale auslesen, wodurch die durch die Kanäle gespeicherten Eingangssignale rekonstruiert werden können.

6. Aufzeichnungsgerät nach Anspruch 5, dadurch gekennzeichnet, daß die Steuervorrichtung eine Einrichtung zum Zuordnen der gespeicherten Zeitwerte zu den ausgelesenen Werten der Eingangssignale aufweist, wodurch die Eingangssignale als Funktionen der Zeit wieder hergestellt werden können.

7. Aufzeichnungsgerät nach Anspruch 6, dadurch gekennzeichnet, daß die Einrichtung (210) zum Lesen eine Einrichtung zum Variieren der Lesegeschwindigkeit der gespeicherten Werte der Eingangssignale bezüglich der Speicherrate von aufeinanderfolgenden Werten der Eingangssignale aufweist.

8. Aufzeichnungsgerät nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß es zur Verarbeitung von digitalen Eingangssignalen eingerichtet ist.

9. Aufzeichnungsgerät nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß es zur Verarbeitung mindestens eines analogen Eingangssignales eingerichtet ist, und daß die den analogen Eingangssignalen zugeordneten Kanäle Analog-Digital-Umsetzer (133) zum Umwandeln der analogen Eingangssignale in Digitalwerte vor deren Speicherung als gehaltene Werte aufweisen.