JP3339398B2 - 集積回路内部信号監視装置 - Google Patents
集積回路内部信号監視装置Info
- Publication number
- JP3339398B2 JP3339398B2 JP01857898A JP1857898A JP3339398B2 JP 3339398 B2 JP3339398 B2 JP 3339398B2 JP 01857898 A JP01857898 A JP 01857898A JP 1857898 A JP1857898 A JP 1857898A JP 3339398 B2 JP3339398 B2 JP 3339398B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- internal
- integrated circuit
- ring buffer
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2882—Testing timing characteristics
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
監視装置に関するもので、特に、大規模集積回路(以後
LSIと呼ぶ)システムでの入出力ピン数を増設するこ
となく複数の内部状態の読出しに特徴を有するものであ
る。
許公報第2580558号公報に記載されたものが知ら
れている。
図3を用いて説明する。LSI11内部の本来の機能を
もつ回路ブロック12内の動作をLSI外部から観測す
るために、セレクタ19を準備する。前記セレクタ19
は、前記回路ブロック12内部で観測したい信号群21
を入力とし、LSI外部からのセレクト信号31を入力
ピンを通してセレクタに供給することで、観測したい信
号の指定を行なう。前記セレクト信号31の値に従っ
て、セレクタ19は入力信号群21から複数本の信号3
2を選択して出力ピンを通してLSI外部に出力してモ
ニタする。
の構成では、LSI内部において駆動される信号群を、
LSI出力ピンを通して外部で観測する際、同時に観測
したい信号数が多くなると、多数の観測用出力ピン、セ
レクト信号入力ピンが必要となり、LSI全体のピン数
が増加する問題点がある。
でLSI内部信号を観測するに際し、LSI内部状態を
イベント条件として信号解析しようとすると、該イベン
ト条件に関わる内部信号までLSI外部にあらかじめひ
きだしておく必要があり、入出力ピン数のさらなる増加
につながるという問題があった。
に、本発明の集積回路内部信号監視装置は、集積回路内
の測定すべき複数の内部信号の変化を検出し、その複数
の内部信号の内の少なくとも一つの内部信号のレベルが
変化した際、その変化した内部信号とそのレベルを示す
とともに他の内部信号のレベルに変化がないことを示す
フラグを順次作成する信号変化情報生成手段と、そのフ
ラグを順次記憶する記憶手段と、その記憶手段への書き
込みを停止させる書き込み停止トリガ信号を発生するト
リガ発生手段とを有し、前記書き込み停止トリガ信号発
生後の前記フラグを順次読み出すことを特徴としたもの
である。
い入出力ピン数で、必要な時点近辺のLSI内部信号を
観測することが可能となり、外部イベント及び内部イベ
ントの発生時近傍の信号状態を容易にデバッグ可能とな
る。
路内部信号監視装置は、集積回路内の測定すべき複数の
内部信号の変化を検出し、その複数の内部信号の内の少
なくとも一つの内部信号のレベルが変化した際、レベル
が変化した内部信号の変化した方向を示すとともに他の
内部信号のレベルに変化がないことを示すフラグを順次
作成する信号変化情報生成手段と、そのフラグを順次記
憶する記憶手段と、その記憶手段への書き込みを停止さ
せる書き込み停止トリガ信号を発生するトリガ発生手段
とを有し、前記書き込み停止トリガ信号発生後の前記フ
ラグを順次読み出すことを特徴としたものであり、信号
変化点の値のみを記憶素子に蓄積し、該記憶素子の情報
を必要に応じて外部から読み出し波形化することによ
り、LSI入出力ピン数の削減とともに、LSIを組み
込んだシステムにおいて、観測したい時期を特定して内
部信号状態を観測することでシステムデバッグが容易に
なる。
回路内部信号監視装置は、請求項1において、前記記憶
手段はリングバッファにより構成され、前記フラグは順
次時系列的に前記リングバッファに記憶され、集積回路
内部信号と集積回路外部から入力される信号の期待値を
比較し、一致すると前記リングバッファへの書き込みを
停止する書き込み停止トリガ信号を発生することを特徴
としたものであり、記憶手段の容量を小さくすることが
出来るとともに、LSI入出力ピン数を増加することな
く、LSIシステムの内部信号状態を監視出来、システ
ムデバッグが容易になる。
1に記載された発明の実施の形態について図1、2を用
いて説明する。
視装置のブロック構成を示すものであり、図2は、前記
LSI11の内部観測信号群の信号変化情報を記憶素子
に記録する際の動作を説明するための波形図及び記憶内
容を示すものである。
ク12内の動作をLSI11外部から観測するために、
回路ブロック12の内部の観測対象信号群21を以下の
構成を用いて処理する。前記信号群21は、信号変化情
報生成部13に入力され、全信号群21のうち任意信号
の変化した時点で、その変化直後の信号レベルとそれ以
外の信号が無変化であることを示すフラグ28を生成
し、リングバッファ14に順次記憶させる。リングバッ
ファ14への書き込みを停止させるタイミングは、イベ
ントトリガ発生部15から出力される書き込み停止トリ
ガ信号27に依っている。
る。トリガイベントとしては、LSI外部からの信号2
4の変化を元にする場合と、回路ブロック12の内部信
号22の変化を元にする場合の2種類がある。前者の場
合は、外部からの信号24の変化を元に書き込み停止ト
リガ信号27を発行する。後者の場合は、内部信号22
の変化を元に書き込み停止トリガ信号27を発生させる
ことになり、内部信号22のうちトリガイベントとして
用いる信号をLSI外部から設定されるイベント指定信
号23によってセレクタ18を用いて選択して内部状態
ラッチ部16に記憶させ、前記イベント指定信号23に
より選択される信号の期待値をイベント指定部17に書
き込み、トリガ要因となる信号の値25とイベント指定
部に書き込まれた期待される信号値26をイベントトリ
ガ発生部15が常時比較し、一致した時点でトリガ信号
27が発行される。
込み停止トリガ信号27により、リングバッファ14へ
のフラグ情報28の書き込みは停止する。前記書き込み
停止トリガ信号27は、LSI11の外部に出力され、
リングバッファ14への書き込み停止が外部に伝わり、
LSI11の外部にリングバッファ14から信号情報2
9を読み出す。この読み出しにおいては、1本のシリア
ルピンで対応することも可能である。外部では、該読み
出し情報を元に内部信号波形を再生する。
変化情報を記憶するリングバッファ14(ロケーション
は8個の場合)への書き込み情報であるフラグ28の書
き込み動作について、図2を用いて説明する。4種類の
信号が信号変化情報生成部13に入力される場合を想定
する。まず、信号Aが”L”から”H”と変化する
[1]において、他の信号は変化していないので、リン
グバッファ14への書き込み情報であるフラグ28は、
信号Aは立ち上がり直後が”H”を示す”1”を、その
他の信号については変化なしを示す”2”となる。次に
信号Bが”H”から”L”へ変化する[2]において、
リングバッファ14への書き込み情報のフラグ28は、
信号Bは立ち下がり直後が”L”を示す”0”を、その
他の信号については変化なしを示す”2”となる。以下
同様にして、リングバッファ14に順次、信号変化点に
おけるフラグ情報を書き込む。
グ書き込みを終えると、次の変化点[9]では、[9]
時点のフラグ情報(信号Bは”1”、その他は”2”)
を再びリングバッファ14の先頭情報に上書きする。こ
の例では、変化点[10]の状態までのフラグ情報をリ
ングバッファ14に書き込んだ状態で、リングバッファ
14のアドレスポインタが図内のポインタ位置を指して
いる。もし、この時点でイベントトリガ発生部15から
の書き込み停止トリガ信号27が発行された場合、前記
フラグ情報28のリングバッファ14への書き込みは停
止する。その後、外部からリングバッファ14の情報を
読み出す場合は、前記ポインタから[3]、[4]、
[5]、[6]、[7]、[8]、[9]、[10]の
順で出力フラグ情報29を読み出し、信号A、B、C、
Dの波形を再生することが可能となる。
内部制御信号の数に関係なく、使用する入出力ピンの本
数が少なくてすむため、同時に多数の信号を観測するこ
とが出来る集積回路内部信号監視装置を提供することが
可能となる。従来に比べLSIのチップサイズを小型化
出来るとともに、LSIを含むシステムデバッグ時にお
いて、外部ロジックアナライザを用いてのトリガ作成や
信号解析する必要がなく、イベントトリガ発生時期近辺
の内部制御信号の位相関係が容易に調査可能となる。
監視装置のブロック構成図
監視装置の観測信号群の波形図とリングバッファの記録
状態を模式的に説明するための図
成図
信号値 26 イベントトリガのための期待信号値 27 リングバッファ書き込み停止トリガ信号 28 内部信号変化情報を示す書き込みフラグ 29 リングバッファ出力フラグ
Claims (2)
- 【請求項1】 集積回路内の測定すべき複数の内部信号
の変化を検出し、その複数の内部信号の内の少なくとも
一つの内部信号のレベルが変化した際、レベルが変化し
た内部信号の変化した方向を示すとともに他の内部信号
のレベルに変化がないことを示すフラグを順次作成する
信号変化情報生成手段と、そのフラグを順次記憶する記
憶手段と、その記憶手段への書き込みを停止させる書き
込み停止トリガ信号を発生するトリガ発生手段とを有
し、前記書き込み停止トリガ信号発生後の前記フラグを
順次読み出すことを特徴とする集積回路内部信号監視装
置。 - 【請求項2】前記記憶手段はリングバッファにより構成
され、前記フラグは順次時系列的に前記リングバッファ
に記憶され、集積回路内部信号と集積回路外部から入力
される信号の期待値を比較し、一致すると前記リングバ
ッファへの書き込みを停止する書き込み停止トリガ信号
を発生することを特徴とする請求項1に記載の集積回路
内部信号監視装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01857898A JP3339398B2 (ja) | 1998-01-30 | 1998-01-30 | 集積回路内部信号監視装置 |
PCT/JP1999/004103 WO2001013135A1 (fr) | 1998-01-30 | 1999-07-29 | Appareil de controle de signaux internes de circuit integre |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01857898A JP3339398B2 (ja) | 1998-01-30 | 1998-01-30 | 集積回路内部信号監視装置 |
PCT/JP1999/004103 WO2001013135A1 (fr) | 1998-01-30 | 1999-07-29 | Appareil de controle de signaux internes de circuit integre |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11212827A JPH11212827A (ja) | 1999-08-06 |
JP3339398B2 true JP3339398B2 (ja) | 2002-10-28 |
Family
ID=26355279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01857898A Expired - Fee Related JP3339398B2 (ja) | 1998-01-30 | 1998-01-30 | 集積回路内部信号監視装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3339398B2 (ja) |
WO (1) | WO2001013135A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4787624B2 (ja) * | 2006-02-10 | 2011-10-05 | エヌイーシーコンピュータテクノ株式会社 | デバッグ回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4631697A (en) * | 1983-08-11 | 1986-12-23 | Duffers Scientific, Inc. | Signal controlled waveform recorder |
JPH04171542A (ja) * | 1990-11-06 | 1992-06-18 | Nec Corp | デバッグ機能内蔵マイクロプロセッサ |
JPH0534416A (ja) * | 1991-07-30 | 1993-02-09 | Nec Ibaraki Ltd | 半導体論理集積回路 |
US5347540A (en) * | 1992-07-08 | 1994-09-13 | Tektronix, Inc. | Dynamic storage allocation in a logic analyzer |
JPH0863374A (ja) * | 1994-08-22 | 1996-03-08 | Toshiba Corp | トレース機能内蔵型lsi |
-
1998
- 1998-01-30 JP JP01857898A patent/JP3339398B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-29 WO PCT/JP1999/004103 patent/WO2001013135A1/ja active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JPH11212827A (ja) | 1999-08-06 |
WO2001013135A1 (fr) | 2001-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7603595B2 (en) | Memory test circuit and method | |
US4586181A (en) | Test pattern generating apparatus | |
US7559003B2 (en) | Semiconductor memory test apparatus | |
JP3367848B2 (ja) | 半導体デバイスのテスト装置 | |
US20050262401A1 (en) | Central processing unit and micro computer | |
JPH10144095A (ja) | 半導体メモリ試験装置用不良解析メモリ | |
US6006350A (en) | Semiconductor device testing apparatus and method for testing memory and logic sections of a semiconductor device | |
JP3339398B2 (ja) | 集積回路内部信号監視装置 | |
US20080082874A1 (en) | FBM generation device and FBM generation method | |
JP3384272B2 (ja) | フェイルメモリ | |
EP1734537A2 (en) | Bitmap analysis system and method for high speed testing of a memory device | |
KR100400957B1 (ko) | 집적회로 내부신호 감시장치 | |
CN1171094C (zh) | 集成电路内部信号监控设备 | |
JP2000065904A (ja) | 半導体試験装置 | |
JP2583056B2 (ja) | Icテストシステム | |
JP3018431B2 (ja) | 半導体メモリ用オンチップテスト方式 | |
JP2002222923A (ja) | 半導体集積回路 | |
JP2762325B2 (ja) | メモリテスター | |
JP2000285698A (ja) | メモリ試験装置 | |
JPH0997194A (ja) | フェイルメモリのデータ取得装置 | |
JP2000339190A (ja) | 半導体集積回路 | |
JPS6011400B2 (ja) | Ic試験装置 | |
JPH0668539B2 (ja) | 半導体メモリ試験装置 | |
JPH04264276A (ja) | 組み込み自己試験回路及び制御方式 | |
JPH08339313A (ja) | 論理回路の監視装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |