JP2002222923A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JP2002222923A
JP2002222923A JP2001016915A JP2001016915A JP2002222923A JP 2002222923 A JP2002222923 A JP 2002222923A JP 2001016915 A JP2001016915 A JP 2001016915A JP 2001016915 A JP2001016915 A JP 2001016915A JP 2002222923 A JP2002222923 A JP 2002222923A
Authority
JP
Japan
Prior art keywords
monitoring
integrated circuit
semiconductor integrated
result
operating environment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001016915A
Other languages
English (en)
Inventor
Ryuichi Fujiwara
竜一 藤原
Tadaaki Isobe
忠章 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001016915A priority Critical patent/JP2002222923A/ja
Publication of JP2002222923A publication Critical patent/JP2002222923A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】監視結果を監視後の故障解析に利用することを
可能にする半導体回路装置を提供すること。加えて、有
効な情報に限定して監視結果を得るようにした半導体回
路装置を提供すること。 【解決手段】半導体集積回路内部の動作環境を監視する
開始時間と終了時間を任意に設定する制御機構と、当該
開始時間から終了時間に至る期間に動作環境を監視する
監視部と、当該監視部の監視結果を記憶して保持する保
持機構と、当該保持機構が保持する監視結果を外部へ取
り出すための出力部とを備える。制御機構が設定する開
始時間と終了時間は、任意の時間とすることが可能であ
るほか、一旦設定された後で変更可能であることが望ま
しい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、誤動作の原因とな
る動作環境を監視し、監視結果を外部に出力する半導体
集積回路に関する。
【0002】
【従来の技術】近年、情報機器の高性能化,小型化,高
信頼性を実現するために、半導体集積回路は不可欠とな
っている。半導体集積回路は、動作環境、例えば電源電
圧変動や半導体の発熱による温度上昇などにより、誤動
作を起こすことがある。この問題は、情報機器の更なる
高性能化を達成するための半導体回路の高速化や低電圧
化に伴い、より重要になってきている。
【0003】そのような問題に対して、従来に、動作環
境の変化を監視し、その監視結果を利用して誤動作を回
避するようにした半導体集積回路がある(例えば特開平
10−260911号公報参照)。動作環境の監視結果
を利用する誤動作回避の従来の制御方法を図6に示す。
半導体集積回路はメモリセルであり、制御が電源電圧に
対して行なわれる場合を示している。電源電圧監視部5
2は、メモリセル51に供給される電源55の電圧を監
視し、設定された閾値に対して電源電圧を比較する。
【0004】電源電圧が閾値を超えた場合に、電源電圧
監視部52は、電源電圧制御部53に信号を送る。この
信号を受けた電源電圧制御部53は、メモリセル51に
対して適切な電源電圧が供給されるように電源ユニット
54の電源電圧を制御する。
【0005】
【発明が解決しようとする課題】従来技術の目的は、誤
作動が起り得る動作環境になった場合、閾値との比較等
の監視により、動作環境を適切な環境に制御することで
あった。しかし、この制御が十分に動作環境の変動に追
従することができず、その結果誤動作を招いたとして
も、従来は、その誤動作が動作環境の異常によるもので
あるのか、或いは他の原因によるのかを判定することが
できなかった。
【0006】誤動作が発生した後に、動作環境が適切な
状態に復帰してしまうと、もはや動作環境の異常状態は
検知されず、誤動作の原因が不明となってしまうことが
避けられない。
【0007】即ち、従来の技術では、通常の論理動作を
実行している半導体回路内で監視中の動作環境に異常が
あっても、当該情報を保持する機構を備えておらず、誤
動作が発生した場合の原因究明の技術は未開発であっ
た。
【0008】また、大規模な情報機器では、誤動作が発
生した場合、その誤動作を引き起こした半導体回路等の
部品を当該装置から取り外し、他の同様の装置に搭載し
て再現実験を行なうことや、取り外した部品を半導体テ
スタを用いて単体で故障解析を行なうことが多い。しか
し、対象となる部品を取り外して別の装置に移す間、当
然電源電圧が印加されることはない。従って、当該部品
が、例え一時的に環境監視結果情報を保持していたにし
ても、移動の際に当該情報は失われてしまう。このた
め、前記のような解析手法では、誤動作発生時の動作環
境に関する情報を得ることができず、解析に多大な工数
と時間が掛かることになる。
【0009】本発明の目的は、従来技術の上記課題を解
決し、監視結果を監視後の故障解析に利用することを可
能にする半導体回路装置を提供することにある。
【0010】なお、監視結果には大量の不必要な情報が
含まれる場合がある。例えば、情報機器の電源投入直後
などでは機器が安定していないため、その間動作環境の
異常を示す監視結果情報が大量に発生する。このような
情報は、故障解析には無意味である。
【0011】また、誤動作の現場を押さえるため、発生
原因を絞込むための解析を進める場合、監視結果情報に
限定を与えることが効果的となる場合がある。
【0012】本発明の付帯的な目的は、有効な情報に限
定して監視結果を得るようにした半導体回路装置を提供
することにある。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体集積回路は、半導体集積回路内部の
動作環境を監視する開始時間と終了時間を設定する制御
機構と、当該開始時間から終了時間に至る期間に動作環
境を監視する監視部と、当該監視部の監視結果を記憶し
て保持する保持機構と、当該保持機構が保持する監視結
果を外部へ取り出すための出力部とを有していることを
特徴とする。
【0014】それにより、保持機構に保持された監視結
果は、供給電源を切ってから再び投入しても消滅するこ
となく読み出されることが可能となるので、半導体集積
回路を搭載する装置が、監視結果を記憶して保持する際
に搭載していた装置とは異なる装置、例えば故障解析の
ために使用する装置に変更された場合にも出力され、監
視結果を監視後の故障解析に利用することが可能にな
る。
【0015】なお、制御機構が設定する開始時間と終了
時間は、任意の時間とすることが可能であるほか、一旦
設定された後で変更可能であることが望ましい。有効な
情報に限定して監視結果を得ることが可能になる。
【0016】
【発明の実施の形態】以下、本発明に係る半導体集積回
路を図面に示した発明の実施の形態を参照して更に詳細
に説明する。半導体集積回路の監視対象の動作環境とし
て、本実施形態では、電源電圧及び半導体内部温度を取
り上げる。
【0017】図1は、本発明の半導体集積回路の実施形
態を示すブロック図である。図1において、10は、監
視の開始時間と終了時間を設定する監視期間制御機構、
11は、監視期間制御機構10によって動作期間が制御
される、動作環境(電源電圧及び温度)を測定して規定
値と比較する動作環境監視部、12は、動作環境監視部
11の監視結果を記憶して保持する監視結果保持機構
(記憶機構)、13は、監視結果保持機構12が保持し
ている監視結果等を外部に出力するための外部通知機構
(出力部)である。
【0018】なお、半導体集積回路には、これらの各機
構、各部とは別に、通常の半導体集積回路が有する回路
である、各種の機能を実行する主回路が搭載されている
が、その図示及び説明を省略する。主回路からは通常の
出力信号が出力される。
【0019】以下に、上記の各機構の内部の構成を説明
する。まず、動作環境監視部11の構成の具体例を図2
に示す。図2において、21は、半導体集積回路の電源
電圧を測定する電源電圧センサ、22は、半導体集積回
路の半導体内部温度を検出する温度センサ、27は、電
源電圧センサ21及び温度センサ22の出力信号をそれ
ぞれディジタル信号に変換するA/D変換器、23は、
外部より任意に設定されている値から作成された制御信
号32(後述する)を入力して比較のための規定値を出
力する規定値設定部、24は、監視期間制御機構10か
ら送られる監視の開始時間から終了時間に至る期間を表
す監視期間制御信号、26は、監視期間制御信号24で
表される期間、規定値設定部23からの規定値に対して
A/D変換器27の出力信号を比較する比較部、25
は、比較部26が出力する監視結果である。
【0020】比較部26に入力される規定値は、電源電
圧上限値と半導体内温度上限値であり、規定値設定部2
3は、これらの上限値,下限値を制御信号32に従って
任意の値に設定する。なお、本実施形態では、電源電圧
及び温度の観測点を各1箇所としたが、観測点を半導体
チップ上の複数箇所としても良い。その場合は、複数箇
所の観測点のそれぞれに電源電圧センサ及び温度センサ
が配置され、これらの電源電圧センサ及び温度センサか
らの信号を比較部26が比較して監視結果25を出力す
る。
【0021】図3に監視結果保持機構12の構成の具体
例を示す。本実施形態では、監視結果25を保存するた
めの記憶媒体(メモリ)として、既存の不揮発性記憶媒
体が用いられる。図3において、31は不揮発性記憶媒
体による不揮発性記憶部であり、36は、外部より任意
に値が設定される外部制御信号35から制御信号32を
生成するデコーダ、38は、本実施形態の半導体集積回
路に搭載されている主回路からの通常の出力信号37と
不揮発性記憶部31の読出信号とを制御信号32を用い
て選択するセレクタである。動作環境監視部11より送
れられてきた監視結果25は、不揮発性記憶部31に送
れられると共に、直接に外部通知機構13へ送られる。
【0022】デコーダ36が生成する制御信号は、上述
の上限値や下限値を表す制御信号やセレクタ38が用い
る選択用の制御信号のほか、監視の開始時間及び終了時
間期間を表す制御信号を含んでいる。
【0023】不揮発性記憶部31が記憶した監視結果
は、通常の不揮発性記憶媒体の読み出し制御と同様の制
御によって読み出され、セレクタ38が不揮発性記憶部
31の出力信号を選択した場合、セレクタ38を経て保
持した監視結果33として外部通知機構13に送られ、
外部に任意に取り出すことができる。
【0024】ここで、SDRAM(Synchronous Dynami
c Randum Access Memory)の仕様に基づく通常の読み出
し制御を採用した不揮発性記憶部31の読み出し制御の
詳細を説明する。読み出し制御においては、SDRAM
仕様のコマンドオペレーションにあるMRS(Mode Reg
ister Set)コマンドが用いられ、ベンダーテストモー
ドによりコマンド入力と監視結果出力の2つの命令が設
定される。
【0025】MRSコマンドのモードレジスタは、SD
RAMの動作を決めるものであり、そのモードレジスタ
にベンダーテストモード、及びコマンド入力命令と監視
結果出力命令の2つの命令が設定される。不揮発性記憶
部31に対するコマンド入力命令による設定は、「本命
令設定後の4サイクルに亘り、監視開始,監視終了,電
源電圧規定値,温度規定値の情報をアドレス信号34に
より、不揮発性記憶部31の内部レジスタ(図示せず)に
設定する。」であり、監視結果出力命令による設定は、
「動作環境監視部11からの監視結果25をデータ線に
乗せ監視結果を読み出す。」である。
【0026】上記設定を用いることにより、特別に外部
への通知機構や入出力ピン等を必要とせずに、本発明を
実施することが可能となる。また、上記記載の監視結果
25を直接外部へ取り出すことにより、リアルタイムで
動作環境監視結果の取り出すことができる。
【0027】以上のように、本実施形態では不揮発性記
憶媒体31を用いることにより、半導体集積回路に供給
する電源を切って再び投入した場合にも、保持している
動作環境結果を消滅させることなく読み出すことが可能
になる、即ち、本実施形態の半導体集積回路をそれを使
用している装置から取り外し、別の装置へ搭載した場合
でも、保持している動作環境結果を任意に取り出すこと
が可能となる。
【0028】図4に監視期間制御機構10の構成の具体
例を示す。図4において、44は、監視結果保持機構1
2のデコーダ36からの制御信号32を入力して監視開
始信号を生成する回路、45は、同制御信号を入力して
監視終了信号を生成する回路、43は、クロック入力信
号42のクロック入力時からのクロック数を計数するカ
ウンタ、46は、監視開始信号生成回路44の出力する
監視開始信号をカウンタ43の計数するクロック数と比
較する監視開始比較器、47は、監視終了信号生成回路
45の出力する監視終了信号をカウンタ43の計数する
クロック数と比較する監視終了比較器、48は、比較器
46の出力と比較器47の否定出力とのANDをとるA
ND回路である。
【0029】監視開始比較器46は、カウンタ43が計
数するクロック数が監視開始信号生成回路45が出力す
る監視開始信号よりも大きくなると‘H’を出力する。
また、監視終了比較器47は、カウンタ43が計数する
クロック数が監視終了信号生成回路45が出力する監視
終了信号よりも大きくなると‘H’の否定を出力する。
【0030】従って、AND回路48は、カウンタ43
が計数するクロック数が監視開始信号よりも大で監視終
了信号よりも小である間は‘H’となる監視期間制御信
号24を出力する。監視期間制御信号24は、動作環境
監視部11へ送られ、動作環境監視部11の監視の開始
と終了を制御する。
【0031】このようにして、監視の開始と終了は、デ
コーダ36が生成する制御信号32によって定まること
となる。制御信号32は、任意に値が設定される外部制
御信号に基づいて生成されるため、任意に動作環境監視
の開始から終了に至る期間の制御を行なうことが可能に
なる。それにより、例えば監視開始時間を電源投入後の
機器が安定になった時点に設定することにより、故障解
析に無意味な情報の保持を避けることができる。また、
監視の開始と終了時間を故障の発生が予想される時刻に
限定して設定することにより、発生原因を絞込んで誤動
作の現場を押さえる原因の追求が可能になる。更に、一
旦設定した開始と終了時間を任意に変更することも可能
になる。
【0032】図5に外部通知機構13の構成の具体例を
示す。図5において、61は、セレクタ38(図3)の
出力信号を外部へ取り出すための通常の出力バッファ、
62は、監視結果25(図3)を外部へ取り出すための専
用出力バッファである。
【0033】セレクタ38の出力信号は選択によって通
常の出力信号37か保持した監視結果33かになるが、
保持した監視結果33が選択された場合は、出力バッフ
ァ61から、外部への保持した監視結果63が出力され
る。
【0034】出力バッファ61は、元々、主回路の出力
信号37を外部へ取り出すために備えられたものである
が、本実施形態では、保持した監視結果33と出力信号
37とに兼用で用いられる。そのため、特別に外部への
通知機構や出力ピン等を必要とせず、本発明を実施する
ことが可能となる。
【0035】また、動作環境監視部11より出力される
監視結果25は、外部への監視結果64となって、リア
ルタイムに専用出力バッファ62から出力される。
【0036】以上に述べた実施形態では、監視対象の動
作環境として、電源電圧と半導体内部温度を取り上げた
が、本発明はそれに限ることなく、半導体の論理的な動
作状態、例えばメモリのパリティエラーや半導体集積回
路の内部回路自己診断結果などを取り上げることが可能
である。このような動作状態の監視結果を監視結果保持
機構12に保持し、保持した監視結果を必要時に読み出
す取り出すことにより、誤動作の解析などを行なうこと
が可能となる。
【0037】
【発明の効果】本発明によれば、半導体集積回路の動作
環境の監視結果を不揮発性記憶機構に保持するようにし
たので、任意に動作環境結果を取り出すことが可能とな
る。その結果、半導体集積回路を別の装置に移した場合
も、動作環境の監視結果を消滅させることなく取り出す
ことができ、誤動作解析等を容易に行なうことが可能に
なる。更に、監視の開始と終了の時刻を任意に設定する
ことができるため、誤動作解析に有効な情報に限定して
保持することが可能になる。以上により、故障解析を確
実に行なうことができる半導体集積回路を実現すること
ができる。
【図面の簡単な説明】
【図1】本発明に係る半導体集積回路の実施形態を説明
するためのブロック図。
【図2】本実施形態の動作環境監視部の具体例を説明す
るためのブロック図。
【図3】本実施形態の監視結果保持機構の具体例を説明
するためのブロック図。
【図4】本実施形態の監視期間制御機構の具体例を説明
するためのブロック図。
【図5】本実施形態の外部通知機構の具体例を説明する
ためのブロック図。
【図6】従来技術を説明するためのブロック図。
【符号の説明】
10…監視期間制御機構、11…動作環境監視部、12
…監視結果保持機構、13‥‥外部通知機構。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G06F 1/28 G06F 1/00 333D H01L 27/04 F Fターム(参考) 2G132 AA01 AH00 AK07 AL00 5B011 DB02 EB01 GG03 HH06 HH07 KK01 5F038 AZ07 AZ08 DF03 DF05 DT08 DT15 DT17 DT19 EZ20

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】半導体集積回路内部の動作環境を監視する
    開始時間と終了時間を設定する制御機構と、当該開始時
    間から終了時間に至る期間に動作環境を監視する監視部
    と、当該監視部の監視結果を記憶して保持する保持機構
    と、当該保持機構が保持する監視結果を外部へ取り出す
    ための出力部とを有していることを特徴とする半導体集
    積回路。
  2. 【請求項2】前記保持機構で保持した監視結果は、半導
    体集積回路を搭載する装置が、監視結果を記憶して保持
    する際に搭載していた装置とは異なる装置に変更された
    場合にも出力されることを特徴とする請求項1に記載の
    半導体集積回路。
  3. 【請求項3】前記制御機構が設定する開始時間と終了時
    間は、任意の時間に設定することが可能であるほか、一
    旦設定された後で変更可能であることを特徴とする請求
    項1に記載の半導体集積回路。
  4. 【請求項4】前記監視部は、設定可能な規定値に対して
    少なくとも1箇所の観測点における動作環境の検出結果
    を比較し、比較結果を監視結果として出力することを特
    徴とする請求項1に記載の半導体集積回路。
  5. 【請求項5】前記監視部が監視する動作環境は、電源電
    圧、半導体内部温度及び半導体の論理的な動作状態の少
    なくともいずれかであることを特徴とする請求項4に記
    載の半導体集積回路。
  6. 【請求項6】半導体集積回路内部の動作環境を、任意に
    設定される動作環境監視の開始時間から終了時間に至る
    期間に監視する監視部と、当該監視部の出力する監視結
    果を保持する記憶機構とを有し、上記監視結果は、供給
    電源を切ってから再び投入したときにも上記記憶機構か
    ら読み出されることを特徴とする半導体集積回路。
JP2001016915A 2001-01-25 2001-01-25 半導体集積回路 Pending JP2002222923A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001016915A JP2002222923A (ja) 2001-01-25 2001-01-25 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001016915A JP2002222923A (ja) 2001-01-25 2001-01-25 半導体集積回路

Publications (1)

Publication Number Publication Date
JP2002222923A true JP2002222923A (ja) 2002-08-09

Family

ID=18883202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001016915A Pending JP2002222923A (ja) 2001-01-25 2001-01-25 半導体集積回路

Country Status (1)

Country Link
JP (1) JP2002222923A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129044A (ja) * 2005-11-02 2007-05-24 Denso Corp 半導体装置の過電圧印加監視回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129044A (ja) * 2005-11-02 2007-05-24 Denso Corp 半導体装置の過電圧印加監視回路
JP4710553B2 (ja) * 2005-11-02 2011-06-29 株式会社デンソー 半導体装置の過電圧印加監視回路

Similar Documents

Publication Publication Date Title
KR100422420B1 (ko) 반도체장치의 테스트방법 및 시스템
JP4298960B2 (ja) アルゴリズム的にプログラム可能なメモリテスタにおけるトリガ信号生成方法
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
JP2868710B2 (ja) 集積回路装置及びその試験方法
US20120124441A1 (en) Embedded testing module and testing method thereof
US20080082884A1 (en) Test control circuit
US20080052574A1 (en) Circuits and associated methods for improved debug and test of an application integrated circuit
US6708295B2 (en) Circuit and method, for storing data prior to and after determining failure
WO1998014954A1 (fr) Controleur de memoire
JP2002222923A (ja) 半導体集積回路
US8050122B2 (en) Fuse apparatus for controlling built-in self stress and control method thereof
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
US20030237036A1 (en) Semiconductor integrated circuit with built-in self-test function and system including the same
JPH11283397A (ja) 半導体記憶装置とその試験方法
KR0164792B1 (ko) 메모리의 자동초기화 회로
US7340313B2 (en) Monitoring device for monitoring internal signals during initialization of an electronic circuit
EP1085524A1 (en) Structure and method with which to generate data background patterns for testing random-access-memories
US20050289410A1 (en) Internal signal test device and method thereof
JP3339398B2 (ja) 集積回路内部信号監視装置
KR100633449B1 (ko) 반도체 테스터 인터페이스 시스템
CN113345508A (zh) 测试电路及电子装置
JP2720761B2 (ja) 半導体集積回路試験装置
CN115794517A (zh) 芯片调试方法、芯片调试装置和芯片
JPH0997194A (ja) フェイルメモリのデータ取得装置
JPH05264673A (ja) 半導体集積回路装置における内蔵ramの試験方法