JP2007129044A - 半導体装置の過電圧印加監視回路 - Google Patents

Abstract

【課題】半導体装置に過電圧が印加された場合に、その履歴を残すことが可能な半導体装置の過電圧印加監視回路を提供すること。
【解決手段】半導体装置１００の入力電圧線１１にツェナダイオード１３で構成される過電圧検出回路１２を接続する。その過電圧検出回路１２と直列に、電流が流れたときにその痕跡が残る溶断素子１４を接続する。これにより、半導体装置１００に過電圧が印加されると、ツェナダイオード１３にツェナ電流が流れ、それに伴い溶断素子１４にも電流が流れる。従って、その溶断素子１４の状態から、半導体装置１００に過電圧が印加されたことを確認することができる。
【選択図】図２

Description

本発明は、半導体装置に不具合が生じた場合の原因特定を容易とする半導体装置の過電圧印加監視回路に関する。

従来、特許文献１のように、半導体装置に過電圧が印加された場合であっても半導体装置が破壊することを防ぐために、その半導体装置内に過電圧クランプ回路を備えたものがある。この過電圧クランプ回路は、主半導体装置の出力端及びＧＮＤ端に並列に保護用半導体装置を接続し、この保護用半導体装置の制御入力端と出力端との間に設けられた過電圧検出ダイオード、及び保護用半導体装置の制御入力端とＧＮＤ端との間に設けられた入力電位規定抵抗からなる過電圧検出回路を有する。

保護用半導体装置の出力端とＧＮＤ端との間の電位が上昇して、過電圧検出ダイオードの降伏電圧を超えると、降伏電流が入力電位規定抵抗を介してＧＮＤ側に流れる。このため、入力電位規定抵抗の電圧降下に相当する電圧が保護用半導体装置の制御入力端に印加される。従って、保護用半導体装置の出力端とＧＮＤ端との間の電位が、過電圧検出ダイオードの降伏電圧を超えている期間、保護用半導体装置がオンとなって、出力端側の過電圧をＧＮＤ側に放電する。このような動作によって、過電圧クランプ回路は、主半導体装置の出力端とＧＮＤ端との間に印加される過電圧を、降伏電圧以下にクランプしている。
特開平７―２８８４５６号公報

上述したような過電圧クランプ回路を備えることにより、半導体装置に過電圧が印加される状況が生じても、半導体装置を保護することができる。しかしながら、半導体装置に不具合が生じた場合、上述した特許文献１に記載のものでは、なんら過電圧が印加されたときの履歴が残らないので、その不具合の発生原因の特定に、非常に時間がかかってしまう。

本発明は、以上の問題点に鑑みたものであり、半導体装置に過電圧が印加された場合に、その履歴を残すことが可能な半導体装置の過電圧印加監視回路を提供することを目的とする。

上記目的を達成するために、請求項１の半導体装置の過電圧印加監視回路は、
半導体装置に対する、定格電圧以上の過電圧の印加を検出する過電圧検出回路と、
過電圧検出回路が過電圧の印加を検出したときに電流が通電されるとともに、電流が通電されると、その痕跡が残る溶断素子とを備えることを特徴とする。

溶断素子としては、例えばＣｒＳｉ抵抗などが挙げられる。これによって、半導体装置に不具合が生じたときには、この溶断素子の状態により、過電圧が印加されたか否か確認することができるので、その原因の特定が容易になる。また、複数の半導体装置を有するものであって、全体として不具合が生じた場合には、どの半導体装置が原因で不具合が生じたのかを容易に特定することができる。

請求項２の半導体装置の過電圧印加監視回路では、過電圧検出回路が、過電圧が印加される配線に接続されたツェナダイオードから構成されることを特徴とする。これにより、半導体装置に過電圧が印加され、それがツェナ電圧を超えた場合、そのツェナダイオードにツェナ電流が流れることになる。つまり、ツェナ電流の有無によって、半導体装置に過電圧が印加されたことを検出することができる。

請求項３の半導体装置の過電圧印加監視回路では、溶断素子が、ツェナダイオードと直列に接続されることを特徴とする。上述したように、半導体装置に過電圧が印加されたときには、ツェナダイオードにツェナ電流が流れる。このため、溶断素子をツェナダイオードと直列に接続することにより、過電圧の印加時に、溶断素子にツェナ電流を流すことができる。

請求項４の半導体装置の過電圧印加監視回路では、過電圧検出回路が、過電圧の印加検出時に、出力端子からの出力レベルが低下するコンパレータを有し、溶断素子は、過電圧が印加される配線と、コンパレータの出力端子との間に接続されることを特徴とする。これにより、過電圧印加時には、配線からコンパレータの出力端子に向かって溶断素子に電流を流すことができる。

なお、上述のツェナダイオードを用いた過電圧検出回路では、ツェナダイオードのツェナ電圧が温度や製造工程に起因する原因などによりばらつくことがあるため、過電圧となった電圧を検出する精度が低下する恐れがある。この点、温度や電圧変動に影響されにくいバンドギャップ基準電圧を基準電位として用いたコンパレータによる過電圧検出回路では、過電圧の印加を検出する精度がツェナダイオードを用いた場合より高いので、より正確に過電圧の印加を検出できると考えられる。

請求項５の半導体装置の過電圧印加監視回路では、溶断素子が、過電圧検出回路が過電圧の印加を検出した際にオンする半導体スイッチング素子と直列に接続され、この半導体素子と溶断素子との直列回路の一端が、過電圧が印加される配線に接続され、他端が接地されることを特徴とする。このように構成した場合、半導体スイッチング素子の電流増幅作用によって、電流値の大きな電流を溶断素子に流すことができるので、素早く溶断素子に電流が流れた痕跡を残すことができる。

請求項６の半導体装置の過電圧印加監視回路では、半導体スイッチング素子が、ダーリントン接続されていることを特徴とする。これによって、より電流増幅作用を大きくすることができるので、より素早く溶断素子に電流が流れた痕跡を残すことができる。

請求項７の半導体装置の過電圧印加監視回路では、半導体装置に過電圧が印加されたときの当該過電圧をアナログ値からデジタル値に変換するためのＡ／Ｄ変換器と、半導体装置に過電圧が印加されたときに、Ａ／Ｄ変換器を動作させる動作回路と、Ａ／Ｄ変換器が変換した過電圧のデジタル値を記憶する記憶部とを備えることを特徴とする。これにより、半導体装置に印加された過電圧の正確な大きさを後に確認することができる。従って、半導体装置に不具合が生じた場合に、その原因の特定が一層容易になる。

なお、請求項７に記載する構成を備えることで、半導体素子に過電圧が印加されたときには、その過電圧の大きさが記憶されるので、請求項８に記載したように、溶断素子を省略しても良い。

（第１実施形態）
以下、本発明の第１実施形態による半導体装置の過電圧印加監視回路について図面に基づいて説明する。本実施形態では、ツェナダイオードを用いて過電圧を検出する。そして、印加された過電圧が、ツェナダイオードのツェナ電圧を超えてツェナ電流が流れるのと連動して、溶断素子に電流が流れるようになっている。以下、詳細に説明する。

図１は、半導体装置１００（１チップＩＣなど）の外観を示した図であり、本実施形態による過電圧印加監視回路は、その半導体装置１００の一角に組み込まれている。従って、通常の半導体装置１００の生産過程を経て、過電圧印加監視回路は形成される。

図２に、過電圧印加監視回路の一例を示す。図２に示すように、過電圧印加監視回路は、複数のツェナダイオード１３を直列に接続して構成した過電圧検出回路１２を有する。従って、この過電圧検出回路１２は、各ツェナダイオード１３のツェナ電圧を加算した合計ツェナ電圧に相当する電圧以上の電圧が印加されたときに、過電圧が印加されたことを検出することになる。このため、直列接続されるツェナダイオード１３の個数は、上述した合計ツェナ電圧が半導体装置１００の定格電圧以上となるように、半導体装置１００の定格電圧に依存して決定される。この過電圧検出回路１２の一端は、半導体装置１００の入力電圧線１１に接続され、他端は溶断素子１４に接続されている。

溶断素子１４には、例えばＣｒＳｉ抵抗を用いることができる。このＣｒＳｉ抵抗の抵抗幅を、上述した過電圧検出回路１２にツェナ電流が流れた場合に、そのツェナ電流によって溶断されるように設定する。これにより、定格電圧以上の過電圧が印加された場合に、溶断素子１４を溶断することができる。

ただし、溶断素子１４としては、上述したＣｒＳｉ抵抗以外に、例えばポリシリコンやＢａｓｅ抵抗など、電流が流れた際にその痕跡が残るものであるならば（完全に溶断しなくてもよい）、どのような素子を用いてもよい。さらに、例えば図３に示すように、アルミ配線を電流が流れた痕跡が残るように細くしたものを用いてもよい。

過電圧印加監視回路を上述のように構成することにより、半導体装置１００の入力電圧線１１に定格電圧以上の過電圧が印加されると、過電圧検出回路１２にツェナ電流が流れる。溶断素子１４は、過電圧検出回路１２に直列に接続されているので、過電圧検出回路１２に流れるツェナ電流は、溶断素子１４にも流れる。これによって、半導体装置１００に過電圧が印加された場合に、溶断素子１４を溶断して、その履歴を残すことができる。従って、半導体装置１００に不具合が生じた場合に、その不具合が過電圧の印加によるものなのか否かを容易に判断することができる。また、複数の半導体装置を有するものであって、全体として不具合が生じた場合には、どの半導体装置が原因で不具合が生じたのかを容易に特定することができる。

なお、本実施形態では、半導体装置１００内に過電圧印加監視回路を組み込んでいるが、半導体装置１００の外にこの過電圧印加監視回路を形成してもよい。

（第２実施形態）
次に、本発明の第２実施形態による半導体装置の過電圧印加監視回路について説明する。上述した第１実施形態では、過電圧検出回路１２に直列に溶断素子１４を接続していた。しかし、図４に示すように、過電圧検出回路１２が過電圧の印加を検出した際にオンするトランジスタなどの半導体スイッチング素子１６に直列に溶断素子１４を接続し、その一端を入力電圧線１１に接続し、他端を接地するようにしても良い。

なお、抵抗１５は、半導体スイッチング素子１６をオン動作させるための制御電圧を発生させるためのものである。また、上記第１実施形態と同じ素子、回路は、同一の符号を付している。

この第２実施形態による回路構成を採用すれば、半導体スイッチング素子１６の電流増幅作用によって、大きな電流値の電流を溶断素子１４に流すことができるので、素早く溶断素子１４を溶断することができる。

また、図５に示すように半導体スイッチング素子１７，１８をダーリントン接続しつつ、後段側の半導体スイッチング素子１８に溶断素子１４を接続するようにしても良い。これによって、半導体スイッチング素子１７，１８による電流増幅作用を一層大きくすることができるので、より素早く溶断素子１４に電流が流れた痕跡を残すことができる。

（第３実施形態）
次に、本発明の第３実施形態による半導体装置の過電圧印加監視回路について説明する。上記第１実施形態では、過電圧検出回路１２が、複数の直列接続されたツェナダイオード１３から構成されていた。しかし、ツェナダイオード１３のツェナ電圧は温度や製造工程に起因してばらつくことがあるため、過電圧となった電圧を検出する精度が低下する恐れがある。そこで、本実施形態では、過電圧の検出精度が、ツェナダイオード１３を用いた過電圧検出回路１２に比較して高いコンパレータを用いて過電圧を検出する回路を構成した。以下、図面に基づいて詳細に説明する。

図６（ａ）は、本実施形態による過電圧印加監視回路を示す回路図である。なお、上記第１実施形態と同一の働きをするものは、同一の符号を付している。過電圧検出回路１９は、分圧抵抗２０及びコンパレータ２１から構成される。このコンパレータ２１の一方の入力端子には、分圧抵抗２０によって分圧された入力電圧線１１の電圧が入力され、他方の入力端子には、基準電圧が入力される。

この基準電圧は、バンドギャップ基準電圧を用いており、半導体装置１００の定格電圧に基づいて設定される。すなわち、入力電圧線１１の電圧が定格電圧以上となったとき、分圧抵抗２０によって分圧された電圧が基準電圧以上となるように、基準電圧が設定される。

コンパレータ２１は、図６（ｂ）に示すように、抵抗２０による分圧電圧が、基準電圧よりも小さいときには、電源電圧＋Ｂを出力し、反対に抵抗２０による分圧電圧が、基準電圧よりも大きいときには、０Ｖが出力されるように調整されている。

溶断素子１４は、コンパレータ２０の出力端子と、入力電圧線１１の間に接続されている。従って、半導体装置１００に過電圧が印加されたときには、抵抗２０による分圧電圧が、基準電圧よりも大きくなり、コンパレータ２１の出力電圧は０Ｖとなるので、溶断素子１４に過電圧に基づく電流が流れることになる。

（第４実施形態）
次に、本発明の第４実施形態による半導体装置の過電圧印加監視回路について説明する。上述した第１〜第３実施形態では、半導体装置１００に過電圧が印加されたときに、溶断素子１４に電流を流すことによって、半導体装置１００に対して過電圧が印加された履歴を残すものであった。このため、過電圧検出回路において設定した所定電圧以上の過電圧が印加されたことは確認できるが、実際のどの程度の大きさの過電圧が印加されたかを確認することはできない。

このような点を考慮し、本実施形態による過電圧印加監視回路は、半導体装置に印加された過電圧の大きさを検出し、それを記録するようにしたものである。以下、本実施形態による過電圧印加監視回路に関して、図面に基づいて詳細に説明する。

図７は、本実施形態による過電圧印加監視回路の構成を示す回路図である。なお、上述した各実施形態と同一の構成には、同一の符号を付している。以下、上述した各実施形態と異なる部分を中心に説明する。

本実施形態による過電圧印加監視回路では、コンパレータ２１と並列に、もう１つのコンパレータ２２が設けられている。このコンパレータ２２も、コンパレータ２１と同様に、分圧抵抗２０による分圧電圧と基準電圧との比較を行い、分圧電圧が基準電圧を上回ったときに、出力電圧が電源電圧+Ｂから０Ｖに変化する。

クロック発生器２３は、コンパレータ２２の出力電圧が電源電圧+Ｂから０Ｖに変化したときに、クロックパルスを発生させるものである。このクロック発生器２３が発生したクロックパルスはＡ／Ｄ変換器２４に与えられる。

Ａ／Ｄ変換器２４は、その入力端子が入力電圧線１１に接続されており、クロック発生器２３からクロックパルスが与えられたときに動作して、入力電圧線１１の電位を、アナログ値からデジタル値に変換する。ＥＥＰＲＯＭ２５は、読み書き可能なメモリであって、Ａ／Ｄ変換器２４によってデジタル値に変換された、入力電圧線１１の電位を記憶する。

このような構成において、入力電圧線１１に過電圧が印加され、分圧抵抗２０による分圧電圧が基準電圧を上回ると、コンパレータ２１，２２の出力電圧が電源電圧+Ｂから０Ｖに変化する。このため、溶断素子１４に電流が流れるとともに、クロック発生器２３がクロックパルスを発生する。このクロックパルスによってＡ／Ｄ変換器２４がＡ／Ｄ変換処理を実行する。従って、Ａ／Ｄ変換器２４は、入力電圧線１１に印加された過電圧に応じたデジタル値を出力するので、ＥＥＰＲＯＭ２５には過電圧に応じたデジタル値が記憶される。

従って、ＥＥＰＲＯＭ２５に記憶されたデータから、半導体装置１００に印加された過電圧の大きさを確認することが可能になり、半導体装置１００に不具合が生じた場合に、その原因の特定をより容易にすることができる。

なお、ツェナダイオード１３からなる過電圧検出回路１２を用いた過電圧印加監視回路についても、図８に示すように、クロック発生器２３、Ａ／Ｄ変換器２４、及びＥＥＰＲＯＭ２５を備える構成とすることにより、過電圧の大きさを記憶することができる。ただし、図８に示す回路の場合、クロック発生器２３は、入力電圧レベルが、０Ｖから立ち上がったタイミングで、Ａ／Ｄ変換器２４を動作させるためのクロックパルスを出力する必要がある。

また、上述したような過電圧の大きさを記憶可能な構成を備える場合、溶断素子１４を省略しても良い。半導体素子に過電圧が印加されたことは、電圧値が記憶されたことから、もしくはその電圧値から判断することができるためである。

半導体装置１００とそれに組み込まれた不具合診断回路の外観を示す図である。 第１実施形態による半導体装置の過電圧印加監視回路を示す回路図である。 溶断素子１４としてアルミ配線を用いた場合の概要を示した図である。 第２実施形態による半導体装置の過電圧印加監視回路を示す回路図である。 第２実施形態による過電圧印加監視回路の変形例を示す回路図である。 （ａ）は第３実施形態による半導体装置の過電圧印加監視回路を示す回路図であり、（ｂ）はその動作を説明するための説明図である。 第４実施形態による半導体装置の過電圧印加監視回路を示す回路図である。 第４実施形態による過電圧印加監視回路の変形例を示す回路図である。

符号の説明

１００ 半導体装置
１１ 入力電圧線
１２ 過電圧検出回路
１３ ツェナダイオード
１４ 溶断素子
１５、２０ 抵抗
１６〜１８ 半導体スイッチング素子
２１、２２ コンパレータ
２３ クロック発生器
２４ Ａ／Ｄ変換器
２５ ＥＥＰＲＯＭ

Claims (8)

1. 半導体装置に対する、定格電圧以上の過電圧の印加を検出する過電圧検出回路と、
   前記過電圧検出回路が過電圧の印加を検出したときに電流が通電されるとともに、電流が通電されると、その痕跡が残る溶断素子とを備えることを特徴とする半導体装置の過電圧印加監視回路。
2. 前記過電圧検出回路は、前記過電圧が印加される配線に接続されたツェナダイオードから構成されることを特徴とする請求項１に記載の半導体装置の過電圧印加監視回路。
3. 前記溶断素子は、前記ツェナダイオードと直列に接続されることを特徴とする請求項２に記載の半導体装置の過電圧印加監視回路。
4. 前記過電圧検出回路は、前記過電圧の印加検出時に、出力端子からの出力レベルが低下するコンパレータを有し、
   前記溶断素子は、前記過電圧が印加される配線と、前記コンパレータの出力端子との間に接続されることを特徴とする請求項１に記載の半導体装置の過電圧印加監視回路。
5. 前記溶断素子は、前記過電圧検出回路が過電圧の印加を検出した際にオンする半導体スイッチング素子と直列に接続され、この半導体素子と溶断素子との直列回路の一端が、前記過電圧が印加される配線に接続され、他端が接地されることを特徴とする請求項１又は請求項２に記載の半導体装置の過電圧印加監視回路。
6. 前記半導体スイッチング素子は、ダーリントン接続されていることを特徴とする請求項５に記載の半導体装置の過電圧印加監視回路。
7. 前記半導体装置に過電圧が印加されたときの当該過電圧をアナログ値からデジタル値に変換するＡ／Ｄ変換器と、
   前記半導体装置に過電圧が印加されたときに、前記Ａ／Ｄ変換器を動作させる動作回路と、
   前記Ａ／Ｄ変換器が変換した前記過電圧のデジタル値を記憶する記憶部とを備えることを特徴とする請求項１〜６のいずれかに記載の半導体装置の過電圧印加監視回路。
8. 半導体装置に対する、定格電圧以上の過電圧の印加を検出する過電圧検出回路と、
   前記半導体装置に印加された過電圧をアナログ値からデジタル値に変換するＡ／Ｄ変換器と、
   前記半導体装置に過電圧が印加されたことが検出されたときに、前記Ａ／Ｄ変換器を動作させる動作回路と、
   前記Ａ／Ｄ変換器が変換した前記過電圧のデジタル値を記憶する記憶部とを備えることを特徴とする半導体装置の過電圧印加監視回路。

Images