JP2008102094A - 電圧監視方法及びその装置 - Google Patents
電圧監視方法及びその装置 Download PDFInfo
- Publication number
- JP2008102094A JP2008102094A JP2006286776A JP2006286776A JP2008102094A JP 2008102094 A JP2008102094 A JP 2008102094A JP 2006286776 A JP2006286776 A JP 2006286776A JP 2006286776 A JP2006286776 A JP 2006286776A JP 2008102094 A JP2008102094 A JP 2008102094A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- logic
- comparator circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【目的】 多種、多数の監視対象電圧に対する上限及び下限からの逸脱の監視を簡単な回路構成及び少ないスペースで高精度で行う。
【構成】 監視対象電圧に比例する比較電圧が第1の閾値電圧よりも高い状態を検出して論理1レベルを出力する第1のコンパレータ回路と、比較電圧が第1の閾値電圧より高い第2の閾値電圧よりも高い状態を検出して論理1レベルを出力する第2のコンパレータ回路と、第2のコンパレータ回路の出力を反転するインバータ回路と、第1のコンパレータ回路とインバータ回路の出力の論理積をとる論理積回路とを備え、論理積回路の出力に基づき比較電圧が第1,第2の閾値電圧で挟まれる範囲から逸脱したか否かを検出する。
【選択図】 図1
Description
本発明は電圧監視方法及びその装置に関し、更に詳しくは、監視対象電圧が所定の範囲内にあるか否かを監視する電圧監視方法及びその装置に関する。
近年、例えば移動通信システムの基地局装置等を構成するパッケージボード(PCB)においては、実装デバイスの低電圧化に伴い、電源電圧の下限のみならず、上限の電圧監視(電圧範囲の監視)も必要とされている。また、実装デバイスの多様化に伴い、多種類の電源電圧が使用されているため、電源監視回路の規模が益々大きくなっている。
従来のこの種の電圧監視装置の一例として、抵抗、トランジスタ、コンパレータ等の個別素子(discrete device)を組み合わせた回路によって、監視対象電圧の上限及び下限からの逸脱を監視する電源監視装置が知られている(特許文献1)。
特表2003-501717
しかし、上記従来の監視回路は、抵抗、コンパレータ回路、論理回路等の個別素子で構成されている上、監視対象電圧の上限を検出するコンパレータ回路と、下限を検出するコンパレータ回路とを組み合わせることで、上限及び下限からの逸脱を検出する方式であるため、回路構成が複雑化するばかりか、監視対象電圧の種類や数が増すと、回路規模(素子数、配置スペース等)が非常に大きくなる問題があった。
本発明は上記従来技術の問題点に鑑みなされたものであり、その目的とする所は、多種、多数の監視対象電圧に対する上限及び下限からの逸脱の監視を簡単な回路構成及び少ないスペースで高精度で行える電圧監視方法及びその装置を提供することにある。
本発明の第1の態様による電圧監視装置は、監視対象電圧に比例する比較電圧が第1の閾値電圧よりも高い状態を検出して論理1レベルを出力する第1のコンパレータ回路と、前記比較電圧が前記第1の閾値電圧より高い第2の閾値電圧よりも高い状態を検出して論理1レベルを出力する第2のコンパレータ回路と、前記第2のコンパレータ回路の出力を反転するインバータ回路と、前記第1のコンパレータ回路と前記インバータ回路の出力の論理積をとる論理積回路とを備え、前記論理積回路の出力に基づき前記比較電圧が第1,第2の閾値電圧で挟まれる範囲から逸脱したか否かを検出するものである。
本発明では、第1,第2のコンパレータ回路が共に上限閾値を超えた状態を検出する構成であるため、回路の大部分を共通化でき、単純化できる。また、第1のコンパレータ回路の出力と、第2のコンパレータ回路の反転出力との論理積をとる構成により、簡単な論理構成で監視対象電圧の上限及び下限からの逸脱を効率良く高精度で監視可能となる。なお、論理1レベルについては、ハイレベルでもローレベルでも良い。
また本発明の第2の態様によるICチップは、監視対象電圧に比例する比較電圧が第1の閾値電圧よりも高い状態を検出して論理1レベルを出力する第1のコンパレータ回路と、前記比較電圧が前記第1の閾値電圧より高い第2の閾値電圧よりも高い状態を検出して論理1レベルを出力する第2のコンパレータ回路と、前記第2のコンパレータ回路の出力
を反転するインバータ回路と、前記第1のコンパレータ回路と前記インバータ回路の出力の論理積をとる論理積回路とからなる複数の電圧監視ユニットを備え、前記複数の電圧監視ユニットにそれぞれ加える第1,第2の閾値電圧をプログラマブルに構成したものである。
を反転するインバータ回路と、前記第1のコンパレータ回路と前記インバータ回路の出力の論理積をとる論理積回路とからなる複数の電圧監視ユニットを備え、前記複数の電圧監視ユニットにそれぞれ加える第1,第2の閾値電圧をプログラマブルに構成したものである。
従って、多種、多数の電圧監視を少ないスペ−スで効率よく行える。また、上限及び下限の電圧監視を実質一箇所で行えるため、監視対象電圧や比較電圧を引き回すことによる電圧のバラツキが発生せず、高精度で監視できる。
また本発明の第3の態様による電圧監視方法は、監視対象電圧に比例する比較電圧の第1の閾値電圧との比較結果と、これより高い第2の閾値電圧との比較結果の反転出力との論理積をとることで、前記比較電圧が前記第1,第2の閾値電圧で挟まれる範囲から逸脱したか否かを検出するものである。従って、簡単な方法により監視対象電圧の上限及び下限からの逸脱を効率よく監視できる。
以上述べた如く本発明によれば、多種、多数の監視対象電圧の上限及び下限からの逸脱の監視を簡単な回路構成及び少ないスペースで高精度で行えるため、電子回路装置の小型化、信頼性向上に寄与するところが極めて大きい。
以下、添付図面に従って本発明に好適なる実施の形態を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。
図1は実施の形態による電源監視装置のブロック図で、本装置をPLD(Programmable Logic Device)により構成した場合を示している。図において、10は複数のコンパレータ回路等を実装したアナログブロック、11は入力電圧の減衰比をプログラム可能なプログラマブルアッテネータ(PLATT)、12は各種基準電圧Vrをプログラム(生成/選択)可能なプログラマブル基準電圧生成部(PLREF)、CMPは比較電圧Vm1,Vm2等の各下限電圧からの逸脱を監視するための同一の回路構成を有するコンパレータ回路、20は複数の論理回路を実装した論理ブロック、AはANDゲート回路、Iはインバータ回路である。
本実施の形態の好ましい一態様は、例えば市販の電源監視用PLDチップ(例えばLattice社製「ispPAC-POWR1208P1」)につき、予め、アナログブロック10の一部(PLATT11,PLREF12)を除く、残りの部分を図1に示す如く回路合成(プログラム)することにより、監視対象電圧V1,V2等に対する各上限電圧及び下限電圧からの逸脱を高精度で監視可能な電源監視用ICチップを提供するものである。この場合に、PLATT11,PLREF12の部分はユーザがプログラム可能である。
アナラグブロック10は、多種、多数の監視対象電圧V1,V2等を入力するための複数の入力ポートIP1〜IPnを備えており、ここには電子機器(システム)で使用する複数の直流電源装置(不図示)の出力電圧が接続される。プログラマブルアッテネータ(PLATT)11は、広いレンジの監視対象電圧(例えば0.6V〜6V等)を監視可能とするためのアッテネータ回路であって、例えば入力ポートIP1とGNDとの間には複数の抵抗Rを直列接続した分圧回路を備えており、プログラムによって任意タップの電圧Vm1を選択し、コンパレータ回路CMP1,2の各+入力端子に接続可能となっている。
プログラマブル基準電圧生成部(PLREF)12は、内部で、例えば0.004Vピ
ッチで増加する様な複数種の基準電圧Vrを生成すると共に、プログラムによって任意の基準電圧(本発明の閾値電圧に相当)Vr1,Vr2等を選択し、コンパレータ回路CMP1,2の各−入力端子に接続可能となっている。これにより、監視対象電圧Vに対する上限電圧及び下限電圧を任意にプログラム(設定)可能である。一方、論理ブロック20では、例えばコンパレータ回路CMP1,2を含み、ANDゲート回路A1と、インバータ回路I1とを図示の如く接続することで、電圧監視用の基本単位となる電圧監視ユニットを構成(プログラム)している。次に電圧監視ユニットの動作を具体的に説明する。
ッチで増加する様な複数種の基準電圧Vrを生成すると共に、プログラムによって任意の基準電圧(本発明の閾値電圧に相当)Vr1,Vr2等を選択し、コンパレータ回路CMP1,2の各−入力端子に接続可能となっている。これにより、監視対象電圧Vに対する上限電圧及び下限電圧を任意にプログラム(設定)可能である。一方、論理ブロック20では、例えばコンパレータ回路CMP1,2を含み、ANDゲート回路A1と、インバータ回路I1とを図示の如く接続することで、電圧監視用の基本単位となる電圧監視ユニットを構成(プログラム)している。次に電圧監視ユニットの動作を具体的に説明する。
なお、図1の比較電圧Vm1は抵抗分圧回路を介して取り出されているが、ここでは説明の簡単のため、抵抗分圧回路を介さないものとして説明する。今、比較電圧Vm1(=監視対象電圧V1)が定格電圧1.25Vにあるとし、これに対する下限電圧Vr2=1.2V、上限電圧Vr1=1.3Vとすると、コンパレータ回路CMP2はVm1>Vr2を検出したことにより論理1(ハイ)レベルを出力する。一方、コンパレータ回路CMP1はVm1<Vr1を検出したことにより論理0(ロー)レベルを出力するが、その出力に接続されたインバータ回路I1は論理1レベルを出力する。これにより、ANDゲート回路A1を満足し、監視用の出力ポートOP1に論理1レベル(正常)を出力する。
しかし、その後何らかの理由で比較電圧Vm1が下限電圧Vr2を下回った場合は、コンパレータ回路CMP2の出力が論理0レベルになり、これに伴いANDゲート回路A1の出力も論理0レベル(異常)になる。或いは、逆に比較電圧Vm1が上限電圧Vr1を上回った場合は、コンパレータ回路CMP1の出力が論理1レベルになり、これに伴いインバータ回路I1の出力は論理0レベルになる。これによりANDゲート回路A1の出力も論理0レベル(異常)になる。こうして、監視対象電圧V1の上限及び下限からの逸脱を高精度で監視出来る。監視対象電圧V2についても同様である。多種、多数の電源監視は、このICチップ内で行われるため、監視対象電圧が増えても、PCB上の回路規模は変わらない。また、監視場所が同一であるため、監視対象電圧の引き回しによるバラツキが発生しない。具体的には、ピン間程度のパターン誤差しか発生しないので、同じ上限電圧、下限電圧の環境下で監視出来る。
更に、ANDゲート回路A8は複数の電圧監視ユニットの検出出力の論理積をとることで、監視用の出力ポートOP8では監視対象の何れか1つの電圧が異常(範囲を逸脱)になったことにより論理0レベル(異常)となり、こうして、多種、多数の電源電圧の監視を効率よく行える。
図2は実施の形態による電源監視装置の動作タイミングチャートで、監視対象電圧V1=Vm1(例えば定格電圧1.25V)について、上限1.3V及び下限1.2Vからの逸脱を監視する場合を示している。PLREF12はVr1=1.3VとVr2=1.2Vを出力する。システムに電源投入すると、比較電圧は定格電圧1.25Vに向けて上昇する。この区間では、コンパレータ回路CMP1の出力はVm1<Vr1により論理0レベルとなり、これに伴いインバータ回路I1の出力は論理1レベルとなる。一方、コンパレータ回路CMP2の出力もVm1<Vr2により論理0レベルとなり、これによりANDゲート回路A1の出力は論理0レベル(異常)である。電源投入当初における異常の検出は、不図示の回路でマスクされるため、システムは異常を認識しない。
こうして、やがて、Vm1が下限電圧Vr2を超えると、コンパレータ回路CMP1については変化は無いが、コンパレータ回路CMP2についてはVm1>Vr2により出力が論理1レベルに反転し、これにより、ANDゲート回路A1の出力は論理1レベル(正常)になる。
その後、何らかの理由で、比較電圧Vm1が上限電圧Vr1を超えると、コンパレータ
回路CMP2については変化は無いが、コンパレータ回路CMP1についてはVm1>Vr1により出力が論理1レベルに反転し、これに伴いインバータ回路I1の出力は論理0レベルになり、これによりANDゲート回路A1の出力は論理0レベル(異常)を検出する。逆に、比較電圧Vm1が下限電圧Vr2を下回った場合も上記と同様である。こうして、電源立ち上げ後の電圧監視を適正に行える。
回路CMP2については変化は無いが、コンパレータ回路CMP1についてはVm1>Vr1により出力が論理1レベルに反転し、これに伴いインバータ回路I1の出力は論理0レベルになり、これによりANDゲート回路A1の出力は論理0レベル(異常)を検出する。逆に、比較電圧Vm1が下限電圧Vr2を下回った場合も上記と同様である。こうして、電源立ち上げ後の電圧監視を適正に行える。
なお、上記実施の形態では本発明の電源監視装置により電源電圧を直接監視する場合を述べたが、これに限らない。例えば監視対象電流を抵抗により電圧に変換し、この電圧を監視するようにしても良い。
また、上記実施の形態では、ANDゲート回路A1とインバータ回路I1とを組み合わせたが、これに限らない。図1の挿入図(a)に他の組み合わせを示す。この例ではANDゲート回路A1そのものが反転入力端子を備えており、上記と同様に動作する。
また、上記本発明に好適なる実施の形態を述べたが、本発明思想を逸脱しない範囲内で各部の構成、制御、処理及びこれらの組合せの様々な変更が行えることは言うまでも無い。
10 アナログブロック
11 プログラマブルアッテネータ(PLATT)
12 プログラマブル基準電圧生成部(PLREF)
20 論理ブロック
A ANDゲート回路
CMP コンパレータ回路
I インバータ回路
11 プログラマブルアッテネータ(PLATT)
12 プログラマブル基準電圧生成部(PLREF)
20 論理ブロック
A ANDゲート回路
CMP コンパレータ回路
I インバータ回路
Claims (3)
- 監視対象電圧に比例する比較電圧が第1の閾値電圧よりも高い状態を検出して論理1レベルを出力する第1のコンパレータ回路と、
前記比較電圧が前記第1の閾値電圧より高い第2の閾値電圧よりも高い状態を検出して論理1レベルを出力する第2のコンパレータ回路と、
前記第2のコンパレータ回路の出力を反転するインバータ回路と、
前記第1のコンパレータ回路と前記インバータ回路の出力の論理積をとる論理積回路とを備え、
前記論理積回路の出力に基づき前記比較電圧が第1,第2の閾値電圧で挟まれる範囲から逸脱したか否かを検出することを特徴とする電圧監視装置。 - 監視対象電圧に比例する比較電圧が第1の閾値電圧よりも高い状態を検出して論理1レベルを出力する第1のコンパレータ回路と、
前記比較電圧が前記第1の閾値電圧より高い第2の閾値電圧よりも高い状態を検出して論理1レベルを出力する第2のコンパレータ回路と、
前記第2のコンパレータ回路の出力を反転するインバータ回路と、
前記第1のコンパレータ回路と前記インバータ回路の出力の論理積をとる論理積回路とからなる複数の電圧監視ユニットを備え、
前記複数の電圧監視ユニットにそれぞれ加える第1,第2の閾値電圧をプログラマブルに構成したことを特徴とするICチップ。 - 監視対象電圧に比例する比較電圧の第1の閾値電圧との比較結果と、これより高い第2の閾値電圧との比較結果の反転出力との論理積をとることで、前記比較電圧が前記第1,第2の閾値電圧で挟まれる範囲から逸脱したか否かを検出することを特徴とする電圧監視方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006286776A JP2008102094A (ja) | 2006-10-20 | 2006-10-20 | 電圧監視方法及びその装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006286776A JP2008102094A (ja) | 2006-10-20 | 2006-10-20 | 電圧監視方法及びその装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008102094A true JP2008102094A (ja) | 2008-05-01 |
Family
ID=39436517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006286776A Withdrawn JP2008102094A (ja) | 2006-10-20 | 2006-10-20 | 電圧監視方法及びその装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008102094A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011164683A (ja) * | 2010-02-04 | 2011-08-25 | Ricoh Co Ltd | 電圧異常検出機能を有する半導体集積回路 |
CN114779057A (zh) * | 2022-06-21 | 2022-07-22 | 成都爱旗科技有限公司 | 一种输入门限电压自动验证系统、方法及电子设备 |
EP4053568A1 (en) | 2021-03-03 | 2022-09-07 | ABLIC Inc. | Voltage monitoring device |
-
2006
- 2006-10-20 JP JP2006286776A patent/JP2008102094A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011164683A (ja) * | 2010-02-04 | 2011-08-25 | Ricoh Co Ltd | 電圧異常検出機能を有する半導体集積回路 |
EP4053568A1 (en) | 2021-03-03 | 2022-09-07 | ABLIC Inc. | Voltage monitoring device |
KR20220124625A (ko) | 2021-03-03 | 2022-09-14 | 에이블릭 가부시키가이샤 | 전압 감시 장치 |
CN114779057A (zh) * | 2022-06-21 | 2022-07-22 | 成都爱旗科技有限公司 | 一种输入门限电压自动验证系统、方法及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3326046B1 (en) | Apparatus and scheme for io-pin-less calibration or trimming of on-chip regulators | |
US20170300077A1 (en) | Power management circuit and associated power management method | |
US20180076136A1 (en) | Trimming device | |
KR101823287B1 (ko) | 종단 장치, 종단 제어 방법, 및 종단 제어 프로그램이 기억된 기억매체 | |
JP2009277122A (ja) | 電源電圧監視回路 | |
JP2008102094A (ja) | 電圧監視方法及びその装置 | |
JP5830458B2 (ja) | 電子制御装置 | |
JP2017009448A (ja) | 電源電圧検出回路、半導体集積回路装置、及び、電子機器 | |
JP2012107946A (ja) | 電池電圧測定システム及び電池電圧測定方法 | |
JP2010045942A (ja) | 過電流保護回路及びこれを用いた電源装置 | |
JP2006129073A (ja) | ヒステリシスコンパレータ及びそれを用いたリセット信号発生回路 | |
JP2018097748A (ja) | 電圧異常検出回路及び半導体装置 | |
JP2010282317A (ja) | 内部電源回路、半導体装置、及び半導体装置の製造方法 | |
JP2022148990A (ja) | シャントレギュレータ | |
JP4876254B2 (ja) | 回路装置 | |
JP2008107256A (ja) | 半導体試験装置 | |
JP4518471B2 (ja) | レギュレータic | |
JP2010045944A (ja) | 電源装置 | |
JP2009231891A (ja) | 半導体装置 | |
CN115482874A (zh) | 执行状态检测的电压电平检测器 | |
US20080150615A1 (en) | System for providing a reference voltage to a semiconductor integrated circuit | |
KR101551201B1 (ko) | 집적회로 장치를 구분하기 위한 스플릿 회로 및 스플릿 장치 | |
JP2020102017A (ja) | 電子装置 | |
JP2006071585A (ja) | バーンインテストボード | |
JP2010175384A (ja) | コンパレータテスト回路及び半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100105 |