JP4865504B2 - 電流検出回路及び電流検出回路を備えたボルテージレギュレータ - Google Patents
電流検出回路及び電流検出回路を備えたボルテージレギュレータ Download PDFInfo
- Publication number
- JP4865504B2 JP4865504B2 JP2006293780A JP2006293780A JP4865504B2 JP 4865504 B2 JP4865504 B2 JP 4865504B2 JP 2006293780 A JP2006293780 A JP 2006293780A JP 2006293780 A JP2006293780 A JP 2006293780A JP 4865504 B2 JP4865504 B2 JP 4865504B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- voltage
- current
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
Description
図2は、このような電流検出回路を備えるボルテージレギュレータの従来例を示した回路図である。
図2において、ボルテージレギュレータ100は、シリーズレギュレータをなしており、ゲートに入力された電圧に応じた電流を出力するPMOSトランジスタからなる出力トランジスタM101と、出力電圧検出用の抵抗R101,R102と、所定の基準電圧Vrefを生成して出力する基準電圧発生回路101と、分圧電圧Vfbが基準電圧Vrefになるように出力トランジスタM101の動作制御を行う誤差増幅回路102と、出力トランジスタM101から出力される出力電流ioが所定値になると、出力電流ioが該所定値を超えないように出力トランジスタM101の動作を制限する電流制限回路103とを備えている。
前記出力トランジスタの制御電極に入力された制御信号が制御電極に入力され、前記出力トランジスタから出力される出力電流に比例した比例電流を生成して出力するDMOSトランジスタからなる第1トランジスタと、
該第1トランジスタのゲート・ソース間に接続され、第1トランジスタのゲート酸化膜破壊電圧よりも小さい降伏電圧を有するゲート保護用の第1保護ダイオードと、
前記第1トランジスタから出力された電流を電圧に変換して出力する電流−電圧変換回路と、
前記第1トランジスタの電流出力端の電圧が前記出力端子から出力される出力電圧になるように、前記第1トランジスタから出力された電流を制御して前記電流−電圧変換回路に出力する電流制御回路と、
を備え、
前記電流制御回路は、
制御電極に入力された電圧に応じて前記第1トランジスタから出力された電流を制御して前記電流−電圧変換回路に出力するDMOSトランジスタからなる第2トランジスタと、
前記第1トランジスタの電流出力端の電圧が前記出力端子から出力される出力電圧になるように該第2トランジスタの動作制御を行う回路と、
前記第2トランジスタのゲート・ソース間に接続され、第2トランジスタのゲート酸化膜破壊電圧よりも小さい降伏電圧を有するゲート保護用の第2保護ダイオードと、
を備えるものである。
前記出力トランジスタから出力される出力電流に応じた電圧を生成して出力する電流検出回路を備え、
該電流検出回路は、
前記出力トランジスタの制御電極に入力された制御信号が制御電極に入力され、前記出力トランジスタから出力される出力電流に比例した比例電流を生成して出力するDMOSトランジスタからなる第1トランジスタと、
該第1トランジスタのゲート・ソース間に接続され、第1トランジスタのゲート酸化膜破壊電圧よりも小さい降伏電圧を有するゲート保護用の第1保護ダイオードと、
前記第1トランジスタから出力された電流を電圧に変換して出力する電流−電圧変換回路と、
前記第1トランジスタの電流出力端の電圧が前記出力端子から出力される出力電圧になるように、前記第1トランジスタから出力された電流を制御して前記電流−電圧変換回路に出力する電流制御回路と、
を備え、
前記電流制御回路は、
制御電極に入力された電圧に応じて前記第1トランジスタから出力された電流を制御して前記電流−電圧変換回路に出力するDMOSトランジスタからなる第2トランジスタと、
前記第1トランジスタの電流出力端の電圧が前記出力端子から出力される出力電圧になるように該第2トランジスタの動作制御を行う回路と、
前記第2トランジスタのゲート・ソース間に接続され、第2トランジスタのゲート酸化膜破壊電圧よりも小さい降伏電圧を有するゲート保護用の第2保護ダイオードと、
を備えるものである。
第1の実施の形態.
図1は、本発明の第1の実施の形態におけるボルテージレギュレータの回路例を示した図である。
図1において、ボルテージレギュレータ1は、入力端子INに入力された入力電圧Vinを降圧して所定の定電圧に変換し、出力電圧Voutとして出力端子OUTから出力するシリーズレギュレータをなしている。
また、制御回路部2は、出力トランジスタM1の動作制御を行う誤差増幅回路5と、所定の基準電圧Vrefを生成して出力する基準電圧発生回路6と、出力電圧Voutを分圧して前記比例電圧をなす分圧電圧Vfbを生成する出力電圧検出用の抵抗R1,R2と、出力トランジスタM1のゲート保護用のダイオードD1とを備えている。
一方、電流制限回路部3では、DMOSトランジスタM2は、出力電流ioに比例した電流を出力し、演算増幅回路7は、DMOSトランジスタM2のドレイン電圧が出力電圧Voutと同じになるように、DMOSトランジスタM3の動作制御を行い、抵抗R3に流れる電流の制御を行っている。該電流は抵抗R3で電圧に変換されてNMOSトランジスタM5のゲートに入力されており、DMOSトランジスタM2,M3、演算増幅回路7、ダイオードD1,D2及び抵抗R3は電流検出回路を形成している。図1の場合、ダイオードD1は、DMOSトランジスタM2のゲート保護用のダイオードもなしており、制御回路部2をも構成している。
また、ダイオードD1は、出力トランジスタM1とDMOSトランジスタM2の各ゲート酸化膜破壊電圧よりも小さい降伏電圧を有しており、ダイオードD1による出力トランジスタM1及びDMOSトランジスタM2への作用も、ダイオードD2によるDMOSトランジスタM3への作用と同様であるのでその説明を省略する。
2 制御回路部
3 電流制限回路部
5 誤差増幅回路
6 基準電圧発生回路
7 演算増幅回路
8 定電流源
M1 出力トランジスタ
M2,M3 DMOSトランジスタ
M4 PMOSトランジスタ
M5 NMOSトランジスタ
D1,D2 ダイオード
R1〜R3 抵抗
Claims (5)
- 入力された制御信号に応じた電流を入力端子から出力端子に出力する出力トランジスタと、該出力端子から出力される出力電圧に比例した比例電圧が所定の基準電圧になるように前記出力トランジスタの動作制御を行う制御回路部とを有し、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子から出力するボルテージレギュレータにおける、前記出力トランジスタから出力される出力電流の検出を行う電流検出回路において、
前記出力トランジスタの制御電極に入力された制御信号が制御電極に入力され、前記出力トランジスタから出力される出力電流に比例した比例電流を生成して出力するDMOSトランジスタからなる第1トランジスタと、
該第1トランジスタのゲート・ソース間に接続され、第1トランジスタのゲート酸化膜破壊電圧よりも小さい降伏電圧を有するゲート保護用の第1保護ダイオードと、
前記第1トランジスタから出力された電流を電圧に変換して出力する電流−電圧変換回路と、
前記第1トランジスタの電流出力端の電圧が前記出力端子から出力される出力電圧になるように、前記第1トランジスタから出力された電流を制御して前記電流−電圧変換回路に出力する電流制御回路と、
を備え、
前記電流制御回路は、
制御電極に入力された電圧に応じて前記第1トランジスタから出力された電流を制御して前記電流−電圧変換回路に出力するDMOSトランジスタからなる第2トランジスタと、
前記第1トランジスタの電流出力端の電圧が前記出力端子から出力される出力電圧になるように該第2トランジスタの動作制御を行う回路と、
前記第2トランジスタのゲート・ソース間に接続され、第2トランジスタのゲート酸化膜破壊電圧よりも小さい降伏電圧を有するゲート保護用の第2保護ダイオードと、
を備えることを特徴とする電流検出回路。 - 第2トランジスタの動作制御を行う前記回路は、前記第1トランジスタの電流出力端の電圧及び前記出力端子から出力される出力電圧が対応する入力端に入力され、前記第2トランジスタの制御電極に制御信号を出力する演算増幅回路で構成されることを特徴とする請求項1記載の電流検出回路。
- 入力された制御信号に応じた電流を入力端子から出力端子に出力する出力トランジスタと、該出力端子から出力される出力電圧に比例した比例電圧が所定の基準電圧になるように前記出力トランジスタの動作制御を行う制御回路部とを有し、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子から出力するボルテージレギュレータにおいて、
前記出力トランジスタから出力される出力電流に応じた電圧を生成して出力する電流検出回路を備え、
該電流検出回路は、
前記出力トランジスタの制御電極に入力された制御信号が制御電極に入力され、前記出力トランジスタから出力される出力電流に比例した比例電流を生成して出力するDMOSトランジスタからなる第1トランジスタと、
該第1トランジスタのゲート・ソース間に接続され、第1トランジスタのゲート酸化膜破壊電圧よりも小さい降伏電圧を有するゲート保護用の第1保護ダイオードと、
前記第1トランジスタから出力された電流を電圧に変換して出力する電流−電圧変換回路と、
前記第1トランジスタの電流出力端の電圧が前記出力端子から出力される出力電圧になるように、前記第1トランジスタから出力された電流を制御して前記電流−電圧変換回路に出力する電流制御回路と、
を備え、
前記電流制御回路は、
制御電極に入力された電圧に応じて前記第1トランジスタから出力された電流を制御して前記電流−電圧変換回路に出力するDMOSトランジスタからなる第2トランジスタと、
前記第1トランジスタの電流出力端の電圧が前記出力端子から出力される出力電圧になるように該第2トランジスタの動作制御を行う回路と、
前記第2トランジスタのゲート・ソース間に接続され、第2トランジスタのゲート酸化膜破壊電圧よりも小さい降伏電圧を有するゲート保護用の第2保護ダイオードと、
を備えることを特徴とするボルテージレギュレータ。 - 前記出力トランジスタから出力された出力電流が所定値になると、該出力電流が該所定値以下になるように前記出力トランジスタの動作を制限し該出力電流の制限を行う電流制限回路部を備え、前記電流検出回路は、該電流制限回路部を構成することを特徴とする請求項3記載のボルテージレギュレータ。
- 前記出力トランジスタ、制御回路部及び電流制限回路部は、1つのICに集積されることを特徴とする請求項4記載のボルテージレギュレータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006293780A JP4865504B2 (ja) | 2006-10-30 | 2006-10-30 | 電流検出回路及び電流検出回路を備えたボルテージレギュレータ |
US11/978,601 US7755337B2 (en) | 2006-10-30 | 2007-10-30 | Current sensing circuit and voltage regulator using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006293780A JP4865504B2 (ja) | 2006-10-30 | 2006-10-30 | 電流検出回路及び電流検出回路を備えたボルテージレギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008112251A JP2008112251A (ja) | 2008-05-15 |
JP4865504B2 true JP4865504B2 (ja) | 2012-02-01 |
Family
ID=39329346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006293780A Expired - Fee Related JP4865504B2 (ja) | 2006-10-30 | 2006-10-30 | 電流検出回路及び電流検出回路を備えたボルテージレギュレータ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7755337B2 (ja) |
JP (1) | JP4865504B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8174251B2 (en) | 2007-09-13 | 2012-05-08 | Freescale Semiconductor, Inc. | Series regulator with over current protection circuit |
JP5017032B2 (ja) * | 2007-09-14 | 2012-09-05 | パナソニック株式会社 | 電圧発生回路 |
JP5593904B2 (ja) | 2010-07-16 | 2014-09-24 | 株式会社リコー | 電圧クランプ回路およびこれを用いた集積回路 |
CN103200734B (zh) * | 2013-02-20 | 2015-09-02 | 英飞特电子(杭州)股份有限公司 | 一种降低电流源输出电流纹波的方法及电路 |
US9041367B2 (en) * | 2013-03-14 | 2015-05-26 | Freescale Semiconductor, Inc. | Voltage regulator with current limiter |
CN104142701B (zh) * | 2013-05-06 | 2016-08-24 | 意法半导体研发(深圳)有限公司 | 限流电路 |
JP6263914B2 (ja) | 2013-09-10 | 2018-01-24 | 株式会社リコー | 撮像装置、撮像装置の駆動方法、および、カメラ |
JP6387743B2 (ja) | 2013-12-16 | 2018-09-12 | 株式会社リコー | 半導体装置および半導体装置の製造方法 |
JP6253418B2 (ja) * | 2014-01-17 | 2017-12-27 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータおよび半導体装置 |
JP6281297B2 (ja) | 2014-01-27 | 2018-02-21 | 株式会社リコー | フォトトランジスタ、及び半導体装置 |
JP6354221B2 (ja) | 2014-03-12 | 2018-07-11 | 株式会社リコー | 撮像装置及び電子機器 |
JP2016025261A (ja) | 2014-07-23 | 2016-02-08 | 株式会社リコー | 撮像装置、撮像装置の制御方法、画素構造 |
JP2016092178A (ja) | 2014-11-04 | 2016-05-23 | 株式会社リコー | 固体撮像素子 |
JP2016092348A (ja) | 2014-11-11 | 2016-05-23 | 株式会社リコー | 半導体デバイス及びその製造方法、撮像装置 |
CA2982351C (en) | 2015-04-10 | 2021-08-10 | Epc Power Corporation | Reconfigurable power converter |
US10216208B2 (en) * | 2015-08-27 | 2019-02-26 | Qualcomm Incorporated | Load current sensing in voltage regulator |
JP2017054253A (ja) * | 2015-09-08 | 2017-03-16 | 株式会社村田製作所 | 電圧レギュレータ回路 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04167813A (ja) * | 1990-10-31 | 1992-06-15 | Fujitsu Ltd | 半導体集積回路装置 |
JPH06180332A (ja) * | 1992-12-14 | 1994-06-28 | Nec Kansai Ltd | 電流検出回路 |
JP3751099B2 (ja) * | 1996-12-27 | 2006-03-01 | ローム株式会社 | 電源回路 |
JP3572853B2 (ja) * | 1997-03-12 | 2004-10-06 | 株式会社デンソー | 電流検出機能を有する負荷駆動回路 |
JPH10261704A (ja) * | 1997-03-18 | 1998-09-29 | Toyota Motor Corp | 半導体装置及びその製造方法 |
JP3237612B2 (ja) * | 1998-05-29 | 2001-12-10 | 日本電気株式会社 | 半導体装置 |
JP3255147B2 (ja) * | 1998-06-19 | 2002-02-12 | 株式会社デンソー | 絶縁ゲート型トランジスタのサージ保護回路 |
JP3959924B2 (ja) * | 2000-03-16 | 2007-08-15 | 株式会社デンソー | 負荷駆動回路 |
JP3412599B2 (ja) * | 2000-04-19 | 2003-06-03 | 株式会社デンソー | 半導体装置 |
JP3822781B2 (ja) | 2000-07-05 | 2006-09-20 | 株式会社リコー | 安定化電源回路 |
JP3683185B2 (ja) * | 2001-03-12 | 2005-08-17 | 株式会社リコー | 定電圧回路 |
US6664773B1 (en) * | 2002-05-23 | 2003-12-16 | Semiconductor Components Industries Llc | Voltage mode voltage regulator with current mode start-up |
JP3983612B2 (ja) * | 2002-07-08 | 2007-09-26 | ローム株式会社 | 電流制限機能付き安定化電源装置 |
JP2005235932A (ja) * | 2004-02-18 | 2005-09-02 | Seiko Instruments Inc | ボルテージレギュレータおよびその製造方法 |
US7595616B2 (en) * | 2004-05-28 | 2009-09-29 | Texas Instruments Deutschland Gmbh | Control circuit for a polarity inverting buck-boost DC-DC converter |
US7109552B2 (en) * | 2004-11-01 | 2006-09-19 | Silicon-Based Technology, Corp. | Self-aligned trench DMOS transistor structure and its manufacturing methods |
JP2006139673A (ja) * | 2004-11-15 | 2006-06-01 | Seiko Instruments Inc | ボルテージレギュレータ |
JP4616067B2 (ja) * | 2005-04-28 | 2011-01-19 | 株式会社リコー | 定電圧電源回路 |
-
2006
- 2006-10-30 JP JP2006293780A patent/JP4865504B2/ja not_active Expired - Fee Related
-
2007
- 2007-10-30 US US11/978,601 patent/US7755337B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7755337B2 (en) | 2010-07-13 |
US20080100276A1 (en) | 2008-05-01 |
JP2008112251A (ja) | 2008-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4865504B2 (ja) | 電流検出回路及び電流検出回路を備えたボルテージレギュレータ | |
JP4890126B2 (ja) | ボルテージレギュレータ | |
JP5516320B2 (ja) | レギュレータ用半導体集積回路 | |
JP4616067B2 (ja) | 定電圧電源回路 | |
US7576524B2 (en) | Constant voltage generating apparatus with simple overcurrent/short-circuit protection circuit | |
JP4914738B2 (ja) | ボルテージレギュレータ | |
JP4953246B2 (ja) | ボルテージレギュレータ | |
JP4781732B2 (ja) | 電源システム装置及びその制御方法 | |
US8547079B2 (en) | Voltage regulator capable of enabling overcurrent protection in a state in which an output current is large | |
JP6130112B2 (ja) | ボルテージレギュレータ | |
US7304540B2 (en) | Source follower and current feedback circuit thereof | |
US20100213909A1 (en) | Voltage regulator | |
JP2005333691A (ja) | 過電流検出回路及びこれを有する電源装置 | |
JP4996203B2 (ja) | 電源電圧回路 | |
CN110308756B (zh) | 电压调节器 | |
JP2012159870A (ja) | ボルテージレギュレータ | |
US7759920B2 (en) | Switching regulator and semiconductor device having the same | |
JP2016206852A (ja) | 電流検出回路 | |
JP2008141612A (ja) | 負荷駆動装置の故障検出装置および負荷駆動用ic | |
JP4319012B2 (ja) | 過電流保護回路及びボルテージレギュレータ | |
JP2008011585A (ja) | スイッチングレギュレータ | |
JP4555131B2 (ja) | 定電圧電源回路 | |
JP4286763B2 (ja) | 過電流保護回路および電圧生成回路 | |
JP3963597B2 (ja) | 短絡保護回路 | |
CN111668208A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |