JP4286763B2

JP4286763B2 - 過電流保護回路および電圧生成回路

Info

Publication number: JP4286763B2
Application number: JP2004302253A
Authority: JP
Inventors: 信安坂
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2004-10-15
Filing date: 2004-10-15
Publication date: 2009-07-01
Anticipated expiration: 2024-10-15
Also published as: JP2006115646A

Description

本発明は、短絡時に過電流から回路を保護するための過電流保護回路に関する。

リニアレギュレータなどの電圧生成回路においては、パワーＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｓｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）や、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、バイポーラパワートランジスタなどが出力トランジスタとして設けられている。これらのトランジスタは、最大許容電流として、通常の動作時に流れる電流値に対して十分なマージンを持って設計されている。

ところが、出力トランジスタを設計マージンを持って設計した場合においても、出力負荷回路が短絡した場合などにおいては、最大許容電流を超す大きな過電流がデバイスに流れる場合があり、トランジスタなどの信頼性に影響が出るという問題があった。また、トランジスタの許容出力電流以下であっても、トランジスタに接続される負荷回路を保護するために、電流制限をしたい場合があった。
そこで従来においては、過電流からパワートランジスタを保護し、あるいは、負荷回路に流れる電流を制限するために、過電流保護回路、電流制限回路などを設け、回路の保護を図っていた（特許文献１、特許文献２）。

特開平５−３１５８５２号公報特開２００２−３０４２２５号公報

上記文献に記載の過電流保護回路や電流制限回路においては、出力トランジスタと対をなしカレントミラー回路を構成する電流検出用のトランジスタを設け、この電流検出用のトランジスタに流れる電流が所定の電流を超えたときに、出力トランジスタの駆動能力を低下せしめることによって回路保護を図っていた。したがって、正確な過電流保護のためには、電流検出用のトランジスタには、出力トランジスタに流れる電流に比例した電流が流れることが要求される。

ところが、カレントミラー回路を構成する出力トランジスタと電流検出用のトランジスタに着目すると、これらのトランジスタが電界効果トランジスタで構成される場合、ゲートおよびソースは共通に接続されるが、ドレインは共通に接続されていないため、その電位が異なる場合があり、トランジスタが不活性領域で動作すると、２つのトランジスタに流れる電流の相関関係が失われ、過電流保護が正確に行えないという問題がある。

本発明はこうした課題に鑑みてなされたものであり、その目的は、出力トランジスタに流れる電流を正確に検出し、広い出力電圧範囲で正常に過電流保護を行うことができる過電流保護回路およびそれを用いた電圧生成回路の提供にある。

本発明のある態様は過電流保護回路に関する。この過電流保護回路は、保護対象の回路内の一の端子と出力端子間に設けられた出力トランジスタと対をなしてカレントミラー回路を構成し、出力トランジスタを介して出力端子から出力される出力電流に対応する電流を生成する検出トランジスタと、ベースが出力端子に接続され、コレクタが第１電源電圧に接続されたＮＰＮ型の第１バイポーラトランジスタと、第１バイポーラトランジスタのエミッタに接続される第１定電流源と、ベースが第１バイポーラトランジスタのエミッタに接続され、エミッタが検出トランジスタに接続されたＰＮＰ型の第２バイポーラトランジスタと、第２バイポーラトランジスタのコレクタと、固定電位間に設けられた第１抵抗と、ベースが第２バイポーラトランジスタのコレクタに接続され、コレクタが固定電位に接続されたＰＮＰ型の第３バイポーラトランジスタと、第３バイポーラトランジスタのエミッタに接続される第２定電流源と、第３バイポーラトランジスタのエミッタの電位にもとづき出力トランジスタの制御端子の電位を強制的に変化せしめる駆動制御回路と、を備える。

第１抵抗には、検出トランジスタによって生成された出力トランジスタに流れる電流に対応する電流が流れるため、第１抵抗における電圧降下、すなわち第２バイポーラトランジスタのコレクタの電位は、出力電流とともに増加する。第２バイポーラトランジスタのエミッタ電位よりもベースエミッタ電圧高い第３バイポーラトランジスタのエミッタ電位にもとづくことによって過電流保護が行われる。
この態様によれば、検出トランジスタと接続される第２バイポーラトランジスタのエミッタ電位と、出力端子の電位がほぼ等しくなるため、検出トランジスタと出力トランジスタには３端子とも同一の電位が与えられることになり、その結果、検出トランジスタは、出力トランジスタに流れる出力電流を正確に検出することができる。

また、出力電圧が低く設定され、第２バイポーラトランジスタのエミッタ電位がそれにともなって低下する場合にも、第１抵抗における電圧降下で決まる第２バイポーラトランジスタのコレクタ電位を低く設定することによって、第２バイポーラトランジスタは飽和しにくくなるため、広いダイナミックレンジで正常な過電流保護を行うことができる。

駆動制御回路は、第３バイポーラトランジスタのエミッタの電位が所定のしきい値より高いときに、出力トランジスタの制御端子の電位を強制的に変化せしめてもよい。
第３バイポーラトランジスタのエミッタの電位は、出力電流に対応して上昇するため、この電位がしきい値を超えたときに過電流と判断して出力トランジスタの駆動能力を低下させ、回路保護を行うことができる。

第１から第３バイポーラトランジスタの少なくともひとつが電界効果トランジスタに置換されていてもよい。

駆動制御回路は、ベースが第３バイポーラトランジスタのエミッタに接続されたＮＰＮ型の第４バイポーラトランジスタと、第４バイポーラトランジスタのエミッタと固定電位間に設けられた第２抵抗と、第４バイポーラトランジスタのコレクタに接続された第３定電流源と、ベースが第４バイポーラトランジスタのコレクタに接続され、コレクタが固定電位に接続されたＰＮＰ型の第５バイポーラトランジスタと、第５バイポーラトランジスタとのエミッタと保護対象の回路内の一の端子間に接続されたＰ型の第１電界効果トランジスタと、第１電界効果トランジスタとゲートおよびソースが共通に接続されカレントミラー回路を構成し、ドレインが出力トランジスタの制御端子に接続される第２電界効果トランジスタと、を備えてもよい。

第４バイポーラトランジスタのエミッタには、出力電流に比例する第２バイポーラトランジスタのコレクタとほぼ等しい電圧が現れるため、この電圧が印加される第２抵抗には、出力電流に比例する電流が流れる。第３定電流源から電流供給される第４バイポーラトランジスタは、過電流状態となり第２抵抗に流れる電流が増加すると、不足した電流を第５バイポーラトランジスタから電流を引き込む。この電流によって第１、第２電界効果トランジスタはオンし、出力トランジスタの制御端子の電位が一端の電位に近づき、駆動能力が低下することによって過電流保護を行うことができる。

本発明の別の態様は、電圧生成回路である。この電圧生成回路は、入力端子と出力端子間に設けられた出力トランジスタと、非反転入力端子に出力端子から出力される出力電圧が帰還入力され、反転入力端子に所定の基準電圧が入力され、出力端子が出力トランジスタの制御端子に接続された誤差増幅器と、出力トランジスタと対をなしてカレントミラー回路を構成し、出力トランジスタを介して出力端子から出力される出力電流に対応する電流を生成する検出トランジスタと、ベースが出力端子に接続され、コレクタが第１電源電圧に接続されたＮＰＮ型の第１バイポーラトランジスタと、第１バイポーラトランジスタのエミッタに接続される第１定電流源と、ベースが第１バイポーラトランジスタのエミッタに接続され、エミッタが検出トランジスタに接続されたＰＮＰ型の第２バイポーラトランジスタと、第２バイポーラトランジスタのコレクタと、固定電位間に設けられた第１抵抗と、ベースが第２バイポーラトランジスタのコレクタに接続され、コレクタが固定電位に接続されたＰＮＰ型の第３バイポーラトランジスタと、第３バイポーラトランジスタのエミッタに接続される第２定電流源と、第３バイポーラトランジスタのエミッタの電位にもとづき出力トランジスタの制御端子の電位を強制的に変化せしめる駆動制御回路と、を備える。

この態様によれば、リニアレギュレータにおいて出力トランジスタに流れる出力電流を検出トランジスタによって正確に検出し、正確な過電流保護を行うことができる。
また、出力端子から出力すべき出力電圧が低く設定された場合においても、第２バイポーラトランジスタは飽和しにくい構成となっているため、低電圧領域を含む広いダイナミックレンジで過電流保護を行うことができる。

駆動制御回路は、第３バイポーラトランジスタのエミッタの電位が所定のしきい値より高いときに、出力トランジスタの制御端子の電位を強制的に変化せしめてもよい。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明に係る過電流保護回路によれば、保護対象となる回路の出力トランジスタに流れる電流を正確に検出し、広い出力電圧範囲で正常に過電流保護を行うことができる。

図１は、本発明の実施の形態に係る過電流保護回路１００および保護対象となるリニアレギュレータを含む電圧生成回路２００の構成を示す回路図である。

この電圧生成回路２００は、入出力の端子として、入力端子１０２、出力端子１０４、基準電圧端子１０６を備え、入力端子１０２に印加された入力電圧Ｖｉｎを、基準電圧端子１０６に印加された基準電圧Ｖｒｅｆにもとづいて安定化し、出力端子１０４に接続される負荷回路１１０に安定した出力電圧Ｖｏｕｔを供給するレギュレータ回路である。

電圧生成回路２００は、リニアレギュレータを構成する出力トランジスタ１０、第１帰還抵抗Ｒ１０、第２帰還抵抗Ｒ１２、誤差増幅器２２に加えて、過電流保護回路１００を含む。

出力トランジスタ１０は、Ｐ型パワーＭＯＳトランジスタであって、入力端子１０２にソースが、出力端子１０４にドレインが接続されている。出力トランジスタ１０の制御端子であるゲートには、誤差増幅器２２の出力が接続されている。

誤差増幅器２２の非反転入力端子には、出力端子１０４から出力される出力電圧Ｖｏｕｔが第１帰還抵抗Ｒ１０、第２帰還抵抗Ｒ１２によって抵抗分割され帰還入力されている。また、誤差増幅器２２の反転入力端子には、基準電圧端子に１０６に印加される所定の基準電圧Ｖｒｅｆが入力されている。この誤差増幅器２２の出力である出力トランジスタ１０のゲート電位は、誤差増幅器２２の非反転入力端子と反転入力端子に入力される電圧が等しくなるように、すなわち、Ｖｒｅｆ＝Ｖｏｕｔ×Ｒ１０／（Ｒ１０＋Ｒ１２）が成り立つように帰還制御される。
出力トランジスタ１０の制御端子であるゲートの電位が制御されると、出力トランジスタ１０のドレインソース間の抵抗値であるオン抵抗が変化する。その結果、ドレインが接続される出力端子１０４からは、ソースが接続される入力端子１０２に印加される入力電圧Ｖｉｎが降圧された出力電圧Ｖｏｕｔが出力される。この出力電圧Ｖｏｕｔは、帰還制御によってＶｏｕｔ＝Ｖｒｅｆ×（Ｒ１０＋Ｒ１２）／Ｒ１０が成り立つように安定化される。

本発明の実施の形態に係る過電流保護回路１００は、以上のように構成されたリニアレギュレータを保護対象とする。
この過電流保護回路１００は、保護対象となるリニアレギュレータから負荷回路１１０に流れる出力電流Ｉｏｕｔを検出し、その出力電流Ｉｏｕｔが所定の電流値を超えたときに、出力トランジスタ１０のゲート電位を強制的に変化させて出力電圧Ｖｏｕｔを強制的に降下させて保護を行う。

過電流保護回路１００は、検出トランジスタ１２、第１バイポーラトランジスタＱ１〜第４バイポーラトランジスタＱ４、第１定電流源１４、第２定電流源１６、駆動制御回路２０を含む。

検出トランジスタ１２は、Ｐ型ＭＯＳパワートランジスタであって、検出トランジスタ１２のゲートは出力トランジスタ１０のゲートと接続されている。また検出トランジスタ１２のソースは、入力端子１０２、すなわち出力トランジスタ１０のソースと接続されている。この検出トランジスタ１２は、保護対象の回路であるリニアレギュレータ内の出力トランジスタ１０と対をなしてカレントミラー回路を構成している。

検出トランジスタ１２と出力トランジスタ１０のサイズ比を１：Ｎとすると、検出トランジスタ１２は、出力トランジスタ１０に流れる出力電流Ｉｏｕｔが１／Ｎ倍された検出電流Ｉｄを生成する。

ＮＰＮ型の第１バイポーラトランジスタＱ１は、ベースが出力端子１０４に接続され、コレクタが第１電源電圧Ｖｃｃに接続されている。
この第１バイポーラトランジスタＱ１のエミッタには、第１定電流源１４が接続されている。
ＰＮＰ型の第２バイポーラトランジスタＱ２は、ベースが第１バイポーラトランジスタＱ１のエミッタに接続され、エミッタが検出トランジスタ１２のドレインに接続されいる。この第２バイポーラトランジスタＱ２のコレクタと固定電位である接地電位間には第１抵抗Ｒ１が設けられており、第２バイポーラトランジスタＱ２を介して流れ込む検出電流Ｉｄを電圧に変換する。

第３バイポーラトランジスタＱ３は、ベースが第２バイポーラトランジスタＱ２のコレクタに接続され、コレクタが接地電位に接続されている。第３バイポーラトランジスタＱ３のエミッタには第２定電流源１６が接続されている。

駆動制御回路２０には、第３バイポーラトランジスタＱ３のエミッタの電位Ｖ３が入力されており、その出力は出力トランジスタ１０のゲートに接続されている。この駆動制御回路２０は、第３バイポーラトランジスタＱ３のエミッタの電位Ｖ３が所定のしきい値を超えると、出力トランジスタ１０のゲートの電位を強制的に上昇させ、出力トランジスタ１０のゲートソース間電圧を小さくすることによって駆動能力を低下させ、オン抵抗を大きくして出力電圧Ｖｏｕｔを低下させて過電流保護を行う。

以上のように構成された過電流保護回路１００の構成および動作についてより詳細に説明する。本明細書においては簡単のため、バイポーラトランジスタの電流増幅率ｈｆｅは十分高いものとし、コレクタ電流に対しベース電流は微少であると仮定して説明する。
いま、第１バイポーラトランジスタＱ１のエミッタの電位をＶｘ１、第２バイポーラトランジスタＱ２のエミッタの電位をＶｘ２、第２バイポーラトランジスタＱ２のコレクタの電位をＶｘ３、第３バイポーラトランジスタＱ３のエミッタの電位をＶｘ４とする。

第１バイポーラトランジスタＱ１〜第３バイポーラトランジスタＱ３はいずれも近接して集積化されており、その電気的特性は均一であると考えられる。したがって、いずれのバイポーラトランジスタのベースエミッタ間電圧も０．７Ｖ程度のほぼ一定値電圧Ｖｂｅとなる。

電位Ｖｘ１は、出力電圧Ｖｏｕｔよりも電圧Ｖｂｅ降下しているため、Ｖｘ１＝Ｖｏｕｔ−Ｖｂｅが成り立つ。また、電位Ｖｘ２は、電位Ｖｘ１よりも電圧Ｖｂｅだけ高いため、Ｖｘ２＝Ｖｘ１＋Ｖｂｅ＝（Ｖｏｕｔ−Ｖｂｅ）＋Ｖｂｅ＝Ｖｏｕｔが成り立っている。

ここで、検出トランジスタ１２のドレイン、ゲート、ソースの電位に着目すると、ソースは出力トランジスタ１０のソースと共通に入力端子１０２に接続され、入力電圧Ｖｉｎが印加される。また、ゲートは、出力トランジスタ１０のソースと共通に誤差増幅器２２の出力と接続されている。さらに、検出トランジスタ１２のドレインには、第１バイポーラトランジスタＱ１および第２バイポーラトランジスタＱ２によりレベルシフトされて、出力電圧Ｖｏｕｔが印加されている。
したがって、検出トランジスタ１２と出力トランジスタ１０には３端子ともほぼ等しい電位が与えられることになり、検出トランジスタ１２は、出力トランジスタ１０に流れる出力電流Ｉｏｕｔを検出し、正確にサイズ比で与えられる１／Ｎ倍して検出電流Ｉｄとして出力することができる。

この検出トランジスタ１２によって検出された検出電流Ｉｄは、第２バイポーラトランジスタＱ２を介して第１抵抗Ｒ１に流れる。第１抵抗Ｒ１には、検出電流Ｉｄが流れることによる電圧降下が発生するから、電位Ｖｘ３は検出電流に比例し、Ｖｘ３＝Ｉｄ×Ｒ１で与えられる。
第３バイポーラトランジスタＱ３のエミッタの電位Ｖｘ４は、この電位Ｖｘ３よりもベースエミッタ間電圧Ｖｂｅだけ高い電圧となるため、Ｖｘ４＝Ｖｘ３＋Ｖｂｅで与えられる。

この第３バイポーラトランジスタＱ３のエミッタの電位Ｖｘ４は、駆動制御回路２０に入力されており、駆動制御回路２０は、この電位Ｖｘ４にもとづいて出力トランジスタ１０のゲートの電位を強制的に変化させ、過電流時に駆動能力を低下させる。具体的には、駆動制御回路２０は、電位Ｖｘ４が所定のしきい値Ｖｔｈよりも高くなったときに、過電流保護を行う。
たとえば、出力電流Ｉｏｕｔの過電流状態の判定しきい値をＩｔｈとし、Ｉｏｕｔ＞Ｉｔｈのときに出力トランジスタ１０の駆動能力を低下させる場合、駆動制御回路２０におけるしきい値Ｖｔｈは以下のようにして設定することができる。
過電流状態に達したとき、検出電流Ｉｄの値はＩｄ＝Ｉｔｈ／Ｎで与えられ、電位Ｖｘ３は、Ｖｘ３＝Ｒ１×Ｉｔｈ／Ｎとなる。このときの電位Ｖｘ４がしきい値として設定すべき電圧Ｖｔｈとなるため、Ｖｔｈ＝Ｖｘ３＋Ｖｂｅ＝Ｒ１×Ｉｔｈ／Ｎ＋Ｖｂｅとして設定すればよい。

このように、過電流保護回路１００を構成することによって、負荷回路１１０が短絡するなどして出力電流Ｉｏｕｔが増加すると、検出トランジスタ１２によって生成される検出電流Ｉｄもそれに伴って増加する。その結果、電位Ｖｘ４も上昇し、Ｖｘ４＞Ｒ１×Ｉｔｈ／Ｎ＋Ｖｂｅとなったときに出力トランジスタ１０のゲートソース間電圧を強制的に小さく、すなわちゲートの電位を強制的に高くして、入力電圧Ｖｉｎに近づけることによって、出力トランジスタ１０のオン抵抗が増加し、出力電圧Ｖｏｕｔを低下させて負荷回路１１０を保護することができる。

図２は、駆動制御回路２０の内部構成まで示した電圧生成回路２００の回路図である。
駆動制御回路２０は、第４バイポーラトランジスタＱ４、第５バイポーラトランジスタＱ５、第３定電流源１８、第２抵抗Ｒ２を含む。
ＮＰＮ型の第４バイポーラトランジスタＱ４のベースは、駆動制御回路２０の入力となっており、第３バイポーラトランジスタＱ３のエミッタの電位Ｖｘ４が入力されている。第４バイポーラトランジスタＱ４のエミッタには第２抵抗が接続されており、第４バイポーラトランジスタＱ４と第２抵抗Ｒ２の接続点の電位Ｖｘ５は、電位Ｖｘ４よりもベースエミッタ間電圧Ｖｂｅ下がった電位となるため、Ｖｘ５＝Ｖｘ４−Ｖｂｅとなる。ここでＶｘ４＝Ｖｘ３＋Ｖｂｅ、Ｖｘ３＝Ｉｄ×Ｒ１が成り立つため、Ｖｘ５＝Ｉｄ×Ｒ１が成り立つことになる。

第５バイポーラトランジスタＱ５のベースは、第４バイポーラトランジスタＱ４のコレクタに接続されている。第２抵抗Ｒ２に流れる電流Ｉｘは、Ｉｘ＝Ｖｘ５／Ｒ２＝Ｉｄ×Ｒ１／Ｒ２となり、検出電流Ｉｄに比例した電流が流れることになる。この電流Ｉｘは、第４バイポーラトランジスタＱ４から供給されることになる。ここで第４バイポーラトランジスタＱ４のコレクタに接続される第３定電流源１８から供給される定電流をＩｙ、第５バイポーラトランジスタＱ５のベース電流をＩｚとすると、Ｉｘ＝Ｉｙ＋Ｉｚが成り立つ。
出力電流Ｉｏｕｔが、過電流保護を行うべきしきい値Ｉｔｈに達したとき、電流Ｉｘは、Ｉｘ＝Ｉｔｈ／Ｎ×Ｒ１／Ｒ２となる。ここで、第３定電流源１８から供給される定電流Ｉｙを、Ｉｙ＝Ｉｔｈ／Ｎ×Ｒ１／Ｒ２を満たすように設定すると、出力電流Ｉｏｕｔがしきい値Ｉｔｈを超えたときに、Ｉｙ＜Ｉｘとなり、第５バイポーラトランジスタＱ５がオンしてベース電流Ｉｚが引き込まれることになる。

Ｐ型の第１電界効果トランジスタＭ１は、ドレインが第５バイポーラトランジスタＱ５のエミッタに接続され、ソースが入力端子１０２に接続されている。
Ｐ型の第２電界効果トランジスタＭ２は、第１電界効果トランジスタＭ１とゲートおよびソースが共通に接続されカレントミラー回路を構成し、そのドレインが出力トランジスタ１０のゲートに接続されている。

第５バイポーラトランジスタＱ５がオンすると、第１電界効果トランジスタＭ１から電流を引き込もうとするため、第１電界効果トランジスタＭ１はオンする。このとき、第１電界効果トランジスタＭ１とカレントミラー回路を構成する第２電界効果トランジスタＭ２もオンすることになるため、ドレインソース間電圧が小さくなり、ドレインに接続される出力トランジスタ１０のゲートの電位が、ソースに接続される入力端子１０２の入力電圧Ｖｉｎに近づくことになる。その結果、出力トランジスタ１０のゲートソース間電圧が強制的に小さくなるため、トランジスタの駆動能力が低下し、出力電圧Ｖｏｕｔが低下して過電流保護が行われる。

本実施の形態に係る過電流保護回路１００においては、出力電圧Ｖｏｕｔが低いときにも安定した回路動作を実現することができる。以下、この理由を、本実施の形態に係る過電流保護回路１００と図２に示す過電流保護回路５００と比較しながら説明する。
図３は、本実施の形態に係る過電流保護回路１００と比較するための過電流保護回路の構成を示す回路図である。図３に示す過電流保護回路５００と、本実施の形態に係る過電流保護回路１００は、図３において図１と同一の構成要素には同一の符号を付しており、重複した説明を省略する。

この過電流保護回路５００においては、第２バイポーラトランジスタＱ２のコレクタには、ＮＰＮ型の第６バイポーラトランジスタＱ６のベースが接続されている。出力電圧Ｉｏｕｔがしきい値Ｉｔｈを超える過電流状態においては、第６バイポーラトランジスタＱ６がオンし、第１、第２電界効果トランジスタＭ１、Ｍ２がオンして出力トランジスタ１０の駆動能力が落とされる。第６バイポーラトランジスタＱ６がオンした状態では、ベースエミッタ間電圧Ｖｂｅ＝０．７Ｖとなるため、第２バイポーラトランジスタＱ２のコレクタの電位Ｖｘ３は、０．７Ｖ程度となる。

第２バイポーラトランジスタＱ２に着目すると、そのエミッタの電位Ｖｘ２は、上述のように出力電圧Ｖｏｕｔとほぼ等しい電圧が現れる。したがって、基準電圧Ｖｒｅｆによって定まる出力電圧Ｖｏｕｔが、Ｖｏｕｔ＜Ｖｂｅ＋Ｖｃｅｓａｔで設定された場合、第２バイポーラトランジスタＱ２は飽和することになる。ここでＶｃｅｓａｔは、バイポーラトランジスタのエミッタコレクタ間の飽和電圧を表している。

図３に示す過電流保護回路５００においては、出力電圧Ｖｏｕｔが低く設定され第２バイポーラトランジスタＱ２が飽和すると、検出トランジスタ１２は出力トランジスタ１０に流れる出力電流Ｉｏｕｔを正確に検出できなくなり、過電流保護が行えなくなるおそれがある。

また、バイポーラトランジスタが飽和すると、トランジスタが形成される基板に対して電流が流れることになり、基板の電位が不安定となってしまう。その結果、第２バイポーラトランジスタＱ２の周辺に配置された素子が誤動作するおそれがあり、回路全体の動作が不安定となる場合がある。

ここでふたたび図２に示す本実施の形態に係る過電流保護回路１００に目を向けると、第２バイポーラトランジスタＱ２のコレクタに接続される第３バイポーラトランジスタＱ３は、ＰＮＰ型となっているため、電位Ｖｘ３が第３バイポーラトランジスタＱ３のベースエミッタ間電圧に制限されず、電位Ｖｘ３を０．７Ｖ以下に下げることが可能となる。その結果、出力電圧Ｖｏｕｔが低くなっても第２バイポーラトランジスタＱ２は飽和しにくくなっているため、より広い出力電圧範囲において過電流保護を行うことができる。

第２バイポーラトランジスタＱ２のコレクタの電位Ｖｘ３は、Ｖｘ３＝Ｉｏｕｔ／Ｎ×Ｒ１で設定することができるため、トランジスタのサイズ比Ｎおよび第１抵抗Ｒ１の抵抗値を調節することによって０．７Ｖ以下に設定することも可能となる。たとえば、この電位Ｖｘ３の値を０．２Ｖ程度となるように設定した場合では、図３の過電流保護回路５００に比べて０．５Ｖ低い出力電圧範囲まで、トランジスタを飽和させることなく過電流保護を行うことができる。

このように、本実施の形態に係る過電流保護回路１００によれば、保護対象となるレギュレータ回路の出力トランジスタ１０に流れる出力電流Ｉｏｕｔを正確に検出し、広い出力電圧範囲で正常に過電流保護を行うことができる。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

たとえば、駆動制御回路２０の構成には様々な変形例が考えられる。図４は、こうした駆動制御回路２０の構成の変形例を示す。図４に示す駆動制御回路２０は、端子２０２に入力される電位Ｖｘ４にもとづいて、出力トランジスタ１０のゲートに接続される端子２０４の電圧を制御する。この駆動制御回路２０は、第２電界効果トランジスタＭ２、第３電界効果トランジスタＭ３、抵抗Ｒ２０を含む。第３電界効果トランジスタＭ３のゲートには電位Ｖｘ４が印加されており、電位Ｖｘ４がゲートしきい値電圧より大きくなると、トランジスタはオンする。第３電界効果トランジスタＭ３がオンすると、抵抗Ｒ２０に電流が流れ、電圧降下が発生する。この抵抗Ｒ２０における電圧降下は、第２電界効果トランジスタＭ２のゲートソース間電圧に対応するため、第３電界効果トランジスタＭ３がオンすることによって第２電界効果トランジスタＭ２がオンする。第２電界効果トランジスタがオンすると、ドレインソース間電圧が小さくなるため、端子２０４の電位が入力端子１０２の入力電圧Ｖｉｎに近づくことになる。この端子２０４は、出力トランジスタ１０のゲートに接続されるため、出力トランジスタ１０のゲートソース間電圧が小さくなり、その駆動能力が落とされ、過電流保護を行うことができる。

また、図４の第３電界効果トランジスタＭ３に代えて、電圧比較器によってしきい値電圧Ｖｔｈと電位Ｖｘ４を比較し、その比較結果にもとづいて端子２０４の電位を変化させてもよい。

実施の形態では、過電流保護回路１００の保護対象としてリニアレギュレータを例に説明したがこれには限定されない。本発明に係る過電流保護回路は、負荷回路と直列に電圧制御用もしくは電流制御用の出力トランジスタを備える回路に適用することができる。

実施の形態において、バイポーラトランジスタによって示される各トランジスタ素子は、電界効果トランジスタによって構成してもよい。逆に電界効果トランジスタによって示される各トランジスタ素子をバイポーラトランジスタに置き換えてもよい。いずれのトランジスタを用いるかについては、半導体の製造プロセスや要求される特性、コストなどに応じて選択すればよい。

実施の形態において、電圧生成回路２００を構成する素子はすべて一体集積化されていてもよく、または別の集積回路に分けて構成されていてもよく、さらにはその一部がディスクリート部品で構成されていてもよい。どの部分を集積化するかは、コストや占有面積、用途などに応じて決めればよい。

本発明の実施の形態に係る過電流保護回路および保護対象となるリニアレギュレータを含む電圧生成回路を示す回路図である。図１の駆動制御回路の内部構成まで示した電圧生成回路の回路図である。本実施の形態に係る過電流保護回路と比較するための過電流保護回路を示す回路図である。駆動制御回路の構成の変形例を示す回路図である。

符号の説明

Ｑ１第１バイポーラトランジスタ、Ｍ１第１電界効果トランジスタ、Ｑ２第２バイポーラトランジスタ、Ｍ２第２電界効果トランジスタ、Ｑ３第３バイポーラトランジスタ、Ｑ４第４バイポーラトランジスタ、１０出力トランジスタ、Ｒ１０第１帰還抵抗、１２検出トランジスタ、Ｒ１２第２帰還抵抗、１４第１定電流源、１６第２定電流源、１８第３定電流源、２０駆動制御回路、２２誤差増幅器、１００過電流保護回路、１１０負荷回路、２００電圧生成回路。

Claims

保護対象の回路内の一の端子と出力端子間に設けられた出力トランジスタと対をなしてカレントミラー回路を構成し、前記出力トランジスタを介して出力端子から出力される出力電流に対応する電流を生成する検出トランジスタと、
ベースが前記出力端子に接続され、コレクタが第１電源電圧に接続されたＮＰＮ型の第１バイポーラトランジスタと、
前記第１バイポーラトランジスタのエミッタに接続される第１定電流源と、
ベースが前記第１バイポーラトランジスタのエミッタに接続され、エミッタが前記検出トランジスタに接続されたＰＮＰ型の第２バイポーラトランジスタと、
前記第２バイポーラトランジスタのコレクタと、固定電位間に設けられた第１抵抗と、
ベースが前記第２バイポーラトランジスタのコレクタに接続され、コレクタが固定電位に接続されたＰＮＰ型の第３バイポーラトランジスタと、
前記第３バイポーラトランジスタのエミッタに接続される第２定電流源と、
前記第３バイポーラトランジスタのエミッタの電位にもとづき前記出力トランジスタの制御端子の電位を強制的に変化せしめる駆動制御回路と、
を備えることを特徴とする過電流保護回路。
前記駆動制御回路は、前記第３バイポーラトランジスタのエミッタの電位が所定のしきい値より高いときに、前記出力トランジスタの制御端子の電位を強制的に変化せしめることを特徴とする請求項１に記載の過電流保護回路。
前記第１から第３バイポーラトランジスタの少なくともひとつが電界効果トランジスタに置換されたことを特徴とする請求項１に記載の過電流保護回路。
前記駆動制御回路は、
ベースが前記第３バイポーラトランジスタのエミッタに接続されたＮＰＮ型の第４バイポーラトランジスタと、
前記第４バイポーラトランジスタのエミッタと固定電位間に設けられた第２抵抗と、
前記第４バイポーラトランジスタのコレクタに接続された第３定電流源と、
ベースが前記第４バイポーラトランジスタのコレクタに接続され、コレクタが固定電位に接続されたＰＮＰ型の第５バイポーラトランジスタと、
前記第５バイポーラトランジスタとのエミッタと前記保護対象の回路内の一の端子間に接続されたＰ型の第１電界効果トランジスタと、
前記第１電界効果トランジスタとゲートおよびソースが共通に接続されカレントミラー回路を構成し、ドレインが前記出力トランジスタの制御端子に接続される第２電界効果トランジスタと、
を備えることを特徴とする請求項１に記載の過電流保護回路。
入力端子と出力端子間に設けられた出力トランジスタと、
非反転入力端子に前記出力端子から出力される出力電圧が帰還入力され、反転入力端子に所定の基準電圧が入力され、出力端子が前記出力トランジスタの制御端子に接続された誤差増幅器と、
前記出力トランジスタと対をなしてカレントミラー回路を構成し、前記出力トランジスタを介して出力端子から出力される出力電流に対応する電流を生成する検出トランジスタと、
ベースが前記出力端子に接続され、コレクタが第１電源電圧に接続されたＮＰＮ型の第１バイポーラトランジスタと、
前記第１バイポーラトランジスタのエミッタに接続される第１定電流源と、
ベースが前記第１バイポーラトランジスタのエミッタに接続され、エミッタが前記検出トランジスタに接続されたＰＮＰ型の第２バイポーラトランジスタと、
前記第２バイポーラトランジスタのコレクタと、固定電位間に設けられた第１抵抗と、
ベースが前記第２バイポーラトランジスタのコレクタに接続され、コレクタが固定電位に接続されたＰＮＰ型の第３バイポーラトランジスタと、
前記第３バイポーラトランジスタのエミッタに接続される第２定電流源と、
前記第３バイポーラトランジスタのエミッタの電位にもとづき前記出力トランジスタの制御端子の電位を強制的に変化せしめる駆動制御回路と、
を備えることを特徴とする電圧生成回路。
前記駆動制御回路は、前記第３バイポーラトランジスタのエミッタの電位が所定のしきい値より高いときに、前記出力トランジスタの制御端子の電位を強制的に変化せしめることを特徴とする請求項５に記載の電圧生成回路。