JP2008171070A - 電源装置およびそれを用いた電子機器 - Google Patents

Abstract

【課題】入力電圧が低下した状態において、出力電流能力が低下する。
【解決手段】レギュレータ１０は、一端に入力電圧Ｖｉｎが印加された出力トランジスタＭ１を含み、当該出力トランジスタＭ１のオンの程度を調節し、出力トランジスタＭ１の他端から、安定化された出力電圧Ｖｏｕｔを出力する。検出電圧生成部３０は、レギュレータ１０の出力トランジスタＭ１に流れる出力電流Ｉｏｕｔに応じた検出電流Ｉｄ１を、検出電圧Ｖｄに変換する。コンパレータ２２は、検出電圧生成部３０により生成された検出電圧Ｖｄを、しきい値電圧Ｖｔｈと比較し、検出電圧Ｖｄの方が高いとき、レギュレータ１０の出力トランジスタＭ１をオフさせる。検出電圧生成部３０は、検出電圧Ｖｄを入力電圧Ｖｉｎに応じて変化させる。
【選択図】図１

Description

本発明は、保護回路に関し、特に回路の過電流保護技術に関する。

電圧を安定化させる３端子レギュレータ（以下、単にレギュレータという）は、出力トランジスタとして、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｃｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、バイポーラパワートランジスタなどを備える。出力トランジスタは、最大許容電流として、通常の動作時に流れる電流値に対して十分なマージンを持つよう設計されている。

ところが、このように十分な設計マージンを持つよう設計した場合においても、出力負荷回路が短絡した場合などにおいては、最大許容電流を超す大きな過電流が出力トランジスタに流れ、その信頼性に影響を及ぼすという問題がある。また、出力トランジスタの最大許容電流以下であっても、レギュレータに接続される負荷回路を保護するために、電流制限をしたい場合もある。

そこで従来においては、過電流からトランジスタを保護し、あるいは、負荷回路に流れる電流を制限するために、レギュレータの出力電流をモニタし、電流制限機能をもった保護回路を設けていた。特許文献１、２には関連技術が開示される。

特開２００４−３８５１３号公報 特開２００４−２３４６１９号公報

レギュレータの出力電流Ｉｏｕｔをモニタするために、出力トランジスタとカレントミラー接続されたトランジスタ（以下、検出トランジスタという）を設けた回路について検討する。出力トランジスタ、検出トランジスタがいずれも定電流領域（電界効果トランジスタＦＥＴの飽和領域、バイポーラトランジスタの活性領域）で動作する場合、検出トランジスタには、出力トランジスタに比例した電流Ｉｍが流れる。ところが、出力トランジスタのソースドレイン間電圧（もしくはエミッタコレクタ間電圧）が小さくなると、出力トランジスタのオン抵抗が増加し、電流の比Ｉｍ／Ｉｏｕｔ（以下、ミラー比という）が変化してしまう。

レギュレータの出力トランジスタの一端には、入力電圧が印加されている。したがって、入力電圧が低下すると、出力トランジスタのドレインソース間電圧が小さくなり、検出トランジスタに流れる電流Ｉｍは、実際に流れている出力電流Ｉｏｕｔよりも大きな値を示すことになる。その結果、本来電流制限を行うべきでない状態で電流制限がかかり、出力電流能力が低下する。
以上の考察を、本発明の分野における共通の一般知識の範囲の容認として捉えてはならない。

本発明はこうした課題に鑑みてなされたものであり、その目的は、入力電圧が低下した状態において、出力電流能力の低下を抑制したレギュレータの提供にある。

本発明のある態様は、電源装置に関する。この電源装置は、一端に入力電圧が印加された出力トランジスタを含み、当該出力トランジスタのオンの程度を調節し、出力トランジスタの他端から、安定化された出力電圧を出力するリニアレギュレータと、リニアレギュレータの出力トランジスタに流れる出力電流に応じた検出電流を、検出電圧に変換する検出電圧生成部と、検出電圧生成部により生成された検出電圧を、しきい値電圧と比較し、検出電圧の方が高いとき、リニアレギュレータの出力トランジスタをオフさせるコンパレータと、を備える。検出電圧生成部は、検出電圧を入力電圧に応じて変化させる。

この態様によると、入力電圧が変化して出力トランジスタのドレインソース間電圧（もしくはコレクタエミッタ間電圧）が変化すると、それに応じて検出電圧が変化する。その結果、入力電圧に応じて、電流制限がかかる出力電流の上限値が変化するため、入力電圧が低い状態において、レギュレータの電流駆動能力が低下するのを抑制することができる。
なお、「出力トランジスタをオフさせる」とは、完全にオフした状態のみでなく、帰還によって調節される状態よりも、オンの程度が弱められる状態を含む。

検出電圧生成部は、入力電圧が低くなるに従い、検出電圧を増大させてもよい。これによって、入力電圧に応じて、電流駆動能力を、段階的、もしくは連続的に変化させることができる。

検出電圧生成部は、出力トランジスタとカレントミラー接続された検出トランジスタと、検出トランジスタに流れる検出電流に応じた電流の経路上に、一端の電位が固定して設けられた検出抵抗と、入力電圧に応じた調節電流を生成し、検出電流に応じた電流に合成する電流調節部と、を含んでもよい。検出電圧生成部は、検出抵抗の電圧降下を、検出電圧として出力してもよい。

電流調節部は、差動対の一方に入力電圧に応じた電圧が印加され、他方に所定の電圧が印加された差動増幅器を含み、当該差動増幅器により生成される電流を調節電流としてもよい。
この場合、入力電圧と所定の電圧の差分に応じて変化する調節電流を好適に生成することができる。

しきい値電圧は、リニアレギュレータの出力電圧に比例した電圧であってもよい。
この場合、出力電圧に応じて出力電流の上限値が変化する「フの字特性」を実現することができる。

検出電圧生成部は、出力トランジスタとカレントミラー接続された検出トランジスタと、検出トランジスタに流れる検出電流に応じた電流の経路上に、一端の電位が固定して設けられた検出抵抗と、を含み、入力電圧に応じて、検出抵抗の抵抗値を切り替えてもよい。

電源装置は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。この場合、回路面積を縮小できるとともに、素子の特性を均一化できる。

本発明の別の態様は、電子機器である。この電子機器は、電池と、電池の電圧を降圧するスイッチング電源と、入力電圧としてスイッチング電源の出力電圧を受け、かつ電池の電圧を電源電圧として動作する上述のいずれかの態様の電源装置と、を備える。

この態様によると、スイッチング電源の出力電圧が低下したときに、電源装置の負荷に対して供給される電流、電圧が低下するのを抑制することができる。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、レギュレータの入力電圧が低下した状態において、出力電流能力の低下を抑制できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

また、本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ａと部材Ｂの間に部材Ｃが設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、本発明の実施の形態に係る電源装置１００を備える電子機器２００の構成を示す回路図である。
電子機器２００は、電源装置１００、電池１１０、負荷回路１２０、スイッチング電源１３０を備える。電池１１０は、リチウムイオン電池やニッケル水素電池などであって、５〜９Ｖ程度の電池電圧Ｖｂａｔを生成する。

負荷回路１２０は、たとえば、ＳＲＡＭ（Static Random Access Memory）などのメモリや、マイコンなどであり、電池電圧より低い電源電圧Ｖｄｄで動作する。たとえば、負荷回路１２０がＳＲＡＭの場合、電源電圧として１．５〜２Ｖ程度が必要とされる。

スイッチング電源１３０は、たとえばスイッチングレギュレータであって、電池１１０からの電池電圧Ｖｂａｔを受け、これを降圧する。降圧された電圧は、入力電圧Ｖｉｎとして電源装置１００に供給される。入力電圧Ｖｉｎは、ＳＲＡＭの電源電圧Ｖｄｄより高い電圧に設定される。

電源装置１００は、スイッチング電源１３０からの入力電圧Ｖｉｎを受け、これを安定化して、出力電圧Ｖｏｕｔを負荷回路１２０に供給する。
以上が電子機器２００全体の構成である。

以下、電源装置１００の構成について説明する。電源装置１００は、基準電圧に基づいて出力電圧Ｖｏｕｔを一定に調節するレギュレータ１０と、過電流保護回路２０を備える。この過電流保護回路２０によって、レギュレータ１０の過電流状態が検出され、過負荷時あるいは負荷短絡時に、その駆動能力が落とされる。

電源装置１００は、入力端子１０２、出力端子１０４、電源端子１０６を備える。入力端子１０２には入力電圧Ｖｉｎが印加される。電源端子１０６には、電池１１０から出力される電池電圧Ｖｂａｔが供給される。この電源装置１００の出力端子１０４には負荷回路１２０が接続されている。出力端子１０４を介して負荷回路１２０に流れる電流を出力電流Ｉｏｕｔという。

レギュレータ１０は、誤差増幅器１２、出力トランジスタＭ１、第１抵抗Ｒ１、第２抵抗Ｒ２を含む一般的な３端子レギュレータであり、基準電圧Ｖｒｅｆに基づいて出力端子１０４の出力電圧Ｖｏｕｔを一定に保つ。
出力トランジスタＭ１は、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、一端（ドレイン）は入力端子１０２と接続され、入力電圧Ｖｉｎが印加される。出力トランジスタＭ１の他端（ソース）は出力端子１０４と接続される。

誤差増幅器１２の非反転入力端子には基準電圧Ｖｒｅｆが印加される。第１抵抗Ｒ１、第２抵抗Ｒ２は、出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを生成する。帰還電圧Ｖｆｂは、誤差増幅器１２の反転入力端子に印加される。誤差増幅器１２の出力端子は、出力トランジスタＭ１の制御端子（ゲート）に供給される。

誤差増幅器１２は、帰還作用により、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆと一致するように、出力トランジスタＭ１のゲート電圧Ｖｇを制御する。ゲート電圧Ｖｇによって、出力トランジスタＭ１のオンの程度が調節され、出力電圧Ｖｏｕｔが
Ｖｏｕｔ＝Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ２
が成り立つように安定化される。

過電流保護回路２０は、検出電圧生成部３０と、コンパレータ２２、第１トランジスタＱ１を含む。

検出電圧生成部３０は、レギュレータ１０の出力トランジスタＭ１に流れる出力電流Ｉｏｕｔに応じた検出電流Ｉｄ１を、検出電圧Ｖｄに変換する。

コンパレータ２２は、検出電圧生成部３０により生成された検出電圧Ｖｄを、しきい値電圧Ｖｔｈと比較する。コンパレータ２２は、Ｖｄ＞Ｖｔｈのとき、ハイレベルとなる比較信号Ｓ１を出力する。第１トランジスタＱ１はＮＰＮ型バイポーラトランジスタであり、エミッタが接地され、コレクタが出力トランジスタＭ１のゲートに接続され、ベースに比較信号Ｓ１が入力される。
Ｖｄ＞Ｖｔｈのとき、第１トランジスタＱ１がオンすることにより、ゲート電圧Ｖｇが低下し、レギュレータ１０の出力トランジスタＭ１がオフする。

なお、本実施の形態において、しきい値電圧Ｖｔｈとして出力電圧Ｖｏｕｔに比例した帰還電圧Ｖｆｂを利用している。これにより、出力電圧Ｖｏｕｔが低下するほど、出力電流の上限値が小さくなり、いわゆる「フの字特性」が実現できる。なお、しきい値電圧Ｖｔｈとして固定電圧を利用してもよい。

すなわち、検出電圧生成部３０は、出力電流Ｉｏｕｔに依存した検出電圧Ｖｄを生成する。好ましくは検出電圧Ｖｄは、出力電流Ｉｏｕｔに比例した電圧であり、出力電流Ｉｏｕｔが増加すると、検出電圧Ｖｄが増大する。出力電流Ｉｏｕｔが所定の上限電流を超えると、検出電圧Ｖｄがしきい値電圧Ｖｔｈを超えて過電流状態と判定され、出力トランジスタＭ１がオフし、過電流保護機能が働く。

上述のように、検出電圧Ｖｄは、出力電流Ｉｏｕｔに依存して変化する。さらに本実施の形態に係る検出電圧生成部３０は、検出電圧Ｖｄを、入力電圧Ｖｉｎに依存して変化させる。図１の回路において、検出電圧生成部３０は、入力電圧Ｖｉｎが低くなるに従い、検出電圧Ｖｄを増大させる。

図１の回路において、検出電圧生成部３０は、検出トランジスタＭ２、第２トランジスタＱ２、第３トランジスタＱ３、検出抵抗Ｒ３、電流調節部２４を含む。
検出トランジスタＭ２は、出力トランジスタＭ１と同型のＮチャンネルＭＯＳＥＦＥＴであり、出力トランジスタＭ１とゲート、ソースが共通に接続されており、いわゆるカレントミラー接続される。

検出トランジスタＭ２には、出力電流Ｉｏｕｔに応じた検出電流Ｉｄ１が流れる。第２トランジスタＱ２は、ＰＮＰ型バイポーラトランジスタであり、検出電流Ｉｄ１の経路上に設けられる。第２トランジスタＱ２は、エミッタが電源端子１０６に接続され、コレクタが検出トランジスタＭ２のドレインに接続される。第３トランジスタＱ３は、ベース、エミッタが第２トランジスタＱ２と共通に接続され、カレントミラー回路を構成する。第３トランジスタＱ３には、検出電流Ｉｄ１に比例した電流Ｉｄ２が流れる。

検出抵抗Ｒ３は、検出トランジスタＭ２に流れる検出電流Ｉｄ１に応じた電流Ｉｄ２の経路上に設けられる。検出抵抗Ｒ３は、一端が接地され、その電位が固定される。検出抵抗Ｒ３には、電流Ｉｄ２が流れ込む。

電流調節部２４は、可変電流源であって、検出抵抗Ｒ３と並列に設けられており、入力電圧Ｖｉｎに応じた調節電流Ｉａｄｊを生成する。調節電流Ｉａｄｊは、入力電圧Ｖｉｎが高いほど小さくなる。電流調節部２４は、検出抵抗Ｒ３に流れ込む電流Ｉｄ２から調節電流Ｉａｄｊを引き抜くことにより電流を合成する。
すなわち、検出抵抗Ｒ３には、合成電流Ｉｃｍｂ＝（Ｉｄ２−Ｉａｄｊ）が流れ込むことになる。その結果、検出抵抗Ｒ３には、合成電流Ｉｃｍｂに比例した電圧降下が発生する。検出抵抗Ｒ３の電圧降下が、検出電圧Ｖｄとして出力される。

検出電圧Ｖｄは、
Ｖｄ＝Ｒ３×（Ｉｄ２−Ｉａｄｊ）
で与えられる。すなわち、検出電圧Ｖｄは、出力電流Ｉｏｕｔに依存する成分（Ｒ３×Ｉｄ２）と、入力電圧Ｖｉｎに依存して変化する成分（Ｒ３×Ｉａｄｊ）を含むことになる。

図２は、図１の電流調節部２４の構成例を示す回路図である。電流調節部２４は、差動増幅器を構成する第１０トランジスタＱ１０〜第１５トランジスタＱ１５、第１０抵抗Ｒ１０、第１１抵抗Ｒ１１を含む。

第１０トランジスタＱ１０、第１１トランジスタＱ１１、第１４トランジスタＱ１４、第１５トランジスタＱ１５はＮＰＮ型バイポーラトランジスタであり、第１２トランジスタＱ１２、第１３トランジスタＱ１３はＰＮＰ型バイポーラトランジスタである。

第１０トランジスタＱ１０、第１１トランジスタＱ１１は差動対を構成し、それぞれのベースには、入力電圧Ｖｉｎ、所定のバイアス電圧Ｖｂが入力される。第１０トランジスタＱ１０のエミッタと接地間には、第１０抵抗Ｒ１０が設けられ、第１０トランジスタＱ１０のコレクタは、電源端子１０６と接続される。第１１抵抗Ｒ１１は、第１１トランジスタＱ１１のエミッタと第１０抵抗Ｒ１０の間に設けられる。

第１２トランジスタＱ１２は、第１１トランジスタＱ１１の経路上に設けられる。第１２トランジスタＱ１２のエミッタは電源端子１０６と接続され、そのコレクタは第１１トランジスタＱ１１のコレクタと接続される。第１３トランジスタＱ１３は、第１２トランジスタＱ１２とカレントミラー接続される。

第１４トランジスタＱ１４、第１５トランジスタＱ１５はカレントミラー回路を構成しており、第１３トランジスタＱ１３に流れる電流をコピーする。第１５トランジスタＱ１５のコレクタは電流調節部２４の出力端子となっており、第１５トランジスタＱ１５に流れる電流が、調節電流Ｉａｄｊとして出力される。

図２の電流調節部２４によれば、入力電圧Ｖｉｎとバイアス電圧Ｖｂの差分に応じた調節電流Ｉａｄｊを簡易に生成することができる。入力電圧Ｖｉｎが高くなると、第１０抵抗Ｒ１０に発生する電圧降下が大きくなり、第１１トランジスタＱ１１のエミッタ電圧が上昇して第１１トランジスタＱ１１のコレクタ電流は減少する。その結果、調節電流Ｉａｄｊも減少する。逆に、入力電圧Ｖｉｎが低くなると、調節電流Ｉａｄｊが増加する。

以上のように構成された電源装置１００の動作を説明する。

過電流保護回路２０は、検出電圧Ｖｄとしきい値電圧Ｖｔｈの比較によって過電流状態を検出する。つまり、
Ｖｄ＞Ｖｔｈ …（１）
のとき、過電流状態と判定される。また、検出電圧Ｖｄは、
Ｖｄ＝Ｒ３×（Ｉｄ２−Ｉａｄｊ） …（２）
で与えられる。したがって、
Ｒ３×（Ｉｄ２−Ｉａｄｊ）＞Ｖｔｈ …（３）
のとき、過電流状態となる。式（３）を変形すると、
Ｒ３×Ｉｄ２＞Ｖｔｈ＋Ｒ３×Ｉａｄｊ …（４）
を得る。式（４）の左辺の電流Ｉｄ２は、出力電流Ｉｏｕｔにほぼ比例する。したがって、式（４）の右辺が、過電流状態を判定するしきい値を与えるとみなすことができる。

上述のように、入力電圧Ｖｉｎが高いとき、調節電流Ｉａｄｊは小さくなる。すなわち、式（４）の右辺のしきい値は小さくなる。したがって、入力電圧Ｖｉｎが高い状態では、出力電流Ｉｏｕｔの上限値は低く設定されることになる。

これに対して、入力電圧Ｖｉｎが低くなると、調節電流Ｉａｄｊが高くなり、式（４）の右辺のしきい値は高くなる。したがって、入力電圧Ｖｉｎが高い状態では、出力電流Ｉｏｕｔの上限値は高く設定されることになる。

このように、本実施の形態に係る電源装置１００によれば、入力電圧Ｖｉｎが低下する減電圧時に出力電流能力の低下を抑制することができる。

この効果は、特に図１の電子機器２００のように、入力電圧Ｖｉｎと電源装置１００の電源電圧Ｖｄｄが異なる場合において有効である。
図１の電源装置１００において、入力電圧Ｖｉｎが低下すると、出力トランジスタＭ１のドレインソース間電圧が小さくなる。一方、検出トランジスタＭ２のドレインには、別系統の電源電圧Ｖｃｃが与えられる。したがって、出力トランジスタＭ１と検出トランジスタＭ２は、ゲートソース間電圧が等しく、ドレインソース間電圧が異なった状態となる。このとき、検出電流Ｉｄは、実際に出力トランジスタＭ１に流れる出力電流Ｉｏｕｔを過大に見積もることになる。このため従来の回路では、入力電圧Ｖｉｎが低い状態において、出力電流Ｉｏｕｔの上限値が低く設定され、負荷に十分な電流を供給できない状況も発生しうる。
これに対して、本実施の形態に係る過電流保護回路２０であれば、検出電圧Ｖｄを入力電圧Ｖｉｎに応じて変化させることにより、入力電圧Ｖｉｎが低い状態で電流能力が低下するのを抑制することになる。

また、図１の電子機器２００でなくても、本実施の形態に係る電源装置１００は有効である。出力トランジスタＭ１での消費電力は、出力電流Ｉｏｕｔとドレインソース間電圧の積で与えられる。したがって、入力電圧Ｖｉｎが低い状態では、消費電力は小さくなるため、より大きな出力電流Ｉｏｕｔを許容することができる。したがって、過電流保護回路２０によって、入力電圧Ｖｉｎに応じて、検出電圧Ｖｄを変化させることにより、最適な上限電流を設定することができる。

実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

本発明の特徴は、検出電圧Ｖｄに入力電圧Ｖｉｎを反映させる点にある。この観点から、図１の電源装置１００には以下の変形例が例示される。
図１の電源装置１００では、電流調節部２４を設け、調節電流Ｉａｄｊによって出力電流Ｉｏｕｔに応じた電流Ｉｄ２を変化させ、検出抵抗Ｒ３に発生する電圧降下、すなわち検出電圧Ｖｄを変化させる構成とした。これに対して、ある変形例においては、検出抵抗Ｒ３を可変抵抗としてもよい。そして、検出抵抗Ｒ３の抵抗値を、入力電圧Ｖｉｎに応じて変化させてもよい。具体的には、入力電圧Ｖｉｎの低下にともない、検出抵抗Ｒ３の抵抗値を低下させてもよい。この変形例によっても、出力電流Ｉｏｕｔと、入力電圧Ｖｉｎの両方に依存した検出電圧Ｖｄを生成することができる。

図１の電流調節部２４は入力電圧Ｖｉｎに応じて連続的に変化する調節電流Ｉａｄｊを生成する。これに対して、変形例に係る電流調節部２４は、入力電圧Ｖｉｎを所定のしきい値と比較し、大小関係で調節電流Ｉａｄｊの電流値を切り替えてもよい。

本実施の形態においては、出力トランジスタＭ１、検出トランジスタＭ２がＮチャンネルＭＯＳＦＥＴの場合について説明したが、これをＰチャンネルＭＯＳＦＥＴで構成してもよい。さらに、ＭＯＳＦＥＴに代えて、バイポーラトランジスタを利用してもよい。
さらに、その他のバイポーラトランジスタＱ２、Ｑ３等を、ＭＯＳＦＥＴで構成してもよい。トランジスタの選択は、電源装置１００に要求される設計仕様、使用する半導体製造プロセスなどによって決めればよい。

本実施の形態において、電源装置１００を構成する素子はすべて一体集積化されていてもよく、その一部がディスクリート部品で構成されていてもよい。どの部分を集積化するかは、コストや占有面積などによって決めればよい。

本発明の実施の形態に係る電源装置を備える電子機器の構成を示す回路図である。 図１の可変電流源の構成例を示す回路図である。

符号の説明

Ｒ１ 第１抵抗、 Ｒ２ 第２抵抗、 Ｒ３ 検出抵抗、 Ｍ１ 出力トランジスタ、 Ｍ２ 検出トランジスタ、 Ｑ１ 第１トランジスタ、 Ｑ２ 第２トランジスタ、 Ｑ３ 第３トランジスタ、 １０ レギュレータ、 １２ 誤差増幅器、 ２０ 過電流保護回路、 ２２ コンパレータ、 ２４ 電流調節部、 ３０ 検出電圧生成部、 １００ 電源装置、 １０２ 入力端子、 １０４ 出力端子、 １０６ 電源端子、 １１０ 電池、 １２０ 負荷回路、 １３０ スイッチング電源、 ２００ 電子機器、 Ｖｉｎ 入力電圧、 Ｖｏｕｔ 出力電圧、 Ｖｒｅｆ 基準電圧、 Ｖｔｈ しきい値電圧、 Ｉｏｕｔ 出力電流。

Claims (8)

1. 一端に入力電圧が印加された出力トランジスタを含み、当該出力トランジスタのオンの程度を調節し、前記出力トランジスタの他端から、安定化された出力電圧を出力するリニアレギュレータと、
   前記リニアレギュレータの前記出力トランジスタに流れる出力電流に応じた検出電流を、検出電圧に変換する検出電圧生成部と、
   前記検出電圧生成部により生成された前記検出電圧を、しきい値電圧と比較し、前記検出電圧の方が高いとき、前記リニアレギュレータの出力トランジスタをオフさせるコンパレータと、
   を備え、
   前記検出電圧生成部は、前記検出電圧を前記入力電圧に応じて変化させることを特徴とする電源装置。
2. 前記検出電圧生成部は、前記入力電圧が低いほど、前記検出電圧を増大させることを特徴とする請求項１に記載の電源装置。
3. 前記検出電圧生成部は、
   前記出力トランジスタとカレントミラー接続された検出トランジスタと、
   前記検出トランジスタに流れる検出電流に応じた電流の経路上に、一端の電位が固定して設けられた検出抵抗と、
   前記入力電圧に応じた調節電流を生成し、前記検出電流に応じた電流に合成する電流調節部と、
   を含み、検出抵抗の電圧降下を、検出電圧として出力することを特徴とする請求項１または２に記載の電源装置。
4. 前記電流調節部は、差動対の一方に前記入力電圧に応じた電圧が印加され、他方に所定の電圧が印加された差動増幅器を含み、当該差動増幅器により生成される電流を前記調節電流とすることを特徴とする請求項３に記載の電源装置。
5. 前記しきい値電圧は、前記リニアレギュレータの出力電圧に比例した電圧であることを特徴とする請求項１または２に記載の電源装置。
6. 前記検出電圧生成部は、
   前記出力トランジスタとカレントミラー接続された検出トランジスタと、
   前記検出トランジスタに流れる検出電流に応じた電流の経路上に、一端の電位が固定して設けられた検出抵抗と、
   を含み、前記入力電圧に応じて、前記検出抵抗の抵抗値を切り替えることを特徴とする請求項１または２に記載の電源装置。
7. ひとつの半導体基板上に一体集積化されたことを特徴とする請求項１または２に記載の電源装置。
8. 電池と、
   前記電池の電圧を降圧するスイッチング電源と、
   入力電圧として前記スイッチング電源の出力電圧を受け、かつ前記電池の電圧を電源電圧として動作する請求項１に記載の電源装置と、
   を備えることを特徴とする電子機器。

Images