JP3385995B2 - 過電流検出回路及びこれを内蔵した半導体集積回路 - Google Patents
過電流検出回路及びこれを内蔵した半導体集積回路Info
- Publication number
- JP3385995B2 JP3385995B2 JP05223299A JP5223299A JP3385995B2 JP 3385995 B2 JP3385995 B2 JP 3385995B2 JP 05223299 A JP05223299 A JP 05223299A JP 5223299 A JP5223299 A JP 5223299A JP 3385995 B2 JP3385995 B2 JP 3385995B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- reference voltage
- current
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は過電流検出回路及び
これを内蔵した半導体集積回路に関し、特にオープンド
レイン構成の出力トランジスタの過電流状態を検出する
回路及びこれを内蔵した半導体集積回路に関する。
これを内蔵した半導体集積回路に関し、特にオープンド
レイン構成の出力トランジスタの過電流状態を検出する
回路及びこれを内蔵した半導体集積回路に関する。
【０００２】
【従来の技術】ソレノイド等を駆動する半導体集積回路
では、一般にオープンドレイン構成の出力トランジスタ
を内蔵することが多い。このような半導体集積回路で
は、ソレノイド等の外部負荷が故障して短絡状態となっ
たり、外部負荷に接続された外部電源が異常変動したり
すると、出力トランジスタに大電流が流れ、これが破壊
されてしまうことがある。このような破壊を未然に防止
するためには、出力トランジスタに流れる電流量を常時
監視し、これが過電流となったことを検知すると直ちに
出力トランジスタを遮断する機構が必要となる。かかる
機構が過電流検出回路であり、以下、これを内蔵した従
来の半導体集積回路について説明する。
では、一般にオープンドレイン構成の出力トランジスタ
を内蔵することが多い。このような半導体集積回路で
は、ソレノイド等の外部負荷が故障して短絡状態となっ
たり、外部負荷に接続された外部電源が異常変動したり
すると、出力トランジスタに大電流が流れ、これが破壊
されてしまうことがある。このような破壊を未然に防止
するためには、出力トランジスタに流れる電流量を常時
監視し、これが過電流となったことを検知すると直ちに
出力トランジスタを遮断する機構が必要となる。かかる
機構が過電流検出回路であり、以下、これを内蔵した従
来の半導体集積回路について説明する。
【０００３】図７は、特開平２−８７８１７号公報に開
示された半導体集積回路７０を示す図である。
示された半導体集積回路７０を示す図である。
【０００４】半導体集積回路７０は、外部より入力端子
に供給される入力信号に応じて、出力端子７３と外部電
源ＶB ′との間に接続された負荷ＲL ′に駆動電流を供
給するか否かを制御する装置である。負荷ＲL ′に駆動
電流を供給するか否かは、オープンドレイン構成の出力
トランジスタＱ71が導通状態となるか非導通状態となる
かによって決まり、その制御は入力信号を受ける論理回
路により行われる。すなわち、入力信号に応答して論理
回路がハイレベルの信号を出力すれば、出力トランジス
タＱ71が導通状態となって負荷ＲL ′に駆動電流を流
し、逆に入力信号に応答して論理回路がローレベルの信
号を出力すれば、出力トランジスタＱ71は非導通状態と
なって負荷ＲL ′への駆動電流の供給を遮断する。
に供給される入力信号に応じて、出力端子７３と外部電
源ＶB ′との間に接続された負荷ＲL ′に駆動電流を供
給するか否かを制御する装置である。負荷ＲL ′に駆動
電流を供給するか否かは、オープンドレイン構成の出力
トランジスタＱ71が導通状態となるか非導通状態となる
かによって決まり、その制御は入力信号を受ける論理回
路により行われる。すなわち、入力信号に応答して論理
回路がハイレベルの信号を出力すれば、出力トランジス
タＱ71が導通状態となって負荷ＲL ′に駆動電流を流
し、逆に入力信号に応答して論理回路がローレベルの信
号を出力すれば、出力トランジスタＱ71は非導通状態と
なって負荷ＲL ′への駆動電流の供給を遮断する。
【０００５】しかし、上述したとおり、負荷ＲL ′が故
障して短絡状態となったり、外部電源ＶB ′が異常な高
電圧になったりすると、出力トランジスタＱ71の導通時
において予期せぬ大電流が流れ、出力トランジスタＱ71
が破壊されてしまう恐れがある。これを防ぐため、半導
体集積回路７０には、基準電圧発生回路７１、抵抗Ｒ 75
及びＲ76、複数のダイオードＤ71〜Ｄn1、比較器７２か
らなる過電流検出回路が設けられている。かかる過電流
検出回路は、出力端子７３の電圧と過電流検出用のリフ
ァレンス電圧Ｖr ′とを比較することによって、出力ト
ランジスタＱ71の過電流状態を検出する回路である。
障して短絡状態となったり、外部電源ＶB ′が異常な高
電圧になったりすると、出力トランジスタＱ71の導通時
において予期せぬ大電流が流れ、出力トランジスタＱ71
が破壊されてしまう恐れがある。これを防ぐため、半導
体集積回路７０には、基準電圧発生回路７１、抵抗Ｒ 75
及びＲ76、複数のダイオードＤ71〜Ｄn1、比較器７２か
らなる過電流検出回路が設けられている。かかる過電流
検出回路は、出力端子７３の電圧と過電流検出用のリフ
ァレンス電圧Ｖr ′とを比較することによって、出力ト
ランジスタＱ71の過電流状態を検出する回路である。
【０００６】過電流検出用のリファレンス電圧Ｖr ′
は、基準電圧発生回路７１の出力電圧を抵抗Ｒ75及びＲ
76とｎ個のダイオードＤ71〜Ｄn1を直列に接続した分圧
回路により分圧することで得ている。このリファレンス
電圧Ｖr ′と出力トランジスタＱ71の出力電圧とを比較
器７２で比較し、過電流の発生を出力トランジスタＱ71
の出力電圧の異常上昇によって検出すると、過電流検出
信号が過電流検出端子７４より出力される。過電流検出
信号は、論理回路にフィードバックされ、出力トランジ
スタＱ71がオフするよう制御される。この結果、出力ト
ランジスタＱ71を過電流による破壊から保護することが
できる。
は、基準電圧発生回路７１の出力電圧を抵抗Ｒ75及びＲ
76とｎ個のダイオードＤ71〜Ｄn1を直列に接続した分圧
回路により分圧することで得ている。このリファレンス
電圧Ｖr ′と出力トランジスタＱ71の出力電圧とを比較
器７２で比較し、過電流の発生を出力トランジスタＱ71
の出力電圧の異常上昇によって検出すると、過電流検出
信号が過電流検出端子７４より出力される。過電流検出
信号は、論理回路にフィードバックされ、出力トランジ
スタＱ71がオフするよう制御される。この結果、出力ト
ランジスタＱ71を過電流による破壊から保護することが
できる。
【０００７】ここで、複数のダイオードＤ71〜Ｄn7は、
出力トランジスタＱ71のオン抵抗の温度特性を補償する
ために設けられており、温度依存性の良好な過電流検出
を行うことができる。すなわち、基準電圧発生回路７１
の出力電圧ＶBG′は、温度検出回路による温度検出にも
用いられていることから、基準電圧発生回路７１の出力
電圧ＶBG′の温度依存性は小さくなければならず、基準
電圧発生回路７１の出力電圧ＶBG′自体に出力トランジ
スタＱ71の温度特性を補償するような温度特性を持たせ
ることはできない。このため、温度依存性の良好な過電
流検出を行うために、ダイオードの直列接続体を用い
て、出力トランジスタＱ71の温度特性と同じ温度特性を
持たせたリファレンス電圧Ｖr ′を、温度依存性のない
出力電圧Ｖ BG′より生成している。
出力トランジスタＱ71のオン抵抗の温度特性を補償する
ために設けられており、温度依存性の良好な過電流検出
を行うことができる。すなわち、基準電圧発生回路７１
の出力電圧ＶBG′は、温度検出回路による温度検出にも
用いられていることから、基準電圧発生回路７１の出力
電圧ＶBG′の温度依存性は小さくなければならず、基準
電圧発生回路７１の出力電圧ＶBG′自体に出力トランジ
スタＱ71の温度特性を補償するような温度特性を持たせ
ることはできない。このため、温度依存性の良好な過電
流検出を行うために、ダイオードの直列接続体を用い
て、出力トランジスタＱ71の温度特性と同じ温度特性を
持たせたリファレンス電圧Ｖr ′を、温度依存性のない
出力電圧Ｖ BG′より生成している。
【０００８】
【発明が解決しようとする課題】しかし、過電流検出用
のリファレンス電圧Ｖr ′をダイオードＤ71〜Ｄn7と抵
抗Ｒ75及びＲ76を直列に接続した分圧回路より生成して
いるため、その検出値の設定範囲は直列接続するダイオ
ードの電圧降下によって低く制限されてしまうという問
題点がある。例えば、ダイオードを５個用いた場合、過
電流検出用のリファレンス電圧Ｖr ′は、基準電圧発生
回路７１の出力電圧ＶBG′よりもダイオードの順方向電
圧の５段分低い電圧以下に制限されてしまう。このた
め、検出範囲の設定における自由度が低く、場合によっ
ては、所望のリファレンス電圧を得るためにある程度温
度特性を犠牲にしたり、逆に所望の温度特性を得るため
にある程度リファレンス電圧を希望の値よりもずらす必
要が生じてしまう。
のリファレンス電圧Ｖr ′をダイオードＤ71〜Ｄn7と抵
抗Ｒ75及びＲ76を直列に接続した分圧回路より生成して
いるため、その検出値の設定範囲は直列接続するダイオ
ードの電圧降下によって低く制限されてしまうという問
題点がある。例えば、ダイオードを５個用いた場合、過
電流検出用のリファレンス電圧Ｖr ′は、基準電圧発生
回路７１の出力電圧ＶBG′よりもダイオードの順方向電
圧の５段分低い電圧以下に制限されてしまう。このた
め、検出範囲の設定における自由度が低く、場合によっ
ては、所望のリファレンス電圧を得るためにある程度温
度特性を犠牲にしたり、逆に所望の温度特性を得るため
にある程度リファレンス電圧を希望の値よりもずらす必
要が生じてしまう。
【０００９】したがって、本発明の目的は、出力トラン
ジスタの温度特性を十分に補償しつつ、過電流検出値を
所望の値に設定できる過電流検出回路及びこれを内蔵し
た半導体集積回路を提供することにある。
ジスタの温度特性を十分に補償しつつ、過電流検出値を
所望の値に設定できる過電流検出回路及びこれを内蔵し
た半導体集積回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明による過電流検出
回路は、出力トランジスタのオン抵抗による電圧降下と
リファレンス電圧とを比較することによって、前記出力
トランジスタの過電流状態を検出する過電流検出回路で
あって、前記出力トランジスタの有する第１の温度特性
を、第１の電源と、前記第１の電源電圧をもとに第１の
基準電圧を出力する基準電圧発生回路と、前記第１の基
準電圧に基づいて第２の温度特性を有する定電流を発生
する定電流源回路と、前記第２の温度特性を有する前記
定電流を入力電流とするカレントミラー回路と、前記カ
レントミラー回路の出力電流を電圧に変換し前記第２の
温度特性に比例した温度特性を有する電圧を出力する電
流−電圧変換回路とを備えたリファレンス電圧発生回路
によって出力されるリファレンス電圧の有する温度特性
で補償することを特徴とする。
回路は、出力トランジスタのオン抵抗による電圧降下と
リファレンス電圧とを比較することによって、前記出力
トランジスタの過電流状態を検出する過電流検出回路で
あって、前記出力トランジスタの有する第１の温度特性
を、第１の電源と、前記第１の電源電圧をもとに第１の
基準電圧を出力する基準電圧発生回路と、前記第１の基
準電圧に基づいて第２の温度特性を有する定電流を発生
する定電流源回路と、前記第２の温度特性を有する前記
定電流を入力電流とするカレントミラー回路と、前記カ
レントミラー回路の出力電流を電圧に変換し前記第２の
温度特性に比例した温度特性を有する電圧を出力する電
流−電圧変換回路とを備えたリファレンス電圧発生回路
によって出力されるリファレンス電圧の有する温度特性
で補償することを特徴とする。
【００１１】また、本発明による過電流検出回路は、出
力端子と電源電位との間に接続された出力トランジスタ
に流れる過電流を検出する過電流検出回路であって、基
準電位に基づき所定の温度特性を有する第１の定電流を
生成する定電流源回路と、前記第１の定電流を入力しこ
れに基づき第２の定電流を生成するカレントミラー回路
と、前記第２の定電流に基づきリファレンス電圧を生成
する電流−電圧変換回路と、前記リファレンス電圧と前
記出力端子の電圧とを比較する比較器とを備え、前記所
定の温度特性は前記出力トランジスタの温度特性と実質
的に等しいことを特徴とする。
力端子と電源電位との間に接続された出力トランジスタ
に流れる過電流を検出する過電流検出回路であって、基
準電位に基づき所定の温度特性を有する第１の定電流を
生成する定電流源回路と、前記第１の定電流を入力しこ
れに基づき第２の定電流を生成するカレントミラー回路
と、前記第２の定電流に基づきリファレンス電圧を生成
する電流−電圧変換回路と、前記リファレンス電圧と前
記出力端子の電圧とを比較する比較器とを備え、前記所
定の温度特性は前記出力トランジスタの温度特性と実質
的に等しいことを特徴とする。
【００１２】さらに、本発明による半導体集積回路は、
出力端子と電源電位との間に接続された出力トランジス
タと、入力信号に基づいて出力トランジスタの導通状態
を制御する論理回路と、前記出力トランジスタに流れる
電流を検出する過電流検出回路とを備える半導体集積回
路において、前記過電流検出回路は、基準電位に基づい
て前記出力トランジスタの温度特性と実質的に等しい温
度特性を有する第１の定電流を生成する定電流源回路
と、前記第１の定電流を入力しこれに基づき第２の定電
流を生成するカレントミラー回路と、前記第２の定電流
に基づきリファレンス電圧を生成する電流−電圧変換回
路と、前記リファレンス電圧と前記出力端子の電圧とを
比較しこれに基づき検出信号を発生する比較器とを含
み、前記論理回路は、前記検出信号の発生に応答して前
記入力信号にかかわらず前記出力トランジスタを非導通
状態とすることを特徴とする。
出力端子と電源電位との間に接続された出力トランジス
タと、入力信号に基づいて出力トランジスタの導通状態
を制御する論理回路と、前記出力トランジスタに流れる
電流を検出する過電流検出回路とを備える半導体集積回
路において、前記過電流検出回路は、基準電位に基づい
て前記出力トランジスタの温度特性と実質的に等しい温
度特性を有する第１の定電流を生成する定電流源回路
と、前記第１の定電流を入力しこれに基づき第２の定電
流を生成するカレントミラー回路と、前記第２の定電流
に基づきリファレンス電圧を生成する電流−電圧変換回
路と、前記リファレンス電圧と前記出力端子の電圧とを
比較しこれに基づき検出信号を発生する比較器とを含
み、前記論理回路は、前記検出信号の発生に応答して前
記入力信号にかかわらず前記出力トランジスタを非導通
状態とすることを特徴とする。
【００１３】
【発明の実施の形態】本発明の実施の形態による過電流
検出回路及びこれを内蔵した半導体集積回路について図
面を参照して説明する。
検出回路及びこれを内蔵した半導体集積回路について図
面を参照して説明する。
【００１４】（第１の実施の形態）図１は、本発明の第
１の実施の形態による過電流検出回路を示す回路図、図
２は、これを内蔵した半導体集積回路９の全体概要図で
ある。
１の実施の形態による過電流検出回路を示す回路図、図
２は、これを内蔵した半導体集積回路９の全体概要図で
ある。
【００１５】図２に示すように、半導体集積回路９は、
入力端子１０及び出力端子３を備え、出力端子３と接地
電位との間には出力トランジスタＱ1 が接続されてい
る。すなわち、出力トランジスタＱ1 はオープンドレイ
ン構成であり、そのドレインである出力端子３と外部電
源ＶB との間には駆動すべき外部負荷ＲL が接続され
る。特に限定されないが、外部負荷ＲL は例えばソレノ
イドである。
入力端子１０及び出力端子３を備え、出力端子３と接地
電位との間には出力トランジスタＱ1 が接続されてい
る。すなわち、出力トランジスタＱ1 はオープンドレイ
ン構成であり、そのドレインである出力端子３と外部電
源ＶB との間には駆動すべき外部負荷ＲL が接続され
る。特に限定されないが、外部負荷ＲL は例えばソレノ
イドである。
【００１６】入力端子１０に供給された入力信号は、ま
ず入力バッファ１１に入り、続いて論理回路１２にて所
定の処理がされる。図２に示すように論理回路１２は、
Ｖcc 1 電位と接地電位との間の電圧により駆動されてい
るため、その出力振幅はＶcc 1 レベルである。Ｖcc1 レ
ベルの振幅を持つ論理回路１２の出力信号は、レベルシ
フト回路１３に印加され、ここでＶcc2 レベルの振幅を
持つ信号に変換される。このように変換された信号は出
力トランジスタＱ1 のゲート電極に印加され、出力トラ
ンジスタＱ1 の導通・非導通を制御する。
ず入力バッファ１１に入り、続いて論理回路１２にて所
定の処理がされる。図２に示すように論理回路１２は、
Ｖcc 1 電位と接地電位との間の電圧により駆動されてい
るため、その出力振幅はＶcc 1 レベルである。Ｖcc1 レ
ベルの振幅を持つ論理回路１２の出力信号は、レベルシ
フト回路１３に印加され、ここでＶcc2 レベルの振幅を
持つ信号に変換される。このように変換された信号は出
力トランジスタＱ1 のゲート電極に印加され、出力トラ
ンジスタＱ1 の導通・非導通を制御する。
【００１７】ここで、特に限定されないが、Ｖcc1 は５
Ｖであり、Ｖcc2 は１２Ｖである。また、特に限定され
ないが、外部電源ＶB もＶcc2 と同じ１２Ｖである。こ
のように、外部負荷ＲL に接続された外部電源ＶB の電
圧が高い場合、レベルシフト回路１３を用いて出力トラ
ンジスタＱ1 を駆動する信号の振幅を大きくすることに
よって、出力トランジスタＱ1 のオン抵抗を十分に低減
している。したがって、外部電源ＶB の電圧がそれほど
高くない場合や、出力トランジスタＱ1 のオン抵抗が十
分に小さい場合にはレベルシフト回路１３は不要であ
り、この場合は論理回路１２の出力信号を出力トランジ
スタＱ1 のゲート電極に直接印加すれべよい。
Ｖであり、Ｖcc2 は１２Ｖである。また、特に限定され
ないが、外部電源ＶB もＶcc2 と同じ１２Ｖである。こ
のように、外部負荷ＲL に接続された外部電源ＶB の電
圧が高い場合、レベルシフト回路１３を用いて出力トラ
ンジスタＱ1 を駆動する信号の振幅を大きくすることに
よって、出力トランジスタＱ1 のオン抵抗を十分に低減
している。したがって、外部電源ＶB の電圧がそれほど
高くない場合や、出力トランジスタＱ1 のオン抵抗が十
分に小さい場合にはレベルシフト回路１３は不要であ
り、この場合は論理回路１２の出力信号を出力トランジ
スタＱ1 のゲート電極に直接印加すれべよい。
【００１８】図２に示すように、半導体集積回路９に
は、出力トランジスタＱ1 に流れる電流が許容範囲内で
あるか否かを検出する過電流検出回路がさらに設けられ
ている。過電流検出回路の詳細は図１に示すとおりであ
り、基準電圧発生回路１と、比較器２と、定電流源回路
６と、カレントミラー回路７と、電流−電圧変換回路８
とからなる。
は、出力トランジスタＱ1 に流れる電流が許容範囲内で
あるか否かを検出する過電流検出回路がさらに設けられ
ている。過電流検出回路の詳細は図１に示すとおりであ
り、基準電圧発生回路１と、比較器２と、定電流源回路
６と、カレントミラー回路７と、電流−電圧変換回路８
とからなる。
【００１９】基準電圧発生回路１は、基準電圧ＶBGを発
生する回路であり、図２に示すように基準電圧ＶBGは過
電流検出回路のみならず温度検出回路にも用いられるこ
とから、温度依存性を持たない安定した電圧である。但
し、温度検出回路は、基準電圧ＶBGの他の使用の一例で
あり、これを備えることは本実施例において必須でな
い。また、基準電圧ＶBGは過電流検出回路にのみ使用さ
れるものであってもよい。
生する回路であり、図２に示すように基準電圧ＶBGは過
電流検出回路のみならず温度検出回路にも用いられるこ
とから、温度依存性を持たない安定した電圧である。但
し、温度検出回路は、基準電圧ＶBGの他の使用の一例で
あり、これを備えることは本実施例において必須でな
い。また、基準電圧ＶBGは過電流検出回路にのみ使用さ
れるものであってもよい。
【００２０】定電流源回路６は、基準電圧ＶBGに基づい
て定電流Ｉ1 を生成する回路であり、図１に示すよう
に、トランジスタＱ2 、Ｑ4 と、抵抗Ｒ1 、Ｒ3 、Ｒ4
と、演算増幅器５と、温度補償用のｎ個のダイオードＤ
1 〜Ｄn から構成される。ｎ個のダイオードＤ1 〜Ｄn
は、出力トランジスタＱ1 の温度特性と定電流Ｉ1 の温
度特性を一致させるための温度補償素子である。
て定電流Ｉ1 を生成する回路であり、図１に示すよう
に、トランジスタＱ2 、Ｑ4 と、抵抗Ｒ1 、Ｒ3 、Ｒ4
と、演算増幅器５と、温度補償用のｎ個のダイオードＤ
1 〜Ｄn から構成される。ｎ個のダイオードＤ1 〜Ｄn
は、出力トランジスタＱ1 の温度特性と定電流Ｉ1 の温
度特性を一致させるための温度補償素子である。
【００２１】カレントミラー回路７は、定電流源回路６
より生成された定電流Ｉ1 を受け、これに基づく定電流
Ｉ2 を電流−電圧変換回路８に供給する回路である。し
たがって、トランジスタＱ2 とＱ3 のディメンジョンが
等しければ、Ｉ1 ＝Ｉ2 となる。但し、本発明において
トランジスタＱ2 とＱ3 のディメンジョンを等しくする
必要は必ずしもない。
より生成された定電流Ｉ1 を受け、これに基づく定電流
Ｉ2 を電流−電圧変換回路８に供給する回路である。し
たがって、トランジスタＱ2 とＱ3 のディメンジョンが
等しければ、Ｉ1 ＝Ｉ2 となる。但し、本発明において
トランジスタＱ2 とＱ3 のディメンジョンを等しくする
必要は必ずしもない。
【００２２】電流−電圧変換回路８は、カレントミラー
回路７により供給される定電流Ｉ2を抵抗Ｒ2 によって
リファレンス電圧Ｖr に変換する回路である。
回路７により供給される定電流Ｉ2を抵抗Ｒ2 によって
リファレンス電圧Ｖr に変換する回路である。
【００２３】図１及び図２に示すように、電流−電圧変
換回路８により生成されたリファレンス電圧Ｖr は比較
器２の反転入力端子（−）に、出力端子３に現れる電圧
は比較器２の非反転入力端子（＋）にそれぞれ入力さ
れ、比較器２はこれら電圧に基づいて検出信号４を生成
する。すなわち、比較器２は、出力端子３に現れる電圧
がリファレンス電圧Ｖr よりも低いと検出信号４をロー
レベルとし、出力端子３に現れる電圧がリファレンス電
圧Ｖr よりも高くなると検出信号４をハイレベルとす
る。
換回路８により生成されたリファレンス電圧Ｖr は比較
器２の反転入力端子（−）に、出力端子３に現れる電圧
は比較器２の非反転入力端子（＋）にそれぞれ入力さ
れ、比較器２はこれら電圧に基づいて検出信号４を生成
する。すなわち、比較器２は、出力端子３に現れる電圧
がリファレンス電圧Ｖr よりも低いと検出信号４をロー
レベルとし、出力端子３に現れる電圧がリファレンス電
圧Ｖr よりも高くなると検出信号４をハイレベルとす
る。
【００２４】かかる検出信号４は、図２に示すように、
論理回路１２に供給される。
論理回路１２に供給される。
【００２５】次に、本発明の第１の実施の形態による過
電流検出回路の動作を詳細に説明する。まず、基準電圧
発生回路１の出力電圧ＶBGを抵抗Ｒ3 、Ｒ4 で分圧し基
準電位を得る。該基準電位を演算増幅器５に入力し、該
演算増幅器５の出力をトランジスタＱ4 のゲート端子に
入力し、且つトランジスタＱ4 のソース端子の信号を演
算増幅器５にフィードバックさせることによって、ソー
ス電位が一定に保たれるようにする。該ソース電位と接
地電位間にはダイオードＤ1 〜Ｄn と抵抗Ｒ1が接続さ
れ定電流Ｉ1 を流す。この定電流Ｉ1 は（１）式で与え
らる。
電流検出回路の動作を詳細に説明する。まず、基準電圧
発生回路１の出力電圧ＶBGを抵抗Ｒ3 、Ｒ4 で分圧し基
準電位を得る。該基準電位を演算増幅器５に入力し、該
演算増幅器５の出力をトランジスタＱ4 のゲート端子に
入力し、且つトランジスタＱ4 のソース端子の信号を演
算増幅器５にフィードバックさせることによって、ソー
ス電位が一定に保たれるようにする。該ソース電位と接
地電位間にはダイオードＤ1 〜Ｄn と抵抗Ｒ1が接続さ
れ定電流Ｉ1 を流す。この定電流Ｉ1 は（１）式で与え
らる。
【００２６】
Ｉ1 ＝（（Ｒ4 ／（Ｒ3 ＋Ｒ4 ））ＶBG−ｎＶF ）／Ｒ1 [Ａ]…（１）
ここで、ｎはダイオードの個数、ＶF はダイオードの順
方向電圧である。トランジスタＱ2 及びＱ3 はカレント
ミラー回路７を構成するので、これらのトランジスタの
面積比に応じたミラー電流Ｉ2 がトランジスタＱ3 に流
れる。トランジスタＱ2 に対するトランジスタＱ3 の面
積比をｍとすると、ミラー電流Ｉ2 は抵抗Ｒ2 によりリ
ファレンス電圧Ｖr に変換される。リファレンス電圧Ｖ
r は（２）式で与えられる。
方向電圧である。トランジスタＱ2 及びＱ3 はカレント
ミラー回路７を構成するので、これらのトランジスタの
面積比に応じたミラー電流Ｉ2 がトランジスタＱ3 に流
れる。トランジスタＱ2 に対するトランジスタＱ3 の面
積比をｍとすると、ミラー電流Ｉ2 は抵抗Ｒ2 によりリ
ファレンス電圧Ｖr に変換される。リファレンス電圧Ｖ
r は（２）式で与えられる。
【００２７】
Ｖr ＝（ｍＲ2 ／Ｒ1 ）（（Ｒ4 ／（Ｒ3 ＋Ｒ4 ））ＶBG−ｎＶF ） [Ｖ]…
（２）
但し、トランジスタＱ2 及びＱ3 はカレントミラー回路
とし動作するために次式を満足しなければいけない。
とし動作するために次式を満足しなければいけない。
【００２８】
（Ｒ3 ／（Ｒ3 ＋Ｒ4 ））ＶBG＜ＶBG−ＶT [Ｖ]…（３）
リファレンス電圧Ｖr の温度係数は（２）式より、
（∂Ｖr ／∂Ｔ）＝−（ｎｍＲ2 ／Ｒ1 ）（∂ＶF ／∂Ｔ） ［Ｖ／℃］…（
４）
となる。図３はダイオードの順方向電圧ＶF の温度特性
図であり、リファレンス電圧Ｖr は図３に示されるよう
なダイオードの温度特性を有する。
図であり、リファレンス電圧Ｖr は図３に示されるよう
なダイオードの温度特性を有する。
【００２９】また、出力トランジスタＱ1 の電圧降下Ｖ
DSは、検出電流値Ｉs とするとＶDS＝Ｉs ×Ｒonで表さ
れ、その温度係数は（５）式となる。
DSは、検出電流値Ｉs とするとＶDS＝Ｉs ×Ｒonで表さ
れ、その温度係数は（５）式となる。
【００３０】
（∂ＶDS／∂Ｔ）＝Ｉs （∂Ｒon／∂Ｔ） ［Ｖ／℃］…（５）
図４はＮチャネル型ＭＯＳＦＥＴについて測定したオン
抵抗Ｒonの温度特性図であり、出力トランジスタＱ1 の
電圧降下ＶDSは図４に示されるオン抵抗の温度特性を有
する。温度補償を行うためには、出力トランジスタＱ1
の電圧降下ＶDSの温度係数とリファレンス電圧の温度係
数が等しくなければならない。したがって、ダイオード
の段数は（４）及び（５）式より次式で求められるＮに
一番近い整数を選べばよい。
抵抗Ｒonの温度特性図であり、出力トランジスタＱ1 の
電圧降下ＶDSは図４に示されるオン抵抗の温度特性を有
する。温度補償を行うためには、出力トランジスタＱ1
の電圧降下ＶDSの温度係数とリファレンス電圧の温度係
数が等しくなければならない。したがって、ダイオード
の段数は（４）及び（５）式より次式で求められるＮに
一番近い整数を選べばよい。
【００３１】
Ｎ＝−（Ｒ1 Ｉs ／ｍＲ2 ）（∂Ｒon／∂Ｔ）／（∂ＶF ／∂Ｔ） …（６）
リファレンス電圧は（３）式で満足する範囲でパラメー
タを調整すればよい。
タを調整すればよい。
【００３２】このように、リファレンス電圧Ｖr は、定
電流を得る定電流源回路６で生成したダイオードの温度
特性を有する定電流Ｉ1 のミラー電流Ｉ2 と抵抗Ｒ2 に
よって発生するため、リファレンス電圧Ｖr の設定範囲
はダイオードの電圧降下の影響を受けることなく、自由
に設定可能となる。したがって、ダイオードの段数に関
係なくカレントミラー比と抵抗比を調整することによ
り、検出電流範囲を広げることが可能となる。
電流を得る定電流源回路６で生成したダイオードの温度
特性を有する定電流Ｉ1 のミラー電流Ｉ2 と抵抗Ｒ2 に
よって発生するため、リファレンス電圧Ｖr の設定範囲
はダイオードの電圧降下の影響を受けることなく、自由
に設定可能となる。したがって、ダイオードの段数に関
係なくカレントミラー比と抵抗比を調整することによ
り、検出電流範囲を広げることが可能となる。
【００３３】そして、このように生成されたリファレン
ス電圧Ｖr 及び出力端子３に現れる電圧に基づき、比較
器２が出力トランジスタＱ1 に過電流が流れていること
を検知すると、上述のように比較器２は検出信号４をハ
イレベルとし、これに応答して論理回路１２は、入力信
号にかかわらずその出力を強制的にローレベルとする。
これによって、出力トランジスタＱ1 は非導通状態とな
り、外部負荷ＲL への電流供給が遮断されるので、出力
トランジスタＱ1 は過電流による破壊から守られる。
ス電圧Ｖr 及び出力端子３に現れる電圧に基づき、比較
器２が出力トランジスタＱ1 に過電流が流れていること
を検知すると、上述のように比較器２は検出信号４をハ
イレベルとし、これに応答して論理回路１２は、入力信
号にかかわらずその出力を強制的にローレベルとする。
これによって、出力トランジスタＱ1 は非導通状態とな
り、外部負荷ＲL への電流供給が遮断されるので、出力
トランジスタＱ1 は過電流による破壊から守られる。
【００３４】以上のとおり、本実施の形態によれば、リ
ファレンス電圧Ｖr の設定において温度補償素子である
ダイオードの電圧降下の影響を受けないので、出力トラ
ンジスタＱ1 の温度特性を十分に補償しつつ、過電流検
出値を所望の値に設定可能となる。
ファレンス電圧Ｖr の設定において温度補償素子である
ダイオードの電圧降下の影響を受けないので、出力トラ
ンジスタＱ1 の温度特性を十分に補償しつつ、過電流検
出値を所望の値に設定可能となる。
【００３５】尚、図１においては、カレントミラー回路
７の動作電圧として基準電圧ＶBGを用いたが、本発明は
これに限定されることはなく、図４に示すように、Ｖ
cc2 を用いてもよい。この場合、リファレンス電圧Ｖr
の設定範囲を最大Ｖcc2 近傍まで高めることができる。
但し、本発明はこれらに限定されるものではなく、他の
電圧、例えばＶcc1 やその他の電圧をカレントミラー回
路７の動作電圧として使用することも可能であることは
言うまでもない。
７の動作電圧として基準電圧ＶBGを用いたが、本発明は
これに限定されることはなく、図４に示すように、Ｖ
cc2 を用いてもよい。この場合、リファレンス電圧Ｖr
の設定範囲を最大Ｖcc2 近傍まで高めることができる。
但し、本発明はこれらに限定されるものではなく、他の
電圧、例えばＶcc1 やその他の電圧をカレントミラー回
路７の動作電圧として使用することも可能であることは
言うまでもない。
【００３６】（第２の実施の形態）図６は、本発明の第
２の実施の形態による過電流検出回路を示す回路図であ
る。
２の実施の形態による過電流検出回路を示す回路図であ
る。
【００３７】図６に示す第２の実施の形態における過電
流検出回路は、基準電圧発生回路１と、トランジスタＱ
1 と、バイポーラトランジスタＱ5 及びＱ6 と、抵抗Ｒ
1 及びＲ2 と、比較器と温度補償用のｎ個のダイオード
Ｄ1 〜Ｄn から構成される。カレントミラーを構成する
トランジスタＱ5 のコレクタ電位は、ベース−エミッタ
間電圧と等しくなる。また、この電位は物理パラメータ
だけで決まる定数となるので、コレクタ電位は一定とな
り、そのため、本実施例においては演算増幅器は不要で
ある。したがって、ダイオードと抵抗を流れる電流Ｉ1
は定電流となり、前記ダイオードの温度特性に比例した
温度特性を有する定電流がミラーされる。ミラーされた
電流Ｉ2 はダイオードの温度特性に比例した温度特性を
有するので、リファレンス電圧Ｖr も温度特性を有する
こととなる。したがって、ダイオードの段数に関係なく
カレントミラー比と抵抗比を調整することにより、検出
電流範囲を広げることが可能となる。
流検出回路は、基準電圧発生回路１と、トランジスタＱ
1 と、バイポーラトランジスタＱ5 及びＱ6 と、抵抗Ｒ
1 及びＲ2 と、比較器と温度補償用のｎ個のダイオード
Ｄ1 〜Ｄn から構成される。カレントミラーを構成する
トランジスタＱ5 のコレクタ電位は、ベース−エミッタ
間電圧と等しくなる。また、この電位は物理パラメータ
だけで決まる定数となるので、コレクタ電位は一定とな
り、そのため、本実施例においては演算増幅器は不要で
ある。したがって、ダイオードと抵抗を流れる電流Ｉ1
は定電流となり、前記ダイオードの温度特性に比例した
温度特性を有する定電流がミラーされる。ミラーされた
電流Ｉ2 はダイオードの温度特性に比例した温度特性を
有するので、リファレンス電圧Ｖr も温度特性を有する
こととなる。したがって、ダイオードの段数に関係なく
カレントミラー比と抵抗比を調整することにより、検出
電流範囲を広げることが可能となる。
【００３８】尚、本実施の形態においても、カレントミ
ラー回路７の動作電圧として他の電圧を用いてもよい。
ラー回路７の動作電圧として他の電圧を用いてもよい。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
リファレンス電圧の設定において温度補償素子であるダ
イオードの電圧降下の影響を受けないので、出力トラン
ジスタの温度特性を十分に補償しつつ、過電流検出値を
所望の値に設定することができる。すなわち、リファレ
ンス電圧は、ダイオードの段数、カレントミラー比及び
抵抗比を調整することにより容易に変更が可能となり、
検出電流範囲の設計自由度を大きくするという効果があ
る。
リファレンス電圧の設定において温度補償素子であるダ
イオードの電圧降下の影響を受けないので、出力トラン
ジスタの温度特性を十分に補償しつつ、過電流検出値を
所望の値に設定することができる。すなわち、リファレ
ンス電圧は、ダイオードの段数、カレントミラー比及び
抵抗比を調整することにより容易に変更が可能となり、
検出電流範囲の設計自由度を大きくするという効果があ
る。
【図１】本発明の第１の実施の形態による過電流検出回
路を示す回路図である。
路を示す回路図である。
【図２】過電流検出回路を有する半導体集積回路を示す
図である。
図である。
【図３】図１のダイオードの順方向電圧ＶF の温度特性
図である。
図である。
【図４】図１の出力トランジスタＱ1 のオン抵抗Ｒonの
温度特性図である。
温度特性図である。
【図５】本発明の第１の実施の形態の変形による過電流
検出回路を示す回路図である。
検出回路を示す回路図である。
【図６】本発明の第２の実施の形態による過電流検出回
路を示す回路図である。
路を示す回路図である。
【図７】従来の過電流回路の一例を示す図である。
１、７１ 基準電圧発生回路
２、７２ 比較器
３、７３ 出力端子
４、７４ 過電流検出端子
５ 演算増幅器
６ 定電流源回路
７ カレントミラー回路
８ 電流−電圧変換回路
９、７０ 過電流検出回路を含む半導体集積回路
１０ 入力端子
１１ 入力バッファ
１２ 論理回路
１３ レベルシフト回路
Ｄ1 〜Ｄn 、Ｄ71〜Ｄ7n ダイオード素子
Ｉ1 、Ｉ2 定電流
Ｑ1 、Ｑ71 出力トランジスタ
Ｑ2 〜Ｑ4 ＭＯＳトランジスタ
Ｑ5 、Ｑ6 バイポーラトランジスタ
ＲL 、ＲL ′ 外部負荷
Ｒ1 〜Ｒ4 、Ｒ75、Ｒ76 抵抗素子
ＶBG、ＶBG′ 基準電圧発生回路の出力電圧
Ｖr 、Ｖr ′ リファレンス電圧
Claims (7)
- 【請求項１】 出力トランジスタのオン抵抗による電圧
降下とリファレンス電圧とを比較することによって前記
出力トランジスタの過電流状態を検出する過電流検出回
路であって、 前記リファレンス電圧は、第１の電源と、前記第１の電
源電圧をもとに第１の基準電圧を出力する基準電圧発生
回路と、少なくとも一つのダイオードと前記第１の基準
電圧及び前記ダイオードの温度特性に基づき第２の温度
特性を有する定電流を発生する定電流源回路と、前記定
電流を入力電流とするカレントミラー回路と、前記カレ
ントミラー回路の出力電流を電圧に変換する電流−電圧
変換回路とを備えたリファレンス電圧発生回路によって
前記第２の温度特性を有して出力され、 前記出力トランジスタの有する第１の温度特性を前記リ
ファレンス電圧の有する前記第１の温度特性と実質的に
等しい前記第２の温度特性で補償しつつ前記過電流検出
回路の検出範囲を前記電流−電圧変換回路によって調整
されることを特徴とする過電流検出回路。 - 【請求項２】 前記出力トランジスタの出力端は、第２
の電源電圧と接続されている負荷をもつ出力端子と接続
されていることを特徴とする請求項１記載の過電流検出
回路。 - 【請求項３】 前記定電流源回路は、前記基準電圧発生
回路の出力する第１の基準電圧を第２の基準電圧に変換
する手段と、前記第２の基準電圧を入力電圧とし、出力
トランジスタのゲートに供給し、前記トランジスタのソ
ース電位をフィードバックする演算増幅器と、前記トラ
ンジスタのソース電位と接地電位間に前記少なくとも一
つのダイオードと抵抗とを直列に設けることにより定電
流を発生させる手段とを有することを特徴とする請求項
１または２記載の過電流検出回路。 - 【請求項４】 前記カレントミラー回路を構成する複数
のトランジスタのソース端子は、第３の電源電圧と接続
されていることを特徴とする請求項１又は２記載の過電
流検出回路。 - 【請求項５】 前記カレントミラー回路は、ＰＮＰトラ
ンジスタで構成されていること特徴とする請求項１記載
の過電流検出回路。 - 【請求項６】 出力端子と電源電位との間に接続された
出力トランジスタに流れる過電流を検出する過電流検出
回路であって、基準電圧と接地電位間に 設けられた少な
くとも一つのダイオードを有し前記ダイオードに基づく
所定の温度特性を有する第１の定電流を生成する定電流
源回路と、前記第１の定電流を入力しこれに基づき第２
の定電流を生成するカレントミラー回路と、前記第２の
定電流をリファレンス電圧に変換する電流−電圧変換回
路と、前記リファレンス電圧と前記出力端子の電圧とを
比較する比較器とを備え、前記所定の温度特性は前記出
力トランジスタの温度特性を実質的に等しく、且つ、前
記リファレンス電圧は前記電流−電圧変換回路によって
調整されることを特徴とする過電流検出回路。 - 【請求項７】 出力端子と電源電位との間に接続された
出力トランジスタと、入力信号に基づいて出力トランジ
スタの導通状態を制御する論理回路と、前記出力トラン
ジスタに流れる過電流を検出する過電流検出回路とを備
える半導体集積回路において、前記過電流検出回路は、
基準電圧と接地電位間に設けられた少なくとも一つのダ
イオードを有し前記ダイオードに基づき前記出力トラン
ジスタの温度特性と実質的に等しい温度特性を有する第
１の定電流を生成する定電流源回路と、前記第１の定電
流を入力しこれに基づき第２の定電流を生成するカレン
トミラー回路と、前記第２の定電流を所望の設定値にな
るようにリファレンス電圧に変換する電流−電圧変換回
路と、前記リファレンス電圧と前記出力端子の電圧とを
比較しこれに基づき検出信号を発生する比較器とを含
み、前記論理回路は、前記検出信号の発生に応答して前
記入力信号にかかわらず前記出力トランジスタを非導通
状態とすることを特徴とする半導体集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05223299A JP3385995B2 (ja) | 1999-03-01 | 1999-03-01 | 過電流検出回路及びこれを内蔵した半導体集積回路 |
| US09/514,383 US6392392B1 (en) | 1999-03-01 | 2000-02-28 | Over-current detecting circuit |
| DE10009755A DE10009755A1 (de) | 1999-03-01 | 2000-03-01 | Überstromerfassungsschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05223299A JP3385995B2 (ja) | 1999-03-01 | 1999-03-01 | 過電流検出回路及びこれを内蔵した半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000252804A JP2000252804A (ja) | 2000-09-14 |
| JP3385995B2 true JP3385995B2 (ja) | 2003-03-10 |
Family
ID=12908994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05223299A Expired - Fee Related JP3385995B2 (ja) | 1999-03-01 | 1999-03-01 | 過電流検出回路及びこれを内蔵した半導体集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6392392B1 (ja) |
| JP (1) | JP3385995B2 (ja) |
| DE (1) | DE10009755A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9087714B2 (en) | 2010-09-01 | 2015-07-21 | Ricoh Electronic Devices Co., Ltd. | Semiconductor integrated circuit and semiconductor integrated circuit apparatus |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3470073B2 (ja) * | 2000-01-21 | 2003-11-25 | 株式会社日立製作所 | 空気流量計 |
| DE10042585C1 (de) * | 2000-08-30 | 2002-11-14 | Infineon Technologies Ag | Schaltungsanordnung zur Erfassung des Stromes in einem Lasttransistor |
| CN1252480C (zh) * | 2001-04-05 | 2006-04-19 | 深圳赛意法微电子有限公司 | 低压电流检测放大器电路 |
| KR100393226B1 (ko) * | 2001-07-04 | 2003-07-31 | 삼성전자주식회사 | 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로 |
| JP2003202925A (ja) * | 2001-11-26 | 2003-07-18 | Em Microelectronic Marin Sa | 高電圧用途のための定電流源回路 |
| JP3800115B2 (ja) * | 2002-03-25 | 2006-07-26 | 株式会社デンソー | 過電流検出機能付き負荷駆動回路 |
| US6894477B1 (en) * | 2003-03-04 | 2005-05-17 | Fazaki North America, Inc. | Electrical current monitor |
| US6919811B1 (en) * | 2003-05-30 | 2005-07-19 | National Semiconductor Corporation | Charger detection and enable circuit |
| JP3830473B2 (ja) * | 2003-07-04 | 2006-10-04 | 沖電気工業株式会社 | 基準電圧発生回路 |
| EP1607754A1 (en) * | 2004-06-14 | 2005-12-21 | Dialog Semiconductor GmbH | Circuit for monitoring a load current |
| JP2006244228A (ja) * | 2005-03-04 | 2006-09-14 | Elpida Memory Inc | 電源回路 |
| US7327186B1 (en) * | 2005-05-24 | 2008-02-05 | Spansion Llc | Fast wide output range CMOS voltage reference |
| JP4929020B2 (ja) * | 2007-04-10 | 2012-05-09 | 矢崎総業株式会社 | 負荷回路の過電流保護装置 |
| DE102008055696A1 (de) * | 2008-01-25 | 2009-07-30 | Continental Teves Ag & Co. Ohg | Elektronische Schaltungseinrichtung zur Erfassung eines Detektionselementstroms und/oder einer Temperatur in diesem Detektionselement |
| US7957709B1 (en) * | 2008-03-05 | 2011-06-07 | Triquint Semiconductor, Inc. | Beta correction block |
| US8558553B2 (en) * | 2008-12-16 | 2013-10-15 | Infineon Technologies Austria Ag | Methods and apparatus for selecting settings for circuits |
| JP2010193033A (ja) * | 2009-02-17 | 2010-09-02 | Renesas Electronics Corp | 過電流保護回路 |
| KR101094965B1 (ko) | 2010-01-21 | 2011-12-15 | 주식회사 디엠비테크놀로지 | 온도 보상형 과전류 검출장치 |
| US11239837B2 (en) * | 2017-12-15 | 2022-02-01 | Rohm Co., Ltd. | Switch device |
| CN109634340B (zh) * | 2018-12-19 | 2023-10-13 | 卡斯柯信号有限公司 | 一种压控恒流源输出电路 |
| DE102020111875B3 (de) * | 2020-04-30 | 2021-06-10 | Infineon Technologies Ag | Verfahren zum schutz eines transistors vor überlastung und elektronische schaltung |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56160112A (en) * | 1980-04-30 | 1981-12-09 | Sony Corp | Biasing circuit of electric power amplifier |
| JPH0646709B2 (ja) * | 1985-02-28 | 1994-06-15 | キヤノン株式会社 | デジタル・アナログ変換器 |
| JP2797336B2 (ja) * | 1988-09-26 | 1998-09-17 | 日本電気株式会社 | 半導体集積回路 |
| US5343141A (en) * | 1992-06-09 | 1994-08-30 | Cherry Semiconductor Corporation | Transistor overcurrent protection circuit |
| JPH08263152A (ja) * | 1995-03-20 | 1996-10-11 | Fujitsu Ten Ltd | 安定化電源回路 |
| JPH09138247A (ja) | 1995-11-16 | 1997-05-27 | Nissan Motor Co Ltd | 過電流検知回路 |
| US5834984A (en) * | 1997-03-26 | 1998-11-10 | Nec Corporation | Current controlled oscillator |
| JP3832943B2 (ja) * | 1997-10-15 | 2006-10-11 | 沖電気工業株式会社 | 定電流源回路とそれを用いたディジタル／アナログ変換回路 |
| US6265857B1 (en) * | 1998-12-22 | 2001-07-24 | International Business Machines Corporation | Constant current source circuit with variable temperature compensation |
-
1999
- 1999-03-01 JP JP05223299A patent/JP3385995B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-28 US US09/514,383 patent/US6392392B1/en not_active Expired - Fee Related
- 2000-03-01 DE DE10009755A patent/DE10009755A1/de not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9087714B2 (en) | 2010-09-01 | 2015-07-21 | Ricoh Electronic Devices Co., Ltd. | Semiconductor integrated circuit and semiconductor integrated circuit apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US6392392B1 (en) | 2002-05-21 |
| DE10009755A1 (de) | 2000-10-12 |
| JP2000252804A (ja) | 2000-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3385995B2 (ja) | 過電流検出回路及びこれを内蔵した半導体集積回路 | |
| US7215183B2 (en) | Reference voltage generator circuit | |
| US7626792B2 (en) | Power supply control apparatus including highly-reliable overcurrent detecting circuit | |
| JP2019533961A (ja) | トランジスタ電力スイッチのための電流感知及び制御 | |
| US7576524B2 (en) | Constant voltage generating apparatus with simple overcurrent/short-circuit protection circuit | |
| JP5168413B2 (ja) | 電圧駆動型素子を駆動する駆動装置 | |
| US6917187B2 (en) | Stabilized DC power supply device | |
| US7310213B2 (en) | Semiconductor device provided with overheat protection circuit and electronic circuit using the same | |
| JP2005333691A (ja) | 過電流検出回路及びこれを有する電源装置 | |
| JP3831894B2 (ja) | 半導体集積回路 | |
| KR20070003656A (ko) | 온도 조절 방법 및 회로 | |
| US6650097B2 (en) | Voltage regulator with reduced power loss | |
| JP2004312231A (ja) | 半導体集積回路装置 | |
| US11353902B2 (en) | Power control semiconductor device, variable output voltage power supply, and designing method | |
| JP2007135274A (ja) | 電流異常検出回路及びその異常検出時電流値調整方法 | |
| JP3822781B2 (ja) | 安定化電源回路 | |
| EP1220071B1 (en) | Semiconductor device | |
| JP4614750B2 (ja) | レギュレータ | |
| JP2003114726A (ja) | 半導体集積回路 | |
| JP3959924B2 (ja) | 負荷駆動回路 | |
| US5864230A (en) | Variation-compensated bias current generator | |
| JP4712398B2 (ja) | 半導体装置 | |
| JP2008171070A (ja) | 電源装置およびそれを用いた電子機器 | |
| JP3983754B2 (ja) | 過熱保護回路を備えた半導体装置およびそれを用いた電子回路 | |
| JP2000236621A (ja) | 電源供給制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140110 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |