JP2000236621A - 電源供給制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 電力を供給する負荷の数に合わせて適切な過
電流設定を行って、過電流制限に際して無駄な電力消費
が生じないようにすること。 【解決手段】 負荷の断線に伴って過電流検出回路の基
準電圧の値を変更し、過電流検出回路の過電流検出設定
値を正常な負荷の数に合わせて切り換えることにより、
常に適切な過電流検出を行うようにする。これにより、
負荷の一方が断線した場合、過電流検出設定値が下がる
ため、全ての負荷が正常な場合よりも低い過電流を検出
して、ドライバ及びサーマルＦＥＴによる過電流保護が
行われ、過電流制限に際して電力の無駄が生じることを
防止することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電源供給制御装置お
よび電源供給制御方法に関し、より詳しくは、制御信号
に応じてスイッチング制御により、電源から負荷への電
力供給を制御する半導体スイッチを備えた電源供給制御
装置および電源供給制御方法に関する。

【０００２】

【従来の技術】従来の半導体スイッチを備えた電源供給
制御装置としては、例えば図９に示すようなものがあ
る。本従来例の電源供給制御装置は、自動車においてバ
ッテリからの電源を選択的に各負荷に供給して、負荷へ
の電力供給を制御する装置である。

【０００３】同図において、本従来例の電源供給制御装
置は、電源１０１の出力電圧ＶＢをヘッドライトやパワ
ーウインドウの駆動モータ等々の負荷１０２に供給する
経路にシャント抵抗ＲＳおよびサーマルＦＥＴＱＦのド
レインＤ−ソースＳを直列接続した構成である。また、
シャント抵抗ＲＳを流れる電流を検出してハードウェア
回路によりサーマルＦＥＴＱＦの駆動を制御するドライ
バ９０１と、ドライバ９０１でモニタした電流値に基づ
いてサーマルＦＥＴＱＦの駆動信号をオン／オフ制御す
るＡ／Ｄ変換器９０２およびマイコン（ＣＰＵ）９０３
とを備えている。

【０００４】半導体スイッチとしてのサーマルＦＥＴＱ
Ｆは、図示しない温度センサを内蔵してサーマルＦＥＴ
ＱＦが規定以上の温度まで上昇した場合には、内蔵する
ゲート遮断回路によってサーマルＦＥＴＱＦを強制的に
オフ制御する過熱遮断機能を備えている。また、図中の
ＲＧは内蔵抵抗であり、ＺＤ１はゲートＧ−ソースＳ間
を１２［Ｖ］に保ってゲートＧに過電圧が印加されよう
とした場合にこれをバイパスさせるツェナーダイオード
である。

【０００５】また、本従来例の電源供給制御装置では、
負荷１０２またはサーマルＦＥＴＱＦのドレインＤ−ソ
ースＳ間における過電流に対する保護機能をも備えてい
る。即ち、ドライバ９０１は、電流モニタ回路としての
差動増幅器９１１，９１３と、電流制限回路としての差
動増幅器９１２と、チャージポンプ回路９１５と、マイ
コン９０３からのオン／オフ制御信号および電流制限回
路からの過電流判定結果に基づき、内部抵抗ＲＧを介し
てサーマルＦＥＴＱＦのゲートＧを駆動する駆動回路９
１４を備えて構成されている。

【０００６】シャント抵抗ＲＳの電圧降下に基づき差動
増幅器９１２を介して、電流が判定値（上限）を超えた
として過電流が検出された場合には、駆動回路９１４に
よってサーマルＦＥＴＱＦをオフ動作とし、その後電流
が低下して判定値（下限）を下回ったらサーマルＦＥＴ
ＱＦをオン動作させる。

【０００７】一方、マイコン９０３は、電流モニタ回路
（差動増幅器９１１，９１３）を介して電流を常時モニ
タしており、正常値を上回る異常電流が流れていれば、
サーマルＦＥＴＱＦの駆動信号をオフすることによりサ
ーマルＦＥＴＱＦをオフ動作させる。なお、マイコン９
０３からオフ制御の駆動信号が出力される前に、サーマ
ルＦＥＴＱＦの温度が規定値を超えていれば、過熱遮断
機能によってサーマルＦＥＴＱＦはオフ動作となる。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来の電源供給制御装置にあっては、電流検出を行うため
に電力の供給経路に直列接続されるシャント抵抗ＲＳを
必要とした構成であり、近年のサーマルＦＥＴＱＦのオ
ン抵抗の低減に伴う負荷の大電流化により、シャント抵
抗の熱損失が無視できないという問題点がある。

【０００９】また、上述の過熱遮断機能や過電流制限回
路は、負荷１０２や配線にほぼ完全な短絡状態が発生し
て大電流が流れる場合には機能するが、ある程度の短絡
抵抗を持つ不完全短絡などのレアショートが発生して小
さい短絡電流が流れた場合には機能せず、電流のモニタ
回路を介してマイコン９０３により異常電流を検出して
サーマルＦＥＴＱＦをオフ制御するしかなく、このよう
な異常電流に対するマイコン制御による応答性が悪いと
いう事情もあった。

【００１０】また、シャント抵抗ＲＳやＡ／Ｄ変換器９
０２、マイコン９０３等が必要であるため、大きな実装
スペースが必要であり、またこれらの比較的高価な部品
により装置コストが高くなってしまうという問題点もあ
る。

【００１１】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、複数の負荷に電
力を供給する時、電力を供給する負荷の数に合わせて適
切な過電流設定を行って、過電流制限に際して電力の無
駄が生じないようにすることができる電源供給制御回路
を提供することである。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の特徴は、入力される制御信号に応
じてスイッチング制御されることにより電源から複数の
負荷への電力供給を制御する半導体スイッチング素子
と、少なくとも１個以上の前記負荷が接続された状態で
前記半導体スイッチング素子の端子間電圧特性と等価な
電圧特性を有し、且つ前記接続した負荷の数に応じた値
の基準電圧を発生する基準電圧発生手段と、前記半導体
スイッチング素子の端子間電圧と前記基準電圧との差を
検出する検出手段と、前記検出手段により検出された前
記端子間電圧と前記基準電圧との差に応じて前記半導体
スイッチング素子をオン／オフ制御する制御手段と、を
具備することにある。

【００１３】請求項２の発明の特徴は、入力される制御
信号に応じてスイッチング制御されることにより電源か
ら２個の負荷への電力供給を制御する半導体スイッチン
グ素子と、前記少なくとも１個の負荷が接続された状態
で前記半導体スイッチング素子の端子間電圧特性と等価
な電圧特性を有する第１の基準電圧を発生し、且つこの
第１の基準電圧の値を２段階に変化させる機能を有する
第１の基準電圧発生手段と、前記少なくとも１個の負荷
が接続された状態で前記半導体スイッチング素子の端子
間電圧特性と等価な電圧特性を有する第２基準電圧を発
生する第２の基準電圧発生手段と、前記半導体スイッチ
ング素子の端子間電圧と前記第１の基準電圧との差を検
出する第１の検出手段と、前記第１の検出手段により検
出された前記端子間電圧と前記第１の基準電圧との差に
応じて前記半導体スイッチング素子をオン／オフ制御す
る制御手段と、前記半導体スイッチング素子の端子間電
圧と前記第２の基準電圧との差を検出して検出信号を出
力する第２の検出手段と、を具備し、前記第２の検出手
段から出力される検出信号により前記第１の基準電圧発
生手段により発生される前記第１の基準電圧の値を変化
させることにある。請求項３の発明の前記第２の検出手
段は、前記２個の負荷がランプであった場合の断線を検
出し、前記検出信号は断線検出信号として外部に出力さ
れる。

【００１４】

【発明の実施の形態】まず、本発明の実施形態の説明の
前に、本発明の要部である電流振動型遮断機能付きスイ
ッチング回路による電源供給制御について説明する。

【００１５】以下、本発明に係る電源供給制御装置およ
び電源供給制御方法について、図１乃至図６を参照して
詳細に説明する。以下の説明では、電源供給制御装置お
よび電源供給制御方法は、例えば自動車においてバッテ
リからの電源を選択的にランプ等の各負荷に供給して、
負荷への電力供給を制御する装置に適用した実施の形態
例について説明するが、本発明はこのような形態に限定
されるものではなく、電源から負荷への電力供給をスイ
ッチング制御する電源供給制御装置および電源供給制御
方法であればどのような形態であっても適用可能であ
る。

【００１６】ここで、図１は本発明による電源供給制御
装置の回路構成図、図２は実施形態で使用する半導体ス
イッチ（サーマルＦＥＴ）の詳細な回路構成図、図３、
図４および図５は実施形態の電源供給制御装置および電
源供給制御方法が利用する原理を説明する説明図、図６
は短絡故障時および通常動作時の実施形態の電源供給制
御装置における半導体スイッチの電流と電圧を例示する
波形図である。

【００１７】本発明の第１の実施形態の電源供給制御装
置について、図１を参照して説明すると、本実施形態の
電源供給制御装置は、電源１０１の出力電圧ＶＢを負荷
１０２に供給する経路に、半導体スイッチとしてのサー
マルＦＥＴＱＡのドレインＤ−ソースＳを直列接続した
構成である。ここで、サーマルＦＥＴＱＡにはＤＭＯＳ
構造のＮＭＯＳ型を使用しているがＰＭＯＳ型でも実現
可能である。

【００１８】また同図において、サーマルＦＥＴＱＡを
駆動制御する部分については、ＦＥＴＱＢ、抵抗Ｒ１〜
Ｒ１０、ツェナーダイオードＺＤ１、ダイオードＤ１、
コンパレータＣＭＰ１、駆動回路１１１およびスイッチ
ＳＷ１を備えた構成である。なお、参照符号として抵抗
には“Ｒ”とそれに続く数字を使用しているが、以下の
説明では参照符号として使用すると共に、それぞれ該抵
抗の抵抗値をも表すものとする。また、図１中の点線で
囲った部分１１０ａはアナログ集積化されるチップ部分
（電流振動型遮断機能付きスイッチング回路）を示す。

【００１９】負荷１０２は例えばヘッドライトやパワー
ウィンドウの駆動モータ等々であり、ユーザ等がスイッ
チＳＷ１をオンさせることにより機能する。駆動回路１
１１には、コレクタ側が電位ＶＰに接続されたソースト
ランジスタＱ５と、エミッタ側が接地電位（ＧＮＤ）に
接続されたシンクトランジスタＱ６とを直列接続して備
え、スイッチＳＷ１のオン／オフ切換えによる切換え信
号に基づき、ソーストランジスタＱ５およびシンクトラ
ンジスタＱ６をオン／オフ制御して、サーマルＦＥＴＱ
Ａを駆動制御する信号を出力する。なお図中、ＶＢは電
源１０１の出力電圧であり、例えば１２［Ｖ］である。
また、ＶＰはチャージポンプの出力電圧であり、例えば
ＶＢ＋１０［Ｖ］である。

【００２０】半導体スイッチとしてのサーマルＦＥＴＱ
Ａは、より詳しくは図２に示すような構成を備えてい
る。図２において、サーマルＦＥＴＱＡは、内蔵抵抗Ｒ
Ｇ、温度センサ１２１、ラッチ回路１２２及び過熱遮断
用ＦＥＴＱＳを備えている。なお、ＺＤ１はゲートＧ−
ソースＳ間を１２［Ｖ］に保ってゲートＧに過電圧が印
加されようとした場合にこれをバイパスさせるツェナー
ダイオードである。

【００２１】つまり、本実施形態で使用するサーマルＦ
ＥＴＱＡは、サーマルＦＥＴＱＡが規定以上の温度まで
上昇したことが温度センサ１２１によって検出された場
合には、その旨の検出情報がラッチ回路１２２に保持さ
れ、ゲート遮断回路としての過熱遮断用ＦＥＴＱＳがオ
ン動作となることによって、サーマルＦＥＴＱＡを強制
的にオフ制御する過熱遮断機能を備えている。

【００２２】温度センサ１２１は４個のダイオードが縦
続接続されてなり、実装上、温度センサ１２１はサーマ
ルＦＥＴＱＡの近傍に配置形成されている。サーマルＦ
ＥＴＱＡの温度が上昇するにつれて温度センサ１２１の
各ダイオードの抵抗値が減少するので、ＦＥＴＱ５１の
ゲート電位が“Ｌ”レベルとされる電位まで下がると、
ＦＥＴＱ５１がオン状態からオフ状態に遷移する。これ
により、ＦＥＴＱ５４のゲート電位がサーマルＦＥＴＱ
Ａのゲート制御端子（Ｇ）の電位にプルアップされ、Ｆ
ＥＴＱ５４がオフ状態からオン状態に遷移して、ラッチ
回路１２２に“１”がラッチされることとなる。このと
き、ラッチ回路１２２の出力が“Ｈ”レベルとなって過
熱遮断用ＦＥＴＱＳがオフ状態からオン状態に遷移する
ので、サーマルＦＥＴＱＡの真のゲート（ＴＧ）の電位
レベルが“Ｌ”レベルとなって、サーマルＦＥＴＱＡが
オン状態からオフ状態に遷移して、過熱遮断されること
となる。

【００２３】また、本実施形態の電源供給制御装置で
は、負荷１０２またはサーマルＦＥＴＱＡのドレインＤ
−ソースＳ間において発生する短絡故障による過電流、
或いは不完全短絡故障による異常電流に対する保護機能
をも備えている。以下、図１を参照して、この保護機能
を実現する構成について説明する。

【００２４】先ず、特許請求の範囲にいう基準電圧発生
手段は、ＦＥＴ（第２半導体スイッチ）ＱＢおよび抵抗
（第２負荷）Ｒｒで構成されている。ＦＥＴＱＢのドレ
インおよびゲートはそれぞれサーマルＦＥＴＱＡのドレ
イン（Ｄ）および真のゲート（ＴＧ）に接続され、ＦＥ
ＴＱＢのソース（ＳＢ）は抵抗Ｒｒの一方の端子に接続
され、抵抗Ｒｒの他の端子は接地電位（ＧＮＤ）に接続
されている。このように、ＦＥＴＱＢおよびサーマルＦ
ＥＴＱＡのドレイン（Ｄ）およびゲート（ＴＧ）を共通
化することにより同一チップ（１１０ａ）への集積化を
容易にすることができる。

【００２５】また、ＦＥＴＱＢおよびサーマルＦＥＴＱ
Ａは同一プロセスで同一チップ（１１０ａ）上に形成さ
れたものを使用することとして、温度ドリフトやロット
間のバラツキの影響を除去（削減）するようにしてい
る。また、ＦＥＴＱＢの電流容量がサーマルＦＥＴＱＡ
の電流容量よりも小さくなるように、それぞれのＦＥＴ
を構成する並列接続のトランジスタ数を（ＦＥＴＱＢの
トランジスタ数：１個）＜（サーマルＦＥＴＱＡのトラ
ンジスタ数：１０００個）となるように構成している。

【００２６】さらに、抵抗Ｒｒの抵抗値は、後述のよう
に負荷１０２の抵抗値×（ＦＥＴＱＢのトランジスタ
数：１個／サーマルＦＥＴＱＡのトランジスタ数：１０
００個）の値となるように設定される。この抵抗Ｒｒの
設定により、サーマルＦＥＴＱＡに正常動作の負荷電流
（５［ｍＡ］）が流れたときと同じドレイン−ソース間
電圧ＶＤＳをＦＥＴＱＢに発生させることができる。ま
た、以上のような回路規定により、ＦＥＴＱＢおよび抵
抗Ｒｒで構成される基準電圧発生手段の構成を極力小型
化することができ、実装スペースを縮小して装置コスト
を低減することができる。

【００２７】可変抵抗ＲＶはサーマルＦＥＴＱＡのソー
スＳＡ抵抗Ｒ１，Ｒ２の分圧点との間に負荷１０２に対
して直列に接続されている。可変抵抗ＲＶの抵抗値を変
えることにより第２負荷の抵抗値を等価的に可変設定す
る。即ち、チップ１１０ａの外部に可変抵抗ＲＶを設置
し、該可変抵抗ＲＶを調整することにより基準電圧生成
手段の設定値（基準）を目標の仕様に設定することが可
能となる。これにより、アナログ集積化する場合でも１
種類のチップ１１０ａで複数の仕様をカバーすることが
可能となる。

【００２８】コンパレータＣＭＰ１は、特許請求の範囲
にいう検出手段の一部を成す。コンパレータＣＭＰ１の
“＋”入力端子には、サーマルＦＥＴＱＡのドレインＤ
−ソースＳ間電圧ＶＤＳを抵抗Ｒ１と抵抗Ｒ２および可
変抵抗ＲＶの並列抵抗（Ｒ２‖ＲＶ）とで分圧した電圧
が抵抗Ｒ５を介して供給されている。また、コンパレー
タＣＭＰ１の“−”入力端子には、ＦＥＴＱＢのソース
電圧ＶＳが供給されている。つまり、これら“＋”およ
び“−”の両入力端子に供給される電位がほぼ一致した
ときに出力は有効（“Ｈ”レベル）となり、一致しない
ときに無効（“Ｌ”レベル）となる。なお、後述のよう
に、コンパレータＣＭＰ１は一定のヒステリシスを持っ
ている。

【００２９】次に、以上説明した本実施形態の電源供給
制御装置の回路構成を踏まえて、電源供給制御方法を説
明する。具体的な動作説明を行う前に、図３、図４およ
び図５を参照して、本実施形態の電源供給制御装置およ
び電源供給制御方法が利用する原理について説明する。
ここで、図３はオフ状態からオン状態への遷移時のドレ
イン−ソース間電圧の立ち下がり特性の説明図、図４は
概念的回路図、図５はサーマルＦＥＴのドレイン電流と
ゲート−ソース間電圧との特性を説明する説明図であ
る。

【００３０】半導体スイッチとしてサーマルＦＥＴＱＡ
を使用した場合、電源１０１から負荷１０２への電力供
給経路は、概念的に図４に示すような回路として表され
る。負荷１０２には電力供給経路の配線インダクタンス
Ｌ０と配線抵抗Ｒ０とを含む。なお、経路または負荷１
０２において短絡故障が発生した場合にはＲ０には短絡
抵抗も含まれることとなる。ここで短絡抵抗は、本実施
形態が適用対象としている自動車において負荷１０２を
ヘッドライトと仮定した場合には、上述の完全短絡（デ
ッドショート）の場合に約４０［ｍΩ］以下であり、不
完全短絡の場合は約４０〜５００［ｍΩ］である。

【００３１】このような電力供給経路の一部を成すサー
マルＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳは、サ
ーマルＦＥＴＱＡがオフ状態からオン状態へ遷移する際
の立ち下がり電圧特性として、図３に示す如くなる。即
ち、短絡の場合、基準負荷（通常動作）の場合、負荷１
０２が抵抗１［ＫΩ］の場合についての立ち下がり電圧
特性である。このように、立ち下がり特性は、電力供給
経路および負荷の状態、即ち、経路が持つ配線インダク
タンス並びに配線抵抗および短絡抵抗に基づく時定数に
応じて変化する。

【００３２】このようなドレイン−ソース間電圧ＶＤＳ
の特性の変化を利用して過電流検出を行う手法として、
以下で説明する手法の他に、所定タイミングで所定しき
い値との比較を行って過電流検出を行う手法が考えられ
るが、所定タイミングを規定する手段および所定しきい
値との比較手段を構成するために、コンデンサや複数の
抵抗といった部品を必要とし、これらの部品がばらつく
と検出誤差となってしまうという問題がある。また、コ
ンデンサが必要であり、該コンデンサはチップ内に搭載
できないことから、外付け部品が必要となり、装置コス
トのアップ要因となってしまうという問題もあった。

【００３３】図３において、サーマルＦＥＴＱＡがオン
状態に遷移してドレイン−ソース間電圧ＶＤＳが飽和す
るまでの期間は、サーマルＦＥＴＱＡはピンチオフ領域
で動作する。

【００３４】また、負荷１０２の抵抗が１［ＫΩ］のと
きのドレイン−ソース間電圧ＶＤＳの変化について、次
のように考察できる。つまり、第１に、例えば、サーマ
ルＦＥＴＱＡに日立製の「ＨＡＦ２００１」を使用した
場合、ドレイン電流ＩＤ＝１２［ｍＡ］だから、ゲート
−ソース間電圧ＶＴＧＳは、ほぼしきい値電圧１．６
［Ｖ］に維持される。第２に、駆動回路１１１によるゲ
ート（Ｇ）への充電は継続されるから、このまま行くと
ゲート−ソース間電圧ＶＴＧＳは上昇して行ってしまう
が、ドレイン−ソース間電圧ＶＤＳが低下して、ゲート
−ドレイン間の容量値ＣＧＤを増大させるので、ゲート
−ソース間電圧ＶＴＧＳに達する電荷を吸収してしまう
ことになる。即ち、ドレイン−ソース間電圧ＶＤＳはゲ
ート−ソース間電圧ＶＴＧＳに達した電荷が電位上昇を
生じさせないだけの容量を発生させるような速度で降下
することになる。これにより、ゲート−ソース間電圧Ｖ
ＴＧＳは約１．６［Ｖ］に維持される。

【００３５】また、負荷抵抗＝１［ＫΩ］時のドレイン
−ソース間電圧ＶＤＳの変化について、次のような解釈
も可能である。つまり、サーマルＦＥＴＱＡがオン状態
に遷移した後の各経過時点で、駆動回路１１１によって
ゲート（Ｇ）の送られる充電電荷を吸収し、真のゲート
（ＴＧ）の電圧ＶＴＧＳを一定に保つうようなドレイン
−ソース間電圧ＶＤＳの値を表わしている。したがっ
て、ある経過時間の後にドレイン−ソース間電圧ＶＤＳ
が図３の負荷抵抗＝１［ＫＧ］時の曲線より上側にあれ
ば、ゲート−ソース間電圧ＶＴＧＳは１．６［Ｖ］より
も高くなっていることを意味する。なお、ドレイン−ソ
ース間電圧ＶＤＳは図３の負荷抵抗＝１［ＫΩ］時の曲
線より下側に来ることはない。

【００３６】さらに、図３の負荷抵抗＝１［ＫΩ］時の
曲線からの距離をΔＶＤＳＧＡＰとすると、ΔＶＤＳＧ
ＡＰ×ＣＧＤ分の電荷をゲート−ソース間電圧ＶＴＧＳ
から引き去れば、ゲート−ソース間電圧電圧ＶＴＧＳは
１．６［Ｖ］になることを意味する。換言すれば、ゲー
ト−ソース間電圧ＶＴＧＳは１．６［Ｖ］からこの電荷
分だけ電位が上昇していることを意味する。このことを
式で示せば次式となる。

【００３７】

【数１】ＶＴＧＳ−１．６＝ΔＶＤＳＧＡＰ×ＣＧＤ／
（ＣＧＳ×ＣＧＤ） 即ち、ΔＶＤＳＧＡＰは（ゲート−ソース間電圧ＶＴＧ
Ｓ−１．６［Ｖ］に比例する。

【００３８】また、ゲート−ソース間電圧ＶＴＧＳとド
レイン電流ＩＤとの間には、図５の特性に示すように、
比例に近い１対１の関係がある。ここで、図５の特性は
日立製の「ＨＡＦ２００１」のものであり、図中のＶＧ
Ｓはここではゲート−ソース間電圧ＶＴＧＳに相当す
る。したがって、ΔＶＤＳＧＡＰは図５の特性に示され
るような対応関係に基づいてドレイン電流ＩＤを表すと
いうことができる。図５において、ドレイン電流ＩＤ＝
１０［Ａ］近辺の分解能は約８０［ｍＶ／Ａ］である。
即ち、１［Ａ］のドレイン電流ＩＤが８０［ｍＶ］のゲ
ート−ソース間電圧ＶＴＧＳに対応し、±５［Ａ］のド
レイン電流ＩＤの変化に対して±０．４［Ｖ］のゲート
−ソース間電圧ＶＴＧＳの変化が対応する。なお、この
分解能は従来例においてシャント抵抗ＲＳ＝８０［ｍ
Ω］相当の分解能に相当します。

【００３９】なお、ドレイン電流ＩＤがゼロの時はゲー
トを充電する回路およびミラー容量だけでドレイン−ソ
ース間電圧ＶＤＳの曲線は決まるが、ドレイン電流ＩＤ
が流れると、回路のインダクタンスＬｃおよび回路全体
の抵抗Ｒｃの影響を受けることになる。完全短路（デッ
ドショート）のようにドレイン電流ＩＤが大きくなる
と、ドレイン電流ＩＤの立ち上り勾配はインダクタンス
Ｌｃ及び抵抗Ｒｃでほぼ決まるので、ドレイン電流ＩＤ
の立上がり勾配は一定値に収れんし、したがって、ゲー
ト−ソース間電圧ＶＴＧＳの曲線も収れんすることとな
る。

【００４０】図５に示される特性には温度の特異点が存
在する。日立製の「ＨＡＦ２００１」の場合、ドレイン
電流ＩＤ＝１５［Ａ］、ゲート−ソース間電圧ＶＴＧＳ
＝３．３〜３．４［Ｖ］の付近である。通常の正常負荷
電流はほぼ１５［Ａ］以下なので、特異点の下側に来る
ことになる。この下側の領域では、同じドレイン電流Ｉ
Ｄに対し、温度上昇に応じてゲート−ソース間電圧ＶＴ
ＧＳは小さくなる。したがって、高温条件下でも誤作動
が低減されることになり有利といえる。

【００４１】また、ゲートを充電する回路が異なると、
同じ負荷電流に対してドレイン−ソース間電圧ＶＤＳの
曲線は変わってくる。したがって、ゲート充電電流は常
に同じ条件を保つ必要がある。なお、ゲート充電電流を
減らせばドレイン−ソース間電圧ＶＤＳの曲線は上方に
シフトすることになる。この性質を利用して、同じドレ
イン電流ＩＤに対してドレイン−ソース間電圧ＶＤＳを
増大させるようにすれば、過熱遮断保護機能による過熱
遮断を促進させることができる。後述の過熱遮断促進回
路（過熱遮断促進回路）はこれを利用したものである。

【００４２】次に、以上の考察を踏まえて、本実施形態
の電源供給制御装置の動作を説明する。先ず、サーマル
ＥＦＴＱＡおよび基準電圧生成手段（ＦＥＴＱＢ、抵抗
Ｒｒ）について説明する。サーマルＦＥＴＱＡおよびＦ
ＥＴＱＢがピンチオフ領域で動作しているときは、カレ
ントミラー（Ｃｕｒｒｅｎｔ ｍｉｒｒｏｒ）回路が構
成され、ドレイン電流ＩＤＧＡ＝１０００×ドレイン電
流ＩＤＧＳとなる。

【００４３】したがって、サーマルＦＥＴＱＡのドレイ
ン電流としてＩＤＱＡ＝５［Ａ］、ＦＥＴＱＢのドレイ
ン電流としてＩＤＱＢ＝５［ｍＡ］がそれぞれ流れてい
るときは、サーマルＦＥＴＱＡおよびＦＥＴＱＢのそれ
ぞれのドレイン−ソース間電圧ＶＤＳとゲート−ソース
間電圧ＶＴＧＳは一致する。即ち、ＶＤＳＡ＝ＶＤＳ
Ｂ，ＶＴＧＳＡ＝ＶＴＧＳＢとなる。ここで、ＶＤＳＡ
＝ＶＤＳＢはそれぞれサーマルＦＥＴＱＡ、ＦＥＴＱＢ
のドレイン−ソース間電圧であり、ＶＴＧＳＡ＝ＶＴＧ
ＳＢはそれぞれサーマルＦＥＴＱＡ、ＦＥＴＱＢのゲー
ト−ソース間電圧である。

【００４４】したがって、ＦＥＴＱＢが完全にオン状態
に遷移しているときは、抵抗Ｒｒの両端にほぼ電源電圧
ＶＢが印加されるから、サーマルＦＥＴＱＡに接続する
５［Ａ］負荷に等価なＦＥＴＱＢの負荷として、抵抗Ｒ
ｒの抵抗値は、Ｒｒ＝１２［Ｖ］／５［ｍＡ］−１．４
［ＫΩ］として決定される。

【００４５】このように、ここでは、サーマルＦＥＴＱ
Ａに５［Ａ］の負荷電流が流れたときのドレイン−ソー
ス間電圧ＶＤＳの値（曲線）を基準とするが、サーマル
ＦＥＴＱＡに対してトランジスタ数比（＝電流容量比）
の小さいＦＥＴＱＢを用いて基準電圧生成手段を構成す
ることにより、基準電圧生成手段をより小型化して、小
さなチップ占有面積で要求機能を実現できるわけであ
る。さらに、上述のように、ＦＥＴＱＢとサーマルＦＥ
ＴＱＡと同一プロセスで、同一チップ上に構成すること
により、ロット間ばらつき、温度ドリフトの影響を除去
することができて、検出精度を大幅に改善できる。

【００４６】次に、ピンチオフ領域における動作につい
て説明する。サーマルＦＥＴＱＡがオン状態に遷移する
と、ドレイン電流はＩＤＱＡは回路抵抗で決まる最終負
荷電流値を目指して立ち上がっていく。また、サーマル
ＦＥＴＱＡのゲート−ソース間電圧ＶＴＧＳＡは、ドレ
イン電流ＩＤＱＡで決まる値を取り、ドレイン−ソース
間電圧ＶＤＳＡの低下によるコンデンサ容量ＣＧＤのミ
ラー効果でブレーキをかけられながら、これも立ち上が
っていく。さらに、ＦＥＴＱＢのゲート−ソース間電圧
ＶＴＧＳＢは、ドレイン電流ＩＤＱＢ＝５［ｍＡ］（ド
レイン電流ＩＤＱＡ＝５［Ａ］に相当）までは、ゲート
−ソース間電圧ＶＴＧＳＢ＝ＶＴＧＳＡで増加していく
が、それ以降はドレイン電流ＩＤＱＢ＝５［ｍＡ］一定
になるため（ピンチオフ領域内で一定になる）、ゲート
−ソース間電圧ＶＴＧＳＢも一定になり、日立製の「Ｈ
ＡＦ２００１」の場合は、約２．７［Ｖ］一定になる。

【００４７】また、サーマルＦＥＴＱＡのゲート−ソー
ス間電圧ＶＴＧＳＡは、ドレイン電流ＩＤＱＡの増加に
応じて大きくなっていくので、ゲート−ソース間電圧は
ＶＴＧＳＢ＜ＶＴＧＳＡとなる。また、ＶＤＳＡ＝ＶＴ
ＧＳＢ＋ＶＴＧＤ，ＶＤＳＢ＝ＶＴＧＳＢ＋ＶＴＧＤの
関係があるから、ＶＤＳＡ−ＶＤＳＢ＝ＶＴＧＳＡ−Ｖ
ＴＧＳＢとなる。ここで、ゲート−ソース間電圧の差Ｖ
ＴＧＳＡ−ＶＴＧＳＢは、ドレイン電流ＩＤＱＡ−５
［Ａ］を表わすから、ドレイン−ソース間電圧の差ＶＤ
ＳＡ−ＶＤＳＢを検出することにより、ドレイン電流Ｉ
ＤＱＡ−５［Ａ］を得ることができる。

【００４８】ＦＥＴＱＢのドレイン−ソース間電圧ＶＤ
ＳＢはコンパレータＣＭＰ１に直接入力され、サーマル
ＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡはＲ１と
抵抗Ｒ２で分圧した値（ここでは可変抵抗ＲＶについて
考慮に入れないものとする）がコンパレータＣＭＰ１に
入力される。即ち、 ＶＤＳＡ×Ｒ１／（Ｒ１＋Ｒ２）………（１） がコンパレータＣＭＰ１に入力されることになる。サー
マルＦＥＧＱＡがオン状態に遷移した直後は、ＦＥＴＱ
Ｂのドレイン−ソース間電圧ＶＤＳＢ＞（１）である
が、サーマルＦＥＴＱＡのドレイン電流ＩＤＱＡが増加
するに連れて（１）は増加し、ついにはＦＥＴＱＢのド
レイン−ソース間電圧ＶＤＳＢより大きくなり、この
時、コンパレータＣＭＰ１の出力は“Ｈ”レベルから
“Ｌ”レベルに変化して、サーマルＦＥＴＱＡをオフ状
態に遷移させる。

【００４９】なお、コンパレータＣＭＰ１では、ダイオ
ードＤ１と抵抗Ｒ５でヒステリシスが形成されている。
サーマルＦＥＴＱＡがオフ状態に遷移したとき、駆動回
路１１１のシンクトランジスタＱ６によりゲート電位は
接地され、ダイオードＤ１のカソード側電位は、ＶＤＳ
Ｂ−０．７［Ｖ］（ツェナーダイオードＺＤ１の順方向
電圧）になるので、抵抗Ｒ１→抵抗Ｒ５→ダイオードＤ
１の経路で電流が流れ、コンパレータＣＭＰ１の“＋”
入力端子の電位は、駆動回路１１１がオン制御している
ときより低下する。したがって、オフ状態に遷移したと
きより小さいドレイン−ソース間電圧の差ＶＤＳＡ−Ｖ
ＤＳＢまでサーマルＦＥＴＱＡはオフ状態を維持し、そ
の後オン状態に遷移することとなる。なお、ヒステリシ
ス特性の付け方にはいろいろな方法があるが、これはそ
の一例である。

【００５０】サーマルＦＥＴＱＡがオフ状態に遷移する
ときのドレイン−ソース間電圧ＶＤＳＡをしきい値ＶＤ
ＳＡｔｈとすると、次式が成立する。

【００５１】

【数２】 ＶＤＳＡｔｈ−ＶＤＳＡ＝Ｒ２／Ｒ１×ＶＤＳＢ（ａｔ５［ｍＡ］）…… …（２） 過電流判定値は（２）式で決まることになる。なお、過
電流判定値を変更するには、チップ１１０ａ外部に接地
されている抵抗Ｒ２に並列接続の可変抵抗ＲＶを調整す
る。この調整により過電流判定値を下方にシフトさせる
ことができる。

【００５２】次に、オーミック領域における動作につい
て説明する。配線が正常な状態で、サーマルＦＥＴＱＡ
がオン状態に遷移すると、サーマルＦＥＴＱＡは連続的
にオン状態を維持することとなるので、ゲート−ソース
間電圧ＶＴＧＳＡ、ＶＴＧＳＢは１０［Ｖ］近くまで達
し、サーマルＦＥＴＱＡ，ＦＥＴＱＢともオーミック領
域で動作する。

【００５３】この領域ではドレイン−ソース間電圧ＶＤ
Ｓとドレイン電流ＩＤの間には１対１の関係は無くな
る。日立製の「ＨＡＦ２００１」の場合、オン抵抗がド
レイン−ソース間電圧ＶＤＳ＝１０［Ｖ］のとき、ＲＤ
Ｓ（ＯＮ）＝３０［ｍΩ］であるので、次式となる。

【００５４】

【数３】 ＶＤＳＢ＝５［Ａ］×３０［ｍΩ］＝０．１５［Ｖ］ ＶＤＳＡ＝ＩＤＱＡ×３０［ｍΩ］ ＶＤＳＡ−ＶＤＳＢ＝３０［ｍΩ］×（ＩＤＱＡ−５［Ａ］）……（３） また、配線の短絡等でドレイン電流ＩＤＱＡが増加する
と式（３）の値が大きくなり、過電流判定値を超えると
サーマルＦＥＴＱＡをオフ状態に遷移させる。この後は
上記ピンチオフ領域の状態に移り、サーマルＦＥＴＱＡ
はオン状態およびオフ状態への遷移を繰り返して、最終
的に過熱遮断に至る。なお、過熱遮断に至る前に、配線
が正常に復帰すれば、（間欠的短絡故障の例）、サーマ
ルＦＥＴＱＡは連続的にオン状態を維持するようにな
り、オーミック領域の動作に戻る。

【００５５】図６には、本実施形態の電源供給制御装置
におけるサーマルＦＥＴＱＡの電流と電圧の波形図を例
示している。ここで、図６（ａ）はドレイン電流ＩＤ
（Ａ）を、図６（ｂ）ドレイン−ソース間電圧ＶＤＳを
それぞれ示し、図中、は完全短絡（デッドショート）
の場合、は通常動作の場合、は不完全短絡の場合で
ある。

【００５６】完全短絡（デッドショート）が発生してい
る場合（図中）には、サーマルＦＥＴＱＡがオフ状態
からオン状態に遷移したとき、ドレイン電流ＩＤが急激
に流れるが、サーマルＦＥＴＱＡのオン状態を継続し
て、サーマルＦＥＴＱＡを過熱させ、過熱遮断の保護機
能、即ち過熱遮断用ＦＥＴＱＳのオン状態への遷移によ
ってサーマルＦＥＴＱＡを過熱遮断する。

【００５７】また、ある程度の短絡抵抗を持つ不完全短
絡が発生している場合（図中）には、上述のようにサ
ーマルＦＥＴＱＡのオン／オフ制御を繰り返して行っ
て、ドレイン電流ＩＤを大きく変動させ、サーマルＦＥ
ＴＱＡの周期的な発熱作用によって、過熱遮断の保護機
能、即ち過熱遮断用ＦＥＴＱＳのオン状態への遷移によ
ってサーマルＦＥＴＱＡを過熱遮断を速めている。

【００５８】以上説明したように、本実施形態の電源供
給制御装置および電源供給制御方法では、電流検出を行
うために電力の供給経路に直列接続される従来のような
シャント抵抗を不要とし、シャント抵抗を用いずに高精
度の過電流検出が可能であり、装置全体としての熱損失
を抑えることができ、また、完全短絡による過電流検出
のみならず、ある程度の短絡抵抗を持つ不完全短絡など
のレアショートが発生した場合の異常電流をもハードウ
ェア回路によって連続的に検出可能である。

【００５９】また、不完全短絡の場合、サーマルＦＥＴ
ＱＡのオン／オフ制御を繰り返し行って電流を大きく変
動させ、半導体スイッチの周期的な発熱作用によって過
熱保護機能によるサーマルＦＥＴＱＡの遮断（オフ制
御）を速めることができる。さらに、マイコンを用いな
いハードウェア回路のみで構成して半導体スイッチのオ
ン／オフ制御を行えるため、電源供給制御装置の実装ス
ペースを縮小でき、装置コストを大幅に削減することが
できる。

【００６０】また、本実施形態と同様に、ドレイン−ソ
ース間電圧ＶＤＳの特性の変化を利用するものの所定タ
イミングで所定しきい値との比較を行って過電流検出を
行う他の手法と比較して、コンデンサや複数の抵抗とい
った部品が不要になるので、該部品のバラツキによる検
出誤差がより低減できるとともに、チップ１１０ａに対
する外付けコンデンサも不要であることから、実装スペ
ースおよび装置コストをより削減することができる。

【００６１】さらに、可変抵抗ＲＶの調整により、負荷
１０２の種別（ヘッドランプ、駆動モータ等）に応じた
完全短絡、不完全短絡の切り分けを確実に検出すること
が可能となり、短絡故障に対する保護を精度良く行うこ
とができる。

【００６２】本発明は、上述の如き電流振動型遮断機能
付きスイッチング回路１１０ａを改良して複数の負荷に
電力を供給する時、電力を供給する負荷の数に合わせて
適切な過電流設定を行って、過電流制限に際して電力の
無駄が生じないようにしたものであり、その実施形態を
以下に説明する。

【００６３】図７は、本発明の電流振動型遮断機能付き
スイッチング回路の一実施の形態を示した回路図であ
る。

【００６４】電流振動型遮断機能付きスイッチング回路
１は、スイッチング制御されて負荷２Ａ、２Ｂへの電力
供給を行うサーマルＦＥＴ１１（図２に示したものと同
じ構造）、サーマルＦＥＴ１１をスイッチング制御して
駆動するドライバ１２、負荷２Ａ、２Ｂに流れる過電流
を検出する過電流検出回路１３及び負荷２Ａ又は２Ｂの
断線を検出して、断線検出信号１００を出力する断線検
出回路１４を有している。

【００６５】ここで、過電流検出回路１３はサーマルＦ
ＥＴ１１のドレイン、ソース間電圧特性と同一の特性の
基準電圧を発生するＦＥＴ１３１に直列接続された抵抗
Ｒｒ１、Ｒｒ２と、この抵抗Ｒｒ２に並列接続されたト
ランジスタＴｒ及び過電流を検出する比較回路１３２か
ら成っている。断線検出回路１４はサーマルＦＥＴ１１
のドレイン、ソース間電圧特性と同一の特性の基準電圧
を発生するＦＥＴ１４１と抵抗Ｒｒ１及び断線を検出す
る比較回路１４２から成っている。

【００６６】次に本実施の形態の動作について説明す
る。ドライバ１２が動作してサーマルＦＥＴ１１のゲー
トにスイッチング信号を出力してサーマルＦＥＴ１１を
駆動すると、電源ＶＢから電力を負荷２Ａ、２Ｂに供給
し、負荷２Ａ、２Ｂが自動車のテールランプであった場
合は２灯が点灯する。

【００６７】この時、ドライバ１２によりＦＥＴ１３
１、１４１も同様にスイッチングされるため、抵抗Ｒｒ
１と抵抗Ｒｒ２の直列回路に基準電圧が発生し、又、抵
抗Ｒｒ３に基準電圧が発生して、比較回路１３２及び比
較回路１４２がそれぞれの基準電圧とサーマルＦＥＴ１
１の端子間電圧との差を比較する動作が行われるため、
過電流検出回路１３及び断線検出回路１４も動作状態と
なっている。但し、通常時トランジスタＴｒはオフで上
記したように抵抗Ｒｒ１と抵抗Ｒｒ２の直列接続回路に
高い基準電圧が発生している。

【００６８】その後、何らかの原因で負荷２Ｂが球切れ
して断線した場合、サーマルＦＥＴ１１から負荷側に供
給する電力は約半分になり、その電流も約半分になる。

【００６９】このような断線が起きると、サーマルＦＥ
Ｔ１１の端子間電圧が変化するため、断線検出回路１４
の比較回路１４２はこれを検出し、断線検出信号１００
を出力する。尚、抵抗Ｒｒ３の値は、負荷２Ａ、２Ｂの
いずれかが断線した場合に比較回路１４２の出力が反転
してハイレベルにする基準電圧が発生されるように設定
されているものとする。この断線検出信号１００は外部
に出力されてワーニングなどに使用されると共に、トラ
ンジスタＴｒのベースに入力されて、このトランジスタ
Ｔｒをオンさせる。

【００７０】これにより、過電流検出回路１３の抵抗Ｒ
ｒ２の端子間が短絡され、過電流検出回路１３の基準電
圧は図８の（２）に示すように低い値に設定され、比較
回路１３２は１個の負荷２Ａに対応した過電流検出を行
う。

【００７１】尚、抵抗Ｒ２はトランジスタＴｒのベース
バイアス抵抗で、又、断線検出回路１４が断線を検出し
ていない期間、比較回路１４１の出力はローレベルであ
るため、トランジスタＴｒはオフしている。これによ
り、過電流検出回路１３の基準電圧は図８の（１）で示
すように高くなっており、過電流検出回路１３の比較回
路１３２は２個の負荷２Ａ、２Ｂに対応した過電流検出
を行う。

【００７２】ここで、負荷側で短絡が生じ、過電流がサ
ーマルＦＥＴ１１に流れると、サーマルＦＥＴ１１の端
子間電圧が変化するため、過電流検出回路１３の比較回
路１３２は前記端子間電圧と基準電圧（１）又は（２）
との一致から過電流検出を行って、これをドライバ１２
に出力する。ドライバ１２は前記短絡がレアーショート
した場合、サーマルＦＥＴ１１のオン、オフを繰り返す
制御を行って、サーマルＦＥＴ１１の加熱促進を行うこ
とにより、サーマルＦＥＴ１１を短時間に加熱シャット
ダウンして、過電流保護を行う。又、前記短絡が完全シ
ョートの場合、サーマルＦＥＴ１１に大電流が流れて、
サーマルＦＥＴ１１は瞬時に加熱シャットダウンして、
過電流保護が行なわれる。

【００７３】本実施の形態によれば、負荷２Ａ、２Ｂの
いずれも正常な場合と、負荷２Ａ、２Ｂのいずれか一方
が断線して、サーマルＦＥＴ１１を流れる電流が減少し
た場合、過電流検出回路１３の過電流検出用の基準電圧
の値を基準電圧（１）又は（２）のいずれかに切り換え
るため、それぞれの負荷電流に対応した適切な過電流検
出を行うことができる。

【００７４】これにより、負荷２Ａ、２Ｂのいずれも正
常な場合、例えば過電流設定値を１０Ａに設定し、負荷
２Ａ、２Ｂのいずれか一方が断線した場合、過電流設定
値を例えば５Ａに設定することができるため、従来のよ
うに負荷２Ａ、２Ｂのいずれか一方が断線した場合も、
過電流検出が１０Ａのままで、７Ａ流れても過電流検出
をせず、無駄な電力が消費されてしまうことを防止する
ことができる。このため、バッテリーから無駄な電力を
供給しなくて済むので、駐車時、テールランプなどが点
灯していた場合のバッテリー上がりを防ぐこともでき
る。

【００７５】尚、上記実施の形態では、負荷が２個の場
合について、過電流設定値を２段階に切り換える制御を
行ったが、負荷が３個以上の場合は、断線検出信号を出
すと共に、何個断線したかを検出する信号を出すことに
より、過電流設定値を３段階以上の複数段階切り換え
て、それぞれの場合に適切な過電流設定を行って、上記
と同様の効果を得ることができる。

【００７６】又、本例も、電流振動型遮断機能付きスイ
ッチング回路１を用いたため、電力の供給経路に直列接
続される従来のようなシャント抵抗を不要とし、シャン
ト抵抗を用いずに高精度の過電流検出が可能であり、装
置全体としての熱損失を抑えることができ、また、完全
短絡による過電流検出のみならず、ある程度の短絡抵抗
を持つ不完全短絡などのレアショートが発生した場合の
異常電流をもハードウェア回路によって連続的に検出可
能で、過電流保護を行うことができる。更に、マイコン
を用いないハードウェア回路のみでサーマルＦＥＴのオ
ン／オフ制御が行えるため、電源供給制御系の実装スペ
ースを縮小でき、装置コストを大幅に削減することがで
きるなどの利点を有している。

【００７７】

【発明の効果】以上詳細に説明したように、本発明の電
流振動型遮断機能付きスイッチング回路によれば、複数
の負荷に電力を供給する時、電力を供給する負荷の数に
合わせて適切な過電流設定を行って、過電流制限に際し
て電力の無駄が生じないようにすることができ、電源が
バッテリーの場合、バッテリーから無駄な電力を供給し
なくて良いので、バッテリーの能力を上げることができ
る。

【図面の簡単な説明】

【図１】本発明による電源供給制御装置の回路構成図で
ある。

【図２】実施形態で使用する半導体スイッチ（サーマル
ＦＥＴ）の詳細な回路構成図である。

【図３】実施形態の電源供給制御装置および電源供給制
御方法が利用する原理を説明する説明図である。

【図４】実施形態の電源供給制御装置および電源供給制
御方法が利用する原理を説明する説明図である。

【図５】実施形態の電源供給制御装置および電源供給制
御方法が利用する原理を説明する説明図である。

【図６】短絡故障時および通常動作時の実施形態の電源
供給制御装置における半導体スイッチの電流と電圧を例
示する波形図である。

【図７】本発明の電流振動型遮断機能付きスイッチング
回路の一実施の形態を示した回路図である。

【図８】図７に示した過電流検出回路の基準電圧の設定
変更例を示した図である。

【図９】従来の電源供給制御回路の一例を示した構成図
である。

【符号の説明】

１ 電流振動型遮断機能付きスイッチング回路 ２Ａ、２Ｂ 負荷 １１ サーマルＦＥＴ １２ ドライバ １３ 過電流検出回路 １４ 断線検出回路 １３１、１４１ ＦＥＴ １３２、１４２ 比較回路 Ｒ２、Ｒｒ１、Ｒｒ２、Ｒｒ３ 抵抗 Ｔｒ トランジスタ ＶＢ 電源

【手続補正書】

【提出日】平成１１年４月７日（１９９９．４．７）

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

【図４】

【図９】

【図３】

【図５】

【図６】

【図８】

【図７】

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5G004 AA04 AB03 BA04 DA04 DC02 EA01 5J055 AX08 AX12 AX15 AX31 AX36 AX47 AX64 BX16 CX13 CX20 CX22 CX28 DX13 DX14 DX22 DX53 DX54 DX73 DX83 EX01 EX02 EX04 EX06 EX10 EX11 EX23 EY01 EY02 EY03 EY05 EY12 EY13 EY17 EY21 EZ04 EZ07 EZ10 EZ31 EZ43 FX05 FX06 FX07 FX38 GX01 GX05 GX06

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力される制御信号に応じてスイッチン
   グ制御されることにより電源から複数の負荷への電力供
   給を制御する半導体スイッチング素子と、 少なくとも１個以上の前記負荷が接続された状態で前記
   半導体スイッチング素子の端子間電圧特性と等価な電圧
   特性を有し、且つ前記接続した負荷の数に応じた値の基
   準電圧を発生する基準電圧発生手段と、 前記半導体スイッチング素子の端子間電圧と前記基準電
   圧との差を検出する検出手段と、 前記検出手段により検出された前記端子間電圧と前記基
   準電圧との差に応じて前記半導体スイッチング素子をオ
   ン／オフ制御する制御手段と、 を具備することを特徴とする電源供給制御回路。
2. 【請求項２】 入力される制御信号に応じてスイッチン
   グ制御されることにより電源から２個の負荷への電力供
   給を制御する半導体スイッチング素子と、 前記少なくとも１個の負荷が接続された状態で前記半導
   体スイッチング素子の端子間電圧特性と等価な電圧特性
   を有する第１の基準電圧を発生し、且つこの第１の基準
   電圧の値を２段階に変化させる機能を有する第１の基準
   電圧発生手段と、 前記少なくとも１個の負荷が接続さ
   れた状態で前記半導体スイッチング素子の端子間電圧特
   性と等価な電圧特性を有する第２基準電圧を発生する第
   ２の基準電圧発生手段と、 前記半導体スイッチング素子の端子間電圧と前記第１の
   基準電圧との差を検出する第１の検出手段と、 前記第１の検出手段により検出された前記端子間電圧と
   前記第１の基準電圧との差に応じて前記半導体スイッチ
   ング素子をオン／オフ制御する制御手段と、 前記半導体スイッチング素子の端子間電圧と前記第２の
   基準電圧との差を検出して検出信号を出力する第２の検
   出手段と、 を具備し、 前記第２の検出手段から出力される検出信号により前記
   第１の基準電圧発生手段により発生される前記第１の基
   準電圧の値を変化させることを特徴とする電源供給制御
   回路。
3. 【請求項３】 前記第２の検出手段は、前記２個の負荷
   がランプであった場合の断線を検出し、前記検出信号は
   断線検出信号として外部に出力されることを特徴とする
   請求項２記載の電源供給制御回路。