JP2000236247A

JP2000236247A - 電源供給制御装置

Info

Publication number: JP2000236247A
Application number: JP11074265A
Authority: JP
Inventors: Akira Baba; 晃馬場
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 1999-02-14
Filing date: 1999-02-14
Publication date: 2000-08-29

Abstract

(57)【要約】【課題】低温下においても、電力供給及び過電流保護
等の動作信頼性を保持すること。【解決手段】電流振動型遮断機能付きスイッチング回
路のサーマルＦＥＴが加熱遮断した場合で、しかも、そ
の周囲温度が所定温度以下の低温の場合のみ、加熱遮断
検出回路は前記加熱遮断を検出し、その検出信号を外部
に出力する。この検出信号をマイコンなどでカウントし
て、そのカウント値が無故障を保証する低温での加熱遮
断回数に近付くと、これを運転者に報知する。そこで、
電流振動型遮断機能付きスイッチング回路を交換すれ
ば、低温下においても、電流振動型遮断機能付きスイッ
チング回路の動作信頼性を保持することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体スイッチン
グ素子により負荷への電力供給を制御する電源供給制御
装置に関する。

【０００２】

【従来の技術】従来から自動車等のランプ負荷等にバッ
テリー電源から電力を供給する際には、電源供給制御装
置を通して各負荷に電力を供給していた。このような電
源供給装置には、過電流保護のため、加熱遮断機能を有
する半導体スイッチング素子が使用されている。

【０００３】図８は従来のこの種の電源供給制御装置の
構成例を示した回路図である。本従来例の電源供給制御
装置は、電源ＶＢの出力電圧をヘッドライトやパワーウ
ィンドウの駆動モーダ等々の負荷１０に供給する経路
に、シャント抵抗ＲＳ及びサーマルＦＥＴ１のドレイ
ン、ソースを直列接続した構成を有している。

【０００４】また、シャント抵抗ＲＳを流れる電流を検
出してハードウェア回路によりサーマルＦＥＴ１の駆動
を制御するドライバ２と、このドライバ２でモニタした
電流値に基づいてサーマルＦＥＴ１の駆動信号をオン、
オフ制御するＡ／Ｄ変換器３及びマイコン（ＣＰＵ）４
を備えている。

【０００５】半導体スイッチング素子としてのサーマル
ＦＥＴ１は、図示しない温度センサを内蔵してサーマル
ＦＥＴ１が規定以上の温度まで上昇した場合には、内蔵
するゲート遮断回路によってサーマルＦＥＴ１を強制的
にオフ制御する過熱遮断機能を備えている。

【０００６】ここで、図中のＲＧは内蔵抵抗であり、Ｚ
Ｄ１はサーマルＦＥＴ１のゲート、ソース間を１２
［Ｖ］に保って、ゲートに過電圧が印加されようとした
場合に、これをバイパスさせるツェナーダイオードであ
る。

【０００７】上記のような電源供給制御装置では、負荷
１０またはサーマルＦＥＴ１のドレイン、ソース間にお
ける過電流に対する保護機能をも備えている。即ち、ド
ライバ２は、電流モニタ回路としての差動増幅器９１、
９３と、電流制限回路としての差動増幅器９２と、チャ
ージポンプ回路９４と、マイコン４からのオン／オフ制
御信号および電流制限回路からの過電流判定結果に基づ
き、内部抵抗ＲＧを介してサーマルＦＥＴ１のゲートを
駆動する駆動回路９５を備えて構成されている。

【０００８】シャント抵抗ＲＳの電圧降下に基づき差動
増幅器９２を介して、電流が判定値（上限）を超えたと
して過電流が検出された場合には、駆動回路９５によっ
てサーマルＦＥＴ１をオフ動作とし、その後、電流が低
下して判定値（下限）を下回ったらサーマルＦＥＴ１を
オン動作させる。

【０００９】一方、マイコン４は、電流モニタ回路（差
動増幅器９１、９３）を介して電流を常時モニタしてお
り、正常値を上回る異常電流が流れていれば、サーマル
ＦＥＴ１の駆動信号をオフすることにより、サーマルＦ
ＥＴ１をオフ動作させる。

【００１０】尚、マイコン４からオフ制御の駆動信号が
出力される前に、サーマルＦＥＴ１の温度が規定値を超
えていれば、過熱遮断機能によってサーマルＦＥＴ１は
オフ動作となる。

【００１１】図９は図８に示したサーマルＦＥＴ１の概
略構成例を示した回路図である。メインのパワーＭＯＳ
ＦＥＴ４１のゲートとソースの間にサブのＦＥＴ４２が
接続されている。このＦＥＴ４２のゲートにはラッチ回
路４４の出力側が接続され、ラッチ回路４４の入力側に
はパワーＭＯＳＦＥＴ４１の温度を測定する温度センサ
４３が接続されている。

【００１２】入力端子４０に図示されないドライバから
のスイッチング信号が入力されると、スイッチング信号
は抵抗Ｒ１を介してＦＥＴ４１のゲートに入力され、こ
のＦＥＴ４１をスイッチングして駆動する。これによ
り、電源ＶＢからの電力がＦＥＴ４１を通して負荷側に
供給される。

【００１３】この時、前記スイッチング信号が抵抗Ｒ２
を介して温度センサ４３に入力されることにより、温度
センサ４３が動作して、ＦＥＴ４１の温度を測定する。
負荷側の短絡などにより、過電流がＦＥＴ４１に流れ
て、その温度が上昇して規定値を超えると、温度センサ
４３からハイレベルの信号がラッチ回路４４に出力され
る。

【００１４】これにより、ラッチ回路４４はハイレベル
の信号をラッチし、以降、ＦＥＴ４２のゲートをハイレ
ベルにして、ＦＥＴ４２をオンにする。このため、ＦＥ
Ｔ４１のゲート、ドレイン間が短絡され、ＦＥＴ４１が
オフしてサーマルシャットダウンし、負荷側への電力の
供給が遮断される。

【００１５】

【発明が解決しようとする課題】上記のように、従来の
サーマルＦＥＴ１は加熱遮断機能を持っていて、ジャン
クション温度（１７５℃）以上ではサーマルシャットダ
ウンを働かせ、自分自身を守るようになっている。しか
しながら、周囲温度が低い（−４０℃）状態でパッケー
ジ全体の温度が上がるような緩慢な電流での加熱遮断に
おいては、チップの半田付け部、電極Ａｌ部分での熱疲
労が見られ、故障の原因となる。

【００１６】従って、常温での加熱遮断回数が１００万
回でも故障しない（短時間での温度上昇）素子でも、電
流制限をかけることによって発熱ロスを大きくすると、
無故障での加熱遮断回数が約１／１０まで減少してしま
うし、特に周囲温度が−４０℃程度においては、無故障
での加熱遮断回数が数千回とかなり少ない回数となって
しまい、電源供給制御装置の信頼性がかなり悪化すると
いう問題があった。

【００１７】又、従来の電源供給制御装置では、電流検
出を行うために電力の供給経路に直列接続されるシャン
ト抵抗ＲＳを必要とした構成であり、近年のサーマルＦ
ＥＴ１のオン抵抗の低減に伴う負荷の大電流化により、
シャント抵抗の熱損失が無視できないという問題があっ
た。

【００１８】また、上述の加熱遮断能や過電流制限回路
は、負荷１０や配線にほぼ完全な短絡状態が発生して大
電流が流れる場合には機能するが、ある程度の短絡抵抗
を持つ不完全短絡などのレアショートが発生して小さい
短絡電流が流れた場合には機能せず、電流のモニタ回路
を介してマイコン４により異常電流を検出してサーマル
ＦＥＴ１をオフ制御するしかなく、このような異常電流
に対するマイコン制御による応答性が悪いという事情も
あった。

【００１９】更に、シャント抵抗ＲＳやＡ／Ｄ変換器
３、マイコン４等が必要であるため、大きな実装スペー
スが必要であり、またこれらの比較的高価な部品により
装置コストが高くなってしまうという問題もあった。

【００２０】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、低温下において
も、その動作信頼性を保持することができ、並びに、電
流検出を行うために電力の供給経路に直列接続されるシ
ャント抵抗を不要として装置の熱損失を抑え、ある程度
の短絡抵抗を持つ不完全短絡などのレアショートが発生
した場合の異常電流に対しても高速応答を可能とし、集
積化が容易で且つ安価な電流振動型遮断機能付きスイッ
チング回路を提供することである。

【００２１】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の特徴は、入力される制御信号に応
じてスイッチング制御されることにより電源から負荷へ
の電力供給を制御し、加熱遮断機能を有する半導体スイ
ッチング素子と、前記負荷が接続された状態で前記半導
体スイッチング素子の端子間電圧特性と等価な電圧特性
を有する基準電圧を発生する基準電圧発生手段と、前記
半導体スイッチング素子の端子間電圧と前記基準電圧と
の差を検出する検出手段と、前記検出手段により検出さ
れた前記端子間電圧と前記基準電圧との差に応じて前記
半導体スイッチング素子をオン／オフ制御する制御手段
と、前記半導体スイッチング素子が置かれる周囲温度を
検出する温度検出手段と、前記温度検出手段が所定温度
以下を検出している時のみ、前記半導体スイッチング素
子が加熱遮断したことを検出する加熱遮断検出手段と、
を具備することにある。

【００２２】請求項２の発明の特徴は、前記加熱遮断検
出手段による加熱遮断検出回数をカウントし、このカウ
ント値が所定回数になると、これを報知することにあ
る。

【００２３】請求項３の発明の前記加熱遮断機能を有す
る半導体スイッチング素子はサーマルＦＥＴである。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は本発明の電源供給制御装置
の一実施の形態の構成を示した回路図である。電源供給
制御装置は、電源ＶＢから負荷１０への電力供給を制御
する電流振動型遮断機能付きスイッチング部１０１、こ
のスイッチング部１０１の信頼性を向上するために用い
られる加熱遮断検出回路１０２及び前記電流振動型遮断
機能付きスイッチング部１０１が置かれる周囲温度を測
定する温度検出回路１０３から成っている。

【００２５】電流振動型遮断機能付きスイッチング部１
０１は、既に筆者等が特願平１０−３７３８７７号で説
明したものと同じである。その構成は、主にスイッチン
グ制御されることにより電源ＶＢからの電力を負荷１０
に供給するサーマルＦＥＴ１１と、このサーマルＦＥＴ
１１をスイッチング制御する駆動回路１３と、負荷１０
側の過電流を検出する過電流検出回路１２から成ってい
る。

【００２６】ここで、図１〜図６を参照して上記電流振
動型遮断機能付きスイッチング部１０１を有する電源供
給制御装置について説明する。

【００２７】図２は実施形態で使用する半導体スイッチ
（サーマルＦＥＴ）の詳細な回路構成図、図３、図４お
よび図５は実施形態の電源供給制御装置および電源供給
制御方法が利用する原理を説明する説明図、図６は短絡
故障時および通常動作時の実施形態の電源供給制御装置
における半導体スイッチの電流と電圧を例示する波形図
である。

【００２８】図１において、本実施形態の電源供給制御
装置は、電源電圧ＶＢを負荷１０に供給する経路に、半
導体スイッチとしてのサーマルＦＥＴ１１のドレインＤ
−ソースＳを直列接続した構成である。ここで、サーマ
ルＦＥＴ１１にはＤＭＯＳ構造のＮＭＯＳ型を使用して
いるがＰＭＯＳ型でも実現可能である。

【００２９】また同図において、サーマルＦＥＴ１１を
駆動制御する部分については、ＦＥＴ１２１、抵抗Ｒ１
〜Ｒ８、ツェナーダイオードＺＤ１、ダイオードＤ１、
コンパレータＣＭＰ１、駆動回路１３を備えた構成であ
る。なお、参照符号として抵抗には“Ｒ”とそれに続く
数字を使用しているが、以下の説明では参照符号として
使用すると共に、それぞれ該抵抗の抵抗値をも表すもの
とする。また、図１中の線で囲った部分１０１（電流振
動型遮断機能付きスイッチング部）はアナログ集積化さ
れるチップ部分を示す。

【００３０】負荷１０は例えばヘッドライトやパワーウ
ィンドウの駆動モータ等々であり、ユーザ等がスイッチ
をオンさせることにより機能する。駆動回路１３には、
コレクタ側が電位ＶＰに接続されたソーストランジスタ
Ｑ５と、エミッタ側が接地電位（ＧＮＤ）に接続された
シンクトランジスタＱ６とを直列接続して備え、スイッ
チのオン／オフ切換えによる切換え信号に基づき、ソー
ストランジスタＱ５およびシンクトランジスタＱ６をオ
ン／オフ制御して、サーマルＦＥＴＱＡを駆動制御する
信号を出力する。なお図中、ＶＢは電源の出力電圧であ
り、例えば１２［Ｖ］である。また、ＶＰはチャージポ
ンプの出力電圧であり、例えばＶＢ＋１０［Ｖ］であ
る。

【００３１】半導体スイッチとしてのサーマルＦＥＴ１
１は、より詳しくは図２に示すような構成を備えてい
る。図２において、サーマルＦＥＴ１１は、内蔵抵抗Ｒ
Ｇ、温度センサ１２１、ラッチ回路１２２及び過熱遮断
用ＦＥＴＱＳを備えている。なお、ＺＤ１はゲートＧ−
ソースＳ間を１２［Ｖ］に保ってゲートＧに過電圧が印
加されようとした場合にこれをバイパスさせるツェナー
ダイオードである。

【００３２】つまり、本実施形態で使用するサーマルＦ
ＥＴ１１は、サーマルＦＥＴ１１が規定以上の温度まで
上昇したことが温度センサ１２１によって検出された場
合には、その旨の検出情報がラッチ回路１２２に保持さ
れ、ゲート遮断回路としての過熱遮断用ＦＥＴＱＳがオ
ン動作となることによって、サーマルＦＥＴ１１を強制
的にオフ制御する過熱遮断機能を備えている。

【００３３】温度センサ１２１は４個のダイオードが縦
続接続されてなり、実装上、温度センサ１２１はサーマ
ルＦＥＴ１１の近傍に配置形成されている。サーマルＦ
ＥＴ１１の温度が上昇するにつれて温度センサ１２１の
各ダイオードの抵抗値が減少するので、ＦＥＴＱ５１の
ゲート電位が“Ｌ”レベルとされる電位まで下がると、
ＦＥＴＱ５１がオン状態からオフ状態に遷移する。これ
により、ＦＥＴＱ５４のゲート電位がサーマルＦＥＴ１
１のゲート制御端子（Ｇ）の電位にプルアップされ、Ｆ
ＥＴＱ５４がオフ状態からオン状態に遷移して、ラッチ
回路１２２に“１”がラッチされることとなる。このと
き、ラッチ回路１２２の出力が“Ｈ”レベルとなって過
熱遮断用ＦＥＴＱＳがオフ状態からオン状態に遷移する
ので、サーマルＦＥＴ１１の真のゲート（ＴＧ）の電位
レベルが“Ｌ”レベルとなって、サーマルＦＥＴ１１が
オン状態からオフ状態に遷移して、過熱遮断されること
となる。

【００３４】また、本実施形態の電源供給制御装置で
は、負荷１０またはサーマルＦＥＴ１１のドレインＤ−
ソースＳ間において発生する短絡故障による過電流、或
いは不完全短絡故障による異常電流に対する保護機能を
も備えている。以下、図１を参照して、この保護機能を
実現する構成について説明する。

【００３５】先ず、特許請求の範囲にいう基準電圧発生
手段は、ＦＥＴ（第２半導体スイッチ）１２１および抵
抗（第２負荷）Ｒｒで構成されている。ＦＥＴ１２１の
ドレインおよびゲートはそれぞれサーマルＦＥＴ１１の
ドレイン（Ｄ）および真のゲート（ＴＧ）に接続され、
ＦＥＴ１２１のソース（ＳＢ）は抵抗Ｒｒの一方の端子
に接続され、抵抗Ｒｒの他の端子は接地電位（ＧＮＤ）
に接続されている。このように、ＦＥＴ１２１およびサ
ーマルＦＥＴ１１のドレイン（Ｄ）およびゲート（Ｔ
Ｇ）を共通化することにより同一チップ（１０１）への
集積化を容易にすることができる。

【００３６】また、ＦＥＴ１２１およびサーマルＦＥＴ
１１は同一プロセスで同一チップ（１０１）上に形成さ
れたものを使用することとして、温度ドリフトやロット
間のバラツキの影響を除去（削減）するようにしてい
る。また、ＦＥＴ１２１の電流容量がサーマルＦＥＴ１
１の電流容量よりも小さくなるように、それぞれのＦＥ
Ｔを構成する並列接続のトランジスタ数を（ＦＥＴ１２
１のトランジスタ数：１個）＜（サーマルＦＥＴ１１の
トランジスタ数：１０００個）となるように構成してい
る。

【００３７】さらに、抵抗Ｒｒの抵抗値は、後述のよう
に負荷１０の抵抗値×（ＦＥＴ１２１のトランジスタ
数：１個／サーマルＦＥＴ１１のトランジスタ数：１０
００個）の値となるように設定される。この抵抗Ｒｒの
設定により、サーマルＦＥＴ１１に正常動作の負荷電流
（５［ｍＡ］）が流れたときと同じドレイン−ソース間
電圧ＶＤＳをＦＥＴ１２１に発生させることができる。
また、以上のような回路規定により、ＦＥＴ１２１およ
び抵抗Ｒｒで構成される基準電圧発生手段の構成を極力
小型化することができ、実装スペースを縮小して装置コ
ストを低減することができる。

【００３８】可変抵抗ＲＶはサーマルＦＥＴ１１のソー
スＳＡ抵抗Ｒ１，Ｒ２の分圧点との間に負荷１０に対し
て直列に接続されている。可変抵抗ＲＶの抵抗値を変え
ることにより第２負荷の抵抗値を等価的に可変設定す
る。即ち、チップ１０１の外部に可変抵抗ＲＶを設置
し、該可変抵抗ＲＶを調整することにより基準電圧生成
手段の設定値（基準）を目標の仕様に設定することが可
能となる。これにより、アナログ集積化する場合でも１
種類のチップ１０１で複数の仕様をカバーすることが可
能となる。

【００３９】コンパレータ１２２は、特許請求の範囲に
いう検出手段の一部を成す。コンパレータ１２２の
“＋”入力端子には、サーマルＦＥＴ１１のドレインＤ
−ソースＳ間電圧ＶＤＳを抵抗Ｒ１と抵抗Ｒ２および可
変抵抗ＲＶの並列抵抗（Ｒ２‖ＲＶ）とで分圧した電圧
が抵抗Ｒ５を介して供給されている。また、コンパレー
タ１２２の“−”入力端子には、ＦＥＴ１２１のソース
電圧ＶＳが供給されている。つまり、これら“＋”およ
び“−”の両入力端子に供給される電位がほぼ一致した
ときに出力は有効（“Ｈ”レベル）となり、一致しない
ときに無効（“Ｌ”レベル）となる。なお、後述のよう
に、コンパレータ１２２は一定のヒステリシスを持って
いる。

【００４０】次に、以上説明した本実施形態の電源供給
制御装置の回路構成を踏まえて、電源供給制御方法を説
明する。具体的な動作説明を行う前に、図３、図４およ
び図５を参照して、本実施形態の電源供給制御装置およ
び電源供給制御方法が利用する原理について説明する。
ここで、図３はオフ状態からオン状態への遷移時のドレ
イン−ソース間電圧の立ち下がり特性の説明図、図４は
概念的回路図、図５はサーマルＦＥＴのドレイン電流と
ゲート−ソース間電圧との特性を説明する説明図であ
る。

【００４１】半導体スイッチとしてサーマルＦＥＴ１１
を使用した場合、電源ＶＢから負荷１０への電力供給経
路は、概念的に図４に示すような回路として表される。
負荷１０には電力供給経路の配線インダクタンスＬ０と
配線抵抗Ｒ０とを含む。なお、経路または負荷１０にお
いて短絡故障が発生した場合にはＲ０には短絡抵抗も含
まれることとなる。ここで短絡抵抗は、本実施形態が適
用対象としている自動車において負荷１０をヘッドライ
トと仮定した場合には、上述の完全短絡（デッドショー
ト）の場合に約４０［ｍΩ］以下であり、不完全短絡の
場合は約４０〜５００［ｍΩ］である。

【００４２】このような電力供給経路の一部を成すサー
マルＦＥＴ１１のドレイン−ソース間電圧ＶＤＳは、サ
ーマルＦＥＴ１１がオフ状態からオン状態へ遷移する際
の立ち下がり電圧特性として、図３に示す如くなる。即
ち、短絡の場合、基準負荷（通常動作）の場合、負荷１
０が抵抗１［ＫΩ］の場合についての立ち下がり電圧特
性である。このように、立ち下がり特性は、電力供給経
路および負荷の状態、即ち、経路が持つ配線インダクタ
ンス並びに配線抵抗および短絡抵抗に基づく時定数に応
じて変化する。

【００４３】このようなドレイン−ソース間電圧ＶＤＳ
の特性の変化を利用して過電流検出を行う手法として、
以下で説明する手法の他に、所定タイミングで所定しき
い値との比較を行って過電流検出を行う手法が考えられ
るが、所定タイミングを規定する手段および所定しきい
値との比較手段を構成するために、コンデンサや複数の
抵抗といった部品を必要とし、これらの部品がばらつく
と検出誤差となってしまうという問題がある。また、コ
ンデンサが必要であり、該コンデンサはチップ内に搭載
できないことから、外付け部品が必要となり、装置コス
トのアップ要因となってしまうという問題もあった。

【００４４】図３において、サーマルＦＥＴ１１がオン
状態に遷移してドレイン−ソース間電圧ＶＤＳが飽和す
るまでの期間は、サーマルＦＥＴ１１はピンチオフ領域
で動作する。

【００４５】また、負荷１０の抵抗が１［ＫΩ］のとき
のドレイン−ソース間電圧ＶＤＳの変化について、次の
ように考察できる。つまり、第１に、例えば、サーマル
ＦＥＴ１１に日立製の「ＨＡＦ２００１］を使用した場
合、ドレイン電流ＩＤ＝１２［ｍＡ］だから、ゲート−
ソース間電圧ＶＴＧＳは、ほぼしきい値電圧１．６
［Ｖ］に維持される。第２に、駆動回路１３によるゲー
ト（Ｇ）への充電は継続されるから、このまま行くとゲ
ート−ソース間電圧ＶＴＧＳは上昇して行ってしまう
が、ドレイン−ソース間電圧ＶＤＳが低下して、ゲート
−ドレイン間の容量値ＣＧＤを増大させるので、ゲート
−ソース間電圧ＶＴＧＳに達する電荷を吸収してしまう
ことになる。即ち、ドレイン−ソース間電圧ＶＤＳはゲ
ート−ソース間電圧ＶＴＧＳに達した電荷が電位上昇を
生じさせないだけの容量を発生させるような速度で降下
することになる。これにより、ゲート−ソース間電圧Ｖ
ＴＧＳは約１．６［Ｖ］に維持される。

【００４６】また、負荷抵抗＝１［ＫΩ］時のドレイン
−ソース間電圧ＶＤＳの変化について、次のような解釈
も可能である。つまり、サーマルＦＥＴ１１がオン状態
に遷移した後の各経過時点で、駆動回路１３によってゲ
ート（Ｇ）の送られる充電電荷を吸収し、真のゲート
（ＴＧ）の電圧ＶＴＧＳを一定に保つうようなドレイン
−ソース間電圧ＶＤＳの値を表わしている。したがっ
て、ある経過時間の後にドレイン−ソース間電圧ＶＤＳ
が図３の負荷抵抗＝１［ＫＧ］時の曲線より上側にあれ
ば、ゲート−ソース間電圧ＶＴＧＳは１．６［Ｖ］より
も高くなっていることを意味する。なお、ドレイン−ソ
ース間電圧ＶＤＳは図３の負荷抵抗＝１［ＫΩ］時の曲
線より下側に来ることはない。

【００４７】さらに、図３の負荷抵抗＝１［ＫΩ］時の
曲線からの距離をΔＶＤＳＧＡＰとすると、ΔＶＤＳＧ
ＡＰ×ＣＧＤ分の電荷をゲート−ソース間電圧ＶＴＧＳ
から引き去れば、ゲート−ソース間電圧電圧ＶＴＧＳは
１．６［Ｖ］になることを意味する。換言すれば、ゲー
ト−ソース間電圧ＶＴＧＳは１．６［Ｖ］からこの電荷
分だけ電位が上昇していることを意味する。このことを
式で示せば次式となる。

【００４８】ＶＴＧＳ−１．６＝ΔＶＤＳＧＡＰ×ＣＧ
Ｄ／（ＣＧＳ×ＣＧＤ）即ち、ΔＶＤＳＧＡＰは（ゲート−ソース間電圧ＶＴＧ
Ｓ−１．６［Ｖ］に比例する。

【００４９】また、ゲート−ソース間電圧ＶＴＧＳとド
レイン電流ＩＤとの間には、図５の特性に示すように、
比例に近い１対１の関係がある。ここで、図５の特性は
日立製の「ＨＡＦ２００１」のものであり、図中のＶＧ
Ｓはここではゲート−ソース間電圧ＶＴＧＳに相当す
る。したがって、ΔＶＤＳＧＡＰは図５の特性に示され
るような対応関係に基づいてドレイン電流ＩＤを表すと
いうことができる。図５において、ドレイン電流ＩＤ＝
１０［Ａ］近辺の分解能は約８０［ｍＶ／Ａ］である。
即ち、１［Ａ］のドレイン電流ＩＤが８０［ｍＶ］のゲ
ート−ソース間電圧ＶＴＧＳに対応し、±５［Ａ］のド
レイン電流ＩＤの変化に対して±０．４［Ｖ］のゲート
−ソース間電圧ＶＴＧＳの変化が対応する。なお、この
分解能は従来例においてシャント抵抗ＲＳ＝８０［ｍ
Ω］相当の分解能に相当します。

【００５０】なお、ドレイン電流ＩＤがゼロの時はゲー
トを充電する回路およびミラー容量だけでドレイン−ソ
ース間電圧ＶＤＳの曲線は決まるが、ドレイン電流ＩＤ
が流れると、回路のインダクタンスＬｃおよび回路全体
の抵抗Ｒｃの影響を受けることになる。完全短路（デッ
ドショート）のようにドレイン電流ＩＤが大きくなる
と、ドレイン電流ＩＤの立ち上り勾配はインダクタンス
Ｌｃ及び抵抗Ｒｃでほぼ決まるので、ドレイン電流ＩＤ
の立上がり勾配は一定値に収れんし、したがって、ゲー
ト−ソース間電圧ＶＴＧＳの曲線も収れんすることとな
る。

【００５１】図５に示される特性には温度の特異点が存
在する。日立製の「ＨＡＦ２００１」の場合、ドレイン
電流ＩＤ＝１５［Ａ］、ゲート−ソース間電圧ＶＴＧＳ
＝３．３〜３．４［Ｖ］の付近である。通常の正常負荷
電流はほぼ１５［Ａ］以下なので、特異点の下側に来る
ことになる。この下側の領域では、同じドレイン電流Ｉ
Ｄに対し、温度上昇に応じてゲート−ソース間電圧ＶＴ
ＧＳは小さくなる。したがって、高温条件下でも誤作動
が低減されることになり有利といえる。

【００５２】また、ゲートを充電する回路が異なると、
同じ負荷電流に対してドレイン−ソース間電圧ＶＤＳの
曲線は変わってくる。したがって、ゲート充電電流は常
に同じ条件を保つ必要がある。なお、ゲート充電電流を
減らせばドレイン−ソース間電圧ＶＤＳの曲線は上方に
シフトすることになる。この性質を利用して、同じドレ
イン電流ＩＤに対してドレイン−ソース間電圧ＶＤＳを
増大させるようにすれば、過熱遮断保護機能による過熱
遮断を促進させることができる。後述の過熱遮断促進回
路（過熱遮断促進回路）はこれを利用したものである。

【００５３】次に、以上の考察を踏まえて、本実施形態
の電源供給制御装置の動作を説明する。先ず、サーマル
ＦＥＴ１１および基準電圧生成手段（ＦＥＴ１２１、抵
抗Ｒｒ）について説明する。サーマルＦＥＴ１１および
ＦＥＴ１２１がピンチオフ領域で動作しているときは、
カレントミラー（Ｃｕｒｒｅｎｔｍｉｒｒｏｒ）回路
が構成され、ドレイン電流ＩＤＧＡ＝１０００×ドレイ
ン電流ＩＤＧＳとなる。

【００５４】したがって、サーマルＦＥＴ１１のドレイ
ン電流としてＩＤＱＡ＝５［Ａ］、ＦＥＴ１２１のドレ
イン電流としてＩＤＱＢ＝５［ｍＡ］がそれぞれ流れて
いるときは、サーマルＦＥＴ１１およびＦＥＴ１２１の
それぞれのドレイン−ソース間電圧ＶＤＳとゲート−ソ
ース間電圧ＶＴＧＳは一致する。即ち、ＶＤＳＡ＝ＶＤ
ＳＢ，ＶＴＧＳＡ＝ＶＴＧＳＢとなる。ここで、ＶＤＳ
Ａ＝ＶＤＳＢはそれぞれサーマルＦＥＴ１１、ＦＥＴ１
２１のドレイン−ソース間電圧であり、ＶＴＧＳＡ＝Ｖ
ＴＧＳＢはそれぞれサーマルＦＥＴ１１、ＦＥＴ１２１
のゲート−ソース間電圧である。

【００５５】したがって、ＦＥＴ１２１が完全にオン状
態に遷移しているときは、抵抗Ｒｒの両端にほぼ電源電
圧ＶＢが印加されるから、サーマルＦＥＴ１１に接続す
る５［Ａ］負荷に等価なＦＥＴ１２１の負荷として、抵
抗Ｒｒの抵抗値は、Ｒｒ＝１２［Ｖ］／５［ｍＡ］−
１．４［ＫΩ］として決定される。

【００５６】このように、ここでは、サーマルＦＥＴ１
１に５［Ａ］の負荷電流が流れたときのドレイン−ソー
ス間電圧ＶＤＳの値（曲線）を基準とするが、サーマル
ＦＥＴ１１に対してトランジスタ数比（＝電流容量比）
の小さいＦＥＴ１２１を用いて基準電圧生成手段を構成
することにより、基準電圧生成手段をより小型化して、
小さなチップ占有面積で要求機能を実現できるわけであ
る。さらに、上述のように、ＦＥＴ１２１とサーマルＦ
ＥＴ１１と同一プロセスで、同一チップ上に構成するこ
とにより、ロット間ばらつき、温度ドリフトの影響を除
去することができて、検出精度を大幅に改善できる。

【００５７】次に、ピンチオフ領域における動作につい
て説明する。サーマルＦＥＴ１１がオン状態に遷移する
と、ドレイン電流はＩＤＱＡは回路抵抗で決まる最終負
荷電流値を目指して立ち上がっていく。また、サーマル
ＦＥＴ１１のゲート−ソース間電圧ＶＴＧＳＡは、ドレ
イン電流ＩＤＱＡで決まる値を取り、ドレイン−ソース
間電圧ＶＤＳＡの低下によるコンデンサ容量ＣＧＤのミ
ラー効果でブレーキをかけられながら、これも立ち上が
っていく。さらに、ＦＥＴ１２１のゲート−ソース間電
圧ＶＴＧＳＢは、ドレイン電流ＩＤＱＢ＝５［ｍＡ］
（ドレイン電流ＩＤＱＡ＝５［Ａ］に相当）までは、ゲ
ート−ソース間電圧ＶＴＧＳＢ＝ＶＴＧＳＡで増加して
いくが、それ以降はドレイン電流ＩＤＱＢ＝５［ｍＡ］
一定になるため（ピンチオフ領域内で一定になる）、ゲ
ート−ソース間電圧ＶＴＧＳＢも一定になり、日立製の
「ＨＡＦ２００１」の場合は、約２．７［Ｖ］一定にな
る。

【００５８】また、サーマルＦＥＴ１１のゲート−ソー
ス間電圧ＶＴＧＳＡは、ドレイン電流ＩＤＱＡの増加に
応じて大きくなっていくので、ゲート−ソース間電圧は
ＶＴＧＳＢ＜ＶＴＧＳＡとなる。また、ＶＤＳＡ＝ＶＴ
ＧＳＢ＋ＶＴＧＤ，ＶＤＳＢ＝ＶＴＧＳＢ＋ＶＴＧＤの
関係があるから、ＶＤＳＡ−ＶＤＳＢ＝ＶＴＧＳＡ−Ｖ
ＴＧＳＢとなる。ここで、ゲート−ソース間電圧の差Ｖ
ＴＧＳＡ−ＶＴＧＳＢは、ドレイン電流ＩＤＱＡ−５
［Ａ］を表わすから、ドレイン−ソース間電圧の差ＶＤ
ＳＡ−ＶＤＳＢを検出することにより、ドレイン電流Ｉ
ＤＱＡ−５［Ａ］を得ることができる。

【００５９】ＦＥＴ１２１のドレイン−ソース間電圧Ｖ
ＤＳＢはコンパレータ１２２に直接入力され、サーマル
ＦＥＴ１１のドレイン−ソース間電圧ＶＤＳＡはＲ１と
抵抗Ｒ２で分圧した値（ここでは可変抵抗ＲＶについて
考慮に入れないものとする）がコンパレータＣＭＰ１に
入力される。即ち、ＶＤＳＡ×Ｒ１／（Ｒ１＋Ｒ２）………（１）がコンパレータ１２２に入力されることになる。サーマ
ルＦＥＴ１１がオン状態に遷移した直後は、ＦＥＴ１２
１のドレイン−ソース間電圧ＶＤＳＢ＞（１）である
が、サーマルＦＥＴ１１のドレイン電流ＩＤＱＡが増加
するに連れて（１）は増加し、ついにはＦＥＴ１２１の
ドレイン−ソース間電圧ＶＤＳＢより大きくなり、この
時、コンパレータ１２２の出力は“Ｈ”レベルから
“Ｌ”レベルに変化して、サーマルＦＥＴ１１をオフ状
態に遷移させる。

【００６０】なお、コンパレータ１２２では、ダイオー
ドＤ１と抵抗Ｒ５でヒステリシスが形成されている。サ
ーマルＦＥＴ１１がオフ状態に遷移したとき、駆動回路
１１１のシンクトランジスタＱ６によりゲート電位は接
地され、ダイオードＤ１のカソード側電位は、ＶＤＳＢ
−０．７［Ｖ］（ツェナーダイオードＺＤ１の順方向電
圧）になるので、抵抗Ｒ１→抵抗Ｒ５→ダイオードＤ１
の経路で電流が流れ、コンパレータ１２２の“＋”入力
端子の電位は、駆動回路１３がオン制御しているときよ
り低下する。したがって、オフ状態に遷移したときより
小さいドレイン−ソース間電圧の差ＶＤＳＡ−ＶＤＳＢ
までサーマルＦＥＴ１１はオフ状態を維持し、その後オ
ン状態に遷移することとなる。なお、ヒステリシス特性
の付け方にはいろいろな方法があるが、これはその一例
である。

【００６１】サーマルＦＥＴ１１がオフ状態に遷移する
ときのドレイン−ソース間電圧ＶＤＳＡをしきい値ＶＤ
ＳＡｔｈとすると、次式が成立する。

【００６２】

【数１】ＶＤＳＡｔｈ−ＶＤＳＡ＝Ｒ２／Ｒ１×ＶＤＳＢ（ａｔ５［ｍＡ］）……… （２）過電流判定値は（２）式で決まることになる。なお、過
電流判定値を変更するには、チップ１０１外部に接地さ
れている抵抗Ｒ２に並列接続の可変抵抗ＲＶを調整す
る。この調整により過電流判定値を下方にシフトさせる
ことができる。

【００６３】次に、オーミック領域における動作につい
て説明する。配線が正常な状態で、サーマルＦＥＴ１１
がオン状態に遷移すると、サーマルＦＥＴ１１は連続的
にオン状態を維持することとなるので、ゲート−ソース
間電圧ＶＴＧＳＡ、ＶＴＧＳＢは１０［Ｖ］近くまで達
し、サーマルＦＥＴ１１，ＦＥＴ１２１ともオーミック
領域で動作する。

【００６４】この領域ではドレイン−ソース間電圧ＶＤ
Ｓとドレイン電流ＩＤの間には１対１の関係は無くな
る。日立製の「ＨＡＦ２００１」の場合、オン抵抗がド
レイン−ソース間電圧ＶＤＳ＝１０［Ｖ］のとき、ＲＤ
Ｓ（ＯＮ）＝３０［ｍΩ］であるので、次式となる。

【００６５】

【数２】ＶＤＳＢ＝５［Ａ］×３０［ｍΩ］＝０．１５［Ｖ］ＶＤＳＡ＝ＩＤＱＡ×３０［ｍΩ］ＶＤＳＡ−ＶＤＳＢ＝３０［ｍΩ］×（ＩＤＱＡ−５［Ａ］）……（３）また、配線の短絡等でドレイン電流ＩＤＱＡが増加する
と式（３）の値が大きくなり、過電流判定値を超えると
サーマルＦＥＴ１１をオフ状態に遷移させる。この後は
上記ピンチオフ領域の状態に移り、サーマルＦＥＴ１１
はオン状態およびオフ状態への遷移を繰り返して、最終
的に過熱遮断に至る。なお、過熱遮断に至る前に、配線
が正常に復帰すれば、（間欠的短絡故障の例）、サーマ
ルＦＥＴ１１は連続的にオン状態を維持するようにな
り、オーミック領域の動作に戻る。

【００６６】図６には、本実施形態の電源供給制御装置
におけるサーマルＦＥＴ１１の電流と電圧の波形図を例
示している。ここで、図６（ａ）はドレイン電流ＩＤ
（Ａ）を、図６（ｂ）ドレイン−ソース間電圧ＶＤＳを
それぞれ示し、図中、は完全短絡（デッドショート）
の場合、は通常動作の場合、は不完全短絡の場合で
ある。

【００６７】完全短絡（デッドショート）が発生してい
る場合（図中）には、サーマルＦＥＴ１１がオフ状態
からオン状態に遷移したとき、ドレイン電流ＩＤが急激
に流れるが、サーマルＦＥＴ１１のオン状態を継続し
て、サーマルＦＥＴ１１を過熱させ、過熱遮断の保護機
能、即ち過熱遮断用ＦＥＴＱＳのオン状態への遷移によ
ってサーマルＦＥＴ１１を過熱遮断する。

【００６８】また、ある程度の短絡抵抗を持つ不完全短
絡が発生している場合（図中）には、上述のようにサ
ーマルＦＥＴ１１のオン／オフ制御を繰り返して行っ
て、ドレイン電流ＩＤを大きく変動させ、サーマルＦＥ
Ｔ１１の周期的な発熱作用によって、過熱遮断の保護機
能、即ち過熱遮断用ＦＥＴＱＳのオン状態への遷移によ
ってサーマルＦＥＴ１１を過熱遮断を速めている。

【００６９】以上説明したように、本実施形態の電源供
給制御装置および電源供給制御方法では、電流検出を行
うために電力の供給経路に直列接続される従来のような
シャント抵抗を不要とし、シャント抵抗を用いずに高精
度の過電流検出が可能であり、装置全体としての熱損失
を抑えることができ、また、完全短絡による過電流検出
のみならず、ある程度の短絡抵抗を持つ不完全短絡など
のレアショートが発生した場合の異常電流をもハードウ
ェア回路によって連続的に検出可能である。

【００７０】また、不完全短絡の場合、サーマルＦＥＴ
１１のオン／オフ制御を繰り返し行って電流を大きく変
動させ、半導体スイッチの周期的な発熱作用によって過
熱保護機能によるサーマルＦＥＴ１１の遮断（オフ制
御）を速めることができる。さらに、マイコンを用いな
いハードウェア回路のみで構成して半導体スイッチのオ
ン／オフ制御を行えるため、電源供給制御装置の実装ス
ペースを縮小でき、装置コストを大幅に削減することが
できる。

【００７１】また、本実施形態と同様に、ドレイン−ソ
ース間電圧ＶＤＳの特性の変化を利用するものの所定タ
イミングで所定しきい値との比較を行って過電流検出を
行う他の手法と比較して、コンデンサや複数の抵抗とい
った部品が不要になるので、該部品のバラツキによる検
出誤差がより低減できるとともに、チップ１０１に対す
る外付けコンデンサも不要であることから、実装スペー
スおよび装置コストをより削減することができる。

【００７２】さらに、可変抵抗ＲＶの調整により、負荷
１０の種別（ヘッドランプ、駆動モータ等）に応じた完
全短絡、不完全短絡の切り分けを確実に検出することが
可能となり、短絡故障に対する保護を精度良く行うこと
ができる。

【００７３】次に、上記電流振動型遮断機能付きスイッ
チング部１０１に追加された部分について説明する。

【００７４】加熱遮断検出回路１０２は図７に示すよう
に電流振動型遮断機能付きスイッチング部１０１の加熱
遮断が起きると、これを検出するＦＥＴ２１と、ＦＥＴ
２１の検出信号と入力信号３００との論理積をとるＡＮ
Ｄ回路２２と、温度検出回路１０３の検出信号５０とＡ
ＮＤ回路２２の出力信号との論理積をとるＡＮＤ回路２
３とから成っている。

【００７５】温度検出回路１０３は、温度センサ３１
と、温度センサ３１の検出値と基準電圧（基準温度に対
応）を比較する比較回路３２と、前記基準電圧を発生す
る基準電圧源３３を有している。

【００７６】尚、パワーＭＯＳＦＥＴ５１、ＦＥＴ５
２、ラッチ回路５５及び温度センサ５６は図１に示した
サーマルＦＥＴ１１の概略構成（図２の主ＦＥＴ、過熱
遮断用ＦＥＴ、ラッチ回路１２２、温度センサ１２１に
相当する）を示しており、ＭＯＳＦＥＴ５１の加熱遮断
用の温度センサ５６はＭＯＳＦＥＴ５１に近接配置さ
れ、温度検出回路１０３はこのＭＯＳＦＥＴ５１からで
きるだけ遠くで、電流振動型遮断機能付きスイッチング
部１０１が置かれている周囲温度が測定できるところに
配置されている。

【００７７】次に本実施の形態の動作について説明す
る。駆動回路１３に入力信号３００が入力されると、駆
動回路１３が動作して、サーマルＦＥＴ１１をスイッチ
ング制御することにより、電源ＶＢからの電力をサーマ
ルＦＥＴ１１を通して負荷１０に供給する。その際、過
電流検出回路１２を構成するＦＥＴ１２１も駆動回路１
３によりスイッチングされるため、抵抗Ｒｒに電源ＶＢ
からの電流が流れ、この抵抗ＲｒにサーマルＦＥＴ１１
のドレイン、ソース間電圧特性と同一の特性を有する基
準電圧が発生する。

【００７８】この基準電圧は比較回路１２２の一端子に
入力され、比較回路１２２の＋端子には、抵抗Ｒ１、Ｒ
２及び可変抵抗ＲＶで検出されるサーマルＦＥＴ１１の
ドレイン、ソース間電圧に対応した電圧が入力される。
従って、比較回路１２２はサーマルＦＥＴ１１のドレイ
ン、ソース間電圧と前記基準電圧を比較して、負荷１０
側の短絡などにより、サーマルＦＥＴ１１に過電流が流
れると、比較回路１２２の出力が反転して駆動回路１２
に入力される。

【００７９】ここで、前記短絡が不完全短絡の場合、駆
動回路１２はサーマルＦＥＴ１１をオン／オフする制御
を繰り返し、短時間にサーマルＦＥＴ１１を加熱シャッ
トダウンさせて、負荷１０側への電力供給を遮断して、
過電流保護を行う。

【００８０】又、前記短絡が完全短絡の場合、大きな過
電流がサーマルＦＥＴ１１を流れるため、瞬時にサーマ
ルＦＥＴ１１が加熱シャットダウンして、負荷１０側へ
の電力の供給が遮断されて過電流保護がなされる。

【００８１】上記のような電流振動型遮断機能付きスイ
ッチング部１０１を通常温度環境で使用している時に、
電流振動型遮断機能付きスイッチング部１０１が加熱シ
ャットダウンしても、温度検出回路１０３の温度センサ
３１は通常温度を検出しているため、比較回路３２はロ
ーレベルを出力し、ＡＮＤ回路２３を遮断している。こ
のため、加熱遮断検出回路１０２は動作せず、加熱遮断
検出信号２００は出力されない。

【００８２】しかし、電流振動型遮断機能付きスイッチ
ング部１０１を例えば−４０℃程度の低温度環境で使用
している時は、温度検出回路１０３の温度センサ３１は
基準電圧源３３の基準電圧で設定される所定温度以下の
低温度を検出しているため、比較回路３２はハイレベル
を出力し、ＡＮＤ回路２３を導通させている。更に、電
流振動型遮断機能付きスイッチング部１０１が動作して
いる時は、スイッチＳＷがオンされているため、ＡＮＤ
回路２２にハイレベルの入力信号３００が入力されてＡ
ＮＤ回路２２を導通させているため、加熱遮断検出回路
１０２は動作可能状態になっている。

【００８３】ここで、電流振動型遮断機能付きスイッチ
ング部１０１が加熱シャットダウンすると、サーマルＦ
ＥＴ１１のラッチ回路５５がハイレベルの信号をラッチ
してＦＥＴ５２に出力するため、このハイレベルの信号
が加熱遮断検出回路１０２を構成するＦＥＴ２１のゲー
トに入力されてＦＥＴ２１をオン状態とする。

【００８４】これにより、抵抗Ｒ３に電流が流れ、抵抗
Ｒ３の端子電圧がハイレベルになって、ＡＮＤ回路２２
の出力がハイレベルになる。これにより、ＡＮＤ回路２
３の出力がハイレベルとなって、加熱遮断検出信号２０
０が出力される。この加熱遮断検出信号２００は図示さ
れないマイコン等に入力されてカウントされ、そのカウ
ント値が無故障を保証する低温での加熱遮断回数に近付
くと、運転者にこれを報知する。運転者はこの報知によ
り、電流振動型遮断機能付きスイッチング回路を交換す
る等の措置を行う。

【００８５】尚、加熱遮断検出回路１０２をどの程度の
低温環境で動作させるかは、基準電圧源３３の基準電圧
の値を調整することにより、適切な値に設定することが
できる。

【００８６】本実施の形態によれば、所定温度以下の低
温下でのサーマルＦＥＴ１１における加熱遮断のみを検
出してこれをカウントし、そのカウント値が無故障を保
証する低温での加熱遮断回数に近付くと運転者に報知す
ることにより、低温下においても、その動作信頼性を保
持することができる。

【００８７】並びに、電流検出を行うために電力の供給
経路に直列接続されるシャント抵抗を不要として装置の
熱損失を抑え、ある程度の短絡抵抗を持つ不完全短絡な
どのレアショートが発生した場合の異常電流に対しても
高速応答を可能とし、集積化が容易で装置を安価とする
ことができる。更に、マイコンを用いないハードウェア
回路のみでサーマルＦＥＴ１１のオン／オフ制御が行え
るため、電源供給制御系の実装スペースを縮小でき、装
置コストを大幅に削減することができるなどの利点を有
している。

【００８８】尚、上記実施の形態では加熱遮断検出信号
２００をマイコンでカウントしたが、カウンタ等のハー
ドウェアでカウントしても同様の効果がある。

【００８９】

【発明の効果】以上詳細に説明したように、本発明の電
流振動型遮断機能付きスイッチング回路によれば、低温
下においても、その動作信頼性を保持することができ、
並びに、電流検出を行うために電力の供給経路に直列接
続されるシャント抵抗を不要として装置の熱損失を抑
え、ある程度の短絡抵抗を持つ不完全短絡などのレアシ
ョートが発生した場合の異常電流に対しても高速応答を
可能とし、集積化が容易で装置を安価することができ
る。

【図面の簡単な説明】

【図１】本発明の電源供給制御装置の一実施の形態の構
成を示した回路図である。

【図２】実施形態で使用する半導体スイッチ（サーマル
ＦＥＴ）１１の詳細な回路構成図である。

【図３】実施形態の電源供給制御装置および電源供給制
御方法が利用する原理を説明する説明図である。

【図４】実施形態の電源供給制御装置および電源供給制
御方法が利用する原理を説明する説明図である。

【図５】実施形態の電源供給制御装置および電源供給制
御方法が利用する原理を説明する説明図である。

【図６】短絡故障時および通常動作時の実施形態の電源
供給制御装置における半導体スイッチの電流と電圧を例
示する波形図である。

【図７】図１に示した加熱遮断検出回路と温度検出回路
の詳細例を示した回路図である。

【図８】従来の電源供給制御装置の構成例を示した回路
図である。

【図９】図８に示したサーマルＦＥＴの概略構成例を示
した回路図である。

【符号の説明】

１０負荷１１サーマルＦＥＴ１２過電流検出回路１３駆動回路２１、５２、１２１ＦＥＴ２２、２３ＡＮＤ回路３１、５６温度センサ３２、１２２比較回路３３基準電圧源５１ＭＯＳＦＥＴ５５ラッチ回路１０１電流振動型遮断機能付きスイッチング部１０２加熱遮断検出回路１０３温度検出回路Ｄ１ダイオードＲ１、Ｒ２、Ｒ３、Ｒｒ抵抗ＲＶ可変抵抗

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年４月７日（１９９９．４．７）

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図４】

【図８】

【図２】

【図３】

【図５】

【図６】

【図７】

【図９】

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０３Ｋ 17/14 Ｈ０３Ｋ 17/14 Ｆターム(参考） 5G004 AA04 AB02 BA03 BA04 DA04 DC04 DC12 EA01 FA01 5G053 AA01 AA02 AA14 BA01 CA02 EB02 EC03 5J055 AX02 AX12 AX15 AX32 AX37 AX42 AX44 AX47 AX48 AX55 AX56 AX64 BX16 CX20 CX22 CX28 DX13 DX14 DX22 DX53 DX54 DX73 DX83 EX01 EX02 EX04 EX06 EX10 EX11 EX23 EY01 EY02 EY12 EY13 EZ04 EZ07 EZ10 EZ25 EZ31 EZ43 FX04 FX06 FX07 FX13 FX17 FX21 FX38 GX01 GX05 GX06

Claims

【特許請求の範囲】

【請求項１】入力される制御信号に応じてスイッチン
グ制御されることにより電源から負荷への電力供給を制
御し、加熱遮断機能を有する半導体スイッチング素子
と、前記負荷が接続された状態で前記半導体スイッチング素
子の端子間電圧特性と等価な電圧特性を有する基準電圧
を発生する基準電圧発生手段と、前記半導体スイッチング素子の端子間電圧と前記基準電
圧との差を検出する検出手段と、前記検出手段により検出された前記端子間電圧と前記基
準電圧との差に応じて前記半導体スイッチング素子をオ
ン／オフ制御する制御手段と、前記半導体スイッチング素子が置かれる周囲温度を検出
する温度検出手段と、前記温度検出手段が所定温度以下を検出している時の
み、前記半導体スイッチング素子が加熱遮断したことを
検出する加熱遮断検出手段と、を有する電流振動型遮断機能付きスイッチング回路を有
することを特徴とする電源供給制御装置。
【請求項２】前記加熱遮断検出手段による加熱遮断検
出回数をカウントし、このカウント値が所定回数になる
と、これを報知することを特徴とする請求項１記載の電
源供給制御装置。
【請求項３】前記加熱遮断機能を有する半導体スイッ
チング素子はサーマルＦＥＴであることを特徴とする請
求項１又は２記載の電源供給制御装置。