JP2000236246A - 電源供給制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 過電流遮断機能を備えるとともに、寒冷時に
おける電源供給当初の大電流を低減させることができ、
これにより電線の細線化を可能にする。 【解決手段】 制御信号入力端子へ供給される制御信号
に応じてスイッチング制御され、電源１０１からデフォ
ッガ１０２への電力供給を制御するサーマルＦＥＴＱＡ
と、サーマルＦＥＴＱＡにデフォッガ１０２を接続した
状態における該サーマルＦＥＴＱＡの端子間電圧の電圧
特性と等価な電圧特性を持つ基準電圧を生成するととも
に、デフォッガ１０２に対する電源供給時に当該デフォ
ッガ１０２が所定の温度以下である場合には第２の基準
電圧を生成する基準電圧設定回路１０９と、サーマルＦ
ＥＴＱＡの端子間電圧と前記基準電圧または第２の基準
電圧との差を検出するＣＭＰ１と、検出された端子間電
圧と基準電圧または第２の基準電圧との差に応じてサー
マルＦＥＴＱＡをオン／オフ制御する駆動回路１１１、
オン／オフ回数積算回路１０７、ＯＮ／オフ制御回路１
０８とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、リアウインドデフ
ォッガの熱線等の抵抗体に電流を流すことにより発熱す
る発熱負荷に対する電源供給制御装置に関する。

【０００２】

【従来の技術】一般に、車両のリアウインドウガラスに
は、熱線式のリアウインドウデフォッガが設けられてお
り、リアウインドウガラスが曇った場合に熱線を加熱し
て曇りを除去するようにしている。

【０００３】図１６は、従来のデフォッガ回路の一例を
示している。同図に示すように、このデフォッガ回路
は、バッテリ２０１とリアウインドウデフォッガ２０２
との間にヒューズ２０３を介して直列接続されたデフォ
ッガリレー２０４を備えている。このデフォッガリレー
２０４のコイル２０５にはスイッチ２０６が接続されて
おり、ユーザ等がスイッチ２０６をオンさせると、デフ
ォッガリレー２０４の接点２０７が閉じ、バッテリ２０
１からの電源がリアウインドウデフォッガ２０２に供給
される。これにより、リアウインドウデフォッガ２０２
に電流が流れ、その発熱量によってウインドウガラスの
曇りが取り除かれる。

【０００４】

【発明が解決しようとする課題】ところで、リアウイン
ドウデフォッガ２０２に使用される熱線に流れる電流値
は周囲温度に大きく依存している。すなわち、寒冷時に
リアウインドウデフォッガ２０２を作動させた場合、電
源供給時には、図１７に示すような大電流（寒冷時大電
流）が流れ、熱線が暖まってくるに従って抵抗値が上が
っていくために電流は徐々に低下していく特性を示す。

【０００５】このため、リアウインドウデフォッガ２０
２の回路には、過度的に生じる大きな電流値に合わせた
太いサイズの電線を使用する必要があり、コスト高にも
つながっていた。

【０００６】一方、いわゆるデッドショート時などにお
いて、車両負荷に過電流が流れた場合にこれを遮断する
過電流遮断機能を半導体スイッチにより実現するように
した装置も知られているが、負荷に対する過電流遮断機
能と、寒冷時に発熱負荷に流れる大電流を抑制する機能
とを伴に備えた電源供給制御装置は存在しない。

【０００７】本発明は上記事情に鑑み、過電流遮断機能
を備えるとともに、寒冷時における電源供給当初の大電
流を低減させることができ、これにより電線の細線化を
可能とした電源供給制御装置を提供することを目的とし
ている。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに本発明は、抵抗体に電流を流すことにより発熱する
発熱負荷に対する電源供給制御回路であって、制御信号
入力端子へ供給される制御信号に応じてスイッチング制
御され電源から前記発熱負荷への電力供給を制御する半
導体スイッチと、前記半導体スイッチに前記発熱負荷を
接続した状態における該半導体スイッチの端子間電圧の
電圧特性と等価な電圧特性を持つ基準電圧を生成すると
ともに、前記発熱負荷に対する電源供給時に当該発熱負
荷が所定の温度以下である場合には第２の基準電圧を生
成する基準電圧生成手段と、前記半導体スイッチの端子
間電圧と前記基準電圧または第２の基準電圧との差を検
出する検出手段と、検出された端子間電圧と基準電圧ま
たは第２の基準電圧との差に応じて前記半導体スイッチ
をオン／オフ制御する制御手段とを有することを特徴と
している。

【０００９】また、前記設定手段は、前記半導体スイッ
チ及び前記負荷に並列接続され、前記制御信号に応じて
スイッチング制御される第２半導体スイッチとリファレ
ンス抵抗とを直列接続した回路を備え、該リファレンス
抵抗は、前記基準電圧または第２の基準電圧を設定して
しきい値電流が流れるように抵抗値が設定されることを
特徴としている。

【００１０】さらに、前記制御手段は、前記負荷に流れ
る電流の値が前記しきい値電流を下回った場合に前記半
導体スイッチをオン制御することを特徴としている。

【００１１】

【発明の実施の形態】［本発明の前提となる電源供給制
御回路］本発明の実施の形態を説明する前に、本発明の
前提となる半導体スイッチを使用した電源供給制御装置
について説明する。

【００１２】＜第１形態＞第１形態の電源供給制御装置
について、図１を参照して説明すると、本形態の電源供
給制御装置は、電源１０１の出力電圧ＶＢを負荷１０２
に供給する経路に、半導体スイッチとしてのサーマルＦ
ＥＴＱＡのドレインＤ−ソースＳを直列接続した構成で
ある。ここで、サーマルＦＥＴＱＡにはＤＭＯＳ構造の
ＮＭＯＳ型を使用しているがＰＭＯＳ型でも実現可能で
ある。

【００１３】また同図において、サーマルＦＥＴＱＡを
駆動制御する部分については、ＦＥＴＱＢ、抵抗Ｒ１〜
Ｒ１０、ツェナーダイオードＺＤ１、ダイオードＤ１、
コンパレータＣＭＰ１、駆動回路１１１およびスイッチ
ＳＷ１を備えた構成である。なお、参照符号として抵抗
には“Ｒ”とそれに続く数字を使用しているが、以下の
説明では参照符号として使用すると共に、それぞれ該抵
抗の抵抗値をも表すものとする。また、図１中の点線で
囲った部分１１０ａはアナログ集積化されるチップ部分
を示す。

【００１４】負荷１０２は例えばヘッドライトやパワー
ウィンドウの駆動モータ等々であり、ユーザ等がスイッ
チＳＷ１をオンさせることにより機能する。駆動回路１
１１には、コレクタ側が電位ＶＰに接続されたソースト
ランジスタＱ５と、エミッタ側が接地電位（ＧＮＤ）に
接続されたシンクトランジスタＱ６とを直列接続して備
え、スイッチＳＷ１のオン／オフ切換えによる切換え信
号に基づき、ソーストランジスタＱ５およびシンクトラ
ンジスタＱ６をオン／オフ制御して、サーマルＦＥＴＱ
Ａを駆動制御する信号を出力する。なお図中、ＶＢは電
源１０１の出力電圧であり、例えば１２［Ｖ］である。
また、ＶＰはチャージポンプの出力電圧であり、例えば
ＶＢ＋１０［Ｖ］である。

【００１５】半導体スイッチとしてのサーマルＦＥＴＱ
Ａは、より詳しくは図２に示すような構成を備えてい
る。図２において、サーマルＦＥＴＱＡは、内蔵抵抗Ｒ
Ｇ、温度センサ１２１、ラッチ回路１２２及び過熱遮断
用ＦＥＴＱＳを備えている。なお、ＺＤ１はゲートＧ−
ソースＳ間を１２［Ｖ］に保ってゲートＧに過電圧が印
加されようとした場合にこれをバイパスさせるツェナー
ダイオードである。

【００１６】つまり、本形態で使用するサーマルＦＥＴ
ＱＡは、サーマルＦＥＴＱＡが規定以上の温度まで上昇
したことが温度センサ１２１によって検出された場合に
は、その旨の検出情報がラッチ回路１２２に保持され、
ゲート遮断回路としての過熱遮断用ＦＥＴＱＳがオン動
作となることによって、サーマルＦＥＴＱＡを強制的に
オフ制御する過熱遮断機能を備えている。

【００１７】温度センサ１２１は４個のダイオードが縦
続接続されてなり、実装上、温度センサ１２１はサーマ
ルＦＥＴＱＡの近傍に配置形成されている。サーマルＦ
ＥＴＱＡの温度が上昇するにつれて温度センサ１２１の
各ダイオードの抵抗値が減少するので、ＦＥＴＱ５１の
ゲート電位が“Ｌ”レベルとされる電位まで下がると、
ＦＥＴＱ５１がオン状態からオフ状態に遷移する。これ
により、ＦＥＴＱ５４のゲート電位がサーマルＦＥＴＱ
Ａのゲート制御端子（Ｇ）の電位にプルアップされ、Ｆ
ＥＴＱ５４がオフ状態からオン状態に遷移して、ラッチ
回路１２２に“１”がラッチされることとなる。このと
き、ラッチ回路１２２の出力が“Ｈ”レベルとなって過
熱遮断用ＦＥＴＱＳがオフ状態からオン状態に遷移する
ので、サーマルＦＥＴＱＡの真のゲート（ＴＧ）の電位
レベルが“Ｌ”レベルとなって、サーマルＦＥＴＱＡが
オン状態からオフ状態に遷移して、過熱遮断されること
となる。

【００１８】また、本形態の電源供給制御装置では、負
荷１０２またはサーマルＦＥＴＱＡのドレインＤ−ソー
スＳ間において発生する短絡故障による過電流、或いは
不完全短絡故障による異常電流に対する保護機能をも備
えている。以下、図１を参照して、この保護機能を実現
する構成について説明する。

【００１９】先ず、特許請求の範囲にいう基準電圧発生
手段は、ＦＥＴ（第２半導体スイッチ）ＱＢおよび抵抗
（第２負荷）Ｒｒで構成されている。ＦＥＴＱＢのドレ
インおよびゲートはそれぞれサーマルＦＥＴＱＡのドレ
イン（Ｄ）および真のゲート（ＴＧ）に接続され、ＦＥ
ＴＱＢのソース（ＳＢ）はリファレンス抵抗Ｒｒの一方
の端子に接続され、リファレンス抵抗Ｒｒの他の端子は
接地電位（ＧＮＤ）に接続されている。このように、Ｆ
ＥＴＱＢおよびサーマルＦＥＴＱＡのドレイン（Ｄ）お
よびゲート（ＴＧ）を共通化することにより同一チップ
（１１０ａ）への集積化を容易にすることができる。

【００２０】また、ＦＥＴＱＢおよびサーマルＦＥＴＱ
Ａは同一プロセスで同一チップ（１１０ａ）上に形成さ
れたものを使用することとして、温度ドリフトやロット
間のバラツキの影響を除去（削減）するようにしてい
る。また、ＦＥＴＱＢの電流容量がサーマルＦＥＴＱＡ
の電流容量よりも小さくなるように、それぞれのＦＥＴ
を構成する並列接続のトランジスタ数を（ＦＥＴＱＢの
トランジスタ数：１個）＜（サーマルＦＥＴＱＡのトラ
ンジスタ数：１０００個）となるように構成している。

【００２１】さらに、リファレンス抵抗Ｒｒの抵抗値
は、後述のように負荷１０２の抵抗値×（ＦＥＴＱＢの
トランジスタ数：１個／サーマルＦＥＴＱＡのトランジ
スタ数：１０００個）の値となるように設定される。こ
のリファレンス抵抗Ｒｒの設定により、サーマルＦＥＴ
ＱＡに正常動作の負荷電流（５［ｍＡ］）が流れたとき
と同じドレイン−ソース間電圧ＶＤＳをＦＥＴＱＢに発
生させることができる。また、以上のような回路規定に
より、ＦＥＴＱＢおよびリファレンス抵抗Ｒｒで構成さ
れる基準電圧発生手段の構成を極力小型化することがで
き、実装スペースを縮小して装置コストを低減すること
ができる。

【００２２】可変抵抗ＲＶはサーマルＦＥＴＱＡのソー
スＳＡ抵抗Ｒ１，Ｒ２の分圧点との間に負荷１０２に対
して直列に接続されている。可変抵抗ＲＶの抵抗値を変
えることにより第２負荷の抵抗値を等価的に可変設定す
る。即ち、チップ１１０ａの外部に可変抵抗ＲＶを設置
し、該可変抵抗ＲＶを調整することにより基準電圧生成
手段の設定値（基準）を目標の仕様に設定することが可
能となる。これにより、アナログ集積化する場合でも１
種類のチップ１１０ａで複数の仕様をカバーすることが
可能となる。

【００２３】コンパレータＣＭＰ１は、特許請求の範囲
にいう検出手段の一部を成す。コンパレータＣＭＰ１の
“＋”入力端子には、サーマルＦＥＴＱＡのドレインＤ
−ソースＳ間電圧ＶＤＳを抵抗Ｒ１と抵抗Ｒ２および可
変抵抗ＲＶの並列抵抗（Ｒ２‖ＲＶ）とで分圧した電圧
が抵抗Ｒ５を介して供給されている。また、コンパレー
タＣＭＰ１の“−”入力端子には、ＦＥＴＱＢのソース
電圧ＶＳが供給されている。つまり、これら“＋”およ
び“−”の両入力端子に供給される電位がほぼ一致した
ときに出力は有効（“Ｈ”レベル）となり、一致しない
ときに無効（“Ｌ”レベル）となる。なお、後述のよう
に、コンパレータＣＭＰ１は一定のヒステリシスを持っ
ている。

【００２４】次に、以上説明した本形態の電源供給制御
装置の回路構成を踏まえて、電源供給制御方法を説明す
る。具体的な動作説明を行う前に、図３、図４および図
５を参照して、本形態の電源供給制御装置が利用する原
理について説明する。ここで、図３はオフ状態からオン
状態への遷移時のドレイン−ソース間電圧の立ち下がり
特性の説明図、図４は概念的回路図、図５はサーマルＦ
ＥＴのドレイン電流とゲート−ソース間電圧との特性を
説明する説明図である。

【００２５】半導体スイッチとしてサーマルＦＥＴＱＡ
を使用した場合、電源１０１から負荷１０２への電力供
給経路は、概念的に図４に示すような回路として表され
る。負荷１０２には電力供給経路の配線インダクタンス
Ｌ０と配線抵抗Ｒ０とを含む。なお、経路または負荷１
０２において短絡故障が発生した場合にはＲ０には短絡
抵抗も含まれることとなる。ここで短絡抵抗は、本形態
が適用対象としている自動車において負荷１０２をヘッ
ドライトと仮定した場合には、上述の完全短絡（デッド
ショート）の場合に約４０［ｍΩ］以下であり、不完全
短絡の場合は約４０〜５００［ｍΩ］である。

【００２６】このような電力供給経路の一部を成すサー
マルＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳは、サ
ーマルＦＥＴＱＡがオフ状態からオン状態へ遷移する際
の立ち下がり電圧特性は、図３に示すようになる。即
ち、短絡の場合、基準負荷（通常動作）の場合、負荷１
０２が抵抗１［ＫΩ］の場合についての立ち下がり電圧
特性である。このように、立ち下がり特性は、電力供給
経路および負荷の状態、即ち、経路が持つ配線インダク
タンス並びに配線抵抗および短絡抵抗に基づく時定数に
応じて変化する。

【００２７】このようなドレイン−ソース間電圧ＶＤＳ
の特性の変化を利用して過電流検出を行う手法として、
以下で説明する手法の他に、所定タイミングで所定しき
い値との比較を行って過電流検出を行う手法が考えられ
るが、所定タイミングを規定する手段および所定しきい
値との比較手段を構成するために、コンデンサや複数の
抵抗といった部品を必要とし、これらの部品がばらつく
と検出誤差となってしまうという問題がある。また、コ
ンデンサが必要であり、該コンデンサはチップ内に搭載
できないことから、外付け部品が必要となり、装置コス
トのアップ要因となってしまうという問題もあった。

【００２８】図３において、サーマルＦＥＴＱＡがオン
状態に遷移してドレイン−ソース間電圧ＶＤＳが飽和す
るまでの期間は、サーマルＦＥＴＱＡはピンチオフ領域
で動作する。

【００２９】また、負荷１０２の抵抗が１［ＫΩ］のと
きのドレイン−ソース間電圧ＶＤＳの変化について、次
のように考察できる。つまり、第１に、例えば、サーマ
ルＦＥＴＱＡに日立製の「ＨＡＦ２００１］を使用した
場合、ドレイン電流ＩＤ＝１２［ｍＡ］だから、ゲート
−ソース間電圧ＶＴＧＳは、ほぼしきい値電圧１．６
［Ｖ］に維持される。第２に、駆動回路１１１によるゲ
ート（Ｇ）への充電は継続されるから、このまま行くと
ゲート−ソース間電圧ＶＴＧＳは上昇して行ってしまう
が、ドレイン−ソース間電圧ＶＤＳが低下して、ゲート
ードレイン間の容量値ＣＧＤを増大させるので、ゲート
−ソース間電圧ＶＴＧＳに達する電荷を吸収してしまう
ことになる。即ち、ドレイン−ソース間電圧ＶＤＳはゲ
ート−ソース間電圧ＶＴＧＳに達した電荷が電位上昇を
生じさせないだけの容量を発生させるような速度で降下
することになる。これにより、ゲート−ソース間電圧Ｖ
ＴＧＳは約１．６［Ｖ］に維持される。

【００３０】また、負荷抵抗＝１［ＫΩ］時のドレイン
−ソース間電圧ＶＤＳの変化について、次のような解釈
も可能である。つまり、サーマルＦＥＴＱＡがオン状態
に遷移した後の各経過時点で、駆動回路１１１によって
ゲート（Ｇ）の送られる充電電荷を吸収し、真のゲート
（ＴＧ）の電圧ＶＴＧＳを一定に保つうようなドレイン
−ソース間電圧ＶＤＳの値を表わしている。したがっ
て、ある経過時間の後にドレイン−ソース間電圧ＶＤＳ
が図３の負荷抵抗＝１［ＫＧ］時の曲線より上側にあれ
ば、ゲート−ソース間電圧ＶＴＧＳは１．６［Ｖ］より
も高くなっていることを意味する。なお、ドレイン−ソ
ース間電圧ＶＤＳは図３の負荷抵抗＝１「ＫΩ」時の曲
線より下側に来ることはない。

【００３１】さらに、図３の負荷抵抗＝１［ＫΩ］時の
曲線からの距離をΔＶＤＳＧＡＰとすると、ΔＶＤＳＧ
ＡＰ×ＣＧＤ分の電荷をゲート−ソース間電圧ＶＴＧＳ
から引き去れば、ゲート−ソース間電圧電圧ＶＴＧＳは
１．６［Ｖ］になることを意味する。換言すれば、ゲー
ト−ソース間電圧ＶＴＧＳは１．６［Ｖ］からこの電荷
分だけ電位が上昇していることを意味する。このことを
式で示せば次式となる。

【００３２】ＶＴＧＳ−１．６＝ΔＶＤＳＧＡＰ×ＣＧ
Ｄ／（ＣＧＳ×ＣＧＤ） 即ち、ΔＶＤＳＧＡＰは（ゲート−ソース間電圧ＶＴＧ
Ｓ−１．６［Ｖ］に比例する。

【００３３】また、ゲート−ソース間電圧ＶＴＧＳとド
レイン電流ＩＤとの間には、図５の特性に示すように、
比例に近い１対１の関係がある。ここで、図５の特性は
日立製の「ＨＡＦ２００１」のものであり、図中のＶＧ
Ｓはここではゲート−ソース間電圧ＶＴＧＳに相当す
る。したがって、ΔＶＤＳＧＡＰは図５の特性に示され
るような対応関係に基づいてドレイン電流ＩＤを表すと
いうことができる。図５において、ドレイン電流ＩＤ＝
１０［Ａ］近辺の分解能は約８０［ｍＶ／Ａ］である。
即ち、１［Ａ］のドレイン電流ＩＤが８０［ｍＶ］のゲ
ート−ソース間電圧ＶＴＧＳに対応し、±５［Ａ］のド
レイン電流ＩＤの変化に対して±０．４［Ｖ］のゲート
−ソース間電圧ＶＴＧＳの変化が対応する。なお、この
分解能は従来の電源供給制御回路に使用されていた電流
検出を行うために電力の供給経路に直列接続されるシャ
ント抵抗ＲＳ＝８０［ｍΩ］相当の分解能に相当する。

【００３４】なお、ドレイン電流ＩＤがゼロの時はゲー
トを充電する回路およびミラー容量だけでドレイン−ソ
ース間電圧ＶＤＳの曲線は決まるが、ドレイン電流ＩＤ
が流れると、回路のインダクタンスＬｃおよび回路全体
の抵抗Ｒｃの影響を受けることになる。完全短路（デッ
ドショート）のようにドレイン電流ＩＤが大きくなる
と、ドレイン電流ＩＤの立ち上り勾配はインダクタンス
Ｌｃ及び抵抗Ｒｃでほぼ決まるので、ドレイン電流ＩＤ
の立上がり勾配は一定値に収れんし、したがって、ゲー
ト−ソース間電圧ＶＴＧＳの曲線も収れんすることとな
る。

【００３５】図５に示される特性には温度の特異点が存
在する。日立製の「ＨＡＦ２００１」の場合、ドレイン
電流ＩＤ＝１５［Ａ］、ゲート−ソース間電圧ＶＴＧＳ
＝３．３〜３．４［Ｖ］の付近である。通常の正常負荷
電流はほぼ１５［Ａ］以下なので、特異点の下側に来る
ことになる。この下側の領域では、同じドレイン電流Ｉ
Ｄに対し、温度上昇に応じてゲート−ソース間電圧ＶＴ
ＧＳは小さくなる。したがって、高温条件下でも誤作動
が低減されることになり有利といえる。

【００３６】また、ゲートを充電する回路が異なると、
同じ負荷電流に対してドレイン−ソース間電圧ＶＤＳの
曲線は変わってくる。したがって、ゲート充電電流は常
に同じ条件を保つ必要がある。なお、ゲート充電電流を
減らせばドレイン−ソース間電圧ＶＤＳの曲線は上方に
シフトすることになる。この性質を利用して、同じドレ
イン電流ＩＤに対してドレイン−ソース間電圧ＶＤＳを
増大させるようにすれば、過熱遮断保護機能による過熱
遮断を促進させることができる。後述の過熱遮断促進回
路（過熱遮断促進回路）はこれを利用したものである。

【００３７】次に、以上の考察を踏まえて、本形態の電
源供給制御装置の動作を説明する。先ず、サーマルＦＥ
ＴＱＡおよび基準電圧生成手段（ＦＥＴＱＢ、リファレ
ンス抵抗Ｒｒ）について説明する。サーマルＦＥＴＱＡ
およびＦＥＴＱＢがピンチオフ領域で動作しているとき
は、カレントミラー（Ｃｕｒｒｅｎｔ ｍｉｒｒｏｒ）
回路が構成され、ドレイン電流ＩＤＧＡ＝１０００×ド
レイン電流ＩＤＧＳとなる。

【００３８】したがって、サーマルＦＥＴＱＡのドレイ
ン電流としてＩＤＱＡ＝５［Ａ］、ＦＥＴＱＢのドレイ
ン電流としてＩＤＱＢ＝５［ｍＡ］がそれぞれ流れてい
るときは、サーマルＦＥＴＱＡおよびＦＥＴＱＢのそれ
ぞれのドレイン−ソース間電圧ＶＤＳとゲート−ソース
間電圧ＶＴＧＳは一致する。即ち、ＶＤＳＡ＝ＶＤＳ
Ｂ，ＶＴＧＳＡ＝ＶＴＧＳＢとなる。ここで、ＶＤＳＡ
＝ＶＤＳＢはそれぞれサーマルＦＥＴＱＡ、ＦＥＴＱＢ
のドレイン−ソース間電圧であり、ＶＴＧＳＡ＝ＶＴＧ
ＳＢはそれぞれサーマルＦＥＴＱＡ、ＦＥＴＱＢのゲー
ト−ソース間電圧である。

【００３９】したがって、ＦＥＴＱＢが完全にオン状態
に遷移しているときは、リファレンス抵抗Ｒｒの両端に
ほぼ電源電圧ＶＢが印加されるから、サーマルＦＥＴＱ
Ａに接続する５［Ａ］負荷に等価なＦＥＴＱＢの負荷と
して、リファレンス抵抗Ｒｒの抵抗値は、Ｒｒ＝１２
［Ｖ］／５［ｍＡ］−１．４［ＫΩ］として決定され
る。

【００４０】このように、ここでは、サーマルＦＥＴＱ
Ａに５［Ａ］の負荷電流が流れたときのドレイン−ソー
ス間電圧ＶＤＳの値（曲線）を基準とするが、サーマル
ＦＥＴＱＡに対してトランジスタ数比（＝電流容量比）
の小さいＦＥＴＱＢを用いて基準電圧生成手段を構成す
ることにより、基準電圧生成手段をより小型化して、小
さなチップ占有面積で要求機能を実現できるわけであ
る。さらに、上述のように、ＦＥＴＱＢとサーマルＦＥ
ＴＱＡと同一プロセスで、同一チップ上に構成すること
により、ロット間ばらつき、温度ドリフトの影響を除去
することができて、検出精度を大幅に改善できる。

【００４１】次に、ピンチオフ領域における動作につい
て説明する。サーマルＦＥＴＱＡがオン状態に遷移する
と、ドレイン電流はＩＤＱＡは回路抵抗で決まる最終負
荷電流値を目指して立ち上がっていく。また、サーマル
ＦＥＴＱＡのゲート−ソース間電圧ＶＴＧＳＡは、ドレ
イン電流ＩＤＱＡで決まる値を取り、ドレイン−ソース
間電圧ＶＤＳＡの低下によるコンデンサ容量ＣＧＤのミ
ラー効果でブレーキをかけられながら、これも立ち上が
っていく。さらに、ＦＥＴＱＢのゲート−ソース間電圧
ＶＴＧＳＢは、ドレイン電流ＩＤＱＢ＝５［ｍＡ］（ド
レイン電流ＩＤＱＡ＝５［Ａ］に相当）までは、ゲート
−ソース間電圧ＶＴＧＳＢ＝ＶＴＧＳＡで増加していく
が、それ以降はドレイン電流ＩＤＱＢ＝５［ｍＡ］一定
になるため（ピンチオフ領域内で一定になる）、ゲート
−ソース間電圧ＶＴＧＳＢも一定になり、日立製の「Ｈ
ＡＦ２００１」の場合は、約２．７［Ｖ］一定になる。

【００４２】また、サーマルＦＥＴＱＡのゲート−ソー
ス間電圧ＶＴＧＳＡは、ドレイン電流ＩＤＱＡの増加に
応じて大きくなっていくので、ゲート−ソース間電圧は
ＶＴＧＳＢ＜ＶＴＧＳＡとなる。また、ＶＤＳＡ＝ＶＴ
ＧＳＢ＋ＶＴＧＤ，ＶＤＳＢ＝ＶＴＧＳＢ＋ＶＴＧＤの
関係があるから、ＶＤＳＡ−ＶＤＳＢ＝ＶＴＧＳＡ−Ｖ
ＴＧＳＢとなる。ここで、ゲート−ソース間電圧の差Ｖ
ＴＧＳＡ−ＶＴＧＳＢは、ドレイン電流ＩＤＱＡ−５
［Ａ］を表わすから、ドレイン−ソース間電圧の差ＶＤ
ＳＡ−ＶＤＳＢを検出することにより、ドレイン電流Ｉ
ＤＱＡ−５［Ａ］を得ることができる。

【００４３】ＦＥＴＱＢのドレイン−ソース間電圧ＶＤ
ＳＢはコンパレータＣＭＰ１に直接入力され、サーマル
ＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡはＲ１と
抵抗Ｒ２で分圧した値（ここでは可変抵抗ＲＶについて
考慮に入れないものとする）がコンパレータＣＭＰ１に
入力される。即ち、 ＶＤＳＡ×Ｒ１／（Ｒ１＋Ｒ２）………（１） がコンパレータＣＭＰ１に入力されることになる。サー
マルＦＥＴＱＡがオン状態に遷移した直後は、ＦＥＴＱ
Ｂのドレイン−ソース間電圧ＶＤＳＢ＞（１）である
が、サーマルＦＥＴＱＡのドレイン電流ＩＤＱＡが増加
するに連れて（１）は増加し、ついにはＦＥＴＱＢのド
レイン−ソース間電圧ＶＤＳＢより大きくなり、この
時、コンパレータＣＭＰ１の出力は“Ｈ”レベルから
“Ｌ”レベルに変化して、サーマルＦＥＴＱＡをオフ状
態に遷移させる。

【００４４】なお、コンパレータＣＭＰ１では、ダイオ
ードＤ１と抵抗Ｒ５でヒステリシスが形成されている。
サーマルＦＥＴＱＡがオフ状態に遷移したとき、駆動回
路１１１のシンクトランジスタＱ６によりゲート電位は
接地され、ダイオードＤ１のカソード側電位は、ＶＤＳ
Ｂ−０．７［Ｖ］（ツェナーダイオードＺＤ１の順方向
電圧）になるので、抵抗Ｒ１→抵抗Ｒ５→ダイオードＤ
１の経路で電流が流れ、コンパレータＣＭＰ１の“＋”
入力端子の電位は、駆動回路１１１がオン制御している
ときより低下する。したがって、オフ状態に遷移したと
きより小さいドレイン−ソース間電圧の差ＶＤＳＡ−Ｖ
ＤＳＢまでサーマルＦＥＴＱＡはオフ状態を維持し、そ
の後オン状態に遷移することとなる。なお、ヒステリシ
ス特性の付け方にはいろいろな方法があるが、これはそ
の一例である。

【００４５】サーマルＦＥＴＱＡがオフ状態に遷移する
ときのドレイン−ソース間電圧ＶＤＳＡをしきい値ＶＤ
ＳＡｔｈとすると、次式が成立する。

【００４６】

【数１】 ＶＤＳＡｔｈ−ＶＤＳＡ＝Ｒ２／Ｒ１×ＶＤＳＢ（ａｔ５［ｍＡ］）……… （２） 過電流判定値は（２）式で決まることになる。なお、過
電流判定値を変更するには、チップ１１０ａ外部に接地
されている抵抗Ｒ２に並列接続の可変抵抗ＲＶを調整す
る。この調整により過電流判定値を下方にシフトさせる
ことができる。

【００４７】次に、オーミック領域における動作につい
て説明する。配線が正常な状態で、サーマルＦＥＴＱＡ
がオン状態に遷移すると、サーマルＦＥＴＱＡは連続的
にオン状態を維持することとなるので、ゲート−ソース
間電圧ＶＴＧＳＡ、ＶＴＧＳＢは１０［Ｖ］近くまで達
し、サーマルＦＥＴＱＡ，ＦＥＴＱＢともオーミック領
域で動作する。

【００４８】この領域ではドレイン−ソース間電圧ＶＤ
Ｓとドレイン電流ＩＤの間には１対１の関係は無くな
る。日立製の「ＨＡＦ２００１」の場合、オン抵抗がド
レイン−ソース間電圧ＶＤＳ＝１０［Ｖ］のとき、ＲＤ
Ｓ（ＯＮ）＝３０［ｍΩ］であるので、次式となる。

【００４９】

【数２】 ＶＤＳＢ＝５［Ａ］×３０［ｍΩ］＝０．１５［Ｖ］ ＶＤＳＡ＝ＩＤＱＡ×３０［ｍΩ］ ＶＤＳＡ−ＶＤＳＢ＝３０［ｍΩ］×（ＩＤＱＡ−５［Ａ］）……（３） また、配線の短絡等でドレイン電流ＩＤＱＡが増加する
と式（３）の値が大きくなり、過電流判定値を超えると
サーマルＦＥＴＱＡをオフ状態に遷移させる。この後は
上記ピンチオフ領域の状態に移り、サーマルＦＥＴＱＡ
はオン状態およびオフ状態への遷移を繰り返して、最終
的に過熱遮断に至る。なお、過熱遮断に至る前に、配線
が正常に復帰すれば、（間欠的短絡故障の例）、サーマ
ルＦＥＴＱＡは連続的にオン状態を維持するようにな
り、オーミック領域の動作に戻る。

【００５０】図６には、本形態の電源供給制御装置にお
けるサーマルＦＥＴＱＡの電流と電圧の波形図を例示し
ている。ここで、図６（ａ）はドレイン電流ＩＤ（Ａ）
を、図６（ｂ）ドレイン−ソース間電圧ＶＤＳをそれぞ
れ示し、図中、は完全短絡（デッドショート）の場
合、は通常動作の場合、は不完全短絡の場合であ
る。

【００５１】完全短絡（デッドショート）が発生してい
る場合（図中）には、サーマルＦＥＴＱＡがオフ状態
からオン状態に遷移したとき、ドレイン電流ＩＤが急激
に流れるが、サーマルＦＥＴＱＡのオン状態を継続し
て、サーマルＦＥＴＱＡを過熱させ、過熱遮断の保護機
能、即ち過熱遮断用ＦＥＴＱＳのオン状態への遷移によ
ってサーマルＦＥＴＱＡを過熱遮断する。

【００５２】また、ある程度の短絡抵抗を持つ不完全短
絡が発生している場合（図中）には、上述のようにサ
ーマルＦＥＴＱＡのオン／オフ制御を繰り返し行って、
ドレイン電流ＩＤを大きく変動させ、サーマルＦＥＴＱ
Ａの周期的な発熱作用によって、過熱遮断の保護機能、
即ち過熱遮断用ＦＥＴＱＳのオン状態への遷移によって
サーマルＦＥＴＱＡを過熱遮断を速めている。

【００５３】以上説明したように、本形態の電源供給制
御装置では、従来使用されていた電流検出を行うために
電力の供給経路に直列接続されるシャント抵抗を不要と
し、シャント抵抗を用いずに高精度の過電流検出が可能
であり、装置全体としての熱損失を抑えることができ、
また、完全短絡による過電流検出のみならず、ある程度
の短絡抵抗を持つ不完全短絡などのレアショートが発生
した場合の異常電流をもハードウェア回路によって連続
的に検出可能である。

【００５４】また、不完全短絡の場合、サーマルＦＥＴ
ＱＡのオン／オフ制御を繰り返し行って電流を大きく変
動させ、半導体スイッチの周期的な発熱作用によって過
熱保護機能によるサーマルＦＥＴＱＡの遮断（オフ制
御）を速めることができる。さらに、マイコンを用いな
いハードウェア回路のみで構成して半導体スイッチのオ
ン／オフ制御を行えるため、電源供給制御装置の実装ス
ペースを縮小でき、装置コストを大幅に削減することが
できる。

【００５５】また、本形態と同様に、ドレイン−ソース
間電圧ＶＤＳの特性の変化を利用するものの所定タイミ
ングで所定しきい値との比較を行って過電流検出を行う
他の手法と比較して、コンデンサや複数の抵抗といった
部品が不要になるので、該部品のバラツキによる検出誤
差がより低減できるとともに、チップ１１０ａに対する
外付けコンデンサも不要であることから、実装スペース
および装置コストをより削減することができる。

【００５６】さらに、可変抵抗ＲＶの調整により、負荷
１０２の種別（ヘッドランプ、駆動モータ等）に応じた
完全短絡、不完全短絡の切り分けを確実に検出すること
が可能となり、短絡故障に対する保護を精度良く行うこ
とができる。

【００５７】＜第２形態＞次に、第２形態の電源供給制
御装置について、図７を参照して説明する。本形態の電
源供給制御装置の構成は、図１の第１形態の構成に対し
て、抵抗Ｒ３，Ｒ４，Ｒ６，Ｒ９、ＦＥＴＱ１，Ｑ２お
よびツェナーダイオードＺＤ２を付加した構成である。
なお、図７中の点線で囲った部分１１０ｂはアナログ集
積化されるチップ部分を示す。

【００５８】即ち、ゲート−ソース間を抵抗Ｒ９で接続
したＦＥＴＱ１のゲートに、ツェナーダイオードＺＤ２
および抵抗Ｒ６を介してサーマルＦＥＴＱＡの真のゲー
トＴＧを接続し、ＦＥＴＱ１のドレインを抵抗Ｒ４を介
してＶＢ＋５［Ｖ］に接続し、ＦＥＴＱ１のソースをサ
ーマルＦＥＴＱＡのソースＳＡに接続している。また、
抵抗Ｒ１に対して並列に、抵抗Ｒ３とＦＥＴＱ２のドレ
インとを接続した回路を接続し、ＦＥＴＱ２のオン／オ
フ制御によってサーマルＦＥＴＱＡのドレイン−ソース
間電圧ＶＤＳの分圧を変えるように構成している。

【００５９】次に、本形態の電源供給制御装置の動作を
説明する。先ず、ピンチオフ領域における動作について
説明する。第１形態と同様に、ＦＥＴＱＢのドレイン−
ソース間電圧ＶＤＳＢはコンパレータＣＭＰ１に直接入
力され、サーマルＦＥＴＱＡのドレイン−ソース間電圧
ＶＤＳＡは抵抗Ｒ１，Ｒ３の並列抵抗（Ｒ１‖Ｒ３）と
抵抗Ｒ２で分圧した値（ここでは可変抵抗ＲＶについて
考慮に入れないものとする）がコンパレータＣＭＰ１に
入力される。

【００６０】即ち、次式の値がコンパレータＣＭＰ１に
入力されることになる。

【００６１】

【数３】 ＶＤＳＡ×（Ｒ１‖Ｒ３）／（（Ｒ１‖Ｒ３）＋Ｒ２）……（１′） サーマルＦＥＴＱＡがオン状態に遷移した直後は、ＦＥ
ＴＱＢのドレイン−ソース間電圧ＶＤＳＢ＞（１′）で
あるが、サーマルＦＥＴＱＡのドレイン電流ＩＤＱＡが
増加するに連れて（１′）は増加し、ついにはＦＥＴＱ
Ｂのドレイン−ソース間電圧ＶＤＳＢより大きくなり、
この時、コンパレータＣＭＰ１の出力は“Ｈ”レベルか
ら“Ｌ”レベルに変化して、サーマルＦＥＴＱＡをオフ
状態に遷移させる。

【００６２】サーマルＦＥＴＱＡがオフ状態に遷移する
ときのドレイン−ソース間電圧ＶＤＳＡをしきい値ＶＤ
ＳＡｔｈとすると、次式が成立する。

【００６３】

【数４】 ＶＤＳＡｔｈ−ＶＤＳＡ＝Ｒ２／（Ｒ１‖Ｒ３）×ＶＤＳＢ ……（２′） 過電流判定値は（２′）式で決まることになる。なお、
過電流判定値を変更するには、第１形態と同様に、チッ
プ１１０ａ外部に接地されている抵抗Ｒ２に並列接続の
可変抵抗ＲＶを調整する。この調整により過電流判定値
を下方にシフトさせることができる。

【００６４】オーミック領域における動作や図６を参照
して説明した動作等については第１形態と同様であるの
で省略する。

【００６５】次に、過電流判定値について考察する。こ
こでは、過電流判定値はピンチオフ領域、オーミック領
域とも同一の値を用いるとする。

【００６６】先ず、ピンチオフ領域における△（ＶＤＳ
Ａ−ＶＤＳＢ）／△ＩＤを求める。ＨＡＦ２００１の特
性曲線より、次式が得られる。

【００６７】

【数５】 △ＶＴＧＳＡ／△ＩＤＱＡ＝８０［ｍＶ／Ａ］ ……（４） △ＶＴＧＳＡ＝△（ＶＤＳＡ−ＶＤＳＢ） ×ＣＴＧＤ／（ＣＴＧＳ＋ＣＴＧＤ） ＝△（ＶＤＳＡ−ＶＤＳＢ） ×１２００ｐＦ／（１８００ｐＦ＋１２００ｐＦ） ＝△（ＶＤＳＡ−ＶＤＳＢ）×０．４ ……（５） 式（４），（５）より、

【数６】 △（ＶＤＳＡ−ＶＤＳＢ）／△ＩＤ＝２００［ｍＶ／Ａ］……（６） となる。

【００６８】また、オーミック領域における△（ＶＤＳ
Ａ−ＶＤＳＢ）／△ＩＤは、式（３）より、

【数７】 △（ＶＤＳＡ−ＶＤＳＢ）／△ＩＤ＝３０［ｍＶ／Ａ］……（７） となる。

【００６９】式（６），（７）を比較すると、ピンチオ
フ領域ではオーミック領域より電流感度が敏感になり、
オーミック領域で適切な過電流判定値でも、ピンチオフ
領域では低すぎて引っ掛かり過ぎる恐れがある。この対
策としては、ピンチオフ領域とオーミック領域で過電流
判定値を変える方法がある。第１形態の構成に対して本
形態で付加された回路がこの対策回路である。

【００７０】ピンチオフ領域かオーミック領域かの判定
は、ゲート−ソース間電圧ＶＴＧＳＡの大きさで行う。
ドレイン電流ＩＤが増えるに連れてピンチオフ領域のゲ
ート−ソース間電圧ＶＴＧＳＡは大きくなるが、完全短
絡（デッドショート）の場合でも５［Ｖ］を超えること
はない。したがって、ゲート−ソース間電圧ＶＴＧＳＡ
＞５［Ｖ］であればオーミック領域にあると判定でき
る。

【００７１】サーマルＦＥＴＱＡがオン状態に遷移した
直後は、ＦＥＴＱ１はオフ状態で、ＦＥＴＱ２はオン状
態にある。ＦＥＴＱ２をオン状態に遷移させるために
は、電源電圧ＶＢ以上の電圧、例えばＶＢ＋５［Ｖ］が
必要となる。

【００７２】ツェナーダイオードＺＤ２のツェナー降伏
電圧を５［Ｖ］−１．６［Ｖ］（ＦＥＴＱ１のしきい値
電圧）に設定すれば、ゲート−ソース間電圧ＶＴＧＳＡ
＞５［Ｖ］になるとＦＥＴＱ１がオン状態に遷移し、Ｆ
ＥＴＱ２がオフ状態に遷移するので、抵抗Ｒ２に並列に
入っていた抵抗Ｒ３が回路的に除去されることとなる。

【００７３】ドレイン−ソース間電圧ＶＤＳＡの圧縮率
が小さくなるので、過電流と判定されるドレイン−ソー
ス間電圧の差ＶＤＳＡ−ＶＤＳＢがより小さくなる。こ
れによりオーミック領域では対策前より少ない電流値で
過電流判定されるようになる。

【００７４】しかし、本形態における付加回路による対
策を行わなくても、実用的には問題ない可能性がある。
つまり、ピンチオフ領域では最終負荷電流値が小さいと
きは、ピンチオフ領域内で完全に立ち上がってしまう。
即ち、ピンチオフ領域内で最終負荷電流値に達するが、
最終負荷電流値が大きい場合には、ピンチオフ領域内で
はまだ立ち上がり途上にあり、ピンチオフ領域の電流値
は、完全短絡（デッドショート）の場合でも最大４０
［Ａ］位に制限される。

【００７５】つまり、最終負荷電流値が大きくなるに連
れて、ある一定の勾配を持った電流立ち上がり特性に収
れんし、最終負荷電流値の差ほどドレイン−ソース間電
圧ＶＤＳＡの差がつかなくなる。この現象があるため、
ピンチオフ領域の電流感度が大きくても、ドレイン−ソ
ース間電圧の差ＶＤＳＡ−ＶＤＳＢが大きくならず、基
準電圧生成回路における電流値の選択しだいで本形態の
ような付加回路による対策を用いなくても、第１形態の
構成によって、実用的な過電流検出保護を行う電源供給
制御装置を実現できる。

【００７６】本形態の電源供給制御装置では、第１形態
で詳述したものと同等の効果を奏することができる。

【００７７】ここで最後に、過電流制御の考え方につい
て整理しておく。基本構想としては次の通りである。先
ず、配線が正常なときはサーマルＦＥＴＱＡがオン状態
に遷移するとオーミック領域に入り、配線が正常である
限り、オーミック領域に留まり、サーマルＦＥＴＱＡは
オン状態を維持し続ける。次に、配線に異常が発生し
て、電流が増えドレイン−ソース間電圧の差ＶＤＳＡ−
ＶＤＳＢが過電流判定値を超えると、サーマルＦＥＴＱ
Ａはオフ状態に遷移し、ピンチオフ領域に入る。配線異
常が続く限り、サーマルＦＥＴＱＡはオン状態／オフ状
態の遷移を繰り返し続けて、ピンチオフ領域に留まり、
最終的に過熱遮断に至る。

【００７８】上記基本構想を実現し、かつ制御を最適化
するために、過電流判定値は次の２つの条件を満足しな
ければならない。第１に、正常電流範囲ではサーマルＦ
ＥＴＱＡを絶対にオフさせないことである。第２に、オ
ーミック領域で過電流と判定した後は、配線異常が改善
されない限り、ピンチオフ領域でサーマルＦＥＴＱＡは
オン状態／オフ状態への遷移を繰り返し行い続けること
である。これはオン／オフ制御の周期を安定させるため
に必要である。オン／オフ制御の周期を安定させること
は制御の安定性につながるし、オン／オフ制御の周期を
用いてタイマを設定する（後述の第５形態を参照）の
で、そのためにも周期の安定化は必要である。

【００７９】上記第１および第２の条件を満足させるた
めには、オーミック領域の過電流判定値を「正常電流最
大値＋α」の電流値（相当するＶＤＳＡ−ＶＤＳＢ）に
設定し、ピンチオフ領域の過電流判定値を「正常電流最
大値＋β」に設定する必要がある。このときα＞βとす
る。つまり、α−βがピンチオフ領域に留まらせるため
に必要なオフセット量である。

【００８０】＜第３形態＞次に、第３形態の電源供給制
御装置について、図８を参照して説明する。第２形態の
電源供給制御装置における回路構成（図７）との違い
は、ＦＥＴＱＢのゲートをサーマルＦＥＴＱＡの真のゲ
ートＴＧに接続せず、ＦＥＴＱＢのゲート抵抗としてＲ
４１を追加し、該抵抗Ｒ４１の他端をサーマルＦＥＴＱ
ＡのゲートＧに接続している。それ以外は第２形態の回
路構成と同じである。なお、図８中の点線で囲った部分
１１０ｃはアナログ集積化されるチッブ部分を示す。

【００８１】また、抵抗Ｒ４１の抵抗値は、Ｒ４１＝１
０００×Ｒ７に設定する必要がある。例えば、Ｒ７＝１
０［ＫΩ］とした場合にはＲ４１＝１０［ＭΩ］とな
る。非常に高い抵抗値になるので、コスト、生産性を考
慮するトランジスタ数比を１：１００位にして、Ｒ４１
＝１［ＭΩ］位になるようにすることが望ましい。

【００８２】なお、本形態の電源供給制御装置の動作は
第２形態と同等であり、第１形態と同等の効果を奏す
る。

【００８３】＜第４形態＞次に、第４形態の電源供給制
御装置について、図９を参照して説明する。本形態の電
源供給制御装置は、第１形態の電源供給制御装置におけ
る回路構成（図１）に対して、突入電流マスク回路１０
５および過熱促進回路１０６を付加した構成である。な
お、図９中の点線で囲った部分１１０ｄはアナログ集積
化されるチップ部分を示す。

【００８４】負荷１０２（例えばヘッドライト）をオン
させると、安定状態の数倍から数十倍の突入電流が流れ
る。その突入電流が流れる期間は負荷１０２の種類や容
量（大きさ）によって異なり、だいたい３［ｍｓｅｃ］
から２０［ｍｓｅｃ］である。この突入電流が流れる期
間に、上記第１、第２または第３形態で説明したような
過電流制御が行われると、負荷１０２が定常状態に至る
までに時間を要してしまい、ライトの点灯が遅れるなど
の負荷自身の応答が悪くなる場合がある。本形態では、
突入電流マスク回路１０５（特許請求の範囲にいう禁止
手段に該当する）を図１の構成に付加することによって
このような間題を解消する。

【００８５】また、上記第１，第２または第３形態で
は、完全短絡による過電流が検出された場合には、すぐ
に過熱遮断による保護が機能してサーマルＦＥＴＱＡを
過熱遮断（オフ制御）することが可能であるが、不完全
短絡の場合には、サーマルＦＥＴＱＡのオン／オフ制御
を繰り返し行って、サーマルＦＥＴＱＡの周期的な発熱
作用によって過熱遮断を機能させるので、過熱遮断まで
の時間が相対的に長くなることが考えられる。本形態で
は、過熱遮断促進回路（過熱遮断促進手段）１０６によ
って不完全短絡の場合でもサーマルＦＥＴＱＡの遮断を
速めるようにしている。

【００８６】図９において、突入電流マスク回路１０５
は、ＦＥＴＱ１１，Ｑ１２、ダイオードＤ１１、抵抗Ｒ
１１〜Ｒ１３およびコンデンサＣ１１を備えて構成され
ている。

【００８７】次に、突入電流マスク回路１０５の動作に
ついて説明する。サーマルＦＥＴＱＡがオン状態に遷移
すると、ゲート−ソース間電圧ＶＧＳＡ がダイオード
Ｄ１１および抵抗Ｒ１２を介してＦＥＴＱ１２のゲート
に供給され、また同じくゲート−ソース間電圧ＶＧＳＡ
がダイオードＤ１１および抵抗Ｒ１１を介してＦＥＴＱ
１１のゲートに供給される。

【００８８】ＦＥＴＱ１２のゲートはコンデンサＣ１１
を介してサーマルＦＥＴＱＡのソースＳＡに接続されて
おり、サーマルＦＥＴＱＡがオン状態に遷移した直後は
コンデンサＣ１１が未充電であるため、ＦＥＴＱ１２の
ゲート電位が十分に上がらずＦＥＴＱ１２はオン状態に
遷移できない。また、ＦＥＴＱ１１はＦＥＴＱ１２がオ
フ状態にある間はオン状態にあり、コンパレータＣＭＰ
１の十端子に供給される分圧点をサーマルＦＥＴＱＡの
ソースＳＡに結合させる。そのため、コンパレータＣＭ
Ｐ１の出力は“Ｈ”レベルに保たれて、大きな突入電流
が流れてもサーマルＦＥＴＱＡはオフ状態に遷移しない
ことになる。

【００８９】時間の経過により、コンデンサＣ１１は抵
抗Ｒ１２を介して充電されていき、ついにはＦＥＴＱ１
２がオン状態に遷移する。これに伴ってＦＥＴＱ１１が
オフ状態に遷移し上記マスク状態が終了して、過電流検
出制御が機能することとなる。

【００９０】なお、抵抗Ｒ１３はサーマルＦＥＴＱＡが
オフ状態に遷移した後、コンデンサＣ１１をリセットす
るための放電抵抗である。Ｒ１２≪Ｒ１３となるように
設定してマスク時間に影響しないようにするのが望まし
い。また、マスク時間はＲ１２×Ｃ１１の時定数で決定
されるので、１チップ化する場合には外付けのコンデン
サＣ１１の容量値を任意に変更することにより、マスク
時間の調整が可能となる。

【００９１】次に、過熱遮断促進回路１０６は、ＦＥＴ
Ｑ２１、ダイオードＤ２１、抵抗Ｒ２１〜Ｒ２３および
コンデンサＣ２１を備えて構成されている。

【００９２】次に、過熱遮断促進回路１０６の動作につ
いて鋭明する。過電流制御に入り、サーマルＦＥＴＱＡ
のゲート電位が周期的に“Ｈ”レベルになる度にコンデ
ンサＣ２１は抵抗Ｒ２１および逆流阻止用ダイオードＤ
２１を介して充電される。ＦＥＴＱ２１のゲート電位は
最初はしきい値以下なのでオフ状態にあるが、コンデン
サＣ２１の充電に伴ってゲート電位が上昇するとＦＥＴ
Ｑ２１はオン状態に遷移する。

【００９３】抵抗Ｒ２１を介して端子ＴＧ（サーマルＦ
ＥＴＱＡの真のゲート）から接地電位（ＧＮＤ）に電流
が流れ、端子ＴＧに蓄積される電荷量が減少する。この
ため、同じドレイン電流ＩＤに対してもドレイン−ソー
ス間電圧ＶＤＳＡが大きくなり、サーマルＦＥＴＱＡの
電力消費が増大して過熱遮断が早まることとなる。な
お、抵抗Ｒ２１が小さいほど過熱遮断は早まる。また、
抵抗Ｒ２３はコンデンサＣ２１の放電抵抗であり、Ｒ２
２≪Ｒ２３となるように設定するのが望ましい。

【００９４】＜第５形態＞次に、第５形態の電源供給制
御装置について、図１０を参照して説明する。本形態の
電源供給制御装置は、第１形態の電源供給制御装置にお
ける回路構成（図１）に対して、オン／オフ回数積算回
路１０７を付加した構成である。なお、図１０中の点線
で囲った部分１１０ｅはアナログ集積化されるチップ部
分を示す。

【００９５】上記第１、第２または第３形態において、
不完全短絡の場合に、サーマルＦＥＴＱＡのオン／オフ
制御を繰り返し行って、サーマルＦＥＴＱＡの周期的な
発熱作用によって過熱遮断を機能させることから、過熱
遮断までの時間が相対的に長くなるという問題点を、本
形態では次のようにして解消する。即ち、サーマルＦＥ
ＴＱＡのオン／オフ制御回数が所定回数に達したときに
オフ制御させるオン／オフ回数積算回路（回数制御手
段）１０７を付加することにより、サーマルＦＥＴＱＡ
の遮断を速める。

【００９６】図１０において、オン／オフ回数積算回路
１０７は、ＦＥＴＱ３１、ダイオードＤ３１，Ｄ３２、
抵抗Ｒ３１〜Ｒ３３およびコンデンサＣ３１を備えて構
成されている。

【００９７】次に、オン／オフ回数積算回路１０７の動
作について説明する。過電流制御に入り、サーマルＦＥ
ＴＱＡのゲート電位が周期的に“Ｈ”レベルになる度に
コンデンサＣ３１は抵抗Ｒ３１および逆流阻止用ダイオ
ードＤ３１を介して充電される。ＦＥＴＱ３１のゲート
電位は最初はしきい値以下なのでオフ状態にあるが、コ
ンデンサＣ３１の充電に伴ってゲート電位が上昇すると
ＦＥＴＱ３１はオン状態に遷移する。この時、温度セン
サ１２１（４個のダイオード）のアノード側が引き下げ
られるので、高温状態と同じ条件となって過熱遮断用Ｆ
ＥＴＱＳがオン状態に遷移して、サーマルＦＥＴＱＡを
遮断（オフ制御）する。

【００９８】なお、回数積算による遮断時間は約１［ｓ
ｅｃ］程度が望ましい。また、オン／オフ回数積算回路
１０７を安定に動作させるためには、さらに、サーマル
ＦＥＴＱＡのオン／オフ制御の周期を安定させることが
必要である。本形態においては、負荷電流の変化に対す
るサーマルＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳ
Ａの変化はピンチオフ領域の方がオーミック領域より大
きいので、サーマルＦＥＴＱＡがオン／オフ制御の間は
ピンチオフ領域でオフ状態に遷移する（ピンチオフ領域
をパスしてオーミック領域でオフ状態に遷移することは
ない）こととなり、したがって、サーマルＦＥＴＱＡの
オン／オフ制御の周期が安定したものとなる。

【００９９】＜変形例＞次に、名形態の電源供給制御装
置の変形例について、図１１を参照して説明する。以上
の各形態の説明では、基準電圧生成手段を固定（上述の
説明では、５［Ａ］負荷相当に固定）しておき、第２負
荷（リファレンス抵抗Ｒｒ）の変更には過電流判定値を
変化させて対応していた。即ち、使用最大負荷に合わせ
て抵抗Ｒ１，Ｒ２，Ｒ３を設定してチップを作成し、負
荷１０２が小さい場合はチップ外部に抵抗Ｒ２に並列に
可変抵抗ＲＶを追加して、過電流判定値を下げていた。

【０１００】この方法では次のような問題点がある。第
１に、過電流判定値が大きくなるほど制御精度は低下す
る。第２に、ピンチオフ領域とオーミック領域では過電
流判定値を変える必要がある。この場合ピンチオフ領域
の過電流判定値は、厳密にはドレイン電流ＩＤの立ち上
がり勾配に合わせて設定する必要があるが、ドレイン電
流ＩＤ立ち上がり勾配は、配線インダクタンスおよび配
線抵抗が変わると変化するので、ぴったりに設定するこ
とは難しい。

【０１０１】この対策として、基準電圧生成手段を負荷
１０２に合わせて設定することが有効である。即ち、先
ず、負荷１０２の最大電流値に相当する基準電圧生成手
段を設定する。次に、基準電圧生成手段におけるドレイ
ン−ソース間電圧ＶＤＳ（即ち、ＦＥＴＱＢのドレイン
−ソース間電圧ＶＤＳＢ）を、負荷駆動トランジスタ
（即ち、サーマルＦＥＴＱＡのドレイン−ソース間電圧
ＶＤＳＡ）が少しでも越えれば過電流値と判定する。

【０１０２】この手法では、過電流判定値をピンチオフ
領域とオーミック領域で変える必要はない。基準電圧生
成手段のドレイン−ソース間電圧ＶＤＳを越えたか杏か
で判定すれば良いから、検出精度はコンパレータＣＭＰ
１の分解能だけで決まることになる。

【０１０３】また、温度ドリフト、ＩＣロット間ばらつ
き、配線インダクタンスおよび配線抵抗の影響を除去で
き、電源電圧の変動に対してもコンパレータＣＭＰ１が
正常に作動する限り影響を受けない。したがって、誤差
要素の少ない（ほとんど無い）電源供給制御装置を実現
することができる。

【０１０４】なお、基準電圧生成手段の設定変更は、リ
ファレンス抵抗Ｒｒに並列に外部に可変抵抗ＲＶを追加
接続して行ってもよいが、チップ内のリファレンス抵抗
Ｒｒを変えることにより行ってもよい。

【０１０５】図１１に示すように、チップ内部に数種類
のリファレンス抵抗Ｒｒ１〜Ｒｒ４を並列に配置してお
き、チップをパッケージするとき、またはベアチップ実
装するときに、リファレンス抵抗Ｒｒ１−Ｒｒ４の中か
らスイッチＳＷ２により選択接続することにより、基準
電圧生成手段の設定値（基準）を目標の仕様に設定する
ことが可能となる。これにより、電源供給制御装置を集
積化する場合でも１種類のチップで複数の仕様をカバー
することが可能となる。また抵抗の可変設定により、負
荷の種別（ヘッドランプ、駆動モータ等）に応じた完全
短絡、不完全短絡の切り分けを確実に検出することが可
能となり、短絡故障に対する保護を精度良く行うことが
できる。

【０１０６】以上説明した第１、第２、第３、第４およ
び第５形態並びに変形例に係る電源供給制御装置の回路
構成においては、スイッチング素子、即ちサーマルＦＥ
ＴＱＡ，ＦＥＴＱＢ、トランジスタＱ５，Ｑ６、過熱遮
断用ＦＥＴＱＳおよびＦＥＴＱ１１〜Ｑ５４としてｎチ
ャネル型のものを使用したが、本発明に係る電源供給制
御装置の回路構成はこれに限定されるものではなく、Ｐ
チャネル型のものを使用してもよい。但し、各スイッチ
ング素子のオン／オフ制御を行うゲート電位が“Ｌ”／
“Ｈ”レベルに逆転することに伴う回路変更が必要とな
る。

【０１０７】［本発明の実施の形態］次に、上述した半
導体スイッチを用いた電源供給制御装置の発熱負荷とし
てリアウインドウデフォッガを使用した本発明の実施の
形態について図１２乃至図１５を用いて説明する。

【０１０８】従来の技術の欄でも説明したように、寒冷
時にリアウインドウデフォッガを作動させた場合、電源
供給当初では大電流が流れ、熱線が暖まってくるに従っ
て抵抗値が上がっていくために電流は徐々に低下して通
常の電流に収れんする特性を示す。このため、リアウイ
ンドウデフォッガの回路には、過度的に生じる大きな電
流値に合わせた太いサイズの電線を使用する必要があ
り、コスト高にもつながっていた。以下の説明では、寒
冷時にリアウインドウデフォッガを作動させた場合、電
源供給当初に流れる大電流を“寒冷時大電流”と称する
こととする。

【０１０９】図１２に示すように本発明の実施の形態に
係る電源供給制御回路のチップ部分１０ｆは、図１０に
示した電源供給制御回路のチップ部分１１０ｅにオンオ
フ制御回路１０８と、基準電圧設定回路１０９を付加し
た構成となっている。

【０１１０】初めに基準電圧設定回路１０９について説
明すると、図１２に示すように、サーマルＦＥＴＱＡに
並設されたＦＥＴＱＢのソースＳＢには寒冷時大電流用
のリファレンスリファレンス抵抗Ｒｒ１の一方が接続さ
れ、このリファレンス抵抗Ｒｒ１の他方はアースに接続
されている。

【０１１１】また、リファレンス抵抗Ｒｒ２と、コレク
タにリファレンス抵抗Ｒｒ２が接続され、ベースがアー
スされたＮＰＮ型のトランジスタＴｒ１とからなる回路
がリファレンス抵抗Ｒｒ１に並列接続されている。さら
に、トランジスタＴｒ１のベースには抵抗Ｒａ，Ｒｂの
分圧値が加わるようにされている。また、抵抗Ｒａに
は、マイコン等（図示せず）から出力された切換信号が
直接入力されている。そして、起動初期時にはリファレ
ンス抵抗Ｒｒ１，Ｒｒ２を高くして寒冷時大電流に伴う
電流制御を行い、その後にリファレンス抵抗Ｒｒ１，Ｒ
ｒ２を低くして通常の電流制御を行う。この場合、図１
５に示すように、リアウインドウデフォッガ１０２に流
れる寒冷時大電流の値が正常電流値と異常電流値との間
のしきい電流値となるようにリファレンス抵抗Ｒｒの抵
抗値（しきい抵抗値）を設定しておく。

【０１１２】また、上記切換信号は、車両の所定部位に
設けられた温度センサによりデフォッガ１０２が寒冷状
態にあるとされた場合に出力され、その送出時点はスイ
ッチＳＷ１への動作信号の送出後の所定時間経過後にさ
れる。これによってＣＭＰ１の動作点が変わる。

【０１１３】すなわち、動作信号が送出されている所定
間は、トランジスタＴｒ１をオフ状態にすることで、リ
ファレンス抵抗Ｒｒ１成分のみとして、ＳＢの電位を上
昇させる。

【０１１４】そして、所定時間経過後に切換信号を送出
して抵抗Ｒａ、ｒｂを介してトランジスタＴｒ１をオン
させることになり、リファレンスＲｒはリファレンス抵
抗Ｒｒ１、Ｒｒ２との並列抵抗成分となり、ＳＢの電位
を下降させる。この下降による電位は、負荷に安定した
電力を供給させるための電位となる。

【０１１５】このようにリファレンス抵抗Ｒｒ１、Ｒｒ
２とを並列接続して動作点を変更するようにしたが、図
１３に示すようにリファレンス抵抗Ｒｒ１、Ｒｒ２を直
列接続し、リファレンス抵抗Ｒｒ２にトランジスタＴｒ
１を並列接続した構成にして、切り換え信号が入力した
ときにリファレンス抵抗Ｒｒ１成分として、動作点を下
げてもよい。

【０１１６】なお、上記各手法では、切換信号をマイコ
ン等によって送出させているので、集積化することが困
難である。そこで、図１４に示すように動作信号を直接
入力してトランジスタＴｒ１に対する切換信号を生成す
る回路を設けようにしても良い。

【０１１７】この回路は、図１４に示すように、リファ
レンス抵抗Ｒｒ１、Ｒｒ２とからなる直列回路の一方が
ＦＥＴＱＢのソースＳＢに接続され、他方がアースに接
続されている。

【０１１８】また、トランジスタＴｒ１がリファレンス
抵抗Ｒｒ１に並列接続され、このトランジスタＴｒ１の
ベースに抵抗ＲｃとコンデンサＣａとが並列接続され、
かつ抵抗Ｒｄがベースに直列接続されている。この抵抗
Ｒｄには、ダイオードＤａが並列接続されている。

【０１１９】すなわち、切換信号を生成する回路は、動
作信号が入力するとコンデンサＣａに充電させ、Ｔｒ１
をオフさせることで、動作信号に対して所定の間遅延さ
せてリファレンス抵抗値を切り換えている。リファレン
ス抵抗Ｒｒ１、Ｒｒ２の直列接続となる。

【０１２０】また、コンデンサＣａの充電が完了する
と、トランジスタＴｒ１はオン状態になり、リファレン
ス抵抗Ｒｒ１成分のみとなる。

【０１２１】次に、オン／オフ制御回路１０８について
説明する。

【０１２２】図１５に示すように、リアウインドウデフ
ォッガ１０２に流れる寒冷時大電流の値が正常電流値と
異常電流値との間のしきい電流値となるように第２負荷
（リファレンス抵抗）Ｒｒの抵抗値（しきい抵抗値）を
設定しておく。

【０１２３】また、コンパレータＣＭＰ１は、ＦＥＴＱ
Ｂのソース電圧（リファレンス抵抗Ｒｒの抵抗値による
しきい値電圧）と、サーマルＦＥＴＱＡのソース電圧と
を比較することにより、寒冷時大電流がしきい電流値を
越えた場合に寒冷時大電流を検出して寒冷時大電流検出
出力をオン／オフ制御回路１０８に出力し、寒冷時大電
流が下降してしきい電流値に達した場合には、寒冷時大
電流検出出力をオン／オフ制御回路１０８に出力しない
ようにしている。

【０１２４】オン／オフ制御回路１０８は、ＦＥＴＱ３
２、ダイオードＤ３３、抵抗Ｒ３４〜Ｒ３６およびコン
デンサＣ３２を備えて構成されている。コンデンサＣ３
２の容量値は、コンデンサＣ３１の容量値に比較してか
なり小さい値である。オン／オフ制御回路１０８は、コ
ンパレータＣＭＰ１からの寒冷時大電流検出出力によ
り、ＦＥＴＱ３２をオンし所定時間経過後にＦＥＴＱ３
２をオフする。

【０１２５】ＦＥＴＱ３２のドレインにはＰチャンネル
型のＦＥＴＱ３３のゲートが接続されており、このＦＥ
Ｔ３３は、ＦＥＴＱ３２がオン時にオフし、ＦＥＴＱ３
２がオフ時にオンする。ＦＥＴＱ３３のドレインは、サ
ーマルＦＥＴＱＡのゲートに接続され、ＦＥＴＱ３３の
ソースは、抵抗Ｒ４１を介して接地されている。サーマ
ルＦＥＴＱＡは、ＦＥＴＱ３３がオン時にオンし、ＦＥ
ＴＱ３３がオフ時にオフする。このため、寒冷時大電流
がしきい値電流よりも大きいときには、しきい電流値以
下のパルス状の駆動電流が出力されるようになってい
る。

【０１２６】次に、オン／オフ制御回路１０８の動作に
ついて説明する。まず、電源供給当初のデフォッガ１０
２には大電流が流れ、この寒冷時大電流がしきい値を越
えると、コンパレータＣＭＰ１は、寒冷時大電流検出出
力をオン／オフ制御回路１０８に出力する（処理１）。
すると、コンデンサＣ３２は抵抗Ｒ３５および逆流阻止
用ダイオードＤ３３を介して充電される（処理２）。Ｆ
ＥＴＱ３２のゲート電位は最初はオフ状態にあるが、コ
ンデンサＣ３２の充電に伴ってゲート電位が上昇する
と、ＦＥＴＱ３２はオン状態に遷移する。このため、Ｆ
ＥＴＱ３３は、オフし、サーマルＦＥＴＱＡもオフする
（処理３）。

【０１２７】次に、コンデンサＣ３２の容量値が小さい
ため、比較的短い時間でコンデンサＣ３２の電荷は、抵
抗Ｒ３６により放電されて、ＦＥＴＱ３２のゲート電位
はオフ状態になるため、ＦＥＴＱ３３は、オンし、サー
マルＦＥＴＱＡもオンする（処理４）。

【０１２８】さらに、寒冷時大電流がしきい値を越えて
いる状態が継続している場合には、処理１乃至処理４の
処理を繰り返し行う。このため、この間は、しきい値以
下のパルス状の信号を駆動信号として出力することがで
きる。このため、図１５に示すように、寒冷時大電流が
しきい値以下に抑えられるから、デフォッガ回路の電線
径を細線化することができ、コスト低減が可能となる。

【０１２９】また、コンパレータＣＭＰ１は、負荷であ
るデフォッガ１０２が暖まり、寒冷時大電流が下降して
ゆき、しきい電流値以下になった場合には、寒冷時大電
流検出出力をオン／オフ制御回路１０８に出力しない。
このため、ＦＥＴＱ３２のゲート電位はオフ状態になる
ため、ＦＥＴＱ３３は、オンし、サーマルＦＥＴＱＡも
オンし、負荷に流れる電流が正常電流になっていく。

【０１３０】このように本実施の形態によれば、電源供
給制御回路が本来備えている電流振動型過電流遮断機能
を確保しつつも寒冷時大電流を低減させることができ、
これにより電線の細線化が可能となる。

【０１３１】以上の各形態、および実施の形態における
電源供給制御回路のアナログ集積化されたチップ部分１
１０ａ〜１１０ｆは、主デバイスとこの主デバイスＱＡ
の異常電流を検知して、異常電流発生時には主デバイス
ＱＡをオンオフ制御して電流振動を生成し、この電流振
動により、主デバイスＱＡを遮断する（電流振動型遮断
機能）制御回路とを同一基板上に集積化した半導体集積
回路である。基板としてセラミック、ガラスエポキシ等
の絶縁性基板や絶縁金属基板等を用いたハイブリッドＩ
Ｃの形態でも良いが、同一半導体基板（同一チップ）上
にモノリシックに集積化したパワーＩＣであることがよ
り好ましい。

【０１３２】

【発明の効果】以上説明したように本発明によれば、電
源供給制御回路が備えている電流振動型過電流遮断機能
を確保しつつも寒冷時大電流を低減させることができ、
これにより電線の細線化が可能となる。

【図面の簡単な説明】

【図１】本発明の前提となる電源供給制御装置の第１形
態の回路構成図である。

【図２】半導体スイッチ（サーマルＦＥＴ）の詳細な回
路構成図である。

【図３】電源供給制御装置におけるオフ状態からオン状
態への遷移時のドレイン−ソース間電圧の立ち下がり特
性の説明図である。

【図４】電源供給制御装置の原理を概念的に説明する回
路図である。

【図５】電源供給制御装置におけるサーマルＦＥＴのド
レイン電流とゲート−ソース間電圧との特性を説明する
説明図である。

【図６】短絡故障時および通常動作時の電源供給制御装
置における半導体スイッチの電流（ａ）と電圧（ｂ）を
例示する波形図である。

【図７】電源供給制御装置の第２形態の回路構成図であ
る。

【図８】電源供給制御装置の第３形態の回路構成図であ
る。

【図９】電源供給制御装置の第４形態の回路構成図であ
る。

【図１０】電源供給制御装置の第５形態の回路構成図で
ある。

【図１１】変形例の電源供給制御装置における第２負荷
（リファレンス抵抗）の構成を説明する回路図である。

【図１２】本発明に係る電源供給装置の実施の形態を示
す回路構成図である。

【図１３】本発明の実施の形態における基準電圧設定回
路の他の例を示す構成図である。

【図１４】同基準電圧設定回路のさらに他の例を示す構
成図である。

【図１５】本発明の実施の形態におけるデフォッガ電流
と温度の関係を示す特性図である。

【図１６】従来のデフォッガ回路の一例を示す構成図で
ある。

【図１７】従来のデフォッガ電流と温度との関係を示す
特性図である。

【符号の説明】

１０１ 電源 １０２ 負荷（リアウインドウデフォッガ） １０５ 突入電流マスク回路 １０６ 過熱遮断促進回路 １０７ オン／オフ回数積算回路 １０８ オン／オフ制御回路 １０９ 基準電圧設定回路 １１０ａ〜１１０ｅ チップ構成部分 １１１ 駆動回路（制御手段） ＱＡ，ＱＦ サーマルＦＥＴ（半導体スイッチ） ＲＧ 内部抵抗 ＱＢ ＦＥＴ（第２半導体スイッチ） Ｒｒ，Ｒｒ１〜Ｒｒ４ リファレンス抵抗（第２負荷） Ｑ５，Ｑ６ トランジスタ Ｑ１１〜Ｑ５４ ＦＥＴ ＣＭＰ１ コンパレータ（検出手段） Ｒ１〜Ｒ５５ 抵抗 ＲＶ 可変抵抗 ＺＤ１，ＺＤ２ ツェナーダイオード Ｄ１〜Ｄ５１ ダイオード Ｃ１１〜Ｃ３１ コンデンサ １２１ 温度センサ １２２ ラッチ回路 ＱＳ 過熱遮断用ＦＥＴ ＳＷ１，ＳＷ２ スイッチ ＶＢ 電源電圧 ＶＰ チャージポンプ出力電圧

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年４月２日（１９９９．４．２）

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図１２

【補正方法】変更

【補正内容】

【図１２】

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】図１５

【補正方法】変更

【補正内容】

【図１５】

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図１６

【補正方法】変更

【補正内容】

【図１６】

【手続補正４】

【補正対象書類名】図面

【補正対象項目名】図１７

【補正方法】変更

【補正内容】

【図１７】

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5G004 AA04 AB02 BA03 BA04 DA02 DA04 DC02 DC04 EA01 5G053 AA01 AA02 BA01 BA04 CA01 CA04 DA01 EC03 FA05 5J055 AX12 AX15 AX32 AX36 AX44 AX47 AX64 AX65 BX16 CX20 CX22 CX28 DX13 DX14 DX22 DX53 DX54 DX73 DX83 EX01 EX02 EX04 EX06 EX10 EX11 EX23 EY01 EY02 EY03 EY05 EY10 EY12 EY13 EY17 EY21 EZ04 EZ07 EZ10 EZ31 EZ43 EZ55 EZ57 EZ61 EZ66 FX04 FX06 FX07 FX13 FX18 FX38 GX01 GX05 GX06

Claims (3)

【特許請求の範囲】
1. 【請求項１】 抵抗体に電流を流すことにより発熱する
   発熱負荷に対する電源供給制御回路であって、 制御信号入力端子へ供給される制御信号に応じてスイッ
   チング制御され電源から前記発熱負荷への電力供給を制
   御する半導体スイッチと、 前記半導体スイッチに前記発熱負荷を接続した状態にお
   ける該半導体スイッチの端子間電圧の電圧特性と等価な
   電圧特性を持つ基準電圧を生成するとともに、前記発熱
   負荷に対する電源供給時に当該発熱負荷が所定の温度以
   下である場合には第２の基準電圧を生成する基準電圧生
   成手段と、 前記半導体スイッチの端子間電圧と前記基準電圧または
   第２の基準電圧との差を検出する検出手段と、 検出された端子間電圧と基準電圧または第２の基準電圧
   との差に応じて前記半導体スイッチをオン／オフ制御す
   る制御手段と、 を有することを特徴とする電源供給制御装置。
2. 【請求項２】 前記設定手段は、前記半導体スイッチ及
   び前記負荷に並列接続され、前記制御信号に応じてスイ
   ッチング制御される第２半導体スイッチとリファレンス
   抵抗とを直列接続した回路を備え、該リファレンス抵抗
   は、前記基準電圧または第２の基準電圧を設定してしき
   い値電流が流れるように抵抗値が設定されることを特徴
   とする請求項１記載の電源供給制御装置。
3. 【請求項３】 前記制御手段は、前記負荷に流れる電流
   の値が前記しきい値電流を下回った場合に前記半導体ス
   イッチをオン制御することを特徴とする請求項１または
   ２記載の電源供給制御装置。