JP2001320264A

JP2001320264A - 電源供給制御装置

Info

Publication number: JP2001320264A
Application number: JP2000138930A
Authority: JP
Inventors: Shunzo Oshima; 俊藏大島
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2000-05-11
Filing date: 2000-05-11
Publication date: 2001-11-16

Abstract

(57)【要約】【課題】制御信号に応じてスイッチング制御により、
電源から負荷への電力供給を制御する半導体スイッチを
備えた電源供給制御装置において、負荷電流を所定値以
下に制限して過電流保護を行うと共に、過熱遮断保護機
能による遮断回数を極力抑制して、電源供給制御装置お
よび電源から負荷への配線系の信頼性を高めた電源供給
制御装置を提供する。【解決手段】負荷１０２または主制御ＦＥＴＱＡから
負荷１０２までの配線が短絡するなどの原因により過負
荷状態となって主制御ＦＥＴＱＡのドレイン−ソース間
電圧が所定値を超えたときには、電流制限回路２０１に
よって主制御ＦＥＴＱＡに流れる負荷電流が電流制限値
に制限され、また、電流制限回路１０２の動作時間が電
流制限時間に達したときには、電流制限積算回路によっ
て主制御ＦＥＴＱＡをオフ制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電源供給制御装置に
関し、より詳しくは、制御信号に応じてスイッチング制
御により、電源から負荷への電力供給を制御する半導体
スイッチを備えた電源供給制御装置に関する。

【０００２】

【従来の技術】自動車等においてバッテリからの電源を
選択的にランプ等の各負荷に供給して、負荷への電力供
給を制御する装置に適用可能な「電源供給制御装置およ
び電源供給制御方法」については、本願と同一の出願人
より特願平１１−３６１４８３号によって出願されてい
る。図５は、この従来の電源供給制御装置の一構成例を
例示する構成図である。以下では、図５を参照して、従
来例の電源供給制御装置について説明する。

【０００３】本従来例の電源供給制御装置は、電源１０
１の出力電圧ＶＢを負荷１０２に供給する経路に、半導
体スイッチとしての主制御ＦＥＴＱＡのドレインＤ−ソ
ースＳＡを直列接続して、該主制御ＦＥＴＱＡのスイッ
チング制御により電力供給を制御するもので、該主制御
ＦＥＴＱＡに駆動手段、保護手段および負荷電流検出手
段等を合わせて、（図５において点線で囲まれた部分
を）１チップ上に集積化した集積回路である。

【０００４】図５において、従来例の電源供給制御装置
は、まず、主制御ＦＥＴＱＡの駆動手段としてチャージ
ポンプ（図示せず）および駆動回路１１１を備えてい
る。駆動回路１１１は、コレクタ側がチャージポンプの
出力ＶＰに接続されたソーストランジスタＱ５と、エミ
ッタ側が接地電位ＧＮＤに接続されたシンクトランジス
タＱ６とを直列接続して備え、スイッチＳＷ１のオン／
オフ切換えによる切換え信号に基づき、これらソースト
ランジスタＱ５およびシンクトランジスタＱ６をオン／
オフ制御して、主制御ＦＥＴＱＡを駆動制御する信号を
出力している。なお、電源１０１の出力電圧ＶＢが例え
ば１２［Ｖ］の時、チャージポンプの出力電圧ＶＰは例
えばＶＢ＋１０［Ｖ］とされる。

【０００５】次に、主制御ＦＥＴＱＡの保護手段として
過熱遮断保護回路を備えている。すなわち、内蔵抵抗Ｒ
Ｇ、温度センサ１２１、ラッチ回路１２２および過熱遮
断用ＦＥＴＱＳ等が過熱遮断保護回路に該当する。な
お、ＺＤ１は主制御ＦＥＴＱＡのゲートＧ−ソースＳＡ
間を１２［Ｖ］に保ってゲートＧに過電圧が印加されよ
うとした場合にこれをバイパスさせるツェナーダイオー
ドである。

【０００６】過熱遮断保護回路は、一般の温度センサ内
蔵ＦＥＴにも付加されている過熱遮断保護機能を実現す
るものであり、主制御ＦＥＴＱＡが規定以上の温度まで
上昇したことを内蔵の温度センサ１２１によって検出さ
れた場合には、その旨の検出情報がラッチ回路１２２に
保持されると共に、主制御ＦＥＴＱＡのゲートＴＧ−ソ
ースＳＡ間に接続されている過熱遮断用ＦＥＴＱＳをオ
ン状態に遷移させることによって、主制御ＦＥＴＱＡを
強制的にオフ制御するものである。

【０００７】温度センサ１２１は４個のダイオードが縦
続接続されてなり、実装上、温度センサ１２１は主制御
ＦＥＴＱＡの近傍に配置形成されている。主制御ＦＥＴ
ＱＡの温度が上昇するにつれて温度センサ１２１の各ダ
イオードの抵抗値が減少するので、ＦＥＴＱ５１のゲー
ト電位が“Ｌ”レベルとされる電位まで下がると、ＦＥ
ＴＱ５１がオン状態からオフ状態に遷移する。これによ
り、ＦＥＴＱ５４のゲート電位が主制御ＦＥＴＱＡのゲ
ート制御端子（Ｇ）の電位にプルアップされ、ＦＥＴＱ
５４がオフ状態からオン状態に遷移して、ラッチ回路１
２２に“１”がラッチされることとなる。このとき、ラ
ッチ回路１２２の出力が“Ｈ”レベルとなって過熱遮断
用ＦＥＴＱＳがオフ状態からオン状態に遷移するので、
主制御ＦＥＴＱＡの真のゲート（ＴＧ）と主制御ＦＥＴ
ＱＡのソース（ＳＡ）が同電位になって、主制御ＦＥＴ
ＱＡがオン状態からオフ状態に遷移して、過熱遮断され
ることとなる。

【０００８】次に、主制御ＦＥＴＱＡの負荷電流検出手
段として過電流検出機能を備えている。この過電流検出
機能は、具体的には、リファレンスＦＥＴＱＢ、抵抗Ｒ
１〜Ｒ９，Ｒｒ、ダイオードＤ１〜Ｄ３およびコンパレ
ータＣＭＰ１によって実現されている。なお、トランジ
スタＱ７は暗電流対策として備えられているもので、ス
イッチＳＷ１がオンされた（負荷１０２への電源供給指
示がなされた）時にのみトランジスタＱ７をオン状態に
遷移させ、そうでない時はオフ状態として、電源１０１
から負荷１０２に至る暗電流の経路を削減し、スイッチ
ＳＷ１オフ時の電源１０１の電力消費を低減している。

【０００９】まず、リファレンスＦＥＴＱＢおよび抵抗
Ｒｒは、過電流検出における基準電圧を発生する手段で
あり、リファレンスＦＥＴＱＢのドレインおよびゲート
は、それぞれ主制御ＦＥＴＱＡのドレインＤおよび真の
ゲートＴＧに接続され、ソースＳＢはリファレンス抵抗
Ｒｒを介して接地電位（ＧＮＤ）に接続されている。な
お、リファレンスＦＥＴＱＢは、その電流容量が主制御
ＦＥＴＱＡの電流容量よりも小さくなるように、例えば
各ＦＥＴを構成する並列接続のトランジスタ数の比が
［リファレンスＦＥＴＱＢのトランジスタ数（１個）］
＜［主制御ＦＥＴＱＡのトランジスタ数（１０００
個）］となるように構成されている。

【００１０】ここで、基準電圧の設定、即ち抵抗Ｒｒの
設定は次のようにして行われる。すなわち、上述のよう
に、主制御ＦＥＴＱＡはｎ個のＦＥＴ（リファレンスＦ
ＥＴＱＢと同等の特性を持つ）を並列接続して構成され
るので、抵抗Ｒｒを（負荷１０２の抵抗値×ｎ）に設定
すれば良いが、負荷１０２の抵抗値として不完全短絡
（レアショート）時の短絡抵抗程度の値を想定するのが
望ましい。この抵抗Ｒｒの設定により、主制御ＦＥＴＱ
Ａに負荷電流（５［Ａ］）が流れたときに抵抗Ｒｒに５
［ｍＡ］の電流が流れると、主制御ＦＥＴＱＡと同じド
レイン−ソース間電圧ＶDSがリファレンスＦＥＴＱＢに
発生することとなる。

【００１１】次に、コンパレータＣＭＰ１は、抵抗Ｒ５
を介して“＋”入力端子に供給された主制御ＦＥＴＱＡ
のドレイン（Ｄ）−ソース（ＳＡ）間電圧ＶDSAと、抵
抗Ｒ６を介して“−”入力端子に供給されたリファレン
スＦＥＴＱＢのドレイン（Ｄ）−ソース（ＳＢ）間電圧
ＶDSBとを比較して、ＶDSAがＶDSBよりも大きいときに
は“Ｌ”レベルの出力電圧を、また小さいときには
“Ｈ”レベルの出力電圧を駆動回路１１１に印加するも
のである。

【００１２】また、抵抗Ｒ１〜Ｒ６、ダイオードＤ２，
Ｄ３はダイオードクランプ回路１０４を構成している。
抵抗Ｒ１と抵抗Ｒ３の接続点の電位をＶＣ、抵抗Ｒ３と
抵抗Ｒ２の接続点の電位をＶＥとすると、トランジスタ
Ｑ７がオン状態にある時はＶＣ＞ＶＥである。

【００１３】以上のような構成により、過電流検出機能
は、主制御ＦＥＴＱＡのドレインＤ−ソースＳ間電圧Ｖ
DSAとほぼ等価な電圧特性を持つ基準電圧を同一チップ
上のリファレンスＦＥＴＱＢとチップ外の抵抗Ｒｒとに
よって生成し、コンパレータＣＭＰ１において、該基準
電圧と主制御ＦＥＴＱＡのドレインＤ−ソースＳ間電圧
ＶDSAとの差を検出することによって実現できる。

【００１４】したがって、負荷１０２側で完全短絡（デ
ッドショート）が発生した時には、コンパレータＣＭＰ
１の出力が有効（“Ｌ”レベル）となって、駆動回路１
１１により主制御ＦＥＴＱＡをオフ制御する。また、完
全短絡（デッドショート）が発生しているときに主制御
ＦＥＴＱＡがオフ状態からオン状態に遷移した場合や、
ある程度の短絡抵抗を持つ不完全短絡（レアショート）
が発生している場合には、主制御ＦＥＴＱＡのオン／オ
フ制御を繰り返し行って周期的発熱作用で主制御ＦＥＴ
ＱＡを過熱し、上記過熱遮断保護機能により主制御ＦＥ
ＴＱＡの過熱遮断を速めるようにしている。

【００１５】また、本従来例の電源供給制御装置は、オ
ン／オフ回数の積算による遮断制御を行なうオン／オフ
回数積算回路１０７を備えている。つまり、不完全短絡
（レアショート）の場合に、主制御ＦＥＴＱＡのオン／
オフ制御を繰り返し行って、主制御ＦＥＴＱＡの周期的
な発熱作用によって過熱遮断を機能させることから、過
熱遮断までの時間が相対的に長くなるという問題点を解
消するためのもので、主制御ＦＥＴＱＡのオン／オフ制
御回数が所定回数に達したときに、オン／オフ回数積算
回路１０７によってオフ制御させることにより、主制御
ＦＥＴＱＡの遮断を速めるものである。

【００１６】図５において、オン／オフ回数積算回路１
０７は、トランジスタＱ３１〜Ｑ３４、ダイオードＤ３
２〜Ｄ３３、ツェナーダイオードＺＤ３１、抵抗Ｒ３
１’，Ｒ３２〜Ｒ３７およびコンデンサＣ３１を備えて
構成されている。

【００１７】過電流制御に入り、主制御ＦＥＴＱＡのオ
ン／オフ動作中にオフ制御される（ゲート電位が“Ｌ”
レベルになる）度に、コンデンサＣ３１はトランジスタ
Ｑ３２，Ｑ３４および抵抗Ｒ３３を介して充電される。
なお、コンデンサＣ３１が充電されるのは、オフ制御
（ゲート電位が“Ｌ”レベル）の間にドレイン−ソース
間電圧ＶDSA が“Ｈ”レベルになる時のみであり、連続
的にオン制御またはオフ制御される時には充電されな
い。ＦＥＴＱ３１のゲート電位は最初はしきい値以下な
のでオフ状態にあるが、コンデンサＣ３１の充電に伴っ
てゲート電位が上昇するとＦＥＴＱ３１はオン状態に遷
移する。この時、ダイオードＤ５１’を介して温度セン
サ１２１（４個のダイオード）のアノード側が引き下げ
られるので、高温状態と同じ条件となって過熱遮断用Ｆ
ＥＴＱＳがオン状態に遷移して、主制御ＦＥＴＱＡを遮
断（オフ制御）することとなる。

【００１８】最後に、本従来例の電源供給制御装置の特
徴をまとめれば、第１に、電流検出用のシャント抵抗を
不要として電源供給経路の電力消費を抑制できることか
ら大電流回路に有利である点、第２に、電流感度が高く
電流検出精度が高い点、第３に、シンプルな駆動制御で
主制御ＦＥＴＱＡをオン／オフ制御することができ、過
熱遮断保護機能やオン／オフ回数積算回路１０７により
マイコン等のプログラム処理に比して高速処理が可能で
ある点、第４に、１チップ化により回路構成を小型化で
き、実装スペースを縮小できると共に、装置コストを削
減できる点、第５に、電流検出が主制御ＦＥＴＱＡのド
レイン−ソース間電圧ＶDSA と基準電圧との差の検出に
よって行われることから、同一チップ上にリファレンス
ＦＥＴＱＢおよび主制御ＦＥＴＱＡを形成することによ
り、電流検出における同相的誤差要因、即ち電源電圧、
温度ドリフトやロット間のバラツキによる影響を排除す
ることができる点、等々を挙げることができる。

【００１９】

【発明が解決しようとする課題】以上説明したように、
上記従来の電源供給制御装置にあっては、完全短絡（デ
ッドショート）や不完全短絡（レアショート）の過負荷
状態が発生している場合には、主制御ＦＥＴＱＡのオン
／オフ制御の繰り返しによる過熱遮断保護機能、或いは
主制御ＦＥＴＱＡのオン／オフ制御回数が所定回数に達
したときのオン／オフ回数積算回路１０７によるオフ制
御の何れかの制御によって、電源１０１の負荷１０２へ
の供給経路を遮断していた。

【００２０】つまり、従来の電源供給制御装置における
過負荷時の遮断手法は、過熱遮断保護機能とオン／オフ
回数積算回路１０７によるオフ制御とを併用している
が、過熱遮断保護機能が故障しているときに完全短絡
（デッドショート）が発生した場合には、主制御ＦＥＴ
ＱＡに対してオン／オフ制御が行われてオン／オフ回数
積算回路１０７がオン／オフ制御回数を計数するが、オ
ン／オフ回数積算回路１０７が所定回数を計数するまで
に大電流による発熱によって電源供給制御装置自体が破
損してしまったり、また一方で、オン／オフ回数積算回
路１０７が故障しているときに不完全短絡（レアショー
ト）が発生した場合には、過熱遮断保護機能による過熱
遮断までの時間が長くなって、消費電力が大きくなり電
源（バッテリ）１０１の使用時間が短縮されてしまうと
いう恐れがあった。すなわち、従来の電源供給制御装置
における過負荷時の遮断手法は１重系であるため、過熱
遮断保護機能またはオン／オフ回数積算回路１０７の何
れかが故障等によって使用不可能な状態になると、電源
１０１から負荷１０２への配線系の信頼性が低下すると
いう事情があった。

【００２１】また、過熱遮断の際には主制御ＦＥＴＱＡ
の周囲温度が高温となり、温度変化による膨張／圧縮に
よって破損に至るという不具合の要因となることから、
過熱遮断の耐久回数には限界があり、過熱遮断回数を極
力少なくする必要がある。上述のように、従来の電源供
給制御装置における過負荷時の遮断手法は、過熱遮断保
護機能とオン／オフ回数積算回路１０７によるオフ制御
とを併用して過熱遮断に頼る構成であるため、電源供給
制御装置の信頼性の点で不安があるという事情もあっ
た。

【００２２】本発明の目的は、上記従来の事情に鑑みて
なされたものであって、制御信号に応じてスイッチング
制御により、電源から負荷への電力供給を制御する半導
体スイッチを備えた電源供給制御装置において、短絡故
障等の要因で過負荷となって負荷に大電流が流れる状態
となっても負荷電流を所定値以下に制限して過電流保護
を行うと共に、過熱遮断保護機能による遮断回数を極力
抑制して、電源供給制御装置および電源から負荷への配
線系の信頼性を高めた電源供給制御装置を提供すること
にある。

【００２３】

【課題を解決するための手段】上記目的を解決するため
に、本発明の電源供給制御装置は、制御信号入力端子へ
供給される制御信号に応じてスイッチング制御され電源
から負荷への電力供給を制御する半導体スイッチと、前
記半導体スイッチの端子間電圧の電圧特性とほぼ等価な
電圧特性を持つ基準電圧を生成する基準電圧生成手段
と、前記半導体スイッチの端子間電圧と前記基準電圧と
の差を検出する検出手段と、検出された端子間電圧と基
準電圧との差に応じて前記半導体スイッチをオン／オフ
制御する制御手段と、前記半導体スイッチの端子間電圧
が所定値を超えたとき、前記制御信号入力端子に供給さ
れる制御信号を制御して、前記半導体スイッチの端子間
に流れる電流を所定の電流制限値以下に制限する電流制
限手段とを備えたものである。

【００２４】また、請求項２に係る電源供給制御装置
は、請求項１に記載の電源供給制御装置において、前記
基準電圧生成手段は、前記半導体スイッチおよび前記負
荷に並列接続され、前記制御信号に応じてスイッチング
制御される第２半導体スイッチと第２負荷とを直列接続
した回路を備え、前記第２半導体スイッチの端子間電圧
を前記基準電圧として生成するものである。

【００２５】また、請求項３に係る電源供給制御装置
は、請求項１または２に記載の電源供給制御装置におい
て、前記基準電圧生成手段の基準電圧が持つ電圧特性
を、前記半導体スイッチおよび前記負荷に正常動作範囲
での最大電流を超える目標電流が流れる状態における電
圧特性とほぼ等価としたものである。

【００２６】また、請求項４に係る電源供給制御装置
は、請求項２または３に記載の電源供給制御装置におい
て、前記半導体スイッチと前記第２半導体スイッチが、
オフ状態からオン状態へ遷移する際の端子間電圧の過渡
的な電圧特性について等価な特性を持つものである。

【００２７】また、請求項５に係る電源供給制御装置
は、請求項２、３または４に記載の電源供給制御装置に
おいて、前記第２半導体スイッチの電流容量を前記半導
体スイッチの電流容量よりも小さく、前記負荷および前
記第２負荷の抵抗値比を前記半導体スイッチおよび第２
半導体スイッチの電流容量比と極力反比例するように設
定したものである。

【００２８】また、請求項６に係る電源供給制御装置
は、請求項１、２、３、４または５に記載の電源供給制
御装置において、前記半導体スイッチが過熱した場合に
前記半導体スイッチをオフ制御して保護する過熱保護手
段を備えたものである。

【００２９】また、請求項７に係る電源供給制御装置
は、請求項１、２、３、４、５または６に記載の電源供
給制御装置において、前記半導体スイッチのオン／オフ
制御回数を積算し、該制御回数が所定回数に達したとき
に前記半導体スイッチをオフ制御するオン／オフ回数制
御手段を備えたものである。

【００３０】また、請求項８に係る電源供給制御装置
は、請求項１、２、３、４、５、６または７に記載の電
源供給制御装置において、前記電流制限手段が電流を電
流制限値以下に制限する動作時間を計時して、該動作時
間が所定の電流制限時間に達したときに前記半導体スイ
ッチをオフ制御するタイマー制御手段を備えたものであ
る。

【００３１】また、請求項９に係る電源供給制御装置
は、請求項１、２、３、４、５、６、７または８に記載
の電源供給制御装置において、前記電流制限手段は、前
記半導体スイッチの端子間電圧が所定値を超えたことを
判定する第１判定部と、前記制御手段が前記半導体スイ
ッチをオン制御しているときで、且つ、前記第１判定部
により前記半導体スイッチの端子間電圧が所定値を超え
たと判定されたときに、前記半導体スイッチの制御信号
入力端子と負荷側端子との間の電圧を一定電圧にする定
電圧部とを備えたものである。

【００３２】また、請求項１０に係る電源供給制御装置
は、請求項１、２、３、４、５、６、７、８または９に
記載の電源供給制御装置において、前記電流制限手段に
おける前記電流制限値を、該電流制限値の電流を流すこ
とによって前記負荷が定常状態に至るまでの負荷立上が
り時間が所定時間以下となるように設定したものであ
る。

【００３３】また、請求項１１に係る電源供給制御装置
は、請求項６、７、８、９または１０に記載の電源供給
制御装置において、前記電流制限手段における前記電流
制限値を、該電流制限値の電流を流すことによって前記
過熱保護手段が前記半導体スイッチをオフ制御するに至
るまでの過熱遮断時間が所定時間以上となるように設定
したものである。

【００３４】また、請求項１２に係る電源供給制御装置
は、請求項８、９、１０または１１に記載の電源供給制
御装置において、前記タイマー制御手段は、前記制御手
段が前記半導体スイッチをオン制御しているときで、且
つ、前記電流制限手段が電流を前記電流制限値以下に制
限していることを判定する第２判定部と、前記第２判定
部が条件を満足すると判定したときに、電荷を蓄積する
コンデンサと、前記コンデンサの蓄積電荷が所定量以上
となったときに、前記半導体スイッチをオフ制御する遮
断スイッチとを備えたものである。

【００３５】また、請求項１３に係る電源供給制御装置
は、請求項８、９、１０、１１または１２に記載の電源
供給制御装置において、前記タイマー制御手段における
前記電流制限時間を、前記電流制限値の電流を流すこと
によって前記負荷が定常状態に至るまでの負荷立上がり
時間よりも長く設定したものである。

【００３６】また、請求項１４に係る電源供給制御装置
は、請求項８、９、１０、１１、１２または１３に記載
の電源供給制御装置において、前記タイマー制御手段に
おける前記電流制限時間を、前記電流制限値の電流を流
すことによって前記過熱保護手段が前記半導体スイッチ
をオフ制御するに至るまでの過熱遮断時間よりも短く設
定したものである。

【００３７】また、請求項１５に係る電源供給制御装置
は、請求項１、２、３、４、５、６、７、８、９、１
０、１１、１２、１３または１４に記載の電源供給制御
装置において、前記半導体スイッチ、前記基準電圧生成
手段、前記検出手段、前記制御手段、前記電流制限手
段、前記タイマー制御手段、前記過熱保護手段または前
記オン／オフ回数制御手段を、同一チップ上に形成した
ものである。

【００３８】本発明の請求項１、２、３、４、５、６、
７、８、９、１０、１１、１２、１３、１４、１５に係
る電源供給制御装置では、電源から負荷への電力供給を
半導体スイッチによってスイッチング制御する際に、基
準電圧生成手段により半導体スイッチの端子間電圧の電
圧特性とほぼ等価な電圧特性を持つ基準電圧を生成し、
半導体スイッチの端子間電圧と基準電圧との差を検出手
段によって検出し、制御手段により該検出された端子間
電圧と基準電圧との差に応じて半導体スイッチをオン／
オフ制御するが、例えば負荷または半導体スイッチから
負荷までの配線が短絡するなどの原因により過負荷状態
となって半導体スイッチの端子間電圧が所定値を超えた
とき、電流制限手段により、半導体スイッチの制御信号
入力端子に供給される制御信号を制御して半導体スイッ
チの端子間に流れる負荷電流を所定の電流制限値以下に
制限するようにしている。

【００３９】ここで、半導体スイッチ（および後述の第
２半導体スイッチ）には、電界効果型トランジスタ（Ｆ
ＥＴ：Field-Effect Transistor）や静電誘導型トラン
ジスタ（ＳＩＴ：Static Inducted Transistor）、或い
は、エミッタスイッチド・サイリスタ（ＥＳＴ）、ＭＯ
Ｓ制御サイリスタ（ＭＣＴ）等のＭＯＳ複合型デバイス
やＩＧＢＴ（Insulated Gate Bipolar Transistor）等
の他の絶縁ゲート型パワーデバイス等のスイッチング素
子が該当する。なお、これらのスイッチング素子はＮチ
ャネル型、Ｐチャネル型の何れであってもかまわない。

【００４０】特に、請求項２に係る電源供給制御装置で
は、基準電圧生成手段を、第２半導体スイッチと第２負
荷とを直列接続した回路を半導体スイッチおよび負荷に
並列に接続して構成し、第２半導体スイッチの端子間電
圧を基準電圧として生成するのが望ましく、また、請求
項３に係る電源供給制御装置では、基準電圧生成手段に
おける基準電圧が持つ電圧特性を、半導体スイッチおよ
び負荷に正常動作範囲での最大電流を超える目標電流が
流れる状態における電圧特性とほぼ等価とするのが望ま
しく、さらに、請求項４に係る電源供給制御装置では、
半導体スイッチと第２半導体スイッチは、オフ状態から
オン状態へ遷移する際の端子間電圧の過渡的な電圧特性
について等価な特性を持つのが望ましい。

【００４１】半導体スイッチとして例えばＦＥＴを使用
した場合、電力供給経路の一部を成すＦＥＴの端子間電
圧（ドレイン−ソース間電圧）は、オフ状態からオン状
態へ遷移する際の（例えば、Ｎチャネル型ＦＥＴの場合
の立ち下がり）電圧特性において、電力供給経路および
負荷の状態、即ち、経路が持つ配線インダクタンス並び
に配線抵抗および短絡抵抗に基づく時定数に応じて変化
する。例えば、短絡が発生していない通常動作では所定
電圧以下に速やかに収れんするが、完全短絡が発生して
いる場合には該所定電圧以下にならない。また、ある程
度の短絡抵抗を持つ不完全短絡が発生している場合に
は、該所定電圧に収れんするものの収れんするまでに長
い時間を要する。

【００４２】本発明は、このような半導体スイッチにお
けるオフ状態からオン状態に遷移する際の過渡的な半導
体スイッチの電圧特性を利用している。つまり、半導体
スイッチの端子間電圧と基準電圧生成手段によって生成
された基準電圧との差を検出することによって、電力供
給経路の一部を成す半導体スイッチの端子間電圧（即
ち、電力供給経路の電流）が正常状態から逸脱している
程度を判定するものである。すなわち、基準電圧が持つ
電圧特性を負荷に正常動作範囲での最大電流を超える目
標電流が流れる状態における電圧特性と極力等価となる
ように設定すれば、検出手段によって過大電流を検出す
ることができる。

【００４３】また、完全短絡による過電流のみならず、
ある程度の短絡抵抗を持つ不完全短絡などのレアショー
トが発生した場合の異常電流をもハードウェア回路また
はマイコン等のプログラム処理によって連続的に検出可
能である。さらに、シャント抵抗を用いずに過電流の検
出が可能であり、特に半導体スイッチのオン／オフ制御
をハードウェア回路で構成した場合はマイコンも不要で
あるため、実装スペースを縮小できるとともに、装置コ
ストを大幅に削減可能である。

【００４４】また、負荷または半導体スイッチから負荷
までの配線が短絡するなどの原因により過負荷状態とな
って半導体スイッチの端子間電圧が所定値を超えたとき
でも、電流制限手段によって半導体スイッチの端子間に
流れる負荷電流が所定の電流制限値以下に制限されるた
め、特に半導体スイッチ等の半導体素子が過電流や熱な
どによって破壊されることを防ぐことができ、過電流か
らの保護により電源供給制御装置および電源から負荷へ
の配線系の信頼性を向上させることができる。

【００４５】また特に、請求項５に係る電源供給制御装
置では、第２半導体スイッチの電流容量が半導体スイッ
チの電流容量よりも小さくなるように設定し、負荷およ
び第２負荷の抵抗値比が半導体スイッチおよび第２半導
体スイッチの電流容量比と極力反比例するように設定す
る。ここで、半導体スイッチおよび第２半導体スイッチ
の電流容量比の取り方は、例えば、半導体スイッチおよ
び第２半導体スイッチがＦＥＴで形成される場合には該
スイッチを並列接続して形成するトランジスタ数の比に
よって実現すればよい。またこの時、第２負荷の抵抗値
は、負荷の抵抗値×（半導体スイッチの電流容量／第２
半導体スイッチの電流容量）として決定される。このよ
うな回路規定を設定することにより、第２半導体スイッ
チおよび第２負荷を持つ基準電圧生成手段の回路構成を
小型化でき、実装スペースを縮小できるとともに、装置
コストを削減できる。

【００４６】また特に、請求項６に係る電源供給制御装
置のように、半導体スイッチが過熱した場合に該半導体
スイッチをオフ制御して保護する過熱保護手段を備える
場合には、ある程度の短絡抵抗を持つ不完全短絡が発生
したとき、制御手段により、半導体スイッチのオン／オ
フ制御を繰り返し行って電流を大きく変動させ、半導体
スイッチの周期的な発熱作用によって過熱保護手段によ
る半導体スイッチの遮断を速めることができる。とりわ
けこの電源供給制御装置によれば、不完全短絡（レアシ
ョート）発生時の異常電流に対して、マイコン等の外部
からの制御無しに電源供給制御装置自身のハードウェア
回路のみによる対処が可能であり、回路のシンプル化、
並びにそれによるコスト低減を実現できる。

【００４７】但し、過熱保護手段によって半導体スイッ
チの遮断を行うと、半導体スイッチの周囲温度が高温と
なり、温度変化による膨張／圧縮によって破損に至ると
いう不具合の要因となることから、過熱遮断の耐久回数
には限界があるが、本発明の電源供給制御装置では、短
絡故障等の要因で過負荷となって負荷に大電流が流れる
状態となっても、電流制限手段により、負荷電流を所定
の電流制限値以下に制限して過電流保護を行うと共に、
過熱保護手段による遮断回数を極力抑制することができ
るので、電源供給制御装置および電源から負荷への配線
系の信頼性を高めることができる。

【００４８】また、請求項７に係る電源供給制御装置で
は、オン／オフ回数制御手段により、制御手段による半
導体スイッチのオン／オフ制御回数を積算し、該制御回
数が所定回数に達したときに半導体スイッチをオフ制御
する。完全短絡による過電流が検出された場合には、す
ぐに過熱保護手段が機能して半導体スイッチを過熱遮断
（オフ制御）することが可能であるが、不完全短絡の場
合には、半導体スイッチのオン／オフ制御を繰り返し行
って、半導体スイッチの周期的な発熱作用によって過熱
保護手段を機能させるので、過熱遮断までの時間が相対
的に長くなることが考えられる。本発明では、半導体ス
イッチのオン／オフ制御回数が所定回数に達したときに
オフ制御させるので、不完全短絡の場合でも半導体スイ
ッチの遮断を任意に設定した時間まで速めることができ
る。

【００４９】また、上述のように過熱保護手段による半
導体スイッチの遮断には、温度変化による膨張／圧縮に
よって破損の恐れを伴うが、過熱保護手段によって半導
体スイッチが遮断される前にオン／オフ回数制御手段に
よるオフ制御が可能となるので、過熱保護手段による遮
断回数を極力抑制することができ、電源供給制御装置お
よび電源から負荷への配線系の信頼性を高めることがで
きる。

【００５０】また特に、請求項８に係る電源供給制御装
置では、タイマー制御手段により電流制限手段が電流を
電流制限値以下に制限する動作時間を計時して、該動作
時間が所定の電流制限時間に達したときに、半導体スイ
ッチをオフ制御するようにしている。これにより、負荷
または半導体スイッチから負荷までの配線が短絡するな
どの原因により過負荷状態となって、半導体スイッチの
端子間電圧が所定値を超えたときでも、電流制限手段に
よって負荷電流を電流制限値以下の電流に抑えると共
に、電流制限手段の動作時間が電流制限時間に達したと
きには、タイマー制御手段によって半導体スイッチをオ
フ制御するので、電流制限値の負荷電流を流すことによ
って電力消費が大きくなっている期間を限定できるの
で、消費電力を抑制することができる。

【００５１】また、タイマー制御手段において設定され
る電流制限手段の動作可能時間（電流制限時間）を、過
熱保護手段によって半導体スイッチが遮断される前に当
該タイマー制御手段によってオフ制御されるように設定
すれば、過熱保護手段による遮断回数を極力抑制するこ
とができ、電源供給制御装置および電源から負荷への配
線系の信頼性を高めることができる。さらに、電流制限
手段およびタイマー制御手段による半導体スイッチのオ
フ制御か、或いは過熱保護手段による半導体スイッチの
遮断かの独立した２つの系による過電流保護が可能とな
るので、電力供給制御装置において２重系による保護を
実現することができ、電源供給制御装置および電源から
負荷への配線系の信頼性をより一層向上させることがで
きる。なお、電流制限手段およびタイマー制御手段によ
る過電流保護のみで高い信頼性を維持できる場合には、
過熱保護手段を取り外した構成で電力供給制御装置を実
現することも可能である。

【００５２】また特に、請求項９に係る電源供給制御装
置では、電流制限手段において、第１判定部により半導
体スイッチの端子間電圧が所定値を超えたことを判定す
るようにし、制御手段が半導体スイッチをオン制御中
で、且つ、第１判定部により半導体スイッチの端子間電
圧が所定値を超えたと判定されたときには、定電圧部に
より、半導体スイッチの制御信号入力端子と負荷側端子
との間の電圧を一定電圧にするようにしている。

【００５３】半導体スイッチとして例えばＦＥＴを使用
した場合、半導体スイッチに過電流が流れる状態では、
該半導体スイッチはピンチオフ領域で動作しており、
「ドレイン電流はゲート−ソース間電圧の伝達コンダク
タンス倍の関係」にあるから、半導体スイッチのゲート
−ソース間電圧を定電圧部によって一定電圧にすること
により、ドレイン電流（負荷電流）を所定の電流制限値
に抑制することができる。なお、本明細書中では、ＦＥ
Ｔの素子特性における「ピンチオフ領域」および「オー
ミック領域」という語を用いるが、これら語の正確な定
義については、“Analysis and Design of ANALOG INTE
GRATED CIRCUITS”（Third Edition），PAUL R. GRAY，
ROBERT G MEYER著の６６頁を参照されたい。

【００５４】また特に、請求項１０に係る電源供給制御
装置では、電流制限手段における電流制限値を、該電流
制限値の電流を流すことによって負荷が定常状態に至る
までの負荷立上がり時間が所定時間以下となるように設
定するのが望ましい。例えばランプ負荷の場合には、当
該電源供給制御装置を作動させるスイッチがオンしたと
きに流れる突入電流によってフィラメントが温められる
ため、突入電流の大きさによってランプ点灯開始時間が
変わってくるが、電流制限手段が機能して突入電流が電
流制限値に抑えられた場合でも、ランプ点灯遅れが問題
にならない範囲で電流制限値を設定するのが望ましいか
らである。

【００５５】また、請求項１１に係る電源供給制御装置
では、電流制限手段における電流制限値を、該電流制限
値の電流を流すことによって過熱保護手段が半導体スイ
ッチをオフ制御するに至るまでの過熱遮断時間が所定時
間以上となるように設定するのが望ましい。これによ
り、突入電流によって電流制限手段が機能して、突入電
流が電流制限値に制限されたとき、例えばランプ負荷の
ように負荷が正常動作に至るまでに一定時間を要する場
合でも、負荷が正常動作に至るまでの過渡的な状態で過
熱保護手段が半導体スイッチをオフ制御してしまい、フ
ィラメントが温まらずにランプを点灯することができな
いといった不具合を無くすことができる。

【００５６】また特に、請求項１２に係る電源供給制御
装置では、第２判定部において、制御手段が半導体スイ
ッチをオン制御中であり、且つ、電流制限手段が電流を
電流制限値以下に制限していることが判定された場合に
は、コンデンサに電荷を蓄積するようにし、該コンデン
サの蓄積電荷が所定量以上となったときに、遮断スイッ
チによって半導体スイッチの制御信号入力端子への制御
信号を所定電位にするなどして該半導体スイッチをオフ
制御するようにしている。

【００５７】また特に、請求項１３に係る電源供給制御
装置では、タイマー制御手段における電流制限時間を、
電流制限値の電流を流すことによって負荷が定常状態に
至るまでの負荷立上がり時間よりも長く設定するのが望
ましい。これにより、突入電流によって電流制限手段が
機能して、突入電流が電流制限値に制限されたとき、例
えばランプ負荷のように負荷が正常動作に至るまでに時
間を要する場合でも、負荷が正常動作に至るまでの過渡
的な状態でタイマー制御手段が半導体スイッチをオフ制
御してしまうといった不具合を無くすことができる。ま
た、従来の電源供給制御装置のように過熱保護手段によ
って過電流保護を行う場合には、突入電流によって半導
体スイッチがオフ制御されないようにするために、別途
マスク回路等の付加回路が必要となるが、タイマー制御
手段が半導体スイッチをオフ制御するまでの期間設定
に、上記のような制約を設けることで、そのような付加
回路が不要となる。

【００５８】また、請求項１４に係る電源供給制御装置
では、タイマー制御手段における電流制限時間を、電流
制限値の電流を流すことによって過熱保護手段が半導体
スイッチをオフ制御するに至るまでの過熱遮断時間より
も短く設定するのが望ましい。上述のように、過熱保護
手段による半導体スイッチの遮断には、温度変化による
膨張／圧縮によって破損の恐れを伴うが、過熱保護手段
によって半導体スイッチが遮断される前に、タイマー制
御手段によって半導体スイッチのオフ制御が行われるよ
う電流制限時間を設定することにより、過熱保護手段に
よる遮断回数を極力抑制することができ、電源供給制御
装置および電源から負荷への配線系の信頼性を高めるこ
とができる。

【００５９】さらに、請求項１５に係る電源供給制御装
置では、半導体スイッチ、基準電圧生成手段、検出手
段、制御手段、電流制限手段、タイマー制御手段、過熱
保護手段またはオン／オフ回数制御手段を、同一チップ
上に形成するのが望ましい。このように同一チップ上で
集積化することにより、装置の回路構成を小型化でき、
実装スペースを縮小できるとともに、装置コストを削減
できる。また、本発明の電流検出手法は、検出手段によ
る半導体スイッチの端子間電圧と基準電圧との差の検出
によって行われることから、同一チップ上に半導体スイ
ッチおよび第２半導体スイッチを形成することにより、
電流検出における同相的誤差要因、即ち電源電圧、温度
ドリフトやロット間のバラツキによる影響を除去（削
減）することができる。さらに、第２負荷をチップ外部
に設置することにより、基準電圧へのチップの温度変化
の影響を受け難くすることができ、高精度の電流検出を
実現することが可能となる。

【００６０】

【発明の実施の形態】以下、本発明に係る電源供給制御
装置の実施の形態例について、〔第１の実施形態〕、
〔第２の実施形態〕、〔第３の実施形態〕の順に図面を
参照して詳細に説明する。以下の説明では、電源供給制
御装置は、例えば自動車においてバッテリからの電源を
選択的にランプ等の各負荷に供給して、負荷への電力供
給を制御する装置に適用した実施の形態例について説明
するが、本発明はこのような形態に限定されるものでは
なく、電源から負荷への電力供給をスイッチング制御す
る電源供給制御装置であればどのような形態であっても
適用可能である。

【００６１】〔第１の実施形態〕図１は、本発明の第１
の実施形態に係る電源供給制御装置を示す回路構成図で
ある。本実施形態の電源供給制御装置は、電源１０１の
出力電圧ＶＢを負荷１０２に供給する経路中に設けら
れ、負荷１０２を作動させるためのスイッチＳＷ１をユ
ーザ等がオンすることにより機能するが、負荷１０２ま
たは主制御ＦＥＴＱＡのソース（ＳＡ）と負荷１０２間
において発生する短絡故障による過電流、或いは不完全
短絡故障による異常電流に対する保護機能をも備えてい
る。なお、図１において、図５（従来例）と重複する部
分には同一の符号を附して詳細な説明を省略する。

【００６２】図１に示す本実施形態の電源供給制御装置
は、従来例の電源供給制御装置（図５）において、オン
／オフ回数積算回路１０７を取り除くと共に電流制限回
路２０１を付加した構成である。すなわち、本実施形態
の電源供給制御装置は、おおまかに、主制御ＦＥＴＱ
Ａ、基準電圧生成部、駆動回路１１１、コンパレータＣ
ＭＰ１、ダイオードクランプ回路１０４および電流制限
回路２０１等を備えた構成である。なお、図１中の点線
（大外枠）で囲った部分はアナログ集積化されるチップ
部分を示す。

【００６３】本実施形態の電源供給制御装置は、電源１
０１の出力電圧ＶＢを負荷１０２に供給する経路に、特
許請求の範囲にいう半導体スイッチとしての主制御ＦＥ
ＴＱＡのドレインＤ−ソースＳＡを直列接続した構成で
ある。ここで、主制御ＦＥＴＱＡにはＤＭＯＳ構造のＮ
ＭＯＳ型を使用しているがＰＭＯＳ型でも実現可能であ
る。また、以下の説明では、Ｎチャネル型ＭＯＳＦＥＴ
およびＰチャネル型ＭＯＳＦＥＴを回路的に特別な意味
を持たない限りＦＥＴとのみ称呼し、特にＰチャネル型
／Ｎチャネル型の区別を明記しないこととし、また同様
に、ＮＰＮバイポーラトランジスタおよびＰＮＰバイポ
ーラトランジスタを回路的に特別な意味を持たない限り
トランジスタとのみ称呼し、特に区別を明記しないこと
とする。

【００６４】図１では過熱遮断保護回路を省略している
が、主制御ＦＥＴＱＡには、従来例と同等の図２に示す
ような過熱遮断保護回路（特許請求の範囲にいう過熱保
護手段）が付加されている。すなわち、過熱遮断保護回
路は、主制御ＦＥＴＱＡが規定以上の温度まで上昇した
ことが温度センサ１２１によって検出された場合には、
その旨の検出情報がラッチ回路１２２に保持され、ゲー
ト遮断回路としての過熱遮断用ＦＥＴＱＳがオン動作と
なることによって、主制御ＦＥＴＱＡを強制的にオフ制
御する。なお、図２の過熱遮断保護回路において、従来
例（図５）との違いは、オン／オフ回数積算回路１０７
と過熱遮断保護回路とを連動させるためのダイオードＤ
５１’が、他の回路とは独立した接続のダイオードＤ５
１となっている点のみである。

【００６５】次に、駆動回路１１１は制御手段に該当
し、コレクタ側が電位ＶＰに接続されたソーストランジ
スタＱ５と、エミッタ側が接地電位（ＧＮＤ）に接続さ
れたシンクトランジスタＱ６とを直列接続して備え、ス
イッチＳＷ１のオン／オフ切換えによる切換え信号に基
づき、ソーストランジスタＱ５およびシンクトランジス
タＱ６をオン／オフ制御して、主制御ＦＥＴＱＡを駆動
制御する信号を出力する。なお図中、ＶＢは電源１０１
の出力電圧であり、例えば１２［Ｖ］である。また、Ｖ
Ｐはチャージポンプの出力電圧であり、例えばＶＢ＋１
０［Ｖ］である。

【００６６】また、特許請求の範囲にいう基準電圧発生
手段は、リファレンスＦＥＴ（第２半導体スイッチ）Ｑ
Ｂおよび抵抗（第２負荷）Ｒｒで構成されている。リフ
ァレンスＦＥＴＱＢのドレインおよびゲートはそれぞれ
主制御ＦＥＴＱＡのドレイン（Ｄ）および真のゲート
（ＴＧ）に接続され、リファレンスＦＥＴＱＢのソース
（ＳＢ）は抵抗Ｒｒの一方の端子に接続され、抵抗Ｒｒ
の他の端子は接地電位（ＧＮＤ）に接続されている。こ
のように、リファレンスＦＥＴＱＢおよび主制御ＦＥＴ
ＱＡのドレイン（Ｄ）およびゲート（ＴＧ）を共通化す
ることにより同一チップへの集積化を容易にすることが
できる。

【００６７】また、リファレンスＦＥＴＱＢおよび主制
御ＦＥＴＱＡは同一プロセスで同一チップ上に形成され
たものを使用している。本実施形態における電流検出手
法は、コンパレータＣＭＰ１による主制御ＦＥＴＱＡの
ドレイン−ソース間電圧ＶDSA と基準電圧との差の検出
によって行われることから、同一チップ上にリファレン
スＦＥＴＱＢおよび主制御ＦＥＴＱＡを形成することに
より、電流検出における同相的誤差要因、即ち電源電
圧、温度ドリフトやロット間のバラツキによる影響を除
去（削減）することができる。さらに、抵抗Ｒｒ（第２
負荷）をチップの外部に設置しているので、基準電圧へ
のチップの温度変化の影響を受け難くすることができ、
高精度の電流検出を実現することが可能となる。

【００６８】また、リファレンスＦＥＴＱＢの電流容量
が主制御ＦＥＴＱＡの電流容量よりも小さくなるよう
に、それぞれのＦＥＴを構成する並列接続のトランジス
タ数の比を（リファレンスＦＥＴＱＢのトランジスタ
数：１個）＜（主制御ＦＥＴＱＡのトランジスタ数：１
０００個）となるように構成している。

【００６９】さらに、抵抗Ｒｒの抵抗値は、負荷１０２
の抵抗値×（主制御ＦＥＴＱＡのトランジスタ数：１０
００個／リファレンスＦＥＴＱＢのトランジスタ数：１
個）の値となるように設定される。この抵抗Ｒｒの設定
により、主制御ＦＥＴＱＡに負荷電流（５［Ａ］）が流
れたときに抵抗Ｒｒに５［ｍＡ］の電流が流れると、主
制御ＦＥＴＱＡと同じドレイン−ソース間電圧ＶDSをリ
ファレンスＦＥＴＱＢに発生させることができる。ま
た、以上のような回路規定により、リファレンスＦＥＴ
ＱＢおよび抵抗Ｒｒで構成される基準電圧発生手段の構
成を極力小型化することができ、実装スペースを縮小し
て装置コストを低減することができる。

【００７０】次に、コンパレータＣＭＰ１は、特許請求
の範囲にいう検出手段の一部を成す。コンパレータＣＭ
Ｐ１の“＋”入力端子には、主制御ＦＥＴＱＡのソース
電位ＶSAが抵抗Ｒ５を介して供給され、また、コンパレ
ータＣＭＰ１の“−”入力端子には、リファレンスＦＥ
ＴＱＢのソース電位ＶSBが抵抗Ｒ６を介して供給されて
いる。コンパレータＣＭＰ１の“−”入力端子に供給さ
れる電位より“＋”入力端子に供給される電位が大きい
ときに出力は有効（“Ｈ”レベル）となり、“−”入力
端子に供給される電位より“＋”入力端子に供給される
電位が小さいときに無効（“Ｌ”レベル）となる。この
コンパレータＣＭＰ１の出力は駆動回路１１１に印加さ
れる。

【００７１】なお、コンパレータＣＭＰ１に一定のヒス
テリシスを持たせるために、コンパレータＣＭＰ１の
“＋”入力端子側に、抵抗Ｒ９およびダイオードＤ１の
直列回路が接続されている。これにより、主制御ＦＥＴ
ＱＡがオフ状態に遷移したとき、駆動回路１１１のシン
クトランジスタＱ６によりゲート回路が接地されるの
で、主制御ＦＥＴＱＡのソース電極→抵抗Ｒ５→抵抗Ｒ
９→ダイオードＤ１→シンクトランジスタＱ６→接地電
位ＧＮＤの経路で電流が流れ、ゲート回路がソーストラ
ンジスタＱ５により駆動されているときよりコンパレー
タＣＭＰ１の“＋”入力端子の電位は低下して、主制御
ＦＥＴＱＡは安定してオフ状態を維持し、その後オン状
態に遷移することとなる。なお、ヒステリシスの付け方
にはいろいろな方法があるが、これはその一例である。

【００７２】次に、トランジスタＱ７および抵抗Ｒ４
は、暗電流に対処するためのものである。このトランジ
スタＱ７が接続されていなければ、負荷１０２への電源
供給指示がなされていない時、即ち主制御ＦＥＴＱＡの
駆動制御がなされていない時であっても、電源１０１か
ら接地電位ＧＮＤに至る暗電流の径路が存在しており、
スイッチＳＷ１がオフであっても僅かながら電源１０１
の電力が消費されている。

【００７３】このような暗電流による電源１０１の電力
消費を低減するために、トランジスタＱ７を構成し、ス
イッチＳＷ１がオンされた（負荷１０２への電源供給指
示がなされた）時にのみトランジスタＱ７をオン状態に
遷移させ、そうでない時はオフ状態として、暗電流の経
路を削減している。つまり、トランジスタＱ７がオフ状
態にある時は、抵抗Ｒ１→抵抗Ｒ３→抵抗Ｒ２→ＧＮＤ
（接地電位）、抵抗Ｒ１→ダイオードＤ３→抵抗Ｒ５→
負荷１０２→ＧＮＤ、並びに、抵抗Ｒ１→抵抗Ｒ３→ダ
イオードＤ２→抵抗Ｒ６→ＧＮＤ（接地電位）の経路を
流れる電流がカットされ、暗電流による電力消費を低減
できることとなる。

【００７４】また、抵抗Ｒ１〜Ｒ６、ダイオードＤ２，
Ｄ３はダイオードクランプ回路１０４を構成している。
抵抗Ｒ１と抵抗Ｒ３の接続点の電位をＶＣ、抵抗Ｒ３と
抵抗Ｒ２の接続点の電位をＶＥとすると、トランジスタ
Ｑ７がオン状態にある時はＶＣ＞ＶＥである。

【００７５】主制御ＦＥＴＱＡのソース電位ＶSA≧ＶＣ
−０．７［Ｖ］（ダイオードの順方向電圧）であれば、
ソース電位ＶSAがコンパレータＣＭＰ１の“＋”入力端
子に入力されるが、ＶSA＜ＶＣ−０．７［Ｖ］であれ
ば、コンパレータＣＭＰ１の“＋”入力端子にはソース
電位ＶSAに関係なくＶＣ−０．７［Ｖ］の電位が入力さ
れる。すなわち、ソース電位ＶSAが低下してもコンパレ
ータＣＭＰ１の“＋”入力端子はＶＣ−０．７［Ｖ］の
電位にクランプされ、該電位以下にはならない。また、
コンパレータＣＭＰ１の“−”入力端子についても同様
に、リファレンスＦＥＴＱＢのソース電位ＶSBがＶＥ−
０．７［Ｖ］未満に低下してもＶＥ−０．７［Ｖ］の電
位にクランプされる。

【００７６】このようなダイオードクランプ回路によ
り、主制御ＦＥＴＱＡおよびリファレンスＦＥＴＱＢが
オフ状態に遷移して、ソース電位ＶSAおよびソース電位
ＶSBが低下した時でも、コンパレータＣＭＰ１の“＋”
入力端子および“−”入力端子は、それぞれＶＣ−０．
７［Ｖ］の電位およびＶＥ−０．７［Ｖ］の電位にクラ
ンプされ、ＶＣ＞ＶＥであるのでコンパレータＣＭＰ１
の出力を“Ｈ”レベルとすることができ、ソース電位Ｖ
SAおよびソース電位ＶSBの大小関係に関らず、主制御Ｆ
ＥＴＱＡを確実にオン制御することができる。また、コ
ンパレータＣＭＰ１の“＋”入力端子および“−”入力
端子を一定値以下の電位に低下させることが無いので、
“＋”入力端子および“−”入力端子の耐圧性を改善す
ることができる。

【００７７】以上のような構成により、主制御ＦＥＴＱ
ＡのドレインＤ−ソースＳ間電圧ＶDSAとほぼ等価な電
圧特性を持つ基準電圧を同一チップ上のリファレンスＦ
ＥＴＱＢとチップ外の抵抗Ｒｒとによって生成し、コン
パレータＣＭＰ１において、該基準電圧と主制御ＦＥＴ
ＱＡのドレインＤ−ソースＳ間電圧ＶDSAとの差を検出
することによって、過電流検出機能を実現することがで
きる。

【００７８】次に、電流制限回路２０１は電流制限手段
に該当し、抵抗Ｒ２１〜Ｒ２６、ＦＥＴＱ２２〜Ｑ２４
およびツェナーダイオードＺＤ７を備えて構成されてい
る。電流制限回路２０１は、主制御ＦＥＴＱＡのドレイ
ンＤ−ソースＳＡ間電圧ＶDSAが所定値を超えたとき
に、主制御ＦＥＴＱＡを制御してドレイン電流ＩＤＡを
所定の制限電流値以下に抑制する電流制限機能を持つも
のである。

【００７９】ここで、抵抗Ｒ２１，Ｒ２２およびＦＥＴ
Ｑ２２は、主制御ＦＥＴＱＡのドレインＤ−ソースＳＡ
間電圧ＶDSA（厳密には、ＶDSA−トランジスタＱ７のベ
ース−エミッタ間電圧ＶBE(Q7)）が所定値を超えたこと
を判定する第１判定部に該当する。

【００８０】ＦＥＴＱ２２のソースはトランジスタＱ７
のベースと接続されて、スイッチＳＷ１オン時には電源
電圧ＶＢにほぼ等しい電圧（ＶＢ−ＶBE(Q7)）が印加さ
れ、ＦＥＴＱ２２のゲートは抵抗Ｒ２１，Ｒ２２の接続
点と接続されて、主制御ＦＥＴＱＡのドレインＤ−ソー
スＳＡ間電圧ＶDSAを抵抗Ｒ２１，Ｒ２２で分圧した電
圧が印加されている。なお、抵抗Ｒ２１の他端はＦＥＴ
Ｑ２２のソースに接続され、抵抗Ｒ２２の他端は主制御
ＦＥＴＱＡのソースＳＡに接続されている。

【００８１】すなわち、負荷電流が大きくなって主制御
ＦＥＴＱＡのドレインＤ−ソースＳＡ間電圧ＶDSAが上
昇すると、ＦＥＴＱ２２のゲート−ソース間電圧も上昇
していくが、ＦＥＴＱ２２のゲート−ソース間電圧がス
レッショルド電圧を超えると、ＦＥＴＱ２２がオン状態
に遷移する回路構成となっている。したがって、ＦＥＴ
Ｑ２２がオン状態にあれば、主制御ＦＥＴＱＡのドレイ
ンＤ−ソースＳＡ間電圧ＶDSAが所定値を超えたと判定
されたことになる。

【００８２】また、抵抗Ｒ２３〜Ｒ２６、ＦＥＴＱ２
３，Ｑ２４およびツェナーダイオードＺＤ７は、制御回
路１１１が主制御ＦＥＴＱＡをオン制御中で、且つ、第
１判定部において、主制御ＦＥＴＱＡのドレインＤ−ソ
ースＳＡ間電圧ＶDSAが所定値を超えたと判定されたと
きに、主制御ＦＥＴＱＡのゲートＴＧ−ソースＳＡ間電
圧ＶTGSAを一定電圧にする定電圧部に該当する。

【００８３】定電圧部は、ＦＥＴＱ２３のゲートに抵抗
Ｒ２３，Ｒ２４の接続点を接続して、ＦＥＴＱ２２のド
レイン電位を抵抗Ｒ２３，Ｒ２４で分圧した電圧を印加
し、また、ソースが主制御ＦＥＴＱＡのゲートＴＧと接
続されているＦＥＴＱ２４のゲートには、抵抗Ｒ２５，
Ｒ２６の接続点を接続して、主制御ＦＥＴＱＡのゲート
ＴＧとＦＥＴＱ２３のドレインとの間の電圧を抵抗Ｒ２
５，Ｒ２６で分圧した電圧を印加し、さらに、ＦＥＴＱ
２４のドレインと主制御ＦＥＴＱＡのソースＳＡ間にツ
ェナーダイオードＺＤ７を接続した構成である。

【００８４】駆動回路１１１が主制御ＦＥＴＱＡをオン
制御しているとき、第１判定部のＦＥＴＱ２２がオン状
態に遷移すれば、ＦＥＴＱ２３のゲート−ソース間電圧
がスレッショルド電圧を超えて該ＦＥＴＱ２３がオン状
態に遷移する。これに伴い、ＦＥＴＱ２４のゲート−ソ
ース間電圧もスレッショルド電圧を超えて該ＦＥＴＱ２
４がオン状態に遷移し、ツェナーダイオードＺＤ７に逆
方向電流が流れることになる。つまり、駆動回路１１１
が主制御ＦＥＴＱＡをオン制御中に、第１判定部により
主制御ＦＥＴＱＡのドレインＤ−ソースＳＡ間電圧ＶDS
Aが所定値を超えたと判定されたときには、定電圧部に
より、主制御ＦＥＴＱＡのゲートＴＧ−ソースＳＡ間電
圧ＶTGSAはツェナーダイオードＺＤ７のツェナー電圧Ｖ
ZD7に抑えられ、ドレイン電流ＩＤＡはゲートＴＧ−ソ
ースＳＡ間電圧ＶTGSA（ツェナー電圧ＶZD7）に応じた
制限電流値に抑制されることとなる。

【００８５】次に、以上説明した回路構成を踏まえて、
本実施形態の電源供給制御装置の動作について説明す
る。先ず、基本的な過電流検出機能については従来例の
電源供給制御装置と同様であり、負荷１０２側で完全短
絡（デッドショート）が発生した時には、コンパレータ
ＣＭＰ１の出力が有効（“Ｌ”レベル）となって、駆動
回路１１１により主制御ＦＥＴＱＡをオフ制御する。ま
た、完全短絡（デッドショート）が発生しているときに
主制御ＦＥＴＱＡがオフ状態からオン状態に遷移した場
合や、ある程度の短絡抵抗を持つ不完全短絡（レアショ
ート）が発生している場合には、主制御ＦＥＴＱＡのオ
ン／オフ制御を繰り返し行って周期的発熱作用で主制御
ＦＥＴＱＡを過熱し、過熱遮断保護機能により主制御Ｆ
ＥＴＱＡの過熱遮断が速められる。

【００８６】次に、本実施形態の特徴をなす電流制限回
路２０１の動作について説明する。主制御ＦＥＴＱＡの
ドレイン電流ＩＤＡ（負荷電流）として、正常動作中の
負荷１０２に応じた電流が流れているときには、主制御
ＦＥＴＱＡのドレインＤ−ソースＳＡ間電圧ＶDSAは、
該電流と主制御ＦＥＴＱＡのオン抵抗の電圧降下分であ
り、ＦＥＴＱ２２のゲート−ソース間電圧はＦＥＴＱ２
２のスレッショルド電圧を上回ることなく、ＦＥＴＱ２
２はオフ状態にある。このとき、ＦＥＴＱ２３，Ｑ２４
も共にオフ状態にあるので、ツェナーダイオードＺＤ７
に逆方向電流は流れず、電流制限回路２０１の電流制限
機能は働かない。

【００８７】また、負荷１０２側が配線のレアショート
などにより不完全短絡し、ある程度の過負荷状態となっ
たときは、過電流検出機能により主制御ＦＥＴＱＡのオ
ン／オフ制御が行われる。オン／オフ制御動作中に主制
御ＦＥＴＱＡがオフ状態に遷移すると、主制御ＦＥＴＱ
ＡのドレインＤ−ソースＳＡ間電圧ＶDSAが拡大し、Ｆ
ＥＴＱ２２，Ｑ２３，Ｑ２４がオン状態に遷移すること
になる。これにより、主制御ＦＥＴＱＡのゲートＴＧ−
ソースＳＡ間電圧ＶTGSAはツェナー電圧ＶZD7以下に制
限されることになる。この時、過負荷電流ＩＤＡがツェ
ナー電圧ＶZD7と伝達コンダクタンスＧｍで決まる電流
値以下であれば、電流制限回路２０１による実質的な電
流制限動作は行われない。しかしながら、この場合で
も、過電流検出機能によって主制御ＦＥＴＱＡのオン／
オフ制御が繰り返し行われることから、オン／オフ制御
により負荷電流の電流制限が行われていることになる。

【００８８】一方、負荷１０２側で完全短絡（デッドシ
ョート）や不完全短絡（レアショート）等により過負荷
状態となったときに、主制御ＦＥＴＱＡのドレインＤ−
ソースＳＡ間電圧ＶDSAが上昇して所定値を超えた場合
には、第１判定部のＦＥＴＱ２２のゲートーソース間電
圧はスレッショルド電圧を超えるので、ＦＥＴＱ２２は
オン状態に遷移することとなる。

【００８９】第１判定部のＦＥＴＱ２２がオン状態に遷
移すれば、定電圧部において、ＦＥＴＱ２３のゲートー
ソース間電圧はスレッショルド電圧を超えて該ＦＥＴＱ
２３がオン状態に遷移し、ＦＥＴＱ２４のゲートーソー
ス間電圧もスレッショルド電圧を超えて該ＦＥＴＱ２４
がオン状態に遷移する。これにより、ツェナーダイオー
ドＺＤ７に逆方向電流が流れ、主制御ＦＥＴＱＡのゲー
トＴＧ−ソースＳＡ間電圧ＶTGSAは、ツェナーダイオー
ドＺＤ７のツェナー電圧ＶZD7に抑えられ、ドレイン電
流ＩＤＡはツェナー電圧ＶZD7に応じた制限電流値に抑
制されることになる。

【００９０】つまり、過負荷で主制御ＦＥＴＱＡのドレ
イン電流ＩＤＡ（負荷電流）に過電流が流れる状態で
は、主制御ＦＥＴＱＡはピンチオフ領域で動作してい
る。このとき、ドレイン電流ＩＤＡとゲート−ソース間
電圧ＶTGSAとの間には、ＩＤＡ＝ＶTGSA×Ｇｍ（Ｇｍは
主制御ＦＥＴＱＡの伝達コンダクタンス）の関係にある
から、主制御ＦＥＴＱＡのゲートＴＧ−ソースＳＡ間電
圧ＶTGSAを、定電圧部のツェナーダイオードＺＤ７によ
ってツェナー電圧ＶZD7に抑えることにより、ドレイン
電流ＩＤＡ（負荷電流）をゲートＴＧ−ソースＳＡ間電
圧ＶTGSA（ツェナー電圧ＶZD7）に応じた電流制限値に
抑制することができることとなる。

【００９１】また、負荷１０２がランプ負荷である場合
の具体的な数値を例示すれば、主制御ＦＥＴＱＡのドレ
インＤ−ソースＳＡ間電圧ＶDSAが約６［Ｖ］以上で電
流制限回路２０１が機能（ＦＥＴＱ２２がオン状態に遷
移）するように抵抗Ｒ２１，Ｒ２２の分圧比を設定し、
ツェナーダイオードＺＤ７のツェナー電圧６．３［Ｖ］
により、電流制限値を約１２［Ａ］にする。

【００９２】なお、電流制限値の設定には、次のような
条件を考慮する必要がある。先ず、スイッチＳＷ１のオ
ン直後には主制御ＦＥＴＱＡに突入電流が流れるが、該
突入電流によって電流制限回路２０１が機能して、突入
電流が電流制限値に制限されたとしても、ランプの点灯
立上がり時間が常温で所定値（例えば５０［ミリ秒］）
以下となるよう電流制限値を設定するのが望ましい。電
流制限値を小さく設定し過ぎると、フィラメントが温ま
るまでに時間がかかってランプの点灯遅れが生じてしま
うからである。

【００９３】また、本実施形態の電源供給制御装置で
は、過負荷時の遮断手法が過熱遮断保護回路（図２）に
よるものであり、主制御ＦＥＴＱＡが過熱遮断されるま
での時間は電流制限値によって決定されることから、常
温で電流制限回路２０１が機能して、電流制限値の負荷
電流が流れ始めてからランプ点灯立上がり時間の数倍の
時間（例えば２００［ミリ秒］）後に過熱遮断が起こる
よう電流制限値を設定するのが望ましい。これにより、
突入電流によって電流制限回路２０１が機能して、突入
電流が電流制限値に制限されたときでも、負荷１０２が
正常動作に至るまでの過渡的な状態で過熱遮断保護回路
が主制御ＦＥＴＱＡをオフ制御してしまい、フィラメン
トが温まらずにランプを点灯することができないといっ
た不具合を無くすことができる。

【００９４】以上説明したように、本実施形態の電源供
給制御装置では、負荷１０２または主制御ＦＥＴＱＡか
ら負荷１０２までの配線が短絡するなどの原因により過
負荷状態となって主制御ＦＥＴＱＡのドレイン−ソース
間電圧が所定値を超えたときには、電流制限回路２０１
によって主制御ＦＥＴＱＡに流れる負荷電流が電流制限
値に制限されるため、特に主制御ＦＥＴＱＡ等の半導体
素子が過電流や熱などによって破壊されることを防ぐこ
とができ、過電流からの保護により当該電源供給制御装
置および電源１０１から負荷１０２への配線系の信頼性
を向上させることができる。

【００９５】〔第２の実施形態〕次に図３は、本発明の
第２の実施形態に係る電源供給制御装置を示す回路構成
図である。なお、同図において、図１（第１の実施形
態）と重複する部分には同一の符号を附して詳細な説明
を省略する。

【００９６】図３に示す本実施形態の電源供給制御装置
は、第１の実施形態の電源供給制御装置（図１）におい
て、図２に示される過熱遮断回路を取り除くと共に、電
流制限積算回路２０３を付加した構成である。すなわ
ち、本実施形態の電源供給制御装置は、おおまかに、主
制御ＦＥＴＱＡ、基準電圧生成部、駆動回路１１１、コ
ンパレータＣＭＰ１、ダイオードクランプ回路１０４、
電流制限回路２０１および電流制限積算回路２０３等を
備えた構成である。なお、図３中の点線（大外枠）で囲
った部分はアナログ集積化されるチップ部分を示す。

【００９７】電流制限積算回路２０３以外の構成要素に
ついては、第１の実施形態と同等のものであるため詳細
な説明を省略する。電流制限積算回路２０３は特許請求
の範囲にいうタイマー制御手段に該当し、主制御ＦＥＴ
ＱＡのドレインＤ−ソースＳＡ間電圧ＶDSAが所定電圧
を超えてから、電流制限回路２０１が機能して負荷電流
を電流制限値に制限している動作時間を計時して、該動
作時間が所定の電流制限時間に達したときに主制御ＦＥ
ＴＱＡを遮断（オフ制御）するものである。図３におい
て、電流制限積算回路２０３は、抵抗Ｒ３０〜Ｒ３２，
Ｒ３９，Ｒ４３、トランジスタＱ３５、ＦＥＴＱ３０，
Ｑ３１、ダイオードＤ３１，Ｄ３４を備えて構成されて
いる。

【００９８】先ず、抵抗Ｒ３９、トランジスタＱ３５お
よびダイオードＤ３４は、特許請求の範囲にいう第２判
定部に該当し、駆動回路１１１が主制御ＦＥＴＱＡをオ
ン制御しているときで、且つ、電流制限回路２０１が電
流を電流制限値に制限しているという第２判定条件が成
立したか否かを判定する。トランジスタＱ３５のエミッ
タには、順方向接続のダイオードＤ３４を介して主制御
ＦＥＴＱＡのゲートＧが、またトランジスタＱ３５のベ
ースには、抵抗Ｒ３９を介して主制御ＦＥＴＱＡの真の
ゲートＴＧがそれぞれ接続されている。

【００９９】駆動回路１１１が主制御ＦＥＴＱＡをオン
制御しているとき、電流制限回路２０１において、主制
御ＦＥＴＱＡのドレインＤ−ソースＳＡ間電圧ＶDSAが
所定値を超えると、第１判定部のＦＥＴＱ２２、定電圧
部のＦＥＴＱ２３，ＦＥＴＱ２４が順次オン状態に遷移
して、負荷電流はツェナーダイオードＺＤ７のツェナー
電圧ＶZD7に応じた制限電流値に制限されることとな
る。この時、主制御ＦＥＴＱＡのゲートＧ→内部抵抗Ｒ
Ｇ→ＦＥＴＱ２４→ツェナーダイオードＺＤ７→負荷１
０２の経路に電流が流れ、内部抵抗ＲＧの両端には該電
流による電圧降下が発生し、トランジスタＱ３５のベー
ス−エミッタ間電圧がスレッショルド電圧を越えて、ト
ランジスタＱ３５はオン状態に遷移することになる。つ
まり、第２判定部における上記第２判定条件が成立した
ときトランジスタＱ３５はオン状態に遷移する。

【０１００】つまり、第２判定部において第２判定条件
が成立したときには、トランジスタＱ３５はオン状態に
遷移しているので、主制御ＦＥＴＱＡのゲートＧ→ダイ
オードＤ３４→トランジスタＱ３５→抵抗Ｒ４３→コン
デンサＣ３１という経路を介して、コンデンサＣ３１は
主制御ＦＥＴＱＡのゲートＧの電位により充電されるこ
とになる。

【０１０１】さらに、電流制限積算回路２０３は、コン
デンサＣ３１の蓄積電荷が所定量以上となったときに、
主制御ＦＥＴＱＡをオフ制御する遮断スイッチを備えて
いるが、ＦＥＴＱ３１がこの遮断スイッチに該当する。
コンデンサＣ３１の充電に伴って、ＦＥＴＱ３１のゲー
ト電位が上昇し、ゲート−ソース間電圧がスレッショル
ド電圧を超えるとＦＥＴＱ３１がオン状態に遷移し、ダ
イオードＤ３１およびＦＥＴＱ３１を介して主制御ＦＥ
ＴＱＡの真のゲートＴＧが接地されるので、主制御ＦＥ
ＴＱＡはオフ状態に遷移することになる。なお、ＦＥＴ
Ｑ３０およびＱ３１によってラッチを構成しており、Ｆ
ＥＴＱ３１のオン状態を維持する構成である。

【０１０２】つまり、電流制限積算回路２０３における
電流制限時間は、コンデンサＣ３１が充電を開始してか
ら、コンデンサＣ３１にＦＥＴＱ３１のゲート−ソース
間電圧がスレッショルド電圧を超えるだけの電荷が蓄積
されるまでの時間であり、Ｃ３１×Ｒ４３の時定数に基
づき設定されることとなる。なお、ＦＥＴＱ３１のソー
ス側にツェナーダイオードやダイオードを接続すること
により、電流制限時間の設定を変えることも可能であ
る。この場合、電流制限時間は、コンデンサＣ３１が充
電を開始してから、コンデンサＣ３１の両端の電圧が
（ＦＥＴＱ３１のスレッショルド電圧）＋（ツェナーダ
イオードツェナー電圧またはダイオードの順方向電圧）
を超えるだけの電荷が蓄積されるまでの時間となる。

【０１０３】次に、以上説明した回路構成を踏まえて、
本実施形態の電源供給制御装置の動作について説明す
る。基本的な過電流検出機能については従来例の電源供
給制御装置と同様であり、電流制限回路２０１の動作に
ついては第１の実施形態の電源供給制御装置と同様であ
る。

【０１０４】本実施形態の特徴をなす電流制限積算回路
２０３の動作について説明する。負荷１０２側で完全短
絡（デッドショート）や不完全短絡（レアショート）等
により過負荷状態となったときに、主制御ＦＥＴＱＡの
ドレインＤ−ソースＳＡ間電圧ＶDSAが上昇して所定値
を超えた場合には、電流制限回路２０１のＦＥＴＱ２
２、ＦＥＴＱ２３、ＦＥＴＱ２４が順次オン状態に遷移
して、負荷電流はツェナーダイオードＺＤ７のツェナー
電圧ＶZD7に応じた制限電流値に制限されることとな
る。

【０１０５】この時、内部抵抗ＲＧの両端には電圧降下
が発生するので、電流制限積算回路２０３の第２判定部
のトランジスタＱ３５がオン状態に遷移する。これによ
り、ダイオードＤ３４、トランジスタＱ３５，Ｑ３６お
よび抵抗Ｒ４３を介して、主制御ＦＥＴＱＡのゲートＧ
からコンデンサＣ３１に至る経路により、コンデンサＣ
３１の充電が開始される。

【０１０６】その後、コンデンサＣ３１にＦＥＴＱ３１
のゲート−ソース間電圧がスレッショルド電圧を超える
だけの電荷が蓄積される（電流制限時間が経過する）
と、ＦＥＴＱ３１がオン状態に遷移し、ダイオードＤ３
１およびＦＥＴＱ３１を介して主制御ＦＥＴＱＡの真の
ゲートＴＧが接地されて、主制御ＦＥＴＱＡがオフ制御
されることになる。なお、ＦＥＴＱ３１がオン状態に遷
移すると、ＦＥＴＱ３０もオン状態に遷移し、ＦＥＴＱ
３１のゲート電位が“Ｈ”レベルに保たれてＦＥＴＱ３
１のオン状態が維持される。

【０１０７】また、負荷１０２がランプ負荷である場合
の具体的な数値を例示すれば、第１の実施形態と同様
に、主制御ＦＥＴＱＡのドレインＤ−ソースＳＡ間電圧
ＶDSAが約６［Ｖ］以上で電流制限回路２０１が機能
（ＦＥＴＱ２２がオン状態に遷移）するように抵抗Ｒ２
１，Ｒ２２の分圧比を設定し、ツェナーダイオードＺＤ
７のツェナー電圧６．３［Ｖ］により、電流制限値を約
１２［Ａ］にする。

【０１０８】また、電流制限値の設定において考慮すべ
き条件は第１の実施形態と同様であり、さらに電流制限
時間の設定においては、以下の条件を考慮する必要があ
る。先ず、電流制限値の負荷電流を流すことによって負
荷１０２が定常状態に至るまでの負荷立上がり時間（５
０［ミリ秒］）以上に電流制限時間を設定するのが望ま
しい。これにより、突入電流によって電流制限回路２０
１が機能して、突入電流が電流制限値に制限されたと
き、ランプ負荷が正常動作に至るまでの過渡的な状態で
電流制限積算回路２０３が主制御ＦＥＴＱＡをオフ制御
してしまうといった不具合を無くすことができる。

【０１０９】過負荷時の遮断手法として過熱遮断保護回
路をも付加した構成とする場合には、電流制限値の電流
を流すことによって過熱遮断保護回路が主制御ＦＥＴＱ
Ａをオフ制御するまでの過熱遮断時間以下に（負荷立上
がり時間の数倍；例えば２００［ミリ秒］に）電流制限
時間を設定するのが望ましい。過熱遮断保護回路によっ
て主制御ＦＥＴＱＡの遮断を行うと、主制御ＦＥＴＱＡ
の周囲温度が高温となり、温度変化による膨張／圧縮に
よって破損に至るという不具合の要因となることから、
過熱遮断の耐久回数には限界があるが、過熱遮断保護回
路によって主制御ＦＥＴＱＡが遮断される前に、電流制
限積算回路２０３によって主制御ＦＥＴＱＡのオフ制御
が行われるよう電流制限時間を設定することにより、過
熱遮断保護回路による遮断回数を極力抑制することがで
きる。

【０１１０】以上説明したように、第２の実施形態の電
源供給制御装置では、第２判定部において、駆動回路１
１１が主制御ＦＥＴＱＡをオン制御中であり、且つ、電
流制限回路２０１が電流を電流制限値に制限しているこ
とが判定された場合には、コンデンサＣ３１に電荷を蓄
積するようにし、該コンデンサＣ３１にＦＥＴＱ３１の
ゲート−ソース間電圧がスレッショルド電圧を超えるだ
けの電荷が蓄積される（電流制限時間が経過する）と、
ＦＥＴＱ３１がオン状態に遷移して主制御ＦＥＴＱＡを
オフ制御するようにしている。

【０１１１】これにより、負荷１０２または主制御ＦＥ
ＴＱＡから負荷１０２までの配線が短絡するなどの原因
により過負荷状態となって、主制御ＦＥＴＱＡのドレイ
ンＤ−ソースＳＡ間電圧ＶDSAが所定値を超えたときで
も、電流制限回路１０２によって負荷電流を電流制限値
に抑えると共に、電流制限回路１０２の動作時間が電流
制限時間に達したときには、電流制限積算回路２０３に
よって主制御ＦＥＴＱＡをオフ制御するので、電流制限
値の負荷電流を流すことによって電力消費が大きくなっ
ている期間を限定でき、消費電力を抑制することができ
る。

【０１１２】また、過負荷時の遮断手法として過熱遮断
保護回路をも付加した構成とする場合には、過熱遮断保
護回路によって主制御ＦＥＴＱＡが遮断される前に電流
制限積算回路２０３によってオフ制御されるように、電
流制限積算回路２０３における電流制限時間を設定すれ
ば、過熱遮断保護回路による遮断回数を極力抑制するこ
とができ、当該電源供給制御装置および電源１０１から
負荷１０２への配線系の信頼性を高めることができる。
さらに、電流制限回路２０１および電流制限積算回路２
０３による主制御ＦＥＴＱＡのオフ制御か、或いは過熱
遮断保護回路による主制御ＦＥＴＱＡの遮断かの独立し
た２つの系による過電流保護が可能となるので、信頼性
をより一層向上させることができる。

【０１１３】なお、本実施形態では、電流制限積算回路
２０３による主制御ＦＥＴＱＡの遮断を、ゲートＧに供
給されていた電流をグランド（ＧＮＤ）に流し込むこと
によって行っていたが、コンパレータＣＭＰ１の出力電
圧を強制的に“Ｌ”レベルにすることによって主制御Ｆ
ＥＴＱＡをオフ制御する構成としても良いし、また、コ
ンパレータＣＭＰ１の”＋”入力端子に印加される電圧
を制御して、出力電圧を“Ｌ”レベルとするような構成
としても良い。さらに、図２の過熱遮断保護回路を備え
ている場合には、ダイオードＤ３１のアノードを温度セ
ンサ１２１（４個のダイオード）のアノード側に接続し
た構成としても良い。

【０１１４】〔第３の実施形態〕次に図４は、本発明の
第３の実施形態に係る電力供給制御装置を示す回路構成
図である。同図において、図１（第１の実施形態）およ
び図３（第２の実施形態）と重複する部分には同一の符
号を附して説明を省略する。

【０１１５】本実施形態の電力供給制御装置は、第２の
実施形態の電力供給制御装置に対して従来例の電力供給
制御装置が備えているオン／オフ回数積算回路１０７を
さらに追加したものである。すなわち、本実施形態の電
源供給制御装置は、おおまかに、主制御ＦＥＴＱＡ、基
準電圧生成部、駆動回路１１１、コンパレータＣＭＰ
１、ダイオードクランプ回路１０４、電流制限回路２０
１、電流制限積算回路２０３およびオン／オフ回数積算
回路１０７等を備えた構成である。なお、図４中の点線
（大外枠）で囲った部分はアナログ集積化されるチップ
部分を示す。

【０１１６】オン／オフ回数積算回路１０７以外の構成
要素については、第２の実施形態と同等のものであるた
め詳細な説明を省略する。オン／オフ回数積算回路１０
７は特許請求の範囲にいうオン／オフ回数制御手段に該
当し、主制御ＦＥＴＱＡのオン／オフ制御回数を積算
し、該制御回数が所定回数に達したときに主制御ＦＥＴ
ＱＡを遮断（オフ制御）するようにして、主制御ＦＥＴ
ＱＡの遮断を速めるものである。

【０１１７】図４において、トランジスタＱ３２〜Ｑ３
４、抵抗Ｒ３３〜Ｒ３７、ダイオードＤ３３およびツェ
ナーダイオードＺＤ３１を備えている。なお、第２の実
施形態において、電流制限積算回路２０３が有する抵抗
Ｒ３０〜Ｒ３２、ＦＥＴＱ３１、ダイオードＤ３１およ
びコンデンサＣ３１については、オン／オフ回数積算回
路１０７の構成要素でもあり、電流制限積算回路２０３
との共用である。

【０１１８】次に、オン／オフ回数積算回路１０７の動
作について説明する。過電流制御に入り、主制御ＦＥＴ
ＱＡがオフ制御されたときのゲートＧの電位は“Ｌ”レ
ベル電位であるため、抵抗Ｒ３６およびダイオードＤ３
２を介して、トランジスタＱ３２のべースには“Ｌ”レ
ベルが印加され、トランジスタＱ３２はオン状態に遷移
する。オン／オフ動作しているときは、主制御ＦＥＴＱ
ＡのソースＳＡの電位ＶSAは接地電位ＧＮＤより高い電
位で変動しているので、トランジスタＱ３３のベースに
は主制御ＦＥＴＱＡのソース電位ＶSAが印加され、トラ
ンジスタＱ３３がオン状態に遷移し、その結果、トラン
ジスタＱ３４のベースが抵抗Ｒ３５を介して接地される
こととなり、トランジスタＱ３４はオン状態に遷移す
る。

【０１１９】つまり、過電流制御に入り、主制御ＦＥＴ
ＱＡのオン／オフ動作中にオフ制御される（ゲートＧの
電位が“Ｌ”レベルになる）度に、コンデンサＣ３１
は、トランジスタＱ３２，Ｑ３４および抵抗Ｒ３３を介
して電源電圧ＶＢによって充電されることになる。な
お、コンデンサＣ３１が充電されるのは、オフ制御（ゲ
ート電位が“Ｌ”レベル）の間に主制御ＦＥＴＱＡのソ
ース電位ＶSA が“Ｈ”レベルになる時のみであり、連
続的にオン制御またはオフ制御される時には充電されな
い。

【０１２０】ＦＥＴＱ３１のゲート−ソース間電圧は最
初はスレッショルド電圧以下なのでオフ状態にあるが、
コンデンサＣ３１の充電に伴ってゲート電位が上昇する
とＦＥＴＱ３１はオン状態に遷移する。この時、ダイオ
ードＤ３１およびＦＥＴＱ３１を介して主制御ＦＥＴＱ
Ａの真のゲートＴＧが接地されるので、主制御ＦＥＴＱ
Ａはオフ状態に遷移することになる。なお、ＦＥＴＱ３
０およびＱ３１によってラッチを構成しており、ＦＥＴ
Ｑ３１のオン状態が維持される。

【０１２１】なお、回数積算による遮断時間は約１［秒
］程度が望ましい。また、オン／オフ回数積算回路１
０７を安定に動作させるためには、さらに、主制御ＦＥ
ＴＱＡのオン／オフ制御の周期を安定させることが必要
である。本実施形態においては、負荷電流の変化に対す
る主制御ＦＥＴＱＡのドレイン−ソース間電圧ＶDSAの
変化はピンチオフ領域の方がオーミック領域より大きい
ので、主制御ＦＥＴＱＡがオン／オフ制御の間はピンチ
オフ領域でオフ状態に遷移する（ピンチオフ領域をパス
してオーミック領域でオフ状態に遷移することはない）
こととなり、したがって、主制御ＦＥＴＱＡのオン／オ
フ制御の周期が安定したものとなる。

【０１２２】また、本実施形態の電源供給制御装置で
は、オン／オフ回数積算回路１０７において、主制御Ｆ
ＥＴＱＡのオン／オフ制御回数をコンデンサＣ３１に蓄
えられる電荷量で判断したが、駆動回路１１１の出力を
そのまま計数するカウンタによってオン／オフ回数積算
回路を構成してもよい。この場合、駆動回路１１１の出
力を計数するカウンタの計数値が所定値に達した時に、
ＦＥＴＱ３１をオン状態に遷移させて、主制御ＦＥＴＱ
Ａを遮断（オフ制御）することとなる。

【０１２３】また、スイッチＳＷ１をオンして、主制御
ＦＥＴＱＡのソース電圧ＶSAが所定電圧以下となったと
きには、先ず、電流制限回路２０１および電流制限積算
回路２０３が機能してコンデンサＣ３１に電荷を蓄積し
た後に、オン／オフ回数積算回路１０７が機能してコン
デンサＣ３１に電荷を蓄積することになる。このため、
ＦＥＴＱ３１のゲート電位は、「電流制限積算回路２０
３により上昇した電位とオン／オフ回数積算回路１０７
により上昇した電位との和」となる。すなわち、コンデ
ンサＣ３１に蓄積される電荷量は、「電流制限積算回路
２０３によって計時された電流制限回路２０１の機能時
間と、オン／オフ回数積算回路１０７によって計時され
た主制御ＦＥＴＱＡのオフ制御時間との和」を示すこと
になる。

【０１２４】以上説明したように、本実施形態の電力供
給制御装置においては、第２の実施形態の電力供給制御
装置にオン／オフ回数積算回路１０７を加えたことによ
り、不完全短絡のときに、主制御ＦＥＴＱＡのドレイン
Ｄ−ソースＳＡ間電圧ＶDSAが所定電圧以下となった後
でも、さらに主制御ＦＥＴＱＡのオン／オフ制御が繰り
返し行われるような場合に、オン／オフ制御回数が所定
回数に達したときに主制御ＦＥＴＱＡを遮断（オフ制
御）するので、主制御ＦＥＴＱＡの遮断を速めることが
できる。

【０１２５】また、主制御ＦＥＴＱＡの遮断手法として
過熱遮断保護回路を付加した構成の場合には、過熱遮断
の温度変化による膨張／圧縮によって破損の恐れを伴う
が、過熱遮断保護回路によって主制御ＦＥＴＱＡが遮断
される前にオン／オフ回数積算回路１０７によるオフ制
御が可能となるので、過熱遮断保護回路による遮断回数
を極力抑制することができ、当該電源供給制御装置およ
び電源１０１から負荷１０２への配線系の信頼性を高め
ることができる。

【０１２６】

【発明の効果】以上説明したように、本発明の電源供給
制御装置によれば、電源から負荷への電力供給を半導体
スイッチによってスイッチング制御する際に、基準電圧
生成手段により半導体スイッチの端子間電圧の電圧特性
とほぼ等価な電圧特性を持つ基準電圧を生成し、半導体
スイッチの端子間電圧と基準電圧との差を検出手段によ
って検出し、制御手段により該検出された端子間電圧と
基準電圧との差に応じて半導体スイッチをオン／オフ制
御するが、例えば負荷または半導体スイッチから負荷ま
での配線が短絡するなどの原因により過負荷状態となっ
て半導体スイッチの端子間電圧が所定値を超えたとき、
電流制限手段により、半導体スイッチの制御信号入力端
子に供給される制御信号を制御して半導体スイッチの端
子間に流れる負荷電流を所定の電流制限値以下に制限す
ることとしたので、過負荷状態となって半導体スイッチ
の端子間電圧が所定値を超えたときでも、電流制限手段
によって半導体スイッチの端子間に流れる負荷電流が所
定の電流制限値以下に制限されるため、特に半導体スイ
ッチ等の半導体素子が過電流や熱などによって破壊され
ることを防ぐことができ、過電流からの保護により電源
供給制御装置および電源から負荷への配線系の信頼性を
向上させることができる。

【０１２７】また、電流制限手段により、負荷電流を所
定の電流制限値以下に制限して過電流保護を行うと共
に、過熱保護手段による遮断回数を極力抑制することが
できるので、電源供給制御装置および電源から負荷への
配線系の信頼性を高めることができる。

【０１２８】また、本発明の電源供給制御装置によれ
ば、タイマー制御手段により電流制限手段が電流を電流
制限値以下に制限する動作時間を計時して、過負荷状態
となって半導体スイッチの端子間電圧が所定値を超えた
ときでも、電流制限手段によって負荷電流を電流制限値
以下の電流に抑えると共に、電流制限手段の動作時間が
電流制限時間に達したときには、タイマー制御手段によ
って半導体スイッチをオフ制御するので、電流制限値の
負荷電流を流すことによって電力消費が大きくなってい
る期間を限定でき、消費電力を抑制することができる。

【０１２９】また、タイマー制御手段において設定され
る電流制限時間を、過熱保護手段によって半導体スイッ
チが遮断される前に当該タイマー制御手段によってオフ
制御されるように設定すれば、過熱保護手段による遮断
回数を極力抑制することができ、電源供給制御装置およ
び電源から負荷への配線系の信頼性を高めることができ
る。さらに、電流制限手段およびタイマー制御手段によ
る半導体スイッチのオフ制御か、或いは過熱保護手段に
よる半導体スイッチの遮断かの独立した２つの系による
過電流保護が可能となるので、電力供給制御装置におい
て２重系による保護を実現することができ、電源供給制
御装置および電源から負荷への配線系の信頼性をより一
層向上させることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る電力供給制御装
置を示す回路構成図である。

【図２】第１の実施形態で使用する半導体スイッチ（主
制御ＦＥＴ）の詳細な回路構成図である。

【図３】第２の実施形態に係る電力供給制御装置を示す
回路構成図である。

【図４】第３の実施形態に係る電力供給制御装置を示す
回路構成図である。

【図５】従来の電力供給制御装置を示す回路構成図であ
る。

【符号の説明】

１０１電源１０２負荷１０４ダイオードクランプ回路１０７オン／オフ回数積算回路（オン／オフ回数制
御手段）１１１駆動回路（制御手段）２０１電流制限回路（電流制限手段）２０３電流制限積算回路（タイマー制御手段）ＱＡ主制御ＦＥＴ（半導体スイッチ）ＱＢリファレンスＦＥＴ（第２半導体スイッチ）Ｒｒ抵抗（第２負荷）ＲＧ内部抵抗Ｒ１〜Ｒ５５抵抗ＣＭＰ１コンパレータ（検出手段）ＺＤ１，ＺＤ７，ＺＤ３１ツェナーダイオードＤ１〜Ｄ５１，Ｄ５１’ ダイオードＣ３１コンデンサ１２１温度センサ１２２ラッチ回路ＱＳ過熱遮断用ＦＥＴＱ５ソーストランジスタＱ６シンクトランジスタＱ７，Ｑ３２〜Ｑ３５トランジスタＱ２２〜Ｑ２４，Ｑ３０，Ｑ３１，Ｑ５１〜Ｑ５４
ＦＥＴＳＷ１スイッチＶＢ電源電圧ＶＰチャージポンプ出力電圧

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０５Ｆ 1/10 ３０４Ｇ０５Ｆ 1/10 ３０４ＱＨ０２Ｈ 3/087 Ｈ０２Ｈ 3/087 5/04 5/04 ＥＨ０３Ｋ 17/687 Ｈ０３Ｋ 17/687 ＡＦターム(参考） 5G004 AA04 AB02 BA03 BA04 DA04 DC04 DC13 EA01 FA01 5H410 CC02 DD02 EA11 EB01 EB37 FF05 FF14 FF21 LL06 LL09 LL19 5J055 AX02 AX12 AX15 AX32 AX37 AX44 AX48 AX55 AX64 AX65 BX16 CX22 CX28 DX08 DX09 DX13 DX14 DX22 DX53 DX54 DX73 EX01 EX02 EX04 EX06 EX11 EX24 EY01 EY03 EY12 EY13 EY17 EY21 EZ07 EZ10 EZ31 EZ43 EZ57 EZ62 FX04 FX07 FX13 FX18 FX21 FX32 FX38 GX01

Claims

【特許請求の範囲】

【請求項１】制御信号入力端子へ供給される制御信号
に応じてスイッチング制御され電源から負荷への電力供
給を制御する半導体スイッチと、前記半導体スイッチの端子間電圧の電圧特性とほぼ等価
な電圧特性を持つ基準電圧を生成する基準電圧生成手段
と、前記半導体スイッチの端子間電圧と前記基準電圧との差
を検出する検出手段と、検出された端子間電圧と基準電圧との差に応じて前記半
導体スイッチをオン／オフ制御する制御手段と、前記半導体スイッチの端子間電圧が所定値を超えたと
き、前記制御信号入力端子に供給される制御信号を制御
して、前記半導体スイッチの端子間に流れる電流を所定
の電流制限値以下に制限する電流制限手段と、を有する
ことを特徴とする電源供給制御装置。
【請求項２】前記基準電圧生成手段は、前記半導体ス
イッチおよび前記負荷に並列接続され、前記制御信号に
応じてスイッチング制御される第２半導体スイッチと第
２負荷とを直列接続した回路を備え、前記第２半導体スイッチの端子間電圧を前記基準電圧と
して生成することを特徴とする請求項１に記載の電源供
給制御装置。
【請求項３】前記基準電圧生成手段の基準電圧が持つ
電圧特性は、前記半導体スイッチおよび前記負荷に正常
動作範囲での最大電流を超える目標電流が流れる状態に
おける電圧特性とほぼ等価であることを特徴とする請求
項１または２に記載の電源供給制御装置。
【請求項４】前記半導体スイッチと前記第２半導体ス
イッチは、オフ状態からオン状態へ遷移する際の端子間
電圧の過渡的な電圧特性について等価な特性を持つこと
を特徴とする請求項２または３に記載の電源供給制御装
置。
【請求項５】前記第２半導体スイッチの電流容量は前
記半導体スイッチの電流容量よりも小さく、前記負荷お
よび前記第２負荷の抵抗値比は前記半導体スイッチおよ
び第２半導体スイッチの電流容量比と極力反比例するよ
うに設定したことを特徴とする請求項２、３または４に
記載の電源供給制御装置。
【請求項６】前記半導体スイッチが過熱した場合に前
記半導体スイッチをオフ制御して保護する過熱保護手段
を有することを特徴とする請求項１、２、３、４または
５に記載の電源供給制御装置。
【請求項７】前記半導体スイッチのオン／オフ制御回
数を積算し、該制御回数が所定回数に達したときに前記
半導体スイッチをオフ制御するオン／オフ回数制御手段
を有することを特徴とする請求項１、２、３、４、５ま
たは６に記載の電源供給制御装置。
【請求項８】前記電流制限手段が電流を電流制限値以
下に制限する動作時間を計時して、該動作時間が所定の
電流制限時間に達したときに前記半導体スイッチをオフ
制御するタイマー制御手段を有することを特徴とする請
求項１、２、３、４、５、６または７に記載の電源供給
制御装置。
【請求項９】前記電流制限手段は、前記半導体スイッチの端子間電圧が所定値を超えたこと
を判定する第１判定部と、前記制御手段が前記半導体スイッチをオン制御している
ときで、且つ、前記第１判定部により前記半導体スイッ
チの端子間電圧が所定値を超えたと判定されたときに、
前記半導体スイッチの制御信号入力端子と負荷側端子と
の間の電圧を一定電圧にする定電圧部と、を有すること
を特徴とする請求項１、２、３、４、５、６、７または
８に記載の電源供給制御装置。
【請求項１０】前記電流制限手段における前記電流制
限値は、該電流制限値の電流を流すことによって前記負
荷が定常状態に至るまでの負荷立上がり時間が所定時間
以下となるように設定されることを特徴とする請求項
１、２、３、４、５、６、７、８または９に記載の電源
供給制御装置。
【請求項１１】前記電流制限手段における前記電流制
限値は、該電流制限値の電流を流すことによって前記過
熱保護手段が前記半導体スイッチをオフ制御するに至る
までの過熱遮断時間が所定時間以上となるように設定さ
れることを特徴とする請求項６、７、８、９または１０
に記載の電源供給制御装置。
【請求項１２】前記タイマー制御手段は、前記制御手段が前記半導体スイッチをオン制御している
ときで、且つ、前記電流制限手段が電流を前記電流制限
値以下に制限していることを判定する第２判定部と、前記第２判定部が条件を満足すると判定したときに、電
荷を蓄積するコンデンサと、前記コンデンサの蓄積電荷が所定量以上となったとき
に、前記半導体スイッチをオフ制御する遮断スイッチ
と、を有することを特徴とする請求項８、９、１０また
は１１に記載の電源供給制御装置。
【請求項１３】前記タイマー制御手段における前記電
流制限時間は、前記電流制限値の電流を流すことによっ
て前記負荷が定常状態に至るまでの負荷立上がり時間よ
りも長く設定されていることを特徴とする請求項８、
９、１０、１１または１２に記載の電源供給制御装置。
【請求項１４】前記タイマー制御手段における前記電
流制限時間は、前記電流制限値の電流を流すことによっ
て前記過熱保護手段が前記半導体スイッチをオフ制御す
るに至るまでの過熱遮断時間よりも短く設定されている
ことを特徴とする請求項８、９、１０、１１、１２また
は１３に記載の電源供給制御装置。
【請求項１５】前記半導体スイッチ、前記基準電圧生
成手段、前記検出手段、前記制御手段、前記電流制限手
段、前記タイマー制御手段、前記過熱保護手段または前
記オン／オフ回数制御手段は、同一チップ上に形成され
ることを特徴とする請求項１、２、３、４、５、６、
７、８、９、１０、１１、１２、１３または１４に記載
の電源供給制御装置。