JP5590031B2 - 電源保護回路およびそれを備えたモータ駆動装置 - Google Patents

Description

本発明は、過電流から電源やその電源に接続される回路部品などを保護する電源保護回路およびそれを備えたモータ駆動装置に関する。

従来、このような保護機能を実現する手法として、例えば、電源からの突入電流を抑制し、回路部品の破壊防止を図るような技術が提案されている。特許文献１に開示された従来の突入電流を抑制する方式は、電源を負荷側に電気接続するメインスイッチと、電源と負荷側との間に電流制限抵抗器を介して接続される補助スイッチと、負荷側の電圧を検出する検出手段と、これらスイッチを制御する制御手段とを設けた構成としている。そして、検出手段により負荷側の電圧低下を検出すると、制御手段は、メインスイッチをオフにし、補助スイッチをオンにする。また、検出手段により負荷側の電圧が高くなったのを検出すると、制御手段は、メインスイッチをオンにし、補助スイッチをオフにする。このような動作を行うことによって、例えば、電源が立ち上がったとき、まず、電流制限抵抗器を介して電力が負荷に供給され、負荷側の電解コンデンサに充電されることになる。そして、電解コンデンサの電圧が十分に高くなると、メインスイッチを介して電力が負荷に供給される。すなわち、電解コンデンサの電圧は十分に高くなっているので電解コンデンサに充電する充電電流の量は過大とならず、従来、このような突入電流抑制の方式によって回路部品の破壊などを防止していた。

しかしながら、上述したような従来の突入電流を防止する方式は、マイコンなどの制御手段がスイッチを切り替える構成であったため、制御用配線を介してスイッチとしてのリレーなどを制御する必要があり、配線引き回しなどによって信頼性が低下するなどの課題があった。また、機械的接点の接触、非接触を利用したスイッチやリレーを用いた構成であったため、例えば半導体による非接触スイッチに比べて、接触不良や寿命など、これらによっても信頼性が低下する課題があった。さらに、このような機械式のスイッチやリレーは、半導体に比べて小型化が難しいなどの課題もあった。

特開平２−２３１９２２号公報

本発明は、このような課題を解決するためになされたものであり、電源保護や回路保護に対して、簡易な構成で信頼性の向上を可能とした電源保護回路およびそれを備えたモータ駆動装置を提供する。

本発明の電源保護回路は、グランド端に対して正電圧となる入力端に直流電源が接続され、出力端から直流電力を出力する電源保護回路であって、入力端と出力端との間に設けた電流抑制部と、電流抑制部と並列にソースドレイン間が接続されたトランジスタとを備える。さらに本発明の電源保護回路は、出力端の電圧が所定の電圧を超えるとき、トランジスタのゲートにグランド端の電圧を印加し、出力端の電圧が所定の電圧よりも低いとき、トランジスタのゲートに入力端の電圧を印加する切替制御回路とを備え、トランジスタをＰチャンネル型トランジスタとした構成である。

このような構成により、入力端に直流電源から正電圧が供給された瞬間は出力端の電圧が低いため、トランジスタのゲートに入力端の電圧が印加される。すなわち、トランジスタのソースゲート間の電圧はほぼゼロとなり、トランジスタはオフとなる。これによって、入力端から出力端へは、電流抑制部を介して電流が流れることになるため、正電圧を供給した瞬間からしばらくは、電流を抑制した状態で出力することになる。

この後、出力端の電圧が高くなると、トランジスタのゲートにはグランド端の電圧が印加される。すなわち、トランジスタのソースに対するゲート電圧は負電圧となり、トランジスタはＰチャンネル型であるため、トランジスタはオンとなる。これによって、入力端から出力端へは、トランジスタのソースドレイン間を介して、電流が流れることになり、負荷には電流抑制されないような状態で直流電力が供給される。

また、本発明の電源保護回路は、従来の機械式のスイッチやリレーに代えて、このように半導体素子であるトランジスタを利用しているため、小型化を図ることができ、信頼性の向上を図ることができる。そして、特に、このトランジスタをＰチャンネル型トランジスタとしているため、ゲートに対して、単にグランド端の電圧か入力端の電圧かを切り替えて印加するような簡易な制御のみで、このトランジスタをオンオフできる。このため、電流抑制部に並列に接続するトランジスタの制御も、マイコンなど必要なく簡易な回路で構成でき、電流抑制部やトランジスタとともに、例えば同一のプリント基板上などに配置できる。よって、長い配線引き回しなど必要なく、部品点数も少なくてよいため接触不良などの発生も抑制でき、その結果、信頼性の向上を図ることが可能となる。

また、本発明の電源保護回路は、切替制御回路が、出力端の電圧を検出し、検出した電圧に基づく切替信号を出力する電圧検出器と、切替信号に応じて、入力端の電圧とグランド端の電圧とのいずれかを選択し、選択した電圧をトランジスタのゲートに供給するスイッチ回路とを備える。そして、スイッチ回路は、出力端の電圧が所定の電圧を超えるとき、グランド端の電圧を選択し、出力端の電圧が所定の電圧よりも低いとき、入力端の電圧を選択する構成である。

このような構成により、入力端に直流電源から正電圧が供給された瞬間は出力端の電圧が低いため、スイッチ回路から入力端の電圧が出力され、トランジスタのゲートに供給される。すなわち、トランジスタのソースゲート間の電圧はほぼゼロとなり、トランジスタはオフとなる。これによって、入力端から出力端へは、電流抑制部を介して電流が流れる。

この後、出力端の電圧が高くなると、スイッチ回路からグランド端の電圧が出力され、トランジスタのゲートに供給される。すなわち、トランジスタのソースに対するゲート電圧は負電圧となり、トランジスタはオンとなる。これによって、入力端から出力端へは、トランジスタのソースドレイン間を介して、電流が流れる。

このように、切替制御回路は、非常に簡易な回路で構成できるため、信頼性の向上を図ることが可能となる。また、スイッチ回路として、半導体のスイッチ素子を用いた構成とすることにより、機械式のスイッチやリレーを用いた構成に比べて、接触不良を防止や高寿命化を図ることができ、これによっても信頼性を高めることができる。

また、本発明の電源保護回路は、上述のトランジスタを第１のトランジスタとしたとき、切替制御回路が、エミッタを入力端に接続し、コレクタを第１の抵抗器を介してグランドに接続したＰＮＰ型の第２のトランジスタと、アノードを出力端に接続し、カソードを第２の抵抗器を介してグランド端に接続したダイオードとを備える。そして、第２のトランジスタのベースをダイオードのカソードに接続し、第２のトランジスタのコレクタを第１のトランジスタのゲートに接続した構成である。

このような構成により、入力端に直流電源から正電圧が供給された瞬間は、出力端の電圧が低いため、入力端の第２のトランジスタのエミッタからベースおよび第２の抵抗器を介してグランド端へとベース電流が流れる。このため、第２のトランジスタはオン状態となり、第２のトランジスタのコレクタは、ほぼ入力端の電圧となる。この電圧が第１のトランジスタのゲートに印加される。すなわち、第１のトランジスタのソースゲート間の電圧は、ほぼゼロとなるため、第１のトランジスタはオフとなる。これによって、入力端から出力端へは、電流抑制部を介して電流が流れる。

この後、出力端の電圧が高くなると、第２のトランジスタのエミッタとダイオードのカソードとの間の電圧が小さくなり、ベース電流が流れなくなって、第２のトランジスタはオフ状態となる。そして、第１のトランジスタのゲートにはグランド端の電圧が印加される。すなわち、第１のトランジスタのソースに対するゲート電圧は負電圧となり、第１のトランジスタはオンとなる。これによって、入力端から出力端へは、第１のトランジスタのソースドレイン間を介して、電流が流れることになる。

このように、切替制御回路は、非常に簡易な回路で構成できるため、信頼性の向上を図ることが可能となる。また、本発明の電源保護回路は、電流抑制部を、抵抗器とした構成である。また、本発明の電源保護回路は、電流抑制部を、一定の電流を出力する定電流源回路としてもよい。また、本発明の電源保護回路は、電流抑制部を、抵抗器とヒューズとの直列回路としてもよい。このような構成により、電源投入時や負荷短絡のような異常時には、このような電流抑制部を介して電源供給するため、過電流による負荷や電源の破壊などを防止できる。

また、本発明の電源保護回路は、グランド端に対して負電圧となる入力端に直流電源が接続され、出力端から直流電力を出力する電源保護回路であって、入力端と出力端との間に設けた電流抑制部と、電流抑制部と並列にソースドレイン間が接続されたトランジスタとを備える。さらに本発明の電源保護回路は、出力端の電圧の絶対値が所定の電圧を超えるとき、トランジスタのゲートにグランド端の電圧を印加し、出力端の電圧の絶対値が所定の電圧よりも低いとき、トランジスタのゲートに入力端の電圧を印加する切替制御回路とを備え、トランジスタをＮチャンネル型トランジスタとした構成である。このような構成により、簡易な構成で信頼性の向上を可能とした負電圧に対する電源保護回路も実現できる。

また、本発明の電源保護回路は、グランド端に対して正電圧となる入力端に直流電源が接続され、出力端から直流電力を出力する電源保護回路であって、入力端と出力端との間にソースドレイン間が接続された第１のトランジスタと、エミッタを入力端に接続し、コレクタを第１の抵抗器を介してグランド端に接続したＰＮＰ型の第２のトランジスタと、アノードを出力端に接続し、カソードを第２の抵抗器を介してグランド端に接続したダイオードとを備える。さらに本発明の電源保護回路は、第２のトランジスタのベースをダイオードのカソードに接続し、第２のトランジスタのコレクタを第１のトランジスタのゲートに接続した構成である。このような構成により、負荷に短絡のような異常が生じた場合、第１のトランジスタは異常な過電流を遮断するように動作するため、異常な過電流から負荷や電源を保護することができる。

また、本発明のモータ駆動装置は、上記電源保護回路と、電源保護回路を介して供給された直流電力により動作するインバータとを備え、インバータによりモータを駆動する構成である。このような構成により、高い信頼性の電源保護機能を有したモータ駆動装置を実現できる。

本発明の電源保護回路によれば、半導体素子を利用したわずかな部品点数で、電源保護機能を実現できるため、簡易な構成で信頼性の向上を可能とした電源保護回路を提供することができる。また、本発明のモータ駆動装置によれば、このような電源保護回路を備えるため、簡易な構成で信頼性の向上を可能としたモータ駆動装置を提供することができる。

図１は、本発明の実施の形態１における電源保護回路のブロック図である。 図２は、同実施の形態における、電源保護回路のトランジスタの特性図である。 図３は、同実施の形態における、電源保護回路の各部の動作波形を示す図である。 図４は、同実施の形態における、電源保護回路の回路図である。 図５は、同実施の形態における、電源保護回路の切替制御回路の動作説明図である。 図６は、同実施の形態における、電源保護回路の他の構成例を示すブロック図である。 図７は、同実施の形態における、電源保護回路の他の構成例を示すブロック図である。 図８は、本発明の実施の形態２におけるモータ駆動装置のブロック図である。

以下、本発明の実施の形態における電源保護回路およびそれを備えたモータ駆動装置について図面を参照しながら説明する。

（実施の形態１）
図１は、本発明の実施の形態１における電源保護回路１０のブロック図である。図１に示すように、電源保護回路１０は、直流電源５０と負荷Ｌ間に配置される。負荷Ｌは直流電源５０から供給された電力によって動作する電気回路や電子回路などであり、ここでは負荷Ｌとして説明する。このような負荷Ｌに電源を供給する場合、通常、直流電源５０から負荷Ｌに対して直接に直流電力を供給するが、本実施の形態では、電源保護回路１０を介して、直流電源５０から負荷Ｌに直流電力を供給する構成である。本実施の形態では、このような構成とすることにより、電源保護回路１０によって直流電源５０から負荷Ｌ側への突入電流を抑制している。また、負荷Ｌにおいてショートのような異常が発生し、過電流が流れた場合も、電源保護回路１０はこの過電流を抑制するように作用するため、過電流による負荷Ｌや直流電源５０の破壊などを防止できる。

電源保護回路１０には、直流電源５０からグランド端ＧＮＤをグランドとして、入力端ＶＩに直流電力が供給される。直流電源５０の０（Ｖ）の基準電圧となるグランド側がグランド端ＧＮＤに接続され、この基準電圧に対して正電圧の直流電圧Ｖｃとなる正電圧側が入力端ＶＩに接続される。

また、電源保護回路１０の出力端ＶＯから直流電源５０の直流電力が出力され、負荷Ｌに供給される。図１では、負荷Ｌに並列となるように、電解コンデンサＣｌが接続された一例を示している。このような電解コンデンサＣｌは、直流電源５０からの供給電圧に含まれるリップルやノイズなどを除去するため、通常このように負荷Ｌに接続される。

次に、電源保護回路１０は、電流抑制部としての電流抑制抵抗器Ｒｐと、第１のトランジスタとするトランジスタＱ１と、切替制御回路２０とを備える。図１に示すように、電流抑制抵抗器Ｒｐは、入力端ＶＩと出力端ＶＯとの間に設けている。そして、トランジスタＱ１のソースドレイン間が、電流抑制抵抗器Ｒｐと並列となるように接続される。すなわち、トランジスタＱ１のソースＳは、入力端ＶＩに接続され、トランジスタＱ１のドレインＤは、出力端ＶＯに接続される。詳細については、以下で説明するが、トランジスタＱ１は、入力端ＶＩと出力端ＶＯとの間の電気的接続、非接続、すなわちオンオフを行うスイッチとして機能する。また、トランジスタＱ１のオンオフは、トランジスタＱ１のゲート電圧に基づいて切り替えられる。

また、切替制御回路２０は、電圧検出器２１とスイッチ回路２２とを備える。電圧検出器２１は、出力端ＶＯの電圧を検出し、検出した電圧に基づく切替信号Ｓｓｗを出力する。スイッチ回路２２は、この切替信号Ｓｓｗに応じて、入力端ＶＩの電圧とグランド端ＧＮＤの電圧とのいずれかを選択し、選択した電圧をトランジスタＱ１のゲートＧに供給する。このとき、スイッチ回路２２は、切替信号Ｓｓｗによって、出力端ＶＯの電圧が所定の電圧を超えるとき、グランド端ＧＮＤの電圧を選択し、出力端ＶＯの電圧が所定の電圧よりも低いとき、入力端ＶＩの電圧を選択する。

すなわち、切替制御回路２０は、出力端ＶＯの電圧が所定の電圧を超えるとき、トランジスタＱ１のゲートＧにグランド端ＧＮＤの電圧を印加する。また、切替制御回路２０は、出力端ＶＯの電圧が所定の電圧よりも低いとき、トランジスタＱ１のゲートＧに入力端ＶＩの電圧を印加する。

そして、本実施の形態では、トランジスタＱ１をＰチャンネル型トランジスタとしている。より具体的には、例えば、Ｐチャンネル型のＭＯＳタイプの電界効果トランジスタ（ＦＥＴ）である。

図２は、本発明の実施の形態１における電源保護回路１０のトランジスタＱ１の特性図である。図２では、Ｐチャンネル型トランジスタのゲートソース間電圧Ｖｇｓに対する、ドレイン電流Ｉｄの特性の一例を示している。図２に示すように、Ｐチャンネル型トランジスタは、ソースＳに対してゲート電圧が負電圧となるとき、ソースドレイン間の抵抗が小さくなり、ソースＳに対してゲート電圧が０（Ｖ）以上になると、ソースドレイン間の抵抗が非常に大きくなる。すなわち、ソースドレイン間は、ソースＳに対してゲート電圧が負電圧のときオンとなり、０（Ｖ）以上でオフとなる。本実施の形態では、このような特性に基づき、閉状態と開状態とに切り替えるスイッチとしてトランジスタＱ１を利用している。

例えば直流電源５０のスイッチ５１がオンされて、このように構成された電源保護回路１０を介して負荷Ｌ側に、直流電源５０から直流電力が供給された場合、供給された瞬間から、少なくとも電流抑制抵抗器Ｒｐを介して電解コンデンサＣｌに直流電流が流れ込む。このため、出力端ＶＯの電圧は、ほぼグランド端ＧＮＤの電圧に近いほど低くなっている。よって、スイッチ回路２２から入力端ＶＩの電圧が出力され、トランジスタＱ１のゲートＧに供給される。これにより、入力端ＶＩに接続されたソースＳの電圧とゲートＧの電圧とは、ほぼ等しくなる。すなわち、トランジスタＱ１のゲートソース間電圧Ｖｇｓは、ほぼ０（Ｖ）となる。このとき、ゲートソース間電圧Ｖｇｓは図２に示す電圧Ｖｏｆｆとなるため、ドレイン電流Ｉｄは流れず、トランジスタＱ１のソースドレイン間はオフ、すなわち開状態となる。これによって、入力端ＶＩから出力端ＶＯへは、電流抑制抵抗器Ｒｐのみを介して電流が流れることになる。このため、正電圧を供給した瞬間からしばらくは、電流抑制抵抗器Ｒｐによって電流を抑制した状態で、負荷Ｌ側に直流電力が供給される。

この後、除々に電解コンデンサＣｌが充電されるため、出力端ＶＯの電圧も高くなる。すると、電圧検出器２１は、所定の電圧を超えたと判定し、グランド端ＧＮＤの電圧を選択するようにスイッチ回路２２を切り替える。スイッチ回路２２からは、グランド端ＧＮＤの電圧が出力され、トランジスタＱ１のゲートＧに供給される。ここで、入力端ＶＩに接続されたトランジスタＱ１のソースＳには、正電圧が供給されている。このため、このソースＳを基準に考えると、グランド端ＧＮＤの電圧となるゲートＧの電圧は、ソースＳに対して負電圧となる。すなわち、ゲートソース間電圧Ｖｇｓは図２に示す電圧Ｖｏｎとなるため、ドレイン電流Ｉｄが流れ、トランジスタＱ１のソースドレイン間はオン、すなわち閉状態となる。これによって、入力端ＶＩから出力端ＶＯへは、トランジスタＱ１のソースドレイン間を介して、電流が流れることになり、負荷Ｌには電流抑制されないような状態で直流電力が供給される。なお、このように、トランジスタＱ１のソースドレイン間を介して直流電力を出力するため、トランジスタＱ１は、オン抵抗の低いトランジスタとすることが好ましい。

図３は、本発明の実施の形態１における電源保護回路１０の動作波形を示す図である。図３では、時間Ｔ０において直流電源５０から直流電力を供給し、その後、出力端ＶＯの電圧が安定するまでの様子を示している。

図３に示すように、時間Ｔ０において直流電源５０から直流電力が投入されると、入力端ＶＩの電圧は直流電源５０の電圧Ｖｃとなる。一方、時間Ｔ０において、電流抑制抵抗器Ｒｐを介して電解コンデンサＣｌに直流電流が流れ込むため、出力端ＶＯの電圧は、ほぼグランド端ＧＮＤの電圧に近い。このため、切替制御回路２０は、出力端ＶＯの電圧が所定の電圧Ｖｔｈよりも低いと判定し、トランジスタＱ１のゲートＧに、入力端ＶＩの電圧を印加する。すると、図３に示すように、ソースＳを基準としたゲートＧの電圧Ｖｇｓはほぼ０（Ｖ）となる。これによって、トランジスタＱ１のソースドレイン間は高抵抗状態となり、ソースドレイン間はオフ状態と等価となる。よって、入力端ＶＩから電流抑制抵抗器Ｒｐのみを介して電解コンデンサＣｌに直流電流が流れ込む状態が継続する。この間、図３に示すように、出力端ＶＯの電圧は除々に高くなる。そして、出力端ＶＯの電圧が所定の電圧Ｖｔｈを超える時間Ｔ１になると、切替制御回路２０は、トランジスタＱ１のゲートＧに、グランド端ＧＮＤの電圧を印加する。これにより、ソースＳを基準としたゲートＧの電圧Ｖｇｓは負電圧となるため、トランジスタＱ１のソースドレイン間は低抵抗状態となり、ソースドレイン間はオン状態と等価となる。すなわち、入力端ＶＩと出力端ＶＯとが直接接続されたのと等価な状態で、出力端ＶＯから直流電力が出力される。

以上説明したように、電源保護回路１０は、直流電源５０を投入後、出力端ＶＯの電圧が供給電圧Ｖｃに近い電圧となるまで、電流抑制状態で電力供給するため、電源投入時に、例えば電解コンデンサＣｌに流れ込む突入電流のような過大電流を抑制できる。また、例えば、負荷Ｌとする電気回路や電解コンデンサＣｌにおいて短絡のような異常が発生した場合、出力端ＶＯの電圧が低下する。出力端ＶＯの電圧が低下すると、切替制御回路２０は、トランジスタＱ１のゲートＧに入力端ＶＩの電圧を印加し、トランジスタＱ１をオフ状態とする。このため、直流電源５０から電流抑制抵抗器Ｒｐのみを介して負荷Ｌ側へと電力供給することになる。すなわち、電流抑制抵抗器Ｒｐによって、負荷Ｌ側への過大な電流の流れ込みを抑制でき、負荷Ｌや直流電源５０の破壊や、負荷Ｌの異常な発熱などを防止できる。

さらに、上述した構成のように、電源保護回路１０は、半導体素子であるトランジスタＱ１を利用しており、小型化を図ることができる。そして、特に、本実施の形態では、このトランジスタＱ１をＰチャンネル型トランジスタとしている。このため、上述したように、ゲートＧに対して、単にグランド端ＧＮＤの電圧か入力端ＶＩの電圧かを切り替えて印加するような簡易な制御のみで、このトランジスタＱ１をオンオフでき、所望の保護機能を実現できる。このように、正電圧を負荷Ｌに伝送する電源保護回路１０は簡易な回路で構成でき、電流抑制抵抗器ＲｐやトランジスタＱ１とともに、例えば同一のプリント基板上などに切替制御回路２０のような制御回路も配置できる。また、トランジスタＱ１と切替制御回路２０とを１つのＩＣとするような集積化も容易である。

次に電源保護回路１０のさらに詳細な構成の一例について説明する。図４は、本発明の実施の形態１における電源保護回路１０の回路図である。図４に示すように、切替制御回路３０は、第２のトランジスタとするトランジスタＱ２と、ダイオードＤ１と、第１の抵抗器Ｒ１と、第２の抵抗器Ｒ２とを備える。

トランジスタＱ２は、ＰＮＰ型のバイポーラトランジスタである。トランジスタＱ２のエミッタＥは、入力端ＶＩに接続される。また、トランジスタＱ２のコレクタＣは、抵抗器Ｒ１を介してグランド端ＧＮＤに接続される。ここで、トランジスタＱ２は、スイッチ素子として利用しており、トランジスタＱ２のエミッタベース間に印加される電圧に基づき、エミッタコレクタ間がオンオフされる。これによって、トランジスタＱ２のコレクタＣからは、グランド端ＧＮＤの電圧と入力端ＶＩの電圧とのいずれかの電圧が出力される。

また、ダイオードＤ１のアノードＡは、出力端ＶＯに接続される。ダイオードＤ１のカソードＫは、抵抗器Ｒ２を介してグランド端ＧＮＤに接続される。ダイオードＤ１は、トランジスタＱ２をスイッチ操作するために利用する電圧を生成するために設けている。また、ダイオードＤ１は、入力端ＶＩからトランジスタＱ２のエミッタＥおよびベースＢを介して、入力電流が出力端ＶＯまで流れ込むのを防止する役目も果たす。そして、トランジスタＱ２のベースＢがダイオードＤ１のカソードＫに接続され、トランジスタＱ２のコレクタＣがトランジスタＱ１のゲートＧに接続される。

図５は、本発明の実施の形態１における電源保護回路１０の切替制御回路３０の動作説明図である。次に、図４および図５を参照しながら、以上のように構成された切替制御回路３０、およびこの切替制御回路３０を備えた電源保護回路１０の動作について説明する。

まず、入力端ＶＩに直流電源５０から正電圧が供給された瞬間は、上述したように、出力端ＶＯの電圧はほぼグランド端ＧＮＤの電圧となる。すなわち、トランジスタＱ２のエミッタＥを基準にしたベースＢの電圧は、負電圧方向に高くなる。このため、入力端ＶＩに接続されたトランジスタＱ２のエミッタＥから、ベースＢおよび抵抗器Ｒ２を介して、グランド端ＧＮＤへとベース電流が流れることになる。これにより、トランジスタＱ２はオン状態となり、トランジスタＱ２のコレクタＣは、ほぼ入力端ＶＩの電圧となる。この電圧がトランジスタＱ１のゲートＧに印加される。そして、トランジスタＱ１のゲートソース間の電圧Ｖｇｓはほぼ０（Ｖ）となるため、トランジスタＱ１はオフ状態となる。これによって、入力端ＶＩから出力端ＶＯへは、電流抑制抵抗器Ｒｐのみを介して電流が流れる。

ここで、トランジスタＱ２のベースＢに印加される電圧について説明する。図５は、エミッタＥの電圧を基準にして、ベースＢに印加される電圧を示している。なお、図５では、エミッタＥを基準にした電圧を示しているため一定となっているが、グランド端ＧＮＤを基準にすると、当然のことながらエミッタＥの電圧は入力端ＶＩの電圧となる。また、図５では、時間Ｔ０において、入力端ＶＩに直流電源５０から正電圧が供給された様子を示している。また、図５では、トランジスタＱ２のエミッタベース間の電圧Ｖｂｅを示している。このエミッタベース間の電圧Ｖｂｅを負方向に超える電圧が印加されると、トランジスタＱ２はオンとなり、超えない場合はオフとなる。

図５に示すように、時間Ｔ０において、エミッタＥを基準にすると、ベースＢには、電流抑制抵抗器Ｒｐの両端電圧ＶｒｐにダイオードＤ１の両端電圧Ｖｄを加えた電圧Ｖｒｄが印加される。このとき、図５に示すように、この印加される電圧Ｖｒｄは、電圧Ｖｂｅを負方向に超える電圧となるため、エミッタＥからベースＢへとベース電流が流れ、トランジスタＱ２はオンとなる。なお、この時点において電圧Ｖｒｄが印加された瞬間にベース電流が流れ始めるため、エミッタＥとベースＢとの間の電圧は、印加される電圧Ｖｒｄではなく、ベース電流の流れによってトランジスタＱ２から生じる電圧Ｖｂｅとなる。すなわち、エミッタＥとベースＢとの間の電圧は、図５の実線で示すような電圧Ｖｂとなる。

その後、時間の経過とともに、例えば電解コンデンサＣｌへの充電電流が減少するため、電流抑制抵抗器Ｒｐの両端電圧Ｖｒｐも減少する。このため、図５に示すように、時間の経過とともに、電圧Ｖｒｄは電圧Ｖｂｅに近くなる。

そして、時間Ｔ１において、電圧Ｖｒｄが電圧Ｖｂｅを負方向に超えなくなると、エミッタＥからベースＢへのベース電流が遮断される。このため、トランジスタＱ２はオフ状態となり、トランジスタＱ１のゲートＧにはグランド端ＧＮＤの電圧が印加される。そして、トランジスタＱ１のソースＳに対するゲートＧの電圧は負電圧となるため、トランジスタＱ１はオン状態となる。これによって、入力端ＶＩから出力端ＶＯへは、トランジスタＱ１のソースドレイン間を介して、電流が流れることになる。

ここで、この時点での、トランジスタＱ２のベースＢに印加される電圧は次のようになる。このとき、トランジスタＱ１はオン状態であるため、エミッタＥを基準にすると、ベースＢには、トランジスタＱ１のソースドレイン間電圧ＶｓｄにダイオードＤ１の両端電圧Ｖｄを加えた電圧Ｖｔｄが印加される。実際には、トランジスタＱ１はオン抵抗の低いトランジスタとすることが好適であるため、ベースＢには、ダイオードＤ１の両端電圧Ｖｄに近い電圧が印加される。また、このとき、トランジスタＱ２にはベース電流が流れていないため、エミッタＥとベースＢとの間の電圧は、印加される電圧Ｖｔｄ、近似的にはダイオードＤ１の両端電圧Ｖｄとなる。すなわち、エミッタＥとベースＢとの間の電圧は、図５の実線で示すような電圧Ｖｂとなる。図５に示す電圧Ｖｂからわかるように、一旦トランジスタＱ１がオン状態になると、エミッタＥとベースＢとの間には、ダイオードＤ１によって、電圧Ｖｂｅよりも少し低い電圧Ｖｄの印加が継続される。このような動作からわかるように、トランジスタＱ２のオンオフを決める電圧Ｖｂｅに対して、オン電圧Ｖｄのダイオードの品種をダイオードＤ１として適切に選定することで、トランジスタＱ１の切替特性が所望の特性となるように容易に設定することができる。

また、負荷Ｌにおいてショートのような異常が発生して過電流が流れた場合、この過電流は、トランジスタＱ１のソースドレイン間を流れる。このため、トランジスタＱ１のソースドレイン間には、トランジスタＱ１のオン抵抗とこの過電流とによる電圧Ｖｓｄが発生する。そして、この、電圧ＶｓｄにダイオードＤ１の両端電圧Ｖｄを加えた電圧Ｖｔｄが電圧Ｖｂｅを負方向に超えると、トランジスタＱ２にベース電流が流れ出し、トランジスタＱ１はオフ状態へと切り替えられる。そして、電流抑制抵抗器Ｒｐによって、この過電流が抑制されることになる。

このように、電源保護回路１０は、直流電源５０から直流電力を供給した時点から、電流抑制抵抗器Ｒｐを介して電解コンデンサＣｌや負荷Ｌに除々に電流が流れるように直流電力を供給するため、大電流となる突入電流を抑制できる。また、例えば、電解コンデンサＣｌの短絡などの故障が生じた場合も、出力端ＶＯの電圧異常を検出し、電流抑制抵抗器Ｒｐを介して直流電流を供給するように保護機能が働くため、故障による過電流から負荷Ｌや供給元の直流電源５０の保護を図ることができる。

以上説明したように、本発明の電源保護回路は、入力端と出力端との間に設けた電流抑制部と、電流抑制部と並列にソースドレイン間が接続されたトランジスタとを備える。さらに本発明の電源保護回路は、出力端の電圧が所定の電圧を超えるとき、トランジスタのゲートにグランド端の電圧を印加し、出力端の電圧が所定の電圧よりも低いとき、トランジスタのゲートに入力端の電圧を印加する切替制御回路とを備え、トランジスタをＰチャンネル型トランジスタとした構成である。このため、従来の機械式のスイッチやリレーに代えて、このように半導体素子であるトランジスタを利用することにより、小型化を図ることができ、信頼性の向上を図ることができる。そして、このトランジスタをＰチャンネル型トランジスタとしているため、ゲートに対して、単にグランド端の電圧か入力端の電圧かを切り替えて印加するような簡易な制御のみで、このトランジスタをオンオフでき、所望の保護機能を実現できる。このため、電流抑制部に並列に接続するトランジスタの制御も、マイコンなど必要なく簡易な回路で構成でき、電流抑制部やトランジスタとともに、例えば同一のプリント基板上などに配置できる。そして、長い配線引き回しなど必要なく、部品点数も少なくてよいため接触不良などの発生も抑制でき、その結果、信頼性の向上を図ることが可能となる。また、例えばトランジスタＱ１と図４の切替制御回路３０とを１つのＩＣに集積化することによって、より信頼性を高めることができる。したがって、本発明の電源保護回路によれば、簡易な構成で信頼性の向上を可能とした電源保護回路を提供することができる。

なお、以上の説明では、電流抑制部を電流抑制抵抗器Ｒｐとした一例を挙げて説明したが、電流抑制部はこれに限定されず、例えば、一定の電流を出力する定電流源回路としてもよい。図６は、本発明の実施の形態１における電源保護回路の他の構成例としての電源保護回路１１を示すブロック図である。図６では、このような電流抑制部として定電流源回路Ｄｐとした一例を示している。電流抑制抵抗器Ｒｐとした場合、例えば電解コンデンサＣｌに流れ込む電流は、電源投入時は多く流れ、また一方時間の経過とともに電流量が少なくなる。このため、電源投入時の電流抑制効果が少なくなるとともにトランジスタＱ１へと切り替えるまでに時間がかかることになる。これに対し、電流抑制部を定電流源回路とした場合、電解コンデンサＣｌへの充電電流は一定とできるため、電源投入時の電流量を抑えるとともに、トランジスタＱ１へと切り替える時間の短縮を図れる。

また、電流抑制部を、電流抑制抵抗器Ｒｐと例えば温度遮断型ヒューズなどとを直列接続した回路としてもよい。図７は、本発明の実施の形態１における電源保護回路のさらに他の構成例としての電源保護回路１２を示すブロック図である。図７では、このような電流抑制部として、電流抑制抵抗器ＲｐとヒューズＦｐとの直列回路とした一例を示している。このような構成とすることにより、突入電流や過電流が生じた場合、ヒューズＦｐによって電力供給を遮断することができる。

また、以上の説明では、正電圧が供給される場合の電源保護回路について説明したが、負電圧が供給される場合には、次のような構成とすることにより実現できる。すなわち、負電圧が供給される入力端と出力端との間に設けた電流抑制部と、電流抑制部と並列にソースドレイン間が接続されたトランジスタと、出力端の電圧の絶対値が所定の電圧を超えるとき、トランジスタのゲートにグランド端の電圧を印加し、出力端の電圧の絶対値が所定の電圧よりも低いとき、トランジスタのゲートに入力端の電圧を印加する切替制御回路とを備え、このトランジスタをＮチャンネル型トランジスタとする。このような構成とすることにより正電圧が供給される場合と同様に、簡易な構成で信頼性の向上を可能とした電源保護回路を実現できる。

また、以上の説明では、電源投入時や負荷短絡のような異常時に、電流抑制部を介して電源供給し、過電流から負荷や電源の保護を図る構成例について説明したが、電流抑制部を設けない構成とすることによっても保護機能を実現できる。すなわち、グランド端に対して正電圧となる入力端に直流電源が接続され、出力端から直流電力を出力する電源保護回路であって、この電源保護回路を、例えば、入力端と出力端との間にソースドレイン間が接続された第１のトランジスタと、エミッタを入力端に接続し、コレクタを第１の抵抗器を介してグランド端に接続したＰＮＰ型の第２のトランジスタと、アノードを出力端に接続し、カソードを第２の抵抗器を介してグランド端に接続したダイオードとを備え、第２のトランジスタのベースをダイオードのカソードに接続し、第２のトランジスタのコレクタを第１のトランジスタのゲートに接続した構成としてもよい。電源保護回路をこのような構成とすることによっても、負荷に短絡のような異常が生じた場合、第１のトランジスタは異常な過電流を遮断するように動作するため、やはり、簡易な構成で信頼性の向上を図りながら、異常な過電流から負荷や電源を保護することができる。

（実施の形態２）
図８は、本発明の実施の形態２におけるモータ駆動装置１００のブロック図である。図８に示すように、モータ駆動装置１００は、実施の形態１で説明した電源保護回路１０とモータ７０を駆動するためのインバータ６０とを備える。そして、インバータ６０には電源保護回路１０を介して直流電力が供給される。このように、モータ駆動装置１００は、信頼性の向上を高めた電源保護回路１０を備えるため、本発明のモータ駆動装置は、簡易な構成で信頼性の向上を可能としたモータ駆動装置を提供することができる。なお、当然のことながら、電源保護回路１０に代えて、電源保護回路１１や電源保護回路１２であってもよい。

本発明の電源保護回路およびそれを備えたモータ駆動装置は、簡易な構成で高い信頼性を有した電源保護機能が得られるため、例えば、高い信頼性が要求される車載用の電気装置や車載用のモータを駆動するモータ駆動装置、その他家電や産業用の電気装置やモータ駆動装置に有用である。

Ｄ１ ダイオード
Ｑ１ （第１の）トランジスタ
Ｑ２ （第２の）トランジスタ
Ｒ１ （第１の）抵抗器
Ｒ２ （第２の）抵抗器
Ｒｐ 電流抑制抵抗器（電流抑制部）
Ｃｌ 電解コンデンサ
Ｌ 負荷
Ｄｐ 定電流源回路
Ｆｐ ヒューズ
１０，１１，１２ 電源保護回路
２０，３０ 切替制御回路
２１ 電圧検出器
２２ スイッチ回路
５０ 直流電源
５１ スイッチ
６０ インバータ
７０ モータ
１００ モータ駆動装置

Claims (6)

1. グランド端に対して正電圧となる入力端に直流電源が接続され、出力端から直流電力を出力する電源保護回路であって、
   前記入力端と前記出力端との間に設けた電流抑制部と、
   前記電流抑制部と並列にソースドレイン間が接続された第１のトランジスタと、
   エミッタを前記入力端に接続し、コレクタを第１の抵抗器を介して前記グランド端に接続したＰＮＰ型の第２のトランジスタと、
   アノードを前記出力端に接続し、カソードを第２の抵抗器を介して前記グランド端に接続したダイオードとを備え、
   前記第２のトランジスタのベースを前記ダイオードのカソードに接続し、前記第２のトランジスタのコレクタを前記第１のトランジスタのゲートに接続し、
   前記出力端の電圧が所定の電圧を超えるとき、前記トランジスタのゲートに前記グランド端の電圧を印加し、前記出力端の電圧が所定の電圧よりも低いとき、前記トランジスタのゲートに前記入力端の電圧を印加する切替制御回路とを備え、
   前記第１のトランジスタをＰチャンネル型トランジスタとしたことを特徴とする電源保護回路。
2. 前記電流抑制部は、抵抗器であることを特徴とする請求項１に記載の電源保護回路。
3. 前記電流抑制部は、一定の電流を出力する定電流源回路であることを特徴とする請求項１に記載の電源保護回路。
4. 前記電流抑制部は、抵抗器とヒューズとの直列回路であることを特徴とする請求項１に記載の電源保護回路。
5. グランド端に対して正電圧となる入力端に直流電源が接続され、出力端から直流電力を出力する電源保護回路であって、
   前記入力端と前記出力端との間にソースドレイン間が接続された第１のトランジスタと、エミッタを前記入力端に接続し、コレクタを第１の抵抗器を介して前記グランド端に接続したＰＮＰ型の第２のトランジスタと、アノードを前記出力端に接続し、カソードを第２
   の抵抗器、を介して前記グランド端に接続したダイオードとを備え、
   前記第２のトランジスタのベースを前記ダイオードのカソードに接続し、前記第２のトランジスタのコレクタを前記第１のトランジスタのゲートに接続したことを特徴とする電源保護回路。
6. 請求項１から５のいずれか１項に記載の電源保護回路と、
   前記電源保護回路を介して供給された前記直流電力により動作するインバータとを備え、前記インバータによりモータを駆動することを特徴とするモータ駆動装置。
   

Images