JP4271169B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関し、特に出力トランジスタを過電流から保護する過電流保護回路を有する半導体装置に関する。

自動車や家電製品等において、大電流や高電圧を制御するためにパワーデバイス（パワーＩＣやパワー半導体とも呼ばれる）が利用されている。パワーデバイスは、負荷短絡等の故障により出力トランジスタに異常に大きな電流（過電流）が流れ破壊する恐れがあるため、このような過電流から出力トランジスタを保護する機能を備えている。

図１４及び図１５は、従来のパワーデバイスの構成を示す回路図である。この従来のパワーデバイス１０１は、負荷１０２に流れる電流を制御するスイッチであり、このスイッチにＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor。以下、ＭＯＳトランジスタという）を用いている。また、スイッチが負荷よりも電源（バッテリー）側に接続されるため、ハイサイドスイッチと呼ばれている。

図１４及び図１５に示されるように、従来のパワーデバイス１０１は、負荷１０２の電流を制御する出力ＭＯＳトランジスタＭ１１０、出力ＭＯＳトランジスタＭ１１０をオンするためのゲート電圧を生成するチャージポンプ１０３、出力ＭＯＳトランジスタＭ１１０を過電流から保護する過電流保護回路１０４を備えている。過電流保護回路１０４は、過電流を検出する検出回路１０５と、検出回路１０５が過電流検出時に出力ＭＯＳトランジスタＭ１１０のゲート電荷を放電するＭＯＳトランジスタＭ１１１を備えている。

電源となるバッテリーはＶｃｃ端子（電源端子）に接続され、接地電圧ＧＮＤはＧＮＤ端子（グランド端子）に接続され、負荷１０２はＯＵＴ端子に接続されている。

例えば、外部からの制御信号によってチャージポンプ１０３の出力がオン／オフされ、さらに、チャージポンプ１０３の出力信号によって出力ＭＯＳトランジスタＭ１１０がオン／オフされる。検出回路１０５は、過電流を検出するとＭＯＳトランジスタＭ１１１をオンすることにより、出力ＭＯＳトランジスタＭ１１０のゲート電荷を放電し、出力ＭＯＳトランジスタＭ１１０をオフして、出力ＭＯＳトランジスタＭ１１０が過電流により破壊されるのを防止している。

図１４のパワーデバイス１０１と図１５のパワーデバイス１０１は、ＭＯＳトランジスタＭ１１１のソースの接続先が異なる例である。図１４のＭＯＳトランジスタＭ１１１のソースは、ＧＮＤ端子（グランド端子）に接続されており、図１５のＭＯＳトランジスタＭ１１１のソースは、ＯＵＴ端子（出力端子）に接続されている。負荷短絡時には、ＯＵＴ端子は接地電圧ＧＮＤに接地されるため、図１４と図１５のパワーデバイスは、同様の動作となる。

図１６は、従来のパワーデバイスにおける負荷短絡時のタイミングチャートである。負荷の短絡とは、絶縁皮膜の剥離やコネクタの緩み等によって、負荷を介さずにＯＵＴ端子が接地電圧ＧＮＤに接地してしまうことである。負荷が短絡すると、Ｖｃｃ端子における電源電圧Ｖｃｃは、接地電圧ＧＮＤの０Ｖ付近まで低下してしまう。これは、バッテリーとパワーデバイス間の配線が長い場合、出力ＭＯＳトランジスタのオン抵抗（数ｍ〜数十ｍΩ）よりも、この配線のインピーダンスが非常に高くなってしまい、負荷短絡時、配線によってバッテリーの電圧がほとんど消費されてしまうためである。

また、負荷によって電流が消費されなくなるため、出力電流ＩＯＵＴは異常に大きな電流となる。過電流により出力ＭＯＳトランジスタＭ１１０は発熱し、このまま過電流が続くと、出力ＭＯＳトランジスタＭ１１０は熱により破壊してしまうため、できるだけ早く出力ＭＯＳトランジスタＭ１１０をオフしなければならない。

しかしながら、電源電圧Ｖｃｃが０Ｖのような極端に低い状態では、過電流保護回路１０４が正常に動作することができない。例えば、電源電圧Ｖｃｃが検出回路１０５の動作電圧以下の場合には、過電流を検出することができないし、電源電圧ＶｃｃがＭＯＳトランジスタＭ１１１のしきい値以下の場合、ＭＯＳトランジスタＭ１１１がオンしないため、出力ＭＯＳトランジスタＭ１１０のゲート電荷を放電することができない。したがって、出力ＭＯＳトランジスタＭ１１０をオフすることができず、出力ＭＯＳトランジスタＭ１１０が破壊してしまう。

尚、図１４や図１５と同様の回路を有する従来の半導体装置として特許文献１が知られている。
特開２００１−１６０７４６号公報

このように、従来のパワーデバイス等の半導体装置では、過電流発生時、電源電圧が極端に低いと、出力トランジスタをオフすることができず、出力トランジスタが破壊してしまうという問題点があった。

本発明にかかる半導体装置は、第一の電源端子と出力端子との間に接続され、その電流制御端子に印加される信号に応じて出力電流を流す出力トランジスタと、前記電流制御端子と第二の電源端子との間に接続された過電流保護素子と、前記第一の電源端子から電圧が供給されて前記出力トランジスタに流れる電流を検出しその検出信号を前記過電流保護素子の第一の制御端子に出力する第一の検出回路と、前記第一の電源端子から電圧が供給されて前記出力トランジスタに流れる電流を検出しその検出信号を前記過電流保護素子の第二の制御端子に出力する第二の検出回路と、を備え、前記第二の検出回路は前記第一の検出回路よりも低い電圧で動作するものである。

この半導体装置によれば、出力トランジスタに過電流が発生したとき、第二の検出回路が過電流を検出して過電流保護素子を動作させた後、第一の検出回路が過電流を検出して過電流保護素子を動作させるようになる。したがって、第一の検出回路が動作できない程度に電源電圧が低い場合であっても、出力トランジスタを確実にオフし、出力トランジスタの破壊を防止することができる。

本発明によれば、過電流発生時、電源電圧が極端に低い場合であっても、出力トランジスタを確実にオフし、出力トランジスタの破壊を防止できる半導体装置を提供することができる。

発明の実施の形態１．
まず、図１を用いて、本発明の実施の形態１にかかるパワーデバイスを有するシステムの構成について説明する。このシステムは、例えば、自動車に設けられたシステムであり、パワーデバイスによって負荷に流れる電流を制御し、負荷を駆動するシステムである。

このシステムは、図に示されるように、ＥＣＵ（Electric Control Unit）１１、リレーＢＯＸ１２、負荷４、電源を供給するバッテリー５、接地電圧ＧＮＤ（ＧＮＤ電位）に接続された車体金属部であるシャーシー６を備えている。バッテリー５とＥＣＵ１１の間や、バッテリー５とリレーＢＯＸ１２の間は、ワイヤーハーネス等の配線により接続されている。

負荷４は、一端がパワーデバイス１ａと接続され、他端がシャーシー６に接地される。負荷４は、ヘッドライトやパワーウィンドウ、ＡＢＳやエンジンのバルブ等であり、ＥＣＵ１１やリレーＢＯＸ１２のパワーデバイス１ａから電流を供給され、この電流に基づいて動作する。

ＥＣＵ１１は、パワーデバイス１ａ、マイコン（マイクロコンピュータ）２、レギュレータ３を備えている。パワーデバイス１ａ、マイコン（マイクロコンピュータ）２、レギュレータ３は、例えば、それぞれワンチップの半導体装置であるが、任意の数のチップにより構成されていてもよい。

レギュレータ３から安定した電源が供給されて、マイコン２が動作する。マイコン２は、パワーデバイス１ａと接続されており、パワーデバイス１ａとの間で信号を入出力する。マイコン２は、負荷４の電流を制御するための制御信号をパワーデバイス１ａへ出力し、パワーデバイス１ａの異常状態を示す異常信号がパワーデバイス１ａから入力される。

パワーデバイス１ａは、マイコン２及び負荷４と接続されている。パワーデバイス１ａは、マイコン２から入力される制御信号に応じて負荷４へ流れる電流を制御する。パワーデバイス１ａは、過電流や過熱等の異常状態を検出し、異常信号をマイコン２へ出力する。尚、ＥＣＵ１１に複数のパワーデバイス１ａが設けられていてもよい。

リレーＢＯＸ１２は、複数のスイッチを搭載したＢＯＸであり、ＥＣＵ１１とは異なり複数のパワーデバイス１ｂのみを備えている。この場合、複数のパワーデバイス１ｂは、外部から入力される制御信号に応じて複数の負荷４へ流れる電流を制御する。

ヘッドライトやパワーウィンドウ等のように比較的安全性が要求されたり、単純な制御でよい負荷には、リレーＢＯＸ１２が用いられ、ＡＢＳ制御やエンジン制御等のようにより高い安全性が要求されたり、複雑な制御が必要な負荷には、ＥＣＵ１１が用いられる。

尚、このシステムは、自動車に限らず、例えば、家電製品やロボット等のように大電流や大電圧により駆動されるシステムであってもよい。例えば、このシステムは、負荷短絡等の故障時、パワーデバイスに過電流が生じ、電源電圧が低下する構成である。

次に、図２を用いて、本実施形態にかかるパワーデバイスの構成について説明する。このパワーデバイス１ａは、負荷よりもバッテリー側に設けられ、ハイサイドスイッチとして動作する。

パワーデバイス１ａは、図に示されるように、出力ＭＯＳトランジスタ（出力用ＭＯＳトランジスタ）Ｍ０、過電流保護回路２１、チャージポンプ２２、クランプ回路２３、過熱保護回路２４、異常出力回路２５を備えている。尚、パワーデバイス１ａにおいて出力ＭＯＳトランジスタＭ０以外の回路を制御回路という。また、パワーデバイス１ａは、この例に限らず、その他の構成としてもよく、特に、図３以降に後述する過電流保護回路以外の部分については、任意の構成でよい。

パワーデバイス１ａでは、ＩＮ端子（入力端子）を介してマイコン２等から制御信号が入力され、ＤＩＡＧ（Ｄｉａｇｎｏｓｉｓ）端子（診断端子）を介して異常信号がマイコン２等へ出力される。パワーデバイス１ａでは、Ｖｃｃ端子（電源端子）を介してバッテリー５から電源電圧Ｖｃｃ（第１の電源電位）が供給され、ＯＵＴ端子（出力端子）を介して負荷４へ電流が出力され、ＧＮＤ端子（グランド端子）を介して接地電圧ＧＮＤ（第２の電源電位）に接地される。

出力ＭＯＳトランジスタＭ０は、負荷４へ出力する電流を制御するスイッチである。一般にＭＯＳトランジスタには、構造上の違いにより、基板面に対し、平行な方向に電流が流れる横型素子と、垂直な方向に電流が流れる縦型素子とがある。縦型素子は、主電極の一方が半導体素子の底面側にあり、横型素子に比べて単位面積当たりの通電能力に優れるため、主に高電力を取り扱う素子として利用されている。この例では、出力ＭＯＳトランジスタＭ０に縦型ＭＯＳトランジスタが用いられ、後述するその他のＭＯＳトランジスタに横型ＭＯＳトランジスタが用いられる。

また、出力ＭＯＳトランジスタＭ０は、Ｎチャネル型でもＰチャネル型でもよい。ハイサイドスイッチの場合、Ｐチャネル型にするとチャージポンプ等が不要になり回路を単純化できるが、Ｎチャネル型の方が駆動能力が高くチップサイズを小さくできるため、Ｎチャネル型であることが好ましい。尚、以下では、出力ＭＯＳトランジスタＭ０をＮチャネル型として説明するが、Ｐチャネル型とした場合でも、後述するＭＯＳトランジスタＭ３や第２の検出回路３３を含めて、極性が反転するのみで同様の動作となる。

出力ＭＯＳトランジスタＭ０は、ドレインがＶｃｃ端子に接続され、ゲートがチャージポンプ２２に接続され、ソースがＯＵＴ端子に接続されている。出力ＭＯＳトランジスタＭ０は、チャージポンプ２２から出力されるゲート電圧に基づいてオン／オフする。例えば、ゲート電圧がしきい値以上であればオンして、Ｖｃｃ端子とＯＵＴ端子間を接続し、ゲート電圧がしきい値電圧以下であればオフして、Ｖｃｃ端子とＯＵＴ端子間を切り離す。

チャージポンプ２２は、供給される電源電圧Ｖｃｃを昇圧し、昇圧した電圧を出力ＭＯＳトランジスタＭ０のゲート電圧として出力する回路である。ハイサイドスイッチのとき、出力ＭＯＳトランジスタＭ０にＮチャネル型ＭＯＳトランジスタを用いると、ソースフォロワの構成となり、ソース電圧がゲート電圧に追随する。したがって、ゲート電圧が不十分な電圧だと、出力ＭＯＳトランジスタＭ０が十分にオン状態とならず、所望の駆動能力を得ることができない。そこで、チャージポンプ２２によりゲートに十分な電圧を供給することで、出力ＭＯＳトランジスタＭ０を確実にオン状態とする。例えば、電源電圧Ｖｃｃが１２Ｖの場合、１０Ｖ昇圧した２２Ｖを出力ＭＯＳトランジスタＭ０のゲートへ供給する。チャージポンプ２２は、マイコン等から入力される制御信号に応じてハイレベルもしくはローレベルのゲート電圧を出力する。

クランプ回路２３は、ターンオフ等により発生する逆起電圧（負電圧）から出力ＭＯＳトランジスタＭ０を保護する回路である。クランプ回路２３は、例えば、耐圧用のツェナーダイオードと逆流防止用のダイオードを備えている。逆起電圧が発生すると、ツェナーダイオードによって逆起電圧がクランプされ、出力ＭＯＳトランジスタＭ０が破壊されるのを防止する。

過電流保護回路２１は、負荷４の短絡等の故障により発生する過電流から出力ＭＯＳトランジスタＭ０を保護する回路である。過電流保護回路２１は、過電流を検出すると、出力ＭＯＳトランジスタＭ０のゲート電荷を放電し、出力ＭＯＳトランジスタＭ０をオフすることにより、過電流が流れ続けるのを遮断する。後述するように、本実施形態の過電流保護回路２１は、過電流発生時、電源電圧Ｖｃｃが極端に低下しても出力ＭＯＳトランジスタＭ０を確実にオフすることができる。

過熱保護回路２４は、過熱から出力ＭＯＳトランジスタＭ０を保護する回路である。過熱保護回路２４は、出力ＭＯＳトランジスタＭ０の温度が所定以上の温度になった場合、チャージポンプ２２の動作を停止させ、出力ＭＯＳトランジスタＭ０をオフする。

異常出力回路２５は、過電流保護回路２１や過熱保護回路２４等から入力された信号に基づき、ＤＩＡＧ端子からマイコン２等へ異常信号を出力する。

次に、図３乃至図５を用いて、本実施形態にかかる過電流保護回路の構成について説明する。図３は、図２で示したパワーデバイス１ａの出力ＭＯＳトランジスタＭ０、過電流保護回路２１及びチャージポンプ２２付近の回路を示している。図に示されるように、過電流保護回路２１は、第１の検出回路３２と第２の検出回路３３とＭＯＳトランジスタＭ３を備えている。

第１の検出回路３２，第２の検出回路３３は、出力ＭＯＳトランジスタＭ０に過電流が流れていることを検出し、出力ＭＯＳトランジスタＭ０のゲート電荷の放電を制御するための制御信号（検出信号）をＭＯＳトランジスタＭ３へ出力する回路である。第１の検出回路３２は、出力ＭＯＳトランジスタＭ０の電流を検出し、検出信号をＭＯＳトランジスタＭ３のゲート（第１の制御端子）に出力する。第２の検出回路３３は、出力ＭＯＳトランジスタＭ０の電流を検出し、検出信号をＭＯＳトランジスタＭ３のバックゲート（第２の制御端子）に出力する。第２の検出回路３３は、第１の検出回路３２よりも低い電圧で動作する。第１の検出回路３２は、Ｖｃｃ端子、ＧＮＤ端子、ＭＯＳトランジスタＭ３のゲートに接続された制御回路を有している。例えば、この制御回路は、出力ＭＯＳトランジスタＭ０の出力電流ＩＯＵＴをモニタし、このモニタ電流をモニタ電圧に変換し、このモニタ電圧を所定の基準電圧と比較すること等によって、過電流を検出する。

ＭＯＳトランジスタＭ３（第１のＭＯＳトランジスタ）は、出力ＭＯＳトランジスタＭ０を過電流から保護する過電流保護素子である。ＭＯＳトランジスタＭ３は、第１の検出回路３２，第２の検出回路３３から出力される検出信号に基づき、出力ＭＯＳトランジスタＭ０のゲートＧ１の電荷を接地電圧ＧＮＤへ放電する回路である。ＭＯＳトランジスタＭ３は、出力ＭＯＳトランジスタＭ０のゲートＧ１とＧＮＤ端子との間に接続されている。

例えば、ＯＵＴ端子がＧＮＤ電位に短絡して出力ＭＯＳトランジスタＭ０に過電流が流れると、第２の検出回路３３は、ＭＯＳトランジスタＭ３に検出信号を出力してＭＯＳトランジスタＭ３（後述の寄生トランジスタＴｒ１）を動作させてゲートＧ１に蓄積された電荷を放電して出力トランジスタＭ０をオフ（非動作）に遷移させる。さらに、このオフへの遷移により生じるＶｃｃ端子の電位上昇によって第１の検出回路３２が検出動作を行い、検出信号をＭＯＳトランジスタＭ３へ出力してＭＯＳトランジスタＭ３がオンし、出力トランジスタＭ０が完全にオフ状態となる。

図４（ａ）は、第２の検出回路３３の構成を示している。図に示されるように、第２の検出回路３３は、Ｖｃｃ端子とＧＮＤ端子の間に直列に接続された抵抗Ｒ１、ＭＯＳトランジスタＭ２を備えている。抵抗Ｒ１（第１の抵抗素子）は、一端がＶｃｃ端子に接続され、他端がノードＮ１（直列接続点）を介しＭＯＳトランジスタＭ２のドレインに接続されている。

ＭＯＳトランジスタＭ２（第２のＭＯＳトランジスタ）は、例えば、Ｎチャネル型ＭＯＳトランジスタであり、ドレインがノードＮ１に接続され、ゲートがＶｃｃ端子に接続され、ソースがＧＮＤ端子に接続されている。

第２の検出回路３３に接続されるＭＯＳトランジスタＭ３は、例えば、Ｎチャネル型ＭＯＳトランジスタであり、ドレインが出力ＭＯＳトランジスタＭ０のゲートＧ１に接続され、ゲートが第１の検出回路３２に接続され、ソースがＧＮＤ端子に接続され、さらに、バックゲート（基板端子）がノードＮ１に接続されている。

図４（ａ）のように接続することにより、ＭＯＳトランジスタＭ３に寄生トランジスタＴｒ１が寄生する。出力ＭＯＳトランジスタＭ０に過電流が流れた場合、この寄生トランジスタＴｒ１によっても、出力ＭＯＳトランジスタＭ０のゲートＧ１の電荷を放電する。寄生トランジスタＴｒ１が導通するための制御電圧は、ＭＯＳトランジスタＭ３が導通するための制御電圧よりも低い。このため、過電流発生時、第１の検出回路３２が動作し過電流を検出する前に、第２の検出回路３３が過電流を検出して検出信号を出力して、寄生トランジスタＴｒ１が導通し、ゲートＧ１の電荷を放電する。図４（ｂ）は、ＭＯＳトランジスタＭ３が形成されるＰウェル１００の断面図である。尚、この例では、Ｐウェル１００内にＭＯＳトランジスタＭ３を形成しているが、Ｐ基板に形成してもよい。

図に示されるように、Ｐウェル１００上にゲート電極１０１が形成される。ゲート電極１０１の両側のＰウェル内にＮ＋型のドレイン領域１０２とソース領域１０３が形成される。ソース領域から離れたＰウェル内にＰ＋型のバックゲート領域１０４が形成される。

したがって、ソース領域１０３（Ｎ＋）とバックゲート領域１０４（Ｐ＋）とドレイン領域１０２（Ｎ＋）により、ＮＰＮ型バイポーラトランジスタである寄生トランジスタＴｒ１が構成される。ＭＯＳトランジスタＭ３のドレイン、ソース、バックゲートが、それぞれ寄生トランジスタＴｒ１のコレクタ、エミッタ、ベースに相当する。すなわち、寄生トランジスタＴｒ１は、コレクタが出力ＭＯＳトランジスタＭ０のゲートＧ１に接続され、エミッタがＧＮＤ端子に接続され、ベースがノードＮ１に接続されている。

例えば、ＭＯＳトランジスタＭ２とＭＯＳトランジスタＭ３とは、別のウェルに形成されている。図４（ｃ）は、この半導体装置の平面図である。半導体装置では、Ｐウェル１００ａとＰウェル１００ｂが離れた位置に形成されている。

Ｐウェル１００ａにはＭＯＳトランジスタＭ３を構成するゲート電極１０１ａ，ドレイン領域１０２ａ，ソース領域１０３ａが形成されている。Ｐウェル１００ａ上にゲート電極１０１ａが形成され、Ｐウェル１００ａ内のゲート電極１０１ａの両側にドレイン領域１０２ａとソース領域１０３ａが形成されている。Ｐウェル１００ａ内のゲート電極１０１ａ，ドレイン領域１０２ａ，ソース領域１０３ａから離れた位置にバックゲート領域１０４ａが形成されている。

Ｐウェル１００ｂにはＭＯＳトランジスタＭ２を構成するゲート電極１０１ｂ，ドレイン領域１０２ｂ，ソース領域１０３ｂが形成されている。Ｐウェル１００ａと同様に、Ｐウェル１００ｂ上にゲート電極１０１ｂが形成され、Ｐウェル１００ｂ内にドレイン領域１０２ｂとソース領域１０３ｂ，バックゲート領域１０４ｂが形成されている。

Ｐウェル１００ａ，１００ｂ上に配線パターンが形成されている。配線パターンは、各ゲート電極，ドレイン領域，ソース領域，バックゲート領域とコンタクトを介して電気的に接続されている。配線パターン２００ａは、ゲートＧ１とドレイン領域１０２ａを接続している。配線パターン２００ｂは、検出回路３２とゲート電極１０１ａを接続している。配線パターン２００ｃは、ソース領域１０３ａとソース領域１０３ｂ，バックゲート領域１０４ｂを接続している。配線パターン２００ｄは、Ｖｃｃ端子とゲート電極１０１ｂを接続している。配線パターン２００ｅは、バックゲート領域１０４ａとドレイン領域１０２ｂを接続している。このように配線パターンを設けることで、図４（ａ）のようにＭＯＳトランジスタＭ３とＭＯＳトランジスタＭ２とを接続し、図４（ｂ）のようにＭＯＳトランジスタＭ３に寄生トランジスタＴｒ１が寄生するようになる。

図５は、図４（ａ）の回路図に寄生トランジスタＴｒ１を加えたものである。図５を用いて、第２の検出回路３３の構成についてさらに詳述する。

抵抗Ｒ１とＭＯＳトランジスタＭ２は、電源電圧Ｖｃｃに基づいて寄生トランジスタＴｒ１の導通状態を制御する寄生トランジスタ制御回路を構成しており、抵抗Ｒ１とＭＯＳトランジスタＭ２間のノードＮ１の電圧によって、寄生トランジスタＴｒ１の導通状態が制御される。

抵抗Ｒ１は、所定のインピーダンスを有する抵抗回路の一例である。抵抗Ｒ１は、ノードＮ１の電圧、つまり寄生トランジスタＴｒ１のベース−エミッタ電圧を規定する。すなわち、抵抗Ｒ１は、プルアップ抵抗であり、ＭＯＳトランジスタＭ２がオフしたときのノードＮ１の電圧を電源電圧Ｖｃｃと同様の電圧に安定させる。

ＭＯＳトランジスタＭ２は、電源電圧Ｖｃｃに基づいてオン／オフし、ノードＮ１の電圧を変化させることで、寄生トランジスタの動作を制御する。ＭＯＳトランジスタＭ２は、電源電圧Ｖｃｃがしきい値以上の場合、オンして、ノードＮ１の電圧を接地電圧ＧＮＤとし、寄生トランジスタＴｒ１のバイポーラ動作を停止（オフ）する。電源電圧Ｖｃｃがしきい値以下の場合、オフして、ノードＮ１の電圧を電源電圧Ｖｃｃとし、電源電圧Ｖｃｃにしたがって寄生トランジスタＴｒ１のバイポーラ動作を開始（オン）する。

ＭＯＳトランジスタＭ３は、出力ＭＯＳトランジスタＭ０に流れる電流値に基づいて開閉動作（オン／オフ）を行う。つまり、ＭＯＳトランジスタＭ３は、第１の検出回路３２が過電流を検出したときに、出力ＭＯＳトランジスタＭ０のゲートＧ１の電荷を接地電圧ＧＮＤへ放電する。ＭＯＳトランジスタＭ３は、第１の検出回路３２の制御に従って、ゲート電圧Ｇ１を接地電圧ＧＮＤへと変化させる。例えば、ＭＯＳトランジスタＭ３は、第１の検出回路３２からの制御信号がしきい値以上の場合、オンして、ゲートＧ１の電荷を放電し、第１の検出回路３２からの制御信号がしきい値以下の場合、オフして、ゲートＧ１の電荷の放電を行わない。

寄生トランジスタＴｒ１は、過電流発生し、電源電圧Ｖｃｃが低い状態のとき、出力ＭＯＳトランジスタＭ０のゲートＧ１の電荷を接地電圧ＧＮＤへ放電する。すなわち、寄生トランジスタＴｒ１は、ＭＯＳトランジスタＭ２等の寄生トランジスタ制御回路に従って、ゲート電圧Ｇ１を接地電圧ＧＮＤへと変化させる。ノードＮ１の電圧が所定のベース−エミッタ電圧（バイポーラ動作電圧）以上でベース電流が流れている場合、寄生トランジスタＴｒ１はオンして、コレクタ−エミッタ間を導通させ、ゲートＧ１の電荷を放電する。ノードＮ１の電圧が所定のベース−エミッタ電圧（バイポーラ動作電圧）以下でベース電流が流れていない場合、コレクタ−エミッタ間を遮断し、寄生トランジスタＴｒ１はオフして、ゲートＧ１の電荷の放電を行わない。

寄生トランジスタＴｒ１がバイポーラ動作し導通するための動作電圧は、ＭＯＳトランジスタＭ２，Ｍ３のしきい値（導通するための電圧）や検出回路１０５が過電流を検出動作する動作電圧よりも低い電圧であり、例えば、０．６Ｖである。一般に、パワーデバイスでは、高電力用にゲート電極が厚い酸化膜となる等、低いしきい値のトランジスタを形成するのは困難である。このため、本実施形態では、ＭＯＳトランジスタではなく、ＭＯＳトランジスタに寄生する寄生トランジスタによって、低い電圧での動作を可能にしている。すなわち、第２の検出回路３３は、第１の検出回路３２よりも低い電圧で動作させることができる。

次に、図６を用いて、本実施形態にかかるパワーデバイスの動作について説明する。図６は、パワーデバイス１ａにおける負荷短絡時のタイミングチャートであり、ＯＵＴ端子における出力電圧ＶＯＵＴ、Ｖｃｃ端子における電源電圧Ｖｃｃ、第２の検出回路３３のノードＮ１におけるノード電圧ＶＮ１、出力ＭＯＳトランジスタＭ０のゲートＧ１におけるゲート電圧ＶＧ１、ＯＵＴ端子における出力電流ＩＯＵＴの波形を示している。

まず、負荷短絡前の通常時は図６（ａ）に示す波形となる。例えば、チャージポンプ２２がハイレベルを出力し、出力ＭＯＳトランジスタＭ０がオンしているとする。このとき、負荷４によってほとんどの電圧が消費されるため、出力電圧ＶＯＵＴは、バッテリー５の電圧程度となる。出力ＭＯＳトランジスタＭ０がオンであり、出力ＭＯＳトランジスタのオン抵抗は数ｍ〜数十ｍΩ程度のため、電源電圧Ｖｃｃは、出力電圧ＶＯＵＴとほぼ等しい電圧となる。電源電圧ＶｃｃによってＭＯＳトランジスタＭ２がオンしているため、ノード電圧ＶＮ１は、接地電圧ＧＮＤの０Ｖ程度となる。

ノード電圧ＶＮ１が０Ｖ程度のため、寄生トランジスタＴｒ１はバイポーラ動作を行わない。また、過電流も発生していないため、第１の検出回路３２は過電流を検出せず、ＭＯＳトランジスタＭ３はオフである。したがって、ゲート電圧ＶＧ１は、チャージポンプ２２から出力されるハイレベルの電圧となる。出力電流ＩＯＵＴは、負荷４に流れる電流であり、負荷４に応じて所定の電流となる。

次いで、負荷短絡した直後は図６（ｂ）に示す波形となる。負荷４が短絡し出力端子ＯＵＴが接地電圧ＧＮＤに接地すると、バッテリー５とＶｃｃ端子間の配線のインピーダンスにより電圧が消費される。バッテリー５とＶｃｃ端子間の配線のインピーダンスに対し、出力ＭＯＳトランジスタＭ０のオン抵抗が０とすると、出力電圧ＶＯＵＴは、０Ｖ付近まで低下する。出力ＭＯＳトランジスタＭ０がオンのため、電源電圧Ｖｃｃは、出力電圧ＶＯＵＴと同様に０Ｖ付近まで低下する。

このとき、電源電圧ＶｃｃがＭＯＳトランジスタＭ２のしきい値以下まで低下すると、ＭＯＳトランジスタＭ２がオフする。ＭＯＳトランジスタＭ２がオフになると、ノードＮ１には電流が流れないため、ノード電圧ＶＮ１は、電源電圧Ｖｃｃと同様に０Ｖ付近のままとなる。

ノード電圧ＶＮ１が０Ｖ程度のままであるため、寄生トランジスタＴｒ１はバイポーラ動作を行わない。また、電源電圧Ｖｃｃが０Ｖ程度に低下しているため、第１の検出回路３２が動作できず、ＭＯＳトランジスタＭ３はオフである。よって、ゲート電圧ＶＧ１は、チャージポンプ２２から出力されるハイレベルの電圧のままとなる。そして、出力電流ＩＯＵＴは、負荷が短絡し、電流を消費する部分を失うので、過電流が流れ始める。

次いで、図６（ｂ）の後は図６（ｃ）に示す波形となる。出力ＭＯＳトランジスタＭ０には過電流が流れ続けるため、温度が上昇し始める。温度が上昇することにより、出力ＭＯＳトランジスタＭ０のオン抵抗の抵抗値が高くなる。オン抵抗が高くなっても同じ電流が流れているため、オン抵抗の上昇に伴い、電源電圧Ｖｃｃが上昇する。

ノード電圧ＶＮ１は、ＭＯＳトランジスタＭ２がオフであるため、抵抗Ｒ１によって電源電圧Ｖｃｃとほぼ等しい電圧となる。よって、電源電圧Ｖｃｃが上昇するにしたがって、ノード電圧ＶＮ１も上昇する。

次いで、図６（ｃ）の後は図６（ｄ）に示す波形となる。ノード電圧ＶＮ１は寄生トランジスタＴｒ１のベース−エミッタ電圧であるから、ノード電圧ＶＮ１が所定の電圧まで上昇すると、ベース電流が流れ、寄生トランジスタＴｒ１がバイポーラ動作を開始し、コレクタ電流が流れる。負荷短絡からバイポーラ動作までの時間は出力ＭＯＳトランジスタＭ０が過電流から耐えられる程度に短く、実験的時間例は８００μｓ以下である。したがって、寄生トランジスタＴｒ１によって、出力ＭＯＳトランジスタＭ０のゲートＧ１の電荷が接地電圧ＧＮＤへ放電され、ゲート電圧ＶＧ１が低下し始める。すなわち、過電流発生時、第２の検出回路３３が過電流を検出して検出信号を出力すると、寄生トランジスタＴｒ１が導通し、ゲートＧ１の電荷が放電され、出力ＭＯＳトランジスタＭ０がオフ（非動作）へ遷移し始める。

ゲート電圧ＶＧ１が低下すると、出力ＭＯＳトランジスタＭ０がオフへ遷移し始めるため、出力電流ＩＯＵＴも下がり始める。そうすると、出力ＭＯＳトランジスタＭ０のオン抵抗が、さらに高くなるため、電源電圧Ｖｃｃがさらに上昇する。バッテリー５とＶｃｃ端子間の配線は、高いインピーダンス成分とともに、高いインダクタンス成分を有しているため、電流が変化すると、逆起電圧が働く。したがって、出力電流ＩＯＵＴの低下に伴い、電源電圧Ｖｃｃは、通常の電圧よりも高い電圧まで、急速に立ち上がる。

このとき、電源電圧ＶｃｃがＭＯＳトランジスタＭ２のしきい値以上まで上がると、ＭＯＳトランジスタＭ２がオンする。このため、ノードＮ１から接地電圧ＧＮＤへ電流が流れ、ノード電圧ＶＮ１が０Ｖ付近へ低下する。寄生トランジスタＴｒ１は、ベース−エミッタ電圧が低下し、ベース電流が流れなくなるため、バイポーラ動作が停止する。よって、寄生トランジスタＴｒ１によるゲートＧ１の電荷の放電が停止する。

さらに、電源電圧Ｖｃｃが第１の検出回路３２の動作電圧まで上昇すると、第１の検出回路３２の動作が復帰し、出力電流ＩＯＵＴのモニタが可能になる。そうすると、第１の検出回路３２は、出力電流ＩＯＵＴが過電流であることを検出し、制御信号をＭＯＳトランジスタＭ３へ出力する。この制御信号によりＭＯＳトランジスタＭ３はオンする。すなわち、図６（ｄ）の前半の部分は、寄生トランジスタＴｒ１によってゲートＧ１の電荷が放電され、図６（ｄ）の後半の部分は、ＭＯＳトランジスタＭ３によってゲートＧ１の電荷が放電される。

ＭＯＳトランジスタＭ３がオンすることによって、ゲート電圧ＶＧ１が０Ｖ付近へ低下する。よって、出力ＭＯＳトランジスタＭ０がオフとなり、出力電流ＩＯＵＴが０Ａまで低下する。こうして、負荷短絡等により過電流発生した場合、出力ＭＯＳトランジスタＭ０をオフする。

このような構成により、寄生トランジスタを利用して出力ＭＯＳトランジスタのゲート電荷を放電することにより、出力ＭＯＳトランジスタをオフし、過電流による破壊から出力ＭＯＳトランジスタを保護することができる。寄生トランジスタを利用することにより、電源電圧Ｖｃｃが極端に低下し、検出回路等の制御回路が動作不能となった場合でも、出力ＭＯＳトランジスタをオフすることができる。

また、制御回路が動作可能な電圧まで電源電圧が回復した場合に、寄生トランジスタの動作を停止し、制御回路による保護動作を行うことにより、効率よく出力ＭＯＳトランジスタを保護することができる。

さらに、過電流保護回路として従来から用いられているゲート放電用のＭＯＳトランジスタに寄生トランジスタが寄生するように構成することで、回路面積の増大を防止することができる。

発明の実施の形態２．
次に、本発明の実施の形態２にかかるパワーデバイスについて説明する。本実施形態のパワーデバイスは、図５の第２の検出回路３３の構成のみ実施の形態１と異なり、その他の部分については実施の形態１と同様であるため、主に第２の検出回路３３について説明する。

図７は、本実施形態にかかる第２の検出回路３３の構成を示す回路図である。図７において、図５と同一の符号を付されたものは同様の要素であり、それらの説明を省略する。また、この第２の検出回路３３を用いたパワーデバイスの動作は、図６と同様である。

本実施形態の第２の検出回路３３は、図５の抵抗Ｒ１の代わりに、デプレッションＭＯＳトランジスタＭ１を備えている。デプレッションＭＯＳトランジスタＭ１は、ドレインがＶｃｃ端子に接続され、ゲートがソースに接続され、ソースがノードＮ１に接続されている。

デプレッションＭＯＳトランジスタＭ１は、Ｎチャネル型でかつデプレッション型のＭＯＳトランジスタであり、抵抗Ｒ１と同様にインピーダンス成分を有する素子である。デプレッションＭＯＳトランジスタＭ１や抵抗Ｒ１のように、インピーダンス成分を有し、ノードＮ１の電位を電源電圧Ｖｃｃへプルアップする回路であれば、任意の回路でもよい。

デプレッションＭＯＳトランジスタＭ１は、デプレッション型であり、飽和領域において、ドレイン−ソース間電圧にかかわらず一定のドレイン電流を流す特性を有している。デプレッションＭＯＳトランジスタＭ１は、抵抗Ｒ１に比べて素子の面積を小さくすることができる。

このような構成により、寄生トランジスタによって出力ＭＯＳトランジスタを過電流から保護するとともに、抵抗をデプレッションＭＯＳトランジスタに置き換えることで、実施の形態１よりも、回路面積を小さくすることができる。

発明の実施の形態３．
以上の実施の形態においては、バッテリとＶｃｃ端子間の配線のインピーダンスに対して出力ＭＯＳトランジスタのオン抵抗が無視できるほど小さく、このため負荷短絡直後のＶｃｃ端子の電圧が０Ｖ付近まで低下する場合の実施例について述べてきた。以下の実施の形態においては、出力ＭＯＳトランジスタのオン抵抗が無視できない程度に大きいために負荷短絡直後のＶｃｃ端子の電圧がＭ２のしきい値以下まで至らず、このためＭ２はオフせず、寄生Ｔｒを動作できない場合の実施例について述べる。

次に、本発明の実施の形態３にかかるパワーデバイスについて説明する。本実施形態のパワーデバイスは、図５の第２の検出回路３３の構成のみ実施の形態１と異なり、その他の部分については実施の形態１と同様であるため、主に第２の検出回路３３について説明する。

図９は、本実施形態にかかる第２の検出回路３３の構成を示す回路図である。図９において、図５や図７と同一の符号を付されたものは同様の要素であり、それらの説明を省略する。また、この第２の検出回路３３を用いたパワーデバイスの動作は、図６と同様である。

本実施形態の第２の検出回路３３は、図７の構成に加えて、ＭＯＳトランジスタＭ２がオン／オフする電圧を調整する回路、すなわち、寄生トランジスタＴｒ１がゲート放電を行う制御電圧を調整するゲート放電電圧調整回路（制御電圧調整回路）１０を備えている。

ゲート放電電圧調整回路１０は、定電圧源９とデプレッションＭＯＳトランジスタＭ４を備えている。

定電圧源９は、定電圧を発生させる回路や素子であり、その構成は任意のものでよい。例えば、定電圧源９は、図１０のように構成することができる。図１０（ａ）は、ツェナーダイオードＤ１０により構成した例である。図１０（ｂ）は、複数のダイオードＤ１１を直列に接続し構成した例である。

図１０（ｃ）は、ダイオード接続したＭＯＳトランジスタＭ１０により構成した例である。ＭＯＳトランジスタＭ１０は、Ｎチャネル型のＭＯＳトランジスタであり、ゲートとソースが接続されている。図１０（ｄ）は、ＭＯＳトランジスタＭ１０と抵抗Ｒ１０，Ｒ１１により構成した例である。抵抗Ｒ１０は、ＭＯＳトランジスタＭ１０のドレインとゲートの間に接続され、抵抗Ｒ１１は、ＭＯＳトランジスタＭ１０のゲートとソースの間に接続されている。この抵抗Ｒ１０とＲ１１によって生成する電圧を調整することができる。

図９のデプレッションＭＯＳトランジスタＭ４（第２の抵抗素子）は、Ｎチャネル型でかつデプレッション型のＭＯＳトランジスタである。デプレッションＭＯＳトランジスタＭ４は、デプレッションＭＯＳトランジスタＭ１と同様に、抵抗成分を有する回路の一例であり、抵抗そのものであってもよい。

デプレッションＭＯＳトランジスタＭ４は、Ｖｃｃ端子とＭＯＳトランジスタＭ２のゲートの間に設けられており、ドレインが定電圧源９とＭＯＳトランジスタＭ２のゲートに接続され、ゲートがソースに接続され、ソースが接地電圧ＧＮＤに接地されている。

実施の形態１では、図６で説明したように、電源電圧ＶｃｃがＭＯＳトランジスタＭ２のしきい値以下まで低下したときにオフし、電源電圧Ｖｃｃがこのしきい値以上に上昇したときオンする。

本実施形態では、電源電圧Ｖｃｃが定電圧源９の電圧＋ＭＯＳトランジスタＭ２のしきい値以下のときオフし、電源電圧Ｖｃｃが「定電圧源９の電圧＋ＭＯＳトランジスタＭ２のしきい値」以上のときオンする。すなわち、電源電圧Ｖｃｃが「定電圧源９の電圧＋ＭＯＳトランジスタＭ２のしきい値」以下まで低下した時点から、寄生トランジスタＴｒ１のバイポーラ動作を開始することができる。

負荷短絡時における電源電圧Ｖｃｃは、バッテリー５とＶｃｃ端子間の配線インピーダンスと、出力ＭＯＳトランジスタＭ０のオン抵抗のインピーダンスとの比によって決定する。バッテリー５とＶｃｃ端子間の配線インピーダンスと、出力ＭＯＳトランジスタＭ０のオン抵抗のインピーダンスとの比が３：１の場合、バッテリー５が１２Ｖとすると、電源電圧Ｖｃｃは３Ｖになる。このとき、ＭＯＳトランジスタＭ２のしきい値を２Ｖとすると、電源電圧Ｖｃｃが３Ｖなので、実施の形態１の構成では、ＭＯＳトランジスタＭ２はオフしない。このため、寄生トランジスタＴｒ１を動作させることができない。本実施形態では、定電圧源９の電圧を１Ｖとすると、「定電圧源９の電圧＋ＭＯＳトランジスタＭ２のしきい値」が３Ｖとなるため、ＭＯＳトランジスタＭ２がオフし、寄生トランジスタＴｒ１を動作させることができる。

このような構成により、ゲート放電電圧調整回路を設けることで、寄生トランジスタがゲート放電する電源電圧Ｖｃｃを調整することができるため、過電流時の電源電圧Ｖｃｃに合わせて、確実に寄生トランジスタを動作させ、出力ＭＯＳトランジスタを過電流から保護することができる。

発明の実施の形態４．
次に、本発明の実施の形態４にかかるパワーデバイスについて説明する。本実施形態のパワーデバイスは、図５の第２の検出回路３３の構成のみ実施の形態１と異なり、その他の部分については実施の形態１と同様であるため、主に第２の検出回路３３について説明する。

図１１は、本実施形態にかかる第２の検出回路３３の構成を示す回路図である。図１１において、図５や図９と同一の符号を付されたものは同様の要素であり、それらの説明を省略する。また、この第２の検出回路３３を用いたパワーデバイスの動作は、図６と同様である。

本実施形態の第２の検出回路３３は、図９のゲート放電電圧調整回路１０において、さらに、定電圧源９とＭＯＳトランジスタＭ４との間にＭＯＳトランジスタＭ５を備えている。

ＭＯＳトランジスタＭ５（第４のＭＯＳトランジスタ）は、Ｎチャネル型のＭＯＳトランジスタであり、ドレインが定電圧源９に接続されるとともにゲートにも接続され、ゲートがＭＯＳトランジスタＭ２のゲートに接続され、ソースがＭＯＳトランジスタＭ４のドレインに接続されている。すなわち、ＭＯＳトランジスタＭ５とＭＯＳトランジスタＭ２は、カレントミラーを構成し、ＭＯＳトランジスタＭ５と同様の電流がＭＯＳトランジスタＭ２に流れる。

実施の形態３では、ゲートＧ１が放電される電源電圧Ｖｃｃは、ＭＯＳトランジスタＭ２のしきい値の変動に大きく影響され、このしきい値は、製造プロセス等によりバラツキが生じてしまう。例えば、しきい値がより大きくなると、ＭＯＳトランジスタＭ２がオフし寄生トランジスタＴｒ１が動作する電圧が大きくなり、しきい値がより小さくなると、ＭＯＳトランジスタＭ２がオフし寄生トランジスタＴｒ１が動作する電圧が小さくなる。

本実施形態では、ＭＯＳトランジスタＭ５をＭＯＳトランジスタＭ２と同じ構造（サイズ、ディメンジョン）のＭＯＳトランジスタとすることで、しきい値のバラツキによる影響を低減することができる。例えば、ＭＯＳトランジスタＭ５とＭＯＳトランジスタＭ２とは、同じプロセスで形成することにより、ほぼ同じ構造のＭＯＳトランジスタとなる。

このような構成により、ゲート放電電圧調整回路によって寄生トランジスタがゲート放電する電源電圧Ｖｃｃを調整することができるとともに、寄生トランジスタの動作を制御するＭＯＳトランジスタと同一構造のＭＯＳトランジスタを設けることによって、製造バラツキの影響を受けることなく精度よく寄生トランジスタを動作させ、出力ＭＯＳトランジスタを過電流から保護することができる。

発明の実施の形態５．
次に、本発明の実施の形態５にかかるパワーデバイスについて説明する。本実施形態のパワーデバイスは、図３や図５の第２の検出回路３３の構成のみ実施の形態１と異なり、その他の部分については実施の形態１と同様であるため、主に第２の検出回路３３について説明する。

図１２は、本実施形態にかかるパワーデバイスのうち、出力ＭＯＳトランジスタＭ０、過電流保護回路２１及びチャージポンプ２２付近の回路を示している。図１２において、図３と同一の符号を付されたものは同様の要素であり、それらの説明を省略する。

図３のＭＯＳトランジスタＭ３は、ゲートＧ１とＧＮＤ端子の間に設けられていたが、本実施形態のＭＯＳトランジスタＭ３は、ゲートＧ１とＯＵＴ端子の間に設けられている。過電流発生時、ＭＯＳトランジスタＭ３は、ゲートＧ１の電荷をＯＵＴ端子へ放電する。短絡負荷した場合は、ＯＵＴ端子が接地電圧ＧＮＤへ接地されるため、同様の動作となる。

図１３は、本実施形態にかかる第２の検出回路３３の構成を示す回路図である。図１３において、図５と同一の符号を付されたものは同様の要素であり、それらの説明を省略する。また、この第２の検出回路３３を用いたパワーデバイスの動作は、図６と同様である。

本実施形態では、第２の検出回路３３が接続されるＭＯＳトランジスタＭ３のソースがＧＮＤ端子ではなく、ＯＵＴ端子へ接続されている。すなわち、過電流発生時、寄生トランジスタＴｒ１がバイポーラ動作することによって、もしくは、ＭＯＳトランジスタＭ３がオンすることによって、ゲートＧ１の電荷をＯＵＴ端子へ放電する。

このような構成により、寄生トランジスタによって出力ＭＯＳトランジスタを過電流から保護することができる。特に、過電流保護回路が、出力ＭＯＳトランジスタのゲートからＯＵＴ端子へゲート電荷を放電する構成であっても、本発明を適用することができる。

発明の実施の形態６．
次に、本発明の実施の形態６にかかるパワーデバイスについて説明する。本実施形態のパワーデバイスは、図５の第２の検出回路３３の構成のみ実施の形態１と異なり、その他の部分については実施の形態１と同様であるため、主に第２の検出回路３３について説明する。

図８は、本実施形態にかかる第２の検出回路３３の構成を示す回路図である。図８において、図５や図７と同一の符号を付されたものは同様の要素であり、それらの説明を省略する。また、この第２の検出回路３３を用いたパワーデバイスの動作は、図６と同様である。

本実施形態の第２の検出回路３３は、図７の構成に加えて、出力ＭＯＳトランジスタＭ０のゲートＧ１とＭＯＳトランジスタＭ３との間にダイオードＤ１を備えている。ダイオードＤ１は、アノードが出力ＭＯＳトランジスタＭ０のゲートＧ１と接続され、カソードがＭＯＳトランジスタＭ３のドレインに接続されている。

ダイオードＤ１は、ゲートＧ１と接地電圧ＧＮＤの間で電流の逆流を防止する。すなわち、ダイオードＤ１は、ゲートＧ１からＭＯＳトランジスタＭ３の方向へ電流を流し、その逆にＭＯＳトランジスタＭ３からゲートＧ１の方向へは電流を流さない。

ゲートＧ１の電圧よりもＧＮＤ端子の電圧の方が高い電圧になる場合がある。例えば、１つのＥＣＵに複数のパワーデバイスを設け、１つのパワーデバイスをハイサイドスイッチとし、他のパワーデバイスをローサイドスイッチとして、これらのパワーデバイスでＧＮＤ端子を共通に接続する。この構成で、ローサイドスイッチがオンしていると、ハイサイドスイッチをオフしても、ＧＮＤ端子の電位は、接地電圧ＧＮＤと等しくはならない。このときのＧＮＤ端子の電圧は、ＧＮＤ端子とシャーシー６間の配線抵抗分の電圧であり、例えば２Ｖである。負荷４が接地される側の接地電圧ＧＮＤやゲートＧ１の電位は、シャーシー６の電圧であり、例えば０Ｖである。このような場合に、ダイオードＤ１によって、ＧＮＤ端子−ＭＯＳトランジスタＭ２−ノードＮ１−寄生トランジスタＴｒ１−ゲートＧ１の経由で電流が逆流するのを防止する。

このような構成により、寄生トランジスタによって出力ＭＯＳトランジスタを過電流から保護するとともに、出力ＭＯＳトランジスタのゲートとゲート放電用のＭＯＳトランジスタとの間にダイオードを設けることで、ＧＮＤ端子からの電流の逆流を抑え、誤動作を防止することができる。

その他の発明の実施の形態．
尚、上述の例では、寄生トランジスタを構成するＭＯＳトランジスタとして過電流保護用のＭＯＳトランジスタを用いたが、これに限らず、その他の用途のＭＯＳトランジスタであってもよい。例えば、ゲートとソースが接続され、常にオフとなるＭＯＳトランジスタでもよい。

上述の例では、パワーデバイスをハイサイドスイッチとして説明したが、これに限らず、負荷よりも接地電圧ＧＮＤ側にパワーデバイスを設けてローサイドスイッチとしてもよい。この場合、バッテリーとパワーデバイスの間で負荷が短絡すると、過電流が発生する。

本発明にかかるパワーデバイスを有するシステムの構成図である。 本発明にかかるパワーデバイスの構成図である。 本発明にかかるパワーデバイスの回路図である。 本発明にかかる第２の検出回路の回路図である。 本発明にかかる第２の検出回路の回路図である。 本発明にかかるパワーデバイスのタイミングチャートである。 本発明にかかる第２の検出回路の回路図である。 本発明にかかる第２の検出回路の回路図である。 本発明にかかる第２の検出回路の回路図である。 本発明にかかる第２の検出回路に用いられる定電圧源の回路図である。 本発明にかかる第２の検出回路の回路図である。 本発明にかかるパワーデバイスの回路図である。 本発明にかかる第２の検出回路の回路図である。 従来のパワーデバイスの回路図である。 従来のパワーデバイスの回路図である。 従来のパワーデバイスのタイミングチャートである。

符号の説明

１ パワーデバイス
２ マイコン
３ レギュレータ
４ 負荷
５ バッテリー
６ シャーシー
９ 定電圧源
１０ ゲート放電電圧調整回路
１１ ＥＣＵ
１２ リレーＢＯＸ
２１ 過電流保護回路
２２ チャージポンプ
２３ クランプ回路
２４ 過熱保護回路
２５ 異常出力回路
３２ 第１の検出回路
３３ 第２の検出回路
Ｍ０ 出力ＭＯＳトランジスタ
Ｒ１ 抵抗
Ｍ１，Ｍ４ デプレッションＭＯＳトランジスタ
Ｍ２，Ｍ３，Ｍ５ ＭＯＳトランジスタ
Ｔｒ１ 寄生トランジスタ

Claims (13)

1. 第一の電源端子と出力端子との間に接続され、その電流制御端子に印加される信号に応じて出力電流を流す出力トランジスタと、
   前記電流制御端子と第二の電源端子との間に接続された過電流保護素子と、
   前記第一の電源端子から電圧が供給されて前記出力トランジスタに流れる電流を検出しその検出信号を前記過電流保護素子の第一の制御端子であるゲートに出力する第一の検出回路と、
   前記第一の電源端子から電圧が供給されて前記出力トランジスタに流れる電流を検出しその検出信号を前記過電流保護素子の第二の制御端子である基板に出力する第二の検出回路と、を備え、
   前記第二の検出回路は前記第一の検出回路よりも低い電圧で動作することを特徴とする半導体装置。
2. 前記過電流保護素子は、前記第一の制御端子にゲートが接続され、前記第二の制御端子に基板が接続された第一のＭＯＳトランジスタであることを特徴とする請求項１に記載の半導体装置。
3. 前記第二の検出回路は、前記第一と第二の電源端子との間に直列接続された抵抗素子と第二のＭＯＳトランジスタとを備え、
   前記直列接続点が前記第一のＭＯＳトランジスタの基板に接続されていることを特徴とする請求項１又は２に記載の半導体装置。
4. 前記第一の検出回路は、前記第一と第二の電源端子との間に接続された制御回路を備え、前記制御回路の出力端子が前記第一のＭＯＳトランジスタのゲートに接続されていることを特徴とする請求項２又は３に記載の半導体装置。
5. 前記出力端子が前記第二の電源端子に短絡して前記出力トランジスタに過電流が流れる際に、前記第二の検出回路は、前記過電流保護素子に検出信号を出力して前記過電流保護素子を動作させて前記電流制御端子に蓄積された電荷を放電して前記出力トランジスタを非動作に遷移させると共に、該非動作への遷移により生じる前記第一の電源端子の電位上昇によって前記第一の検出回路を動作させて前記出力トランジスタを完全に非動作状態にすることを特徴とする請求項１乃至４のいずれか一つに記載の半導体装置。
6. 前記抵抗素子は、デプレッション型ＭＯＳトランジスタであることを特徴とする請求項３乃至５のいずれか一つに記載の半導体装置。
7. 前記第一の電源端子と前記第二のＭＯＳトランジスタのゲートとの間に定電圧源を有することを特徴とする請求項３乃至６のいずれか一つに記載の半導体装置。
8. 前記第二のＭＯＳトランジスタのゲートに接続され、前記第二のＭＯＳトランジスタとほぼ同じ構造である第三のＭＯＳトランジスタをさらに有することを特徴とする請求項３乃至７のいずれか一つに記載の半導体装置。
9. 前記電流制御端子と前記過電流保護素子との間に、電流の逆流を防止するダイオードを備えることを特徴とする請求項１乃至８のいずれか一つに記載の半導体装置。
10. 半導体基板の主面に絶縁分離されて形成された複数のウエルを有し、前記第一のＭＯＳトランジスタと第二のＭＯＳトランジスタは各々別のウエル内に形成されることを特徴とする請求項３乃至９のいずれか一つに記載の半導体装置。
11. 前記過電流保護素子は、前記出力端子を介して前記第二の電源端子に接続されることを特徴とする請求項１乃至１０のいずれか一つに記載の半導体装置。
12. 前記出力トランジスタは、Ｎチャネル型ＭＯＳトランジスタであることを特徴とする請求項１乃至１１のいずれか一つに記載の半導体装置。
13. 前記出力端子と前記第二の電源端子との間に外部負荷が接続され、前記第二の電源端子よりも前記第一の電源端子の方が高い電位であることを特徴とする請求項１乃至１２のいずれか一つに記載の半導体装置。

Images