CN103518326A - 电源连接电路 - Google Patents

电源连接电路 Download PDF

Info

Publication number
CN103518326A
CN103518326A CN201380001224.8A CN201380001224A CN103518326A CN 103518326 A CN103518326 A CN 103518326A CN 201380001224 A CN201380001224 A CN 201380001224A CN 103518326 A CN103518326 A CN 103518326A
Authority
CN
China
Prior art keywords
mentioned
grid
terminal
power supply
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380001224.8A
Other languages
English (en)
Inventor
早坂直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Publication of CN103518326A publication Critical patent/CN103518326A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

提供一种即使是耐压低的开关也能够防止输入端子与输出端子之间的开关断开时的多余的电力消耗、对蓄积于开关的栅极的电荷进行放电的电源连接电路。电源连接电路(61)具备：MOS开关(SW1)，其漏极(D1)与输入端子(3)连接，源极(S1)与输出端子(5)连接；升压电路(CP)，其向MOS开关(SW1)的栅极(G1)提供电荷；电荷放电部，其连接在栅极(G1)与接地端子(GND)之间；以及比较器(CMP)，其将输出端子的电压与基准电压进行比较，电荷放电部具备：整流元件部(63)，其连接在栅极(G1)与接地端子(GND)之间；以及开关(SW2)，其与整流元件部(63)串联连接在栅极(G1)与接地端子(GND)之间，栅极(G2)被输入比较器(CMP)的输出信号。

Description

电源连接电路
技术领域
本发明涉及一种电源连接电路，更详细地说涉及一种具备齐纳二极管、能够对蓄积于开关的栅极的电荷进行放电的电源连接电路。
背景技术
当前在我们的生活环境中个人计算机、DVD播放器、摄像机等各种电子设备已经普及。在这些电子设备中，有使用USB设备等连接设备与电池、插座等电源连接而进行动作的设备。此时使用的连接设备具备将电子设备与电源连接的电源连接电路。
电源连接电路在连接电源的输入端子与连接电子设备的输出端子之间设置有开关，在输入电压为过电压的情况、流经开关的电流为过电流的情况下断开开关使得过电压、过电流不会传递到输出端子。
另外，电源连接电路在输出端子与地之间附着尘埃等而短路时，开关的栅极源极间电压变成过电压，有时开关会被破坏，因此需要对蓄积于开关的栅极的电荷进行放电。
图1表示以往的电源连接电路1的电路图。电源连接电路1具备与电源连接的输入端子3、连接电子设备的输出端子5以及两端与输入端子3和输出端子5连接的开关SW1。开关SW1的漏极D1与输入端子3连接，源极S1与输出端子5连接。开关SW1的栅极G1与向开关SW1提供电荷的升压电路CP连接。另外，在开关SW1的栅极G1与开关SW1的源极S1之间连接有用于对蓄积于栅极G1的电荷进行放电的齐纳二极管T1。即，开关SW1的栅极G1与齐纳二极管T1的阴极K1连接，齐纳二极管T1的阳极A1与开关SW1的源极S1连接。
说明该电源连接电路1的动作。首先，升压电路CP向开关SW1的栅极G1提供电荷，使开关SW1的栅极电压升压而接通开关SW1。然后，从输入端子3输入的输入电压VIN通过开关SW1成为输出电压VOUT而从输出端子5向电子设备输出。在此，当输出端子5与地发生短路而开关SW1的栅极源极间电压VGS超过了齐纳二极管T1的击穿电压VD时，齐纳二极管T1接通而对蓄积于栅极G1的电荷进行放电。这种电源连接电路1例如记载在专利文献1中。
图2表示以往的其它的电源连接电路21的电路图。电源连接电路21与电源连接电路1的不同点在于，在开关SW1的栅极源极间相互反向地串联连接有齐纳二极管T1、T2。即，开关SW1的源极S1与齐纳二极管T1的阳极A1连接，齐纳二极管T1的阴极K1与齐纳二极管T2的阴极K2连接，齐纳二极管T2的阳极A2与开关SW1的栅极G1连接。
说明该电源连接电路21的动作。首先，升压电路CP向开关SW1的栅极G1提供电荷，使开关SW1的栅极电压升压而接通开关SW1。然后，从输入端子3输入的输入电压VIN通过开关SW1成为输出电压VOUT而从输出端子5向电子设备进行输出。在此，当输出端子5与地短路而开关SW1的栅极源极间电压VGS超过了齐纳二极管T1的击穿电压VD以及齐纳二极管T2的阈值电压Vf(顺向电压Vf)的合计电压时，齐纳二极管T1以及T2接通而对蓄积于栅极G1的电荷进行放电。这种电源连接电路21例如记载在专利文献2中。
专利文献1：日本特开2002-76865号公报
专利文献2：日本特开2004-173292号公报
发明内容
发明要解决的问题
在此，在图1的电源连接电路1中，如果开关SW1所允许的最大的栅极源极间电压VGSMAX大于击穿电压VD则能够对蓄积于栅极G1的电荷进行放电。然而，如果在VOUT没有短路的正常动作时开关SW1断开，则栅极电压成为接地电压。由此，电流从连接了用于使电子设备的电源稳定化的输出电容器的输出端子5通过齐纳二极管T1流向栅极G1，存在产生多余的电力消耗这样的问题。
另外，图2的电源连接电路21在开关SW1处于断开时，电流不从输出端子5流向栅极G1。然而，如果最大的栅极源极间电压VGSMAX不大于齐纳二极管T1的击穿电压VD和齐纳二极管T2的阈值电压Vf的合计电压则不能对蓄积于栅极G1的电荷进行放电，因此存在无法使用耐压小的开关SW1这样的问题。
本发明是鉴于上述的点而作出的，其目的在于提供一种即使是耐压低的开关也能够防止输入端子与输出端子之间的开关断开时的多余的电力消耗、对蓄积于开关的栅极的电荷进行放电的电源连接电路。
用于解决问题的方案
本发明的电源连接电路为了达成这种目的，本发明的电源连接电路的特征在于，具备：MOS开关，其漏极连接于输入端子，源极连接于输出端子；升压电路，其向MOS开关的栅极提供电荷；电荷放电部，其连接在栅极与接地端子之间；以及比较器，其将输出端子的电压与基准电压进行比较，其中，电荷放电部具备：整流元件部，其连接在栅极与接地端子之间；以及开关，其在栅极与接地端子之间与整流元件部串联连接，比较器的输出信号输入到该开关的控制端子。
另外，作为其它的实施方式，本发明的电源连接电路的特征在于，具备：MOS开关，其漏极连接于输入端子，源极连接于输出端子；升压电路，其向上述MOS开关的栅极提供电荷；电荷放电部，其连接在上述栅极与接地端子之间；以及比较器，其将上述输出端子的电压与基准电压进行比较，其中，上述电荷放电部具备：开关，其连接在上述栅极与上述接地端子之间；以及时钟信号提供部，其根据上述比较器的输出信号将时钟信号提供给上述开关的控制端子。
发明的效果
如以上所说明，根据本发明的电源连接电路，即使是耐压低的开关也能够防止输入端子与输出端子之间的开关断开时的多余的电力消耗、对蓄积于开关的栅极的电荷进行放电。
附图说明
图1是以往的电源连接电路的电路图。
图2是以往的其它的电源连接电路的电路图。
图3是本发明的电源连接电路的概念图。
图4是将本发明的电源连接电路更具体化的概念图。
图5A是将本发明的电源连接电路更具体化的概念图。
图5B是将本发明的电源连接电路更具体化的概念图。
图6是本发明的实施方式1的电源连接电路的电路图。
图7是本发明的实施方式2的电源连接电路的电路图。
图8是本发明的实施方式3的电源连接电路的电路图。
图9是本发明的实施方式4的电源连接电路的电路图。
图10是本发明的实施方式5的电源连接电路的电路图。
图11是本发明的实施方式6的电源连接电路的电路图。
图12是本发明的实施方式7的电源连接电路的电路图。
具体实施方式
以下，参照附图详细地说明本发明的实施方式。本发明的电源连接电路能够使用于将USB设备等电子设备与电源连接的连接设备。
(概念)
图3是本发明的电源连接电路31的概念图。在图3中，电源连接电路31具备：MOS开关SW1，其通过输入端子3(第一端子)输入输入电压VIN，将输出电压VOUT向输出端子5输出；升压电路CP，其向MOS开关SW1的栅极提供电荷；以及电荷放电部33，其当输出电压VOUT低于基准电压时形成从栅极G1向与输出端子5(第二端子)不同的接地端子GND(第三端子)的电流路径，将蓄积于栅极G1的电荷放电到接地端子GND，当输出电压VOUT高于基准电压时切断该电流路径。MOS开关SW1由N沟道MOS晶体管构成。
电源连接电路31的升压电路CP向MOS开关SW1的栅极G1提供电荷，使栅极电压升压而使MOS开关SW1接通。当MOS开关SW1接通时，从输入端子3将输入电压VIN作为输出电压VOUT而传递到输出端子5。当输出端子5没有短路时，输出电压VOUT比基准电压大。由于输出电压VOUT比基准电压大，因此不会形成从栅极G1向接地端子GND的电流路径。在此，基准电压是表示输出端子5与地发生短路的电压。另外，接地端子是与输出端子5不同的端子，是具有能够对蓄积于栅极G1的电荷进行放电那样的电压的端子。即，接地端子例如是地端子、具有将电源电压进行分压得到的电压的模拟接地端子、具有带隙电路等基准电压生成电路所生成的电压的端子。
电荷放电部33连接在不同于输出端子5的接地端子GND与栅极G1之间，在输出端子5与栅极G1之间不存在电流路径。
因此，电源连接电路31在输出端子5没有与地短路的正常动作时(当解除了短路时)，即使断开MOS开关SW1也能够防止电流从输出端子5流向MOS开关SW1的栅极G1。由此，能够防止多余的电力消耗。
接着，在通过升压电路CP使MOS开关SW1接通时，如果输出端子5短路则输出电压VOUT变得比基准电压低。
当输出端子5短路时，电荷放电部33形成从栅极G1向与输出端子5不同的接地端子GND的电流路径，将蓄积于栅极G1的电荷放电到接地端子GND。而且，在解除了输出端子5的短路时，切断该电流路径。通过切断电流路径，在栅极G1再次蓄积电荷。在此，如果解除了输出端子5的短路，则从输入端子3将输入电压VIN作为输出电压VOUT而传递到输出端子5，输出电压VOUT变得比基准电压高。如果输出端子5保持短路，则电荷放电部33形成从栅极G1向与输出端子5不同的接地端子GND的电流路径，将蓄积于栅极G1的电荷放电到接地端子GND。
这样，电源连接电路31在输出端子5短路时形成从栅极G1向与输出端子5不同的接地端子GND的电流路径，因此即使是耐压低的开关也能够对蓄积于开关的栅极的电荷进行放电。即，能够降低开关的耐压，不需要耐压高的开关。
如以上那样，本发明的电源连接电路31通过上述的结构以及动作，即使是耐压低的开关SW1也能够防止输入端子3与输出端子5之间的开关SW1断开时的多余的电力消耗、对蓄积于开关SW1的栅极G1的电荷进行放电。
图4是将本发明的电源连接电路更具体化的概念图。
电源连接电路41成为在电荷放电部43中具备开关部SW2的结构，该开关部SW2在输出电压VOUT低于基准电压时形成从栅极G1向接地端子GND的电流路径，在输出电压VOUT高于基准电压时切断该电流路径。开关部SW2的一个端子与栅极G1连接，另一个端子与接地端子连接。
开关部SW2在输出端子5短路时、即输出电压VOUT变得比基准电压低时接通而在栅极G1与接地端子GND之间形成电流路径。而且，将蓄积于栅极G1的电荷放电到地。开关部SW2在输出端子5没有短路时、即输出电压VOUT变得比基准电压高时断开而解除栅极G1与接地端子GND之间的连接。即，开关部SW2断开而解除电流路径。而且，升压电路CP再次向MOS开关SW1的栅极G1提供电荷。
这样，电源连接电路41在输出端子5短路时、即输出电压VOUT低于基准电压时形成从栅极G1向接地端子GND的电流路径，因此即使是耐压低的开关也能够对蓄积于开关的栅极的电荷进行放电。即，能够降低开关的耐压、不需要耐压高的开关。另外，电源连接电路41的电荷放电部43连接在接地端子GND与栅极G1之间，在输出端子5与栅极G1之间不存在电流路径。因此，即使在输出端子5没有与地短路的正常动作时断开MOS开关SW1，也能够防止电流从输出端子5流向MOS开关SW1的栅极G1。由此，能够防止多余的电力消耗。
如以上那样，本发明的电源连接电路41根据上述的结构以及动作，即使是耐压低的开关SW1也能够防止输入端子3与输出端子5之间的开关SW1断开时的多余的电力消耗、对蓄积于开关SW1的栅极G1的电荷进行放电。
此外，电荷放电部43可以具备整流元件部，在形成电流路径时该整流元件部的阈值电压为齐纳二极管的击穿电压以下且开关SW1的阈值电压以上，将整流元件部连接在栅极G1与接地端子GND之间来形成电流路径。
图5A是将本发明的电源连接电路更具体化的概念图。
电源连接电路51成为在电荷放电部53中具备整流元件部55和开关部SW2的结构。整流元件部55的阈值电压是齐纳二极管的击穿电压以下且MOS开关SW1的阈值电压以上。
开关部SW2在输出端子5短路时、即输出电压VOUT变得比基准电压低时，将整流元件部55连接在栅极G1与接地端子GND之间以在栅极G1与接地端子GND之间形成电流路径，在输出端子5没有短路时、即输出电压VOUT变得比基准电压高时解除栅极G1与接地端子GND之间的整流元件部55的连接。整流元件部55的一个端子K5与栅极G1连接，另一个端子A5与开关部SW2的一个端子连接。而且，开关部的另一个端子与接地端子GND连接。
当输出端子5短路而输出电压VOUT变得比基准电压低时，开关部SW2接通而将整流元件部55连接在栅极G1与接地端子GND之间，在栅极G1与接地端子GND之间形成电流路径。此时，栅极G1的电压被钳位在整流元件部55的阈值电压。而且，电荷放电部53将蓄积于栅极G1的电荷放电到接地端子GND。之后，如果解除了输出端子5的短路，则从输入端子3将输入电压VIN作为输出电压VOUT而传递到输出端子5，输出电压VOUT变得比基准电压高。如果输出端子5保持短路，则输出电压VOUT变得比基准电压低，因此开关部SW2接通而将整流元件部55连接在栅极G1与接地端子GND之间，形成从栅极G1向与输出端子5不同的接地端子GND的电流路径，将蓄积于栅极G1的电荷放电到接地端子GND。
这样，电源连接电路51在输出端子5短路时，形成从栅极G1向与输出端子5不同的接地端子GND的电流路径，因此即使是耐压低的开关也能够对蓄积于开关的栅极的电荷进行放电。即，能够降低开关的耐压、不需要耐压高的开关。另外，电源连接电路51的电荷放电部53连接在与输出端子5不同的接地端子GND与栅极G1之间，在输出端子5与栅极G1之间不存在电流路径。因此，即使在输出端子5没有与地短路的正常动作时断开MOS开关SW1，也能够防止电流从输出端子5流向MOS开关SW1的栅极G1。由此，能够防止多余的电力消耗。
如以上那样，本发明的电源连接电路51根据上述的结构以及动作，即使是耐压低的开关SW1也能够防止输入端子3与输出端子5之间的开关SW1断开时的多余的电力消耗、对蓄积于开关SW1的栅极G1的电荷进行放电。
图5B是将本发明的电源连接电路更具体化的概念图。
电源连接电路51与图5A的电源连接电路51同样地，整流元件部59与开关部相互串联在栅极G1与接地端子GND之间。与图5A不同点在于，在电荷放电部57中整流元件部59与开关部的位置相反。具体地说，电源连接电路51的开关部SW3的一个端子与栅极G1连接，开关部SW3的另一个端子与整流元件部59的一个端子K5连接，整流元件部的另一个端子A5与接地端子GND连接。
电源连接电路51进行与电源连接电路41相同的动作，起到与电源连接电路41相同的效果。以下说明本发明的电源连接电路的具体的实施方式。
(实施方式1)
图6是本发明的实施方式1的电源连接电路61的电路图。
在图6中，电源连接电路61具备：MOS开关SW1，其将从输入端子3输入的输入电压VIN作为输出电压VOUT而传递到输出端子5；以及升压电路CP，其向MOS开关SW1的栅极G1提供电荷。另外，具备：整流元件部63，其用于将蓄积于栅极G1的电荷放电到接地端子GND；以及比较器CMP，其将输出电压VOUT与基准电压VREF进行比较。并且，具备与比较器CMP的输出相应地使电荷从栅极G1流向接地端子GND的开关SW2。
MOS开关SW1的漏极D1与输入端子3连接，MOS开关SW1的源极S1与输出端子5连接，MOS开关SW1的栅极G1与升压电路CP连接。另外，栅极G1与整流元件部63的一个端子K6连接，整流元件部63的另一个端子A6与开关SW2的漏极D2连接，开关SW2的源极S2与接地端子GND连接。在此，MOS开关SW1、开关SW2由N沟道MOS晶体管构成。而且，开关SW2的栅极G2与比较器CMP的输出端子连接，比较器CMP的+输入端子以及-输入端子分别与基准电压VREF以及输出端子5连接。在此，比较器CMP在输出电压VOUT变得比基准电压VREF低时将表示输出端子5短路的检测信号输出到栅极G2。该检测信号是开关SW2能够接通的水平的信号。另外，基准电压VREF是与输出端子5短路时相对应的电压，开关SW2与检测信号相应地接通断开。
在此，开关SW2也可以是漏极D2与栅极G1、源极S2与整流元件部63的一个端子K6连接。总之，只要配置在输出电压VOUT变得比基准电压VREF低时将整流元件部63连接在栅极G1与接地端子GND之间而在栅极G1与接地端子之间形成电流路径那样的位置即可。
接着，以下使用图6分为正常动作时和短路时来说明电源连接电路61的动作。
(正常动作时)
升压电路CP向MOS开关SW1的栅极G1提供电荷，使栅极电压升压而使MOS开关SW1接通。当MOS开关SW1接通时，从输入端子3将输入电压VIN作为输出电压VOUT而传递到输出端子5。输出端子5没有短路，因此输出电压VOUT比基准电压VREF大。由于输出电压VOUT比基准电压VREF大，因此，作为检测信号，比较器CMP将LOW(低)输出到开关SW2的栅极G2。检测信号是LOW，因此MOS开关SW2断开。此时，整流元件部63浮置，栅极G1与接地端子GND之间被切断。在此，当升压电路CP停止向栅极G1提供电荷而使MOS开关SW1断开时，输入电压VIN不会传递到输出端子5。另外，MOS在开关SW1的栅极G1与输出端子5之间没有电流流经的路径，因此电流不会从输出端子5流向栅极G1。
这样，在电源连接电路61正常动作时即使断开MOS开关SW1，在MOS开关SW1的栅极G1与输出端子5之间也没有路径，因此能够防止电流从输出端子5流向MOS开关SW1的栅极G1。由此，能够防止多余的电力消耗。
(短路时)
在通过升压电路CP使MOS开关SW1接通时，如果输出端子5与地短路，则输出电压VOUT变得比基准电压VREF小。由此，作为表示短路的检测信号，比较器CMP将HI(高)输出到开关SW2的栅极G2。检测信号是HI，因此开关SW2接通。
当开关SW2接通时，对整流元件部63施加与MOS开关SW1的栅极源极间电压VGS相同的电压。当MOS开关SW1的栅极源极间电压VGS变得比整流元件部63的阈值电压大时，整流元件部63接通而将蓄积于MOS开关SW1的栅极G1的电荷放电到地GND。
这样，电源连接电路61形成从栅极G1向与输出端子5不同的接地端子GND的电流路径，从而栅极电压不需要超过大的阈值电压，因此即使MOS开关SW1是耐压低的开关也能够对蓄积于开关的栅极的电荷进行放电。即，能够降低开关的耐压、不需要耐压高的开关。
如以上那样，本实施方式的电源连接电路61根据上述的结构以及动作，即使是耐压低的开关SW1也能够防止输入端子3与输出端子5之间的开关SW1断开时的多余的电力消耗、对蓄积于开关SW1的栅极G1的电荷进行放电。
(实施方式2)
图7是本发明的实施方式2的电源连接电路71的电路图。在图7中，电源连接电路71具备：开关SW1，其将从输入端子3输入的输入电压VIN作为输出电压VOUT而传递到输出端子5；以及升压电路CP，其向开关SW1的栅极G1提供电荷。另外，具备：齐纳二极管T7，其用于将蓄积于栅极G1的电荷放电到接地端子GND；以及比较器CMP，其将输出电压VOUT与基准电压VREF进行比较。并且，具备与比较器CMP的输出相应地使电荷从栅极G1流向接地端子GND的开关SW2。实施方式2的电源连接电路71是用一个齐纳二极管T7构成实施方式1的整流元件部63的结构。齐纳二极管T7的一个端子K7是阴极、另一个端子A7是阳极。开关SW1是由N沟道MOS晶体管构成的MOS开关。
开关SW1的漏极D1与输入端子3连接，开关SW1的源极S1与输出端子5连接，开关SW1的栅极G1与升压电路CP连接。另外，栅极G1与齐纳二极管T7的阴极K7连接，齐纳二极管T7的阳极A7与开关SW2的漏极D2连接，开关SW2的源极S2与接地端子GND连接。在此，开关SW1、SW2由N沟道MOS晶体管构成。而且，开关SW2的栅极G2与比较器CMP的输出端子连接，比较器CMP的+输入端子以及-输入端子分别与基准电压VREF以及输出端子5连接。在此，比较器CMP在输出电压VOUT变得比基准电压VREF小时将表示输出端子5短路的检测信号输出到栅极G2。该检测信号是开关SW2能够接通的水平的信号。另外，基准电压VREF是与输出端子5短路时相对应的电压，开关SW2与检测信号相应地接通断开。
在此，开关SW2也可以漏极D2与栅极G1连接、源极S2与齐纳二极管T7的阴极K7连接。总之，只要在接地端子GND与栅极G1之间配置开关SW2使得在输出电压VOUT变得比基准电压VREF低时，齐纳二极管T7以其顺向为从接地端子GND向栅极G1的方向的方式连接在接地端子GND与栅极G1之间，能够将蓄积于开关SW1的栅极G1的电荷放电到接地端子GND即可。并且，只要在接地端子GND与栅极G1之间配置开关SW2使得在输出电压VOUT比基准电压VREF高时解除接地端子GND与栅极G1之间的齐纳二极管T7的连接即可。
接着，以下使用图7分为正常动作时和短路时来说明电源连接电路71的动作。
(正常动作时)
升压电路CP向开关SW1的栅极G1提供电荷，使栅极电压升压而开关SW1接通。当开关SW1接通时，从输入端子3将输入电压VIN作为输出电压VOUT而传递到输出端子5。输出端子5没有短路，因此输出电压VOUT比基准电压VREF大。输出电压VOUT比基准电压VREF大，因此，作为检测信号，比较器CMP将LOW输出到开关SW2的栅极G2。检测信号是LOW，因此开关SW2断开。此时，齐纳二极管T7浮置，栅极G1与接地端子GND之间被切断。在此，当升压电路CP停止向栅极G1提供电荷而使开关SW1断开时，输入电压VIN不会传递到输出端子5。另外，在开关SW1的栅极G1与输出端子5之间没有电流流经的路径，因此电流不会从输出端子5流向栅极G1。
这样，在电源连接电路71的正常动作时即使断开开关SW1，在开关SW1的栅极G1与输出端子5之间也没有路径，因此能够防止电流从输出端子5流向开关SW1的栅极G1。由此，能够防止多余的电力消耗。
(短路时)
当通过升压电路CP使开关SW1接通时，如果输出端子5与地短路，则输出电压VOUT变得比基准电压VREF小。由此，作为表示短路的检测信号，比较器CMP将HI输出到开关SW2的栅极G2。检测信号是HI，因此开关SW2接通。
当开关SW2接通时，对齐纳二极管T7施加与开关SW1的栅极源极间电压VGS相同的电压。当开关SW1的栅极源极间电压VGS变得比击穿电压VD大时，齐纳二极管T7接通而将蓄积于开关SW1的栅极G1的电荷放电到地GND。
这样，电源连接电路71由一个齐纳二极管T7构成，因此如果开关SW1所允许的最大的栅极源极间电压VGSMAX大于击穿电压VD则能够对蓄积于栅极G1的电荷进行放电。即，无需考虑顺向的阈值电压Vf(顺向电压Vf)。由此，即使是耐压低的开关也能够对蓄积于开关的栅极的电荷进行放电。即，能够降低开关的耐压、不需要耐压高的开关。
如以上那样，本实施方式的电源连接电路71根据上述的结构以及动作，即使是耐压低的开关SW1也能够防止输入端子3与输出端子5之间的开关SW1断开时的多余的电力消耗、对蓄积于开关SW1的栅极G1的电荷进行放电。
另外，本实施方式的电源连接电路71的整流元件部由一个齐纳二极管构成，因此还起到用于在栅极G1与接地端子GND之间形成电流路径的阈值电压的偏差小这样的效果。
并且，本实施方式的电源连接电路71利用了击穿电压时的反向电流电压特性，因此能够将栅极G1的电压在极短时间内钳位到击穿电压而对蓄积于栅极G1的电荷进行放电。即，齐纳二极管的反向电流电压特性在击穿电压时几乎是垂直的，因此与利用顺向阈值电压中的顺向电流电压特性相比，能够引起非常大的电流。
上述的本实施方式的电源连接电路的特征在于，具备：开关，其将从输入端子输入的输入电压作为输出电压而传递到输出端子；升压电路，其向上述开关的栅极提供电荷；以及电荷放电部，其具有一个齐纳二极管，在上述输出电压变得比基准电压低时，该一个齐纳二极管在上述接地端子与上述栅极之间连接成顺向为从接地端子向上述栅极的方向，并将蓄积于上述栅极的电荷放电到上述接地端子，其中，上述电荷放电部在上述输出电压高于基准电压时解除上述地与上述栅极之间的上述齐纳二极管的连接。
另外，本实施方式的电源连接电路的特征在于，在上述电源连接电路中，还具备短路检测部，该短路检测部在上述输出电压变得比上述基准电压低时输出表示上述输出端子短路的检测信号，其中，上述电荷放电部与上述检测信号相应地将蓄积于上述开关的栅极的电荷放电到接地端子。
(实施方式3)
图8是本发明的实施方式3的电源连接电路81的电路图。在图8中，电源连接电路81具备：开关SW1，其将通过输入端子3输入的输入电压VIN作为输出电压VOUT而传递到输出端子5；以及升压电路CP，其向开关SW1的栅极G1提供电荷。另外，具备：二极管DI1～DI3，其用于将蓄积于栅极G1的电荷放电到接地端子GND；以及比较器CMP，其将输出电压VOUT与基准电压VREF进行比较。并且，具备与比较器CMP的输出相应地使电荷从栅极G1流向地GND的开关SW2。在实施方式3的电源连接电路81中，实施方式1的整流元件部63由串联连接成顺向为从上述栅极向上述接地端子的方向的一个以上的二极管DI1～DI3构成。二极管DI1～DI3的一个端子A8是串联端的阳极、另一个端子K8是串联端的阴极。二极管DI1～DI3的各自的顺向阈值电压Vf的总和是与齐纳二极管T7的击穿电压VD相同或比它低的电压值。
开关SW1的漏极D1与输入端子3连接，开关SW1的源极S1与输出端子5连接，开关SW1的栅极G1与升压电路CP连接。另外，栅极G1与二极管DI1的阳极A8连接，二极管DI1的阴极与二极管DI2的阳极连接，二极管DI2的阴极与二极管DI3的阳极连接，二极管DI3的阴极与开关SW2的漏极D2连接，开关SW2的源极S2与接地端子GND连接。在此，开关SW1、SW2由N沟道MOS晶体管构成。而且，开关SW2的栅极G2与比较器CMP的输出端子连接，比较器CMP的+输入端子以及-输入端子分别与基准电压VREF以及输出端子5连接。在此，比较器CMP在输出电压VOUT变得比基准电压VREF小时将表示输出端子5短路的检测信号输出到栅极G2。该检测信号是开关SW2能够接通的水平的信号。另外，基准电压VREF是与输出端子5短路时相对应的电压，开关SW2与检测信号相应地接通断开。
在此，也可以开关SW2的漏极D2与栅极G1连接、源极S2与二极管DI1的阳极连接。总之，只要在接地端子GND与栅极G1之间配置开关SW2使得在输出电压VOUT变得比基准电压VREF低时，二极管DI1～DI3以其顺向为从栅极G1向接地端子GND的方向的方式连接在栅极G1与接地端子GND之间，能够将蓄积于开关SW1的栅极G1的电荷放电到接地端子GND即可。并且，只要在接地端子GND与栅极G1之间配置开关SW2使得在输出电压VOUT比基准电压VREF高时解除接地端子GND与栅极G1之间的二极管DI1～DI3的连接即可。
接着，以下使用图8分为正常动作时和短路时来说明电源连接电路81的动作。
(正常动作时)
升压电路CP向开关SW1的栅极G1提供电荷，使栅极电压升压而使开关SW1接通。当开关SW1接通时，从输入端子3将输入电压VIN作为输出电压VOUT而传递到输出端子5。输出端子5没有短路，因此输出电压VOUT比基准电压VREF大。由于输出电压VOUT比基准电压VREF大，因此，作为检测信号，比较器CMP将LOW输出到开关SW2的栅极G2。检测信号是LOW，因此开关SW2断开。此时，二极管DI1～DI3浮置，栅极G1与接地端子GND之间被切断。在此，当升压电路CP停止向栅极G1提供电荷而断开开关SW1时，输入电压VIN不会传递到输出端子5。另外，在开关SW1的栅极G1与输出端子5之间没有电流流过的路径，因此电流不会从输出端子5流向栅极G1。
这样，即使在电源连接电路81的正常动作时断开开关SW1，也由于在开关SW1的栅极G1与输出端子5之间没有路径，而能够防止电流从输出端子5流向开关SW1的栅极G1。由此，能够防止多余的电力消耗。
(短路时)
当通过升压电路CP使开关SW1接通时，如果输出端子5短路到地，则输出电压VOUT变得比基准电压VREF小。由此，作为表示短路的检测信号，比较器CMP将HI输出到开关SW2的栅极G2。检测信号是HI，因此开关SW2接通。
当开关SW2接通时，对二极管DI1～DI3施加与开关SW1的栅极源极间电压VGS相同的电压。当开关SW1的栅极源极间电压VGS变得比阈值电压大时，二极管DI1～DI3分别导通而将蓄积于开关SW1的栅极G1的电荷放电到接地端子GND。在本实施方式中，阈值电压是齐纳二极管的击穿电压VD以下且开关SW1的阈值电压Vth以上的电压值。此外，如果阈值电压是齐纳二极管的击穿电压VD以下且开关SW1的阈值电压Vth以上，则二极管的数量不限于三个，可以是n个(n为自然数)。
这样，如果开关SW1所允许的最大的栅极源极间电压VGSMAX大于阈值电压则电源连接电路81能够对蓄积于栅极G1的电荷进行放电。由此，即使是耐压低的开关也能够对蓄积于开关的栅极的电荷进行放电。即，能够降低开关的耐压、不需要耐压高的开关。
如以上那样，本实施方式的电源连接电路81根据上述的结构以及动作，即使是耐压低的开关SW1也能够防止输入端子3与输出端子5之间的开关SW1断开时的多余的电力消耗、对蓄积于开关SW1的栅极G1的电荷进行放电。
(实施方式4)
图9是实施方式4的电源连接电路的电路图。
本实施方式的电源连接电路91是将实施方式3的电源连接电路81中的二极管DI1～DI3替换为二极管连接的MOS晶体管M1～M3。MOS晶体管M1～M3是N沟道MOS晶体管，各自的栅极和漏极连接。而且，MOS晶体管M1的漏极A9同与栅极G1相同的连接点连接，源极与MOS晶体管M2的漏极连接。MOS晶体管M2的源极与MOS晶体管M3的漏极连接，MOS晶体管M3的源极K9与开关SW2的漏极D2连接。
此外，电源连接电路91不限于N沟道MOS晶体管，还能够由二极管连接的P沟道MOS晶体管构成。并且，与实施方式3同样地，MOS晶体管的数量不限于三个，可以是n个(n为自然数)。
本实施方式的电源连接电路91的动作以及效果与实施方式3的电源连接电路81相同，因此省略说明。
(实施方式5)
图10是实施方式5的电源连接电路的电路图。
本实施方式的电源连接电路101是将实施方式3的电源连接电路81中的二极管DI1～DI3替换为二极管连接的双极型晶体管B1～B3。双极型晶体管B1～B3是NPN型晶体管，各自的集电极和基极连接。而且，双极型晶体管B1的集电极A10同与栅极G1相同的连接点连接，发射极与双极型晶体管B2的集电极连接。双极型晶体管B2的发射极与双极型晶体管B3的集电极连接，双极型晶体管B3的发射极K10与开关SW2的漏极D2连接。
此外，电源连接电路101不限于NPN型晶体管，还能够由二极管连接的PNP型晶体管构成。并且，与实施方式3同样地，双极型晶体管的数量不限于三个，可以是n个(n为自然数)。
本实施方式的电源连接电路101的动作以及效果与实施方式3的电源连接电路81相同，因此省略说明。
(实施方式6)
图11是实施方式6的电源连接电路的电路图。
在图11中，电源连接电路111具备：MOS开关SW1，其将从输入端子3输入的输入电压VIN作为输出电压VOUT而传递到输出端子5；以及升压电路CP，其向MOS开关SW1的栅极G1提供电荷。另外，具备：开关SW2，其连接在栅极G1与接地端子GND之间，用于将蓄积于栅极G1的电荷放电到接地端子GND；振荡电路OSC，其向开关SW2的栅极提供时钟信号；以及比较器CMP，其将输出电压VOUT与基准电压VREF进行比较，并与其比较结果相应地启动振荡电路OSC。比较器CMP的输出端子与振荡电路OSC的使能端子连接，振荡电路OSC的输出端子与开关SW2的栅极G2连接。开关SW2由N沟道MOS晶体管构成。另外，振荡电路OSC在HI输入到使能端子时启动，输出规定的频率的时钟信号。振荡电路OSC在LOW输入到使能端子时无效，停止动作而输出LOW。
本实施方式的电源连接电路111的电荷放电部由开关SW2和作为时钟信号提供部的振荡电路OSC构成。
接着，以下使用图11分为正常动作时和短路时来说明电源连接电路111的动作。
(正常动作时)
升压电路CP向开关SW1的栅极G1提供电荷，使栅极电压升压而使开关SW1接通。当开关SW1接通时，从输入端子3将输入电压VIN作为输出电压VOUT而传递到输出端子5。输出端子5没有短路，因此输出电压VOUT比基准电压VREF大。由于输出电压VOUT比基准电压VREF大，因此，作为检测信号，比较器CMP将LOW输出到振荡电路OSC的使能端子。由此，振荡电路OSC成为无效，将LOW输出到栅极G2。而且，开关SW2断开。即，切断从栅极G1向接地端子GND的电流路径。在此，当停止升压电路CP向栅极G1提供电荷而断开开关SW1时，输入电压VIN不会传递到输出端子5。另外，开关SW1的栅极G1与输出端子5之间没有电流流经的路径，因此电流不会从输出端子5流向栅极G1。
这样，即使在电源连接电路111的正常动作时断开开关SW1，也由于在开关SW1的栅极G1与输出端子5之间也没有路径，而能够防止电流从输出端子5流向开关SW1的栅极G1。由此，能够防止多余的电力消耗。
(短路时)
当通过升压电路CP使开关SW1接通时，如果输出端子5与地短路，则输出电压VOUT变得比基准电压VREF小。由此，作为表示短路的检测信号，比较器CMP将HI输出到振荡电路OSC的使能端子。由此，振荡电路OSC启动，将时钟信号输出到栅极G2。
在时钟信号为HI的区间，开关SW2接通，在栅极G1与接地端子GND之间形成电流路径，对蓄积于栅极G1的电荷进行放电。
在时钟信号为LOW的区间，开关SW2断开，切断栅极G1与接地端子GND之间的电流路径。当切断电流路径时，从升压电路CP再次将电荷提供给栅极G1而开关SW1接通。在此，如果解除了输出端子5的短路，则输出电压VOUT变得比基准电压VREF大，因此比较器CMP将LOW输出到振荡电路OSC的使能端子。由此，振荡电路OSC无效，动作停止。另外，LOW输出到栅极G2，开关SW2断开。在此，如果输出端子5保持短路，则输出电压VOUT变得比基准电压VREF小，因此比较器CMP将HI输出到振荡电路OSC的使能端子。而且，振荡电路OSC将时钟信号输出到开关SW2的栅极，在时钟信号为HI的区间开关SW2接通，将蓄积于栅极G1的电荷放电到接地端子。
这样，电源连接电路111通过形成从栅极G1向与输出端子5不同的接地端子GND的电流路径而栅极电压不需要超过大的阈值电压，因此即使MOS开关SW1是耐压低的开关也能够对蓄积于开关的栅极的电荷进行发电。即，能够降低开关的耐压，不需要耐压高的开关。
并且，本实施方式的电源连接电路111是不使用整流元件的结构，因此与使用了整流元件的方式相比，能够使MOS开关SW1的耐压降低与整流元件的阈值电压相当的量。
如上述那样，本实施方式的电源连接电路111在输出电压VOUT低于基准电压VREF时将时钟信号提供给开关SW2的控制端子即栅极G2，在输出电压VOUT高于基准电压VREF时停止提供时钟信号，通过这样的动作，即使是耐压低的开关SW1也能够防止输入端子3与输出端子5之间的开关SW1断开时的多余的电力消耗、能够对蓄积于开关SW1的栅极G1的电荷进行放电。
此外，振荡电路OSC所输出的时钟信号不限于周期性地重复HI和LOW的脉冲信号，也可以是在规定的时间成为HI之后成为LOW的单稳脉冲信号、在规定的时间成为HI之后成为LOW、再次在规定的时间成为HI之后成为LOW的双稳脉冲信号、重复在规定的时间成为HI之后成为LOW的脉冲信号。
(实施方式7)
图12是实施方式7的电源连接电路的电路图。
本实施方式的电源连接电路121是在实施方式6中，时钟信号提供部在输出电压VOUT低于基准电压VREF时将升压电路CP的内部的时钟信号CLK提供给开关SW2的栅极G2，在输出电压VOUT高于基准电压VREF时停止提供升压电路CP的内部的时钟信号。
具体地说，时钟信号提供部由与电路AND构成，该与电路AND取在升压电路CP中生成向栅极G1的升压电压所使用的内部的时钟信号CLK与比较器CMP的检测信号的逻辑与，将其结果输出给开关SW2。与电路AND的一个端子与升压电路的内部的时钟信号CLK的节点连接，将时钟信号CLK输出到升压电路CP的外部。而且，与电路AND的另一个端子与比较器CMP的输出端子连接。并且，与电路AND的输出端子与开关SW2的栅极G2连接。
当比较器CMP输出LOW时，与电路AND与时钟信号CLK的逻辑值无关地输出LOW来断开开关SW2。即，此时与电路AND停止将时钟信号CLK提供给开关SW2。
当比较器CMP输出HI时，与电路AND的一个端子有效，将时钟信号CLK提供给开关SW2的栅极G2。
本实施方式的电源连接电路121直接利用升压电路CP的内部的时钟信号CLK，利用一个逻辑门(与电路AND)，根据比较器CMP的输出使时钟信号CLK有效以及无效，因此能够极大地减小电路规模。
本实施方式的电源连接电路121的其它的动作以及效果与实施方式6的电源连接电路111相同，因此省略。
附图标记说明
1、21、31、41、51、61、71、81、91、101、111、121：电源连接电路；3：输入端子；5：输出端子；33、43、53、57：电荷放电部；55、59、63：整流元件部；VIN：输入电压；VOUT：输出电压；VGS：栅极源极间电压；VD：击穿电压；Vf：阈值电压；VREF：基准电压；SW1：开关；SW2：开关部；D1、D2：漏极；S1、S2：源极；G1、G2：栅极；CP：升压电路；T1、T2、T6：齐纳二极管；DI1、DI2、DI3：二极管；M1、M2、M3：MOS晶体管；B1、B2、B3：双极型晶体管；A1、A2、A6、A7、A8、A9、A10：阳极；K1、K2、K6、K7、K8、K9、K10：阴极；CMP：比较器；GND：接地端子；OSC：振荡电路。

Claims (21)

1.一种电源连接电路，其特征在于，具备：
MOS开关，其漏极连接于输入端子，源极连接于输出端子；
升压电路，其向上述MOS开关的栅极提供电荷；
电荷放电部，其连接在上述栅极与接地端子之间；以及
比较器，其将上述输出端子的电压与基准电压进行比较，
其中，上述电荷放电部具备：
整流元件部，其连接在上述栅极与上述接地端子之间；以及
开关，其在上述栅极与上述接地端子之间与上述整流元件部串联连接，上述比较器的输出信号输入到该开关的控制端子。
2.根据权利要求1所述的电源连接电路，其特征在于，
上述整流元件部由一个齐纳二极管构成，该一个齐纳二极管的阴极连接于上述栅极一侧，阳极连接于上述接地端子一侧。
3.根据权利要求1所述的电源连接电路，其特征在于，
上述整流元件部由串联连接成顺向为从上述栅极向上述接地端子的方向的一个以上的二极管构成。
4.根据权利要求1所述的电源连接电路，其特征在于，
上述整流元件部由一个以上的二极管连接的MOS晶体管构成，该一个以上的二极管连接的MOS晶体管串联连接成顺向为从上述栅极向上述接地端子的方向。
5.根据权利要求1所述的电源连接电路，其特征在于，
上述整流元件部由一个以上的二极管连接的双极型晶体管构成，该一个以上的二极管连接的双极型晶体管串联连接成顺向为从上述栅极向上述接地端子的方向。
6.一种电源连接电路，其特征在于，具备：
MOS开关，其漏极连接于输入端子，源极连接于输出端子；
升压电路，其向上述MOS开关的栅极提供电荷；
电荷放电部，其连接在上述栅极与接地端子之间；以及
比较器，其将上述输出端子的电压与基准电压进行比较，
其中，上述电荷放电部具备：
开关，其连接在上述栅极与上述接地端子之间；以及
时钟信号提供部，其根据上述比较器的输出信号将时钟信号提供给上述开关的控制端子。
7.根据权利要求6所述的电源连接电路，其特征在于，
上述时钟信号提供部具备振荡电路，该振荡电路根据上述比较器的输出信号启动来生成上述时钟信号。
8.根据权利要求6所述的电源连接电路，其特征在于，
上述时钟信号提供部根据上述比较器的输出信号将上述升压电路的内部的时钟信号提供给上述开关的控制端子。
9.一种电源连接电路，其特征在于，具备：
MOS开关，其从第一端子输入输入电压，在第二端子输出输出电压；
升压电路，其向上述MOS开关的栅极提供电荷；以及
电荷放电部，其在上述输出电压低于基准电压时形成从上述栅极向第三端子的电流路径，在上述输出电压高于上述基准电压时切断上述电流路径。
10.根据权利要求9所述的电源连接电路，其特征在于，
上述电荷放电部具备开关部，该开关部用于在上述输出电压低于上述基准电压时形成上述电流路径，在上述输出电压高于上述基准电压时切断上述电流路径。
11.根据权利要求10所述的电源连接电路，其特征在于，
上述电荷放电部还具备整流元件部，该整流元件部的阈值电压为齐纳二极管的击穿电压以下且上述开关的阈值电压以上，
上述开关部在上述输出电压低于上述基准电压时将上述整流元件部连接到上述栅极与上述第三端子之间，在上述输出电压高于上述基准电压时解除上述栅极与上述第三端子之间的上述整流元件部的连接。
12.根据权利要求11所述的电源连接电路，其特征在于，
上述整流元件部与上述开关部在上述栅极与上述第三端子之间相互串联连接。
13.根据权利要求12所述的电源连接电路，其特征在于，
上述整流元件部由一个齐纳二极管构成，该一个齐纳二极管的阴极连接于上述栅极一侧，阳极连接于上述第三端子一侧。
14.根据权利要求12所述的电源连接电路，其特征在于，
上述整流元件部由串联连接成顺向为从上述栅极向上述第三端子的方向的一个以上的二极管构成。
15.根据权利要求12所述的电源连接电路，其特征在于，
上述整流元件部由一个以上的二极管连接的MOS晶体管构成，该一个以上的二极管连接的MOS晶体管串联连接成顺向为从上述栅极向上述第三端子的方向。
16.根据权利要求12所述的电源连接电路，其特征在于，
上述整流元件部由一个以上的二极管连接的双极型晶体管构成，该一个以上的二极管连接的双极型晶体管串联连接成顺向为从上述栅极向上述第三端子的方向。
17.根据权利要求10所述的电源连接电路，其特征在于，
上述电荷放电部还具备时钟信号提供部，该时钟信号提供部在上述输出电压低于上述基准电压时将时钟信号提供给上述开关部的控制端子，在上述输出电压高于上述基准电压时停止上述时钟信号的提供。
18.根据权利要求17所述的电源连接电路，其特征在于，
上述时钟信号提供部具备振荡电路，该振荡电路在上述输出电压低于上述基准电压时生成上述时钟信号，在上述输出电压高于上述基准电压时停止上述时钟信号的生成。
19.根据权利要求17所述的电源连接电路，其特征在于，
上述时钟信号提供部在上述输出电压低于上述基准电压时将上述升压电路的内部的时钟信号提供给上述开关部的控制端子，在上述输出电压高于上述基准电压时停止上述升压电路的内部的时钟信号的提供。
20.根据权利要求10～19中的任一项所述的电源连接电路，其特征在于，
还具备短路检测部，该短路检测部在上述输出电压变得比上述基准电压低时输出表示上述输出端子短路的检测信号，
上述电荷放电部根据上述检测信号将蓄积于上述MOS开关的栅极的电荷放电到上述第三端子。
21.根据权利要求20所述的电源连接电路，其特征在于，
上述短路检测部具备比较器，该比较器将上述输出电压与上述基准电压进行比较而输出上述检测信号。
CN201380001224.8A 2012-03-01 2013-02-22 电源连接电路 Pending CN103518326A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-045624 2012-03-01
JP2012045624 2012-03-01
PCT/JP2013/001007 WO2013128859A1 (ja) 2012-03-01 2013-02-22 電源接続回路

Publications (1)

Publication Number Publication Date
CN103518326A true CN103518326A (zh) 2014-01-15

Family

ID=49082074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380001224.8A Pending CN103518326A (zh) 2012-03-01 2013-02-22 电源连接电路

Country Status (4)

Country Link
US (1) US9136833B2 (zh)
JP (1) JP5695207B2 (zh)
CN (1) CN103518326A (zh)
WO (1) WO2013128859A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6270711B2 (ja) * 2014-12-26 2018-01-31 アルプス電気株式会社 出力回路及びこれを有する電流センサ
US10348286B2 (en) * 2016-07-06 2019-07-09 Delta Electronics, Inc. Waveform conversion circuit for gate driver
US10826484B2 (en) 2016-07-06 2020-11-03 Delta Electronics, Inc. Waveform conversion circuit for gate driver
JP6773499B2 (ja) * 2016-09-21 2020-10-21 株式会社日立製作所 半導体駆動装置ならびにこれを用いた電力変換装置
CN107908220B (zh) * 2017-11-30 2019-11-26 上海华虹宏力半导体制造有限公司 一种适用于宽电源电压范围的参考电压产生电路
WO2020194661A1 (ja) * 2019-03-28 2020-10-01 パーソルＡｖｃテクノロジー株式会社 電源装置
JP7427871B2 (ja) * 2019-05-15 2024-02-06 富士電機株式会社 半導体装置
JP2021034839A (ja) * 2019-08-22 2021-03-01 株式会社オートネットワーク技術研究所 スイッチ装置
US20210105010A1 (en) * 2019-10-08 2021-04-08 Delta Electronics, Inc. Gate-driving circuit
CN115694454A (zh) * 2021-07-23 2023-02-03 西安来颉半导体有限公司 负荷开关设备和控制方法
JP2023042412A (ja) * 2021-09-14 2023-03-27 株式会社東芝 電子回路、方法、電子システム及びコンピュータプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5322803A (en) * 1989-10-31 1994-06-21 Sgs-Thomson Microelelctronics S.R.L. Process for the manufacture of a component to limit the programming voltage and to stabilize the voltage incorporated in an electric device with EEPROM memory cells
US5361008A (en) * 1992-03-03 1994-11-01 Nec Corporation Switching circuit of low power consumption
CN1738202A (zh) * 2004-08-20 2006-02-22 恩益禧电子股份有限公司 半导体器件
US20070008672A1 (en) * 2005-07-07 2007-01-11 Yazaki Corporation Overcurrent detecting apparatus
US20100155962A1 (en) * 2008-11-27 2010-06-24 Panasonic Corporation Semiconductor device and method for fabricating the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180831B2 (ja) * 1991-03-22 2001-06-25 富士電機株式会社 絶縁ゲート制御半導体装置
JP2679582B2 (ja) * 1993-08-26 1997-11-19 日本電気株式会社 半導体装置
JP2002076865A (ja) 2000-08-25 2002-03-15 Toshiba Microelectronics Corp 半導体集積回路装置
JP3739376B2 (ja) 2003-12-08 2006-01-25 株式会社ルネサステクノロジ 半導体装置
JP4271169B2 (ja) * 2004-08-20 2009-06-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4726531B2 (ja) * 2005-04-26 2011-07-20 ローム株式会社 スイッチングレギュレータ及びこれを備えた電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5322803A (en) * 1989-10-31 1994-06-21 Sgs-Thomson Microelelctronics S.R.L. Process for the manufacture of a component to limit the programming voltage and to stabilize the voltage incorporated in an electric device with EEPROM memory cells
US5361008A (en) * 1992-03-03 1994-11-01 Nec Corporation Switching circuit of low power consumption
CN1738202A (zh) * 2004-08-20 2006-02-22 恩益禧电子股份有限公司 半导体器件
US20070008672A1 (en) * 2005-07-07 2007-01-11 Yazaki Corporation Overcurrent detecting apparatus
US20100155962A1 (en) * 2008-11-27 2010-06-24 Panasonic Corporation Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
JP5695207B2 (ja) 2015-04-01
US20140368255A1 (en) 2014-12-18
WO2013128859A1 (ja) 2013-09-06
JPWO2013128859A1 (ja) 2015-07-30
US9136833B2 (en) 2015-09-15

Similar Documents

Publication Publication Date Title
CN103518326A (zh) 电源连接电路
CN102150342B (zh) 不间断电源设备
CN102891670B (zh) 一种上电复位电路
US20120274390A1 (en) Power supply circuit
KR20160067019A (ko) 다수의 스위치 회로에 전압을 제공하기 위한 전하 펌프 회로
CN101212176A (zh) 升压电路
CN102271300B (zh) 一种集成的麦克风偏置电压控制方法和偏置电压生成电路
JP6778142B2 (ja) 電子機器およびその電源回路
JP2009284689A (ja) 過電圧保護回路およびそれを用いた電子機器
CN103036266B (zh) 过充电防止电路和半导体装置
CN207490890U (zh) 一种复位电路
CN102136794B (zh) 电荷泵浦驱动电路以及电荷泵浦系统
CN104467063A (zh) 电池监视装置以及电池监视系统
CN114531014B (zh) 同步整流器的供电电路、装置及设备
CN103532371A (zh) 负电压产生电路
CN106484648B (zh) 一种通信设备、系统及数据发送、接收方法
JP2005318303A (ja) トランジスタ駆動回路及びトランジスタ駆動方法
US20130003428A1 (en) Power supply system and electrical device with same
JP5750326B2 (ja) 電子機器の保護回路
CN103080759A (zh) 蓄电模块过电压检测装置
CN105144558A (zh) 电荷泵电路
CN106484643B (zh) 一种通信设备、系统及数据发送、接收方法
CN218850618U (zh) 洗地机和供电电路
CN117439381B (zh) 一种功能复用电路及直流-直流转换器
CN210444050U (zh) 一种充电控制装置及pos机

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20170111