JP2013027102A - 電子機器の保護回路 - Google Patents
電子機器の保護回路 Download PDFInfo
- Publication number
- JP2013027102A JP2013027102A JP2011158044A JP2011158044A JP2013027102A JP 2013027102 A JP2013027102 A JP 2013027102A JP 2011158044 A JP2011158044 A JP 2011158044A JP 2011158044 A JP2011158044 A JP 2011158044A JP 2013027102 A JP2013027102 A JP 2013027102A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- protection circuit
- control signal
- discharge control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Sources (AREA)
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
【解決手段】入力端子101、出力端子102、入力端子101と出力端子とを電気的に離接するスイッチ103、入力端子101から入力された入力電圧Vinが、予め設定されている電圧Vddより大きい場合、入力電圧Vinの自己電圧を電力源としてディスチャージ制御信号Xを発生するディスチャージ信号発生回路105を含み、ディスチャージ制御信号Xは、スイッチ103を、入力端子101と出力端子102との間の信号伝達経路を切断するように動作させる。
【選択図】 図1
Description
このような問題を解消するための従来技術としては、例えば、図13に記載された特許文献1記載の保護回路がある。図13に示した従来技術は、パソコン等にUSB端子を装着し、USBデバイスを介して2次電池の充電を行う電子機器の内部回路をサージ電圧から保護する保護回路である。
また、サージ電圧には、主に高周波成分(AC成分)を含むもの、主に低周波数成分(DC成分)を含むもの、その両方を含むものが考えられる。このような様々なサージ電圧に上記した従来技術の保護回路を使って対応しようとすれば、スイッチ131をサージ電圧の入力と略同時にオフし、内部電圧が所定の電圧に達するまでオフしておかなければならない。
以上の課題を解決するため、本発明の電子機器の保護回路は、電源端子を有する電子機器を保護する電子機器の保護回路であって、電圧が入力される入力端子(例えば図1に示した入力端子101)と、前記入力端子から入力された電圧を前記電子機器の内部に出力する出力端子(例えば図1に示した出力端子102)と、前記入力端子と前記出力端子とを電気的に離接するスイッチ(例えば図1に示したスイッチ103)と、前記入力端子から入力された入力電圧が、予め設定されている電圧より大きい場合、前記入力電圧の自己電圧を電力源としてディスチャージ制御信号を発生するディスチャージ信号発生回路(例えば図1に示したディスチャージ信号発生回路105)と、を含み、前記ディスチャージ制御信号は、前記スイッチを、前記入力端子と前記出力端子との間の信号伝達経路を切断するように動作させることを特徴とする。
また、本発明の電子機器の保護回路は、上記した発明において、前記電子機器の内部電圧によって動作する他の保護回路(例えば、実施形態1で記した「一般的な保護回路」)をさらに含み、前記他の保護回路は、入力電圧を電力源として内部電圧を生成する内部電圧生成回路(例えば、図1に示したLDO106)を含み、前記ディスチャージ信号発生回路は、前記内部電圧の値が予め設定された値に達すると、動作を停止することが望ましい。
また、本発明の電子機器の保護回路は、前記ディスチャージ信号発生回路が、前記入力端子とグラウンドとの間に、第1インピーダンス素子(例えば図2に示した容量素子202)と、当該第1インピーダンス素子に直列に接続された第2インピーダンス素子(例えば図2に示した抵抗素子203)と、を含み、前記第1インピーダンス素子と第2インピーダンス素子とが直列に接続される接続点(例えば図2に示した接続部p)から前記ディスチャージ制御信号(例えば図2に示したディスチャージ制御信号X)を出力することが望ましい。
また、本発明の電子機器の保護回路は、前記第1インピーダンス素子が抵抗素子(例えば図5に示した抵抗素子502)であり、前記第2インピーダンス素子が、前記入力端子から前記グラウンドへ向かう方向を順方向とするダイオード(例えば図5に示したダイオード503)であることが望ましい。
(実施形態1)
(構成)
図1は、実施形態1の電子機器の保護回路を説明するための回路図である。図示した保護回路は、電子機器の内部に設けられ、ケーブル等の端子(図示せず)が装着される電源端子から入力されるサージ電圧から電子機器を保護するよう機能する。なお、実施形態1では、ケーブル端子と電源端子の両方がUSB規格に則って製造されたUSB端子であるものとする。
なお、スイッチ103、104は、上記した極性のMOSトランジスタとして構成されるものに限定されるものではない。スイッチ103をPチャネルMOSトランジスタで構成する場合、スイッチ103のゲートにはNチャネルMOSトランジスタで構成する場合の逆極性の信号が与えられる。また、MOSトランジスタ104をPチャネルMOSトランジスタで構成する場合、MOSトランジスタ104のゲートには、MOSトランジスタ104をNチャネルMOSトランジスタで構成する場合と逆極性のディスチャージ制御信号が与えられる。
上記したように、スイッチ103はNチャネルMOSトランジスタであるから、ゲートがグラウンドに短絡された場合は完全にオフ状態になる。このため、入力電圧に発生したサージが出力端子102に伝わることがなく、出力端子102よりも後段の回路がサージ電圧から保護される。
さらに、図1に示した回路は、発振器109と昇圧回路110とを備えている。発振器109、昇圧回路110は、LDO106によって生成された電圧Vddまたは二次電池112から電圧の供給を受けてスイッチ103のゲート電圧を昇圧する駆動信号PGを出力する。ゲート電圧の昇圧によってスイッチ103のゲートがオンし、入力電圧Vinが入力端子101から出力端子102に伝えられる。
また、ノード208とグラウンドとの間に接続されたMOSトランジスタ204のゲートにはLDO106によって生成された電圧が印加される。LDO106によって生成される電圧がVddに達すると、MOSトランジスタ204はオンし、ノード208がグラウンドに短絡され、ディスチャージ制御信号Xの出力が停止する。
次に、以上説明した構成の動作について説明する。なお、図1に示した構成の動作は、USBデバイスの内部電圧がVddに達している場合(1)と、内部電圧がVddに達していなくても二次電池112からVdd以上の電圧が供給される場合(2)と、内部電圧、二次電池112のいずれの電圧もVddに満たない場合(3)とで相違する。実施形態1の保護回路は、(3)の内部電圧、二次電池112のいずれの電圧もVddに満たない場合に動作する。
つまり、実施形態1の保護回路は、内部電圧を用いることなく、サージ電圧の自己電力(自己エネルギー)を電力源に利用して、スイッチ103をオフすることができる。このため、二次電池112の電圧がVddより低く、入力電圧VinからVddの内部電圧が生成される以前であっても、サージ電圧からUSBデバイスの内部回路を保護することができる。また、実施形態1の保護回路は、サージ電圧に対して高速にスイッチ103をオフすることができるので、特に高周波数のサージ電圧に対して有効である。また、容量素子202の容量値C1、抵抗素子203の抵抗値R2を大きくするほど広い周波数範囲のサージ電圧から内部回路を保護することができる。
図4(a)〜(c)は、実施形態1の保護回路の動作を説明するためのタイミングチャートである。図4(a)〜(c)は、いずれもUSBデバイスにサージ電圧が入力されない場合の入力電圧Vin、内部電圧、駆動信号PG、ディスチャージ制御信号Z、ディスチャージ制御X、スイッチ103のゲート電圧(GATE)、出力電圧Voutを示している。また、図4(a)はサージ電圧が入力されていない場合の上記パラメータを示している。なお、図4(a)では、USBデバイスの内部電圧が保護回路を動作させることができる電圧Vddに達していない場合について示している。
入力電圧Vinが時刻t0に入力されると、ディスチャージ信号発生回路105は入力電圧Vinの変化に応じてディスチャージ制御信号Xを出力する。
時刻t2において内部電圧がVddに達すると、ディスチャージ信号発生回路105が停止するとともに、図1に示した昇圧回路110が動作する。昇圧回路110は、時刻t3においてスイッチ103のゲートに駆動信号PGを出力する。駆動信号PGによってスイッチ103のゲートがオンし、出力電圧Voutが出力される。
内部電圧がVdd以上である場合、LDO106が、ディスチャージ信号発生回路105の動作を停止する。このため、サージ電圧が入力電圧Vinとして入力されても、ディスチャージ信号発生回路105が動作することはない。
コンパレータ107は、入力電圧Vinを基準電圧Vrefと比較する。今、保護回路にはサージ電圧が入力されているから、入力電圧Vinは基準電圧Vrefよりも大きく、コンパレータ107からはディスチャージ制御信号Zが出力される。ディスチャージ制御信号ZによってMOSトランジスタ108がオンし、スイッチ103のゲートがグラウンドにフォースされる。このため、スイッチ103がオフ状態になり、入力端子101から入力されたサージ電圧は、出力端子102を介してUSBデバイスの内部に伝わらない。
さらに、時刻t3において駆動信号PGが出力されるようになると、スイッチ103のゲート電圧が上昇してスイッチ103がオン状態になる。時刻t4において、入力電圧Vinに再びサージが発生すると、コンパレータ107が入力電圧Vinが基準電圧Vrefを上回る間(時刻t4〜t5)、ディスチャージ制御信号Zを出力してスイッチ103のゲートをオフさせる。このため、出力電圧Voutは、時刻t4〜t5の間わずかに低下していることが分かる。
サージ電圧が入力電圧Vinとして時刻t0に入力されると、ディスチャージ信号発生回路105は入力電圧Vinの変化に応じてディスチャージ制御信号Xを出力する。このとき、サージの発生によって入力電圧Vinの値は予め設定されている値よりも大きいから、ディスチャージ制御信号Xの値が大きくなる。ディスチャージ制御信号Xの値がMOSトランジスタ104の閾値電圧以上に達すると、MOSトランジスタ104がオンする。
また、ディスチャージ制御信号Xは、サージ電圧によって受動的に発生する信号であるから、サージ電圧が入力端子101から入力されるのと略同時に発生する。このため、実施形態1は、入力電圧Vinを基準電圧Vrefと比較する従来技術よりも速やかにディスチャージ制御信号Xを出力することができるので、完全にスイッチ103をオフしてわずかなゲート電圧の上昇も抑えることができる。
さらに、時刻t4において駆動信号PGが出力されるようになると、スイッチ103のゲート電圧が上昇してスイッチ103がオン状態になる。時刻t5において、入力電圧Vinに再びサージが発生すると、コンパレータ107は、入力電圧Vinが基準電圧Vrefを上回る間(時刻t5〜t6)、ディスチャージ制御信号Zを出力してスイッチ103のゲートをオフさせる。このため、出力電圧Voutは、時刻t5〜t6の間わずかに低下していることが分かる。
次に、本発明の実施形態2について説明する。
(構成)
実施形態2の保護回路は、実施形態1と同様に、USBデバイスの内部電圧がVddに達する以前に動作する保護回路である。そして、実施形態2の保護回路は、図1に示したディスチャージ信号発生回路の構成が相違する点で実施形態1と相違するものである。なお、実施形態1の保護回路を含む保護回路の全体図は、図1のディスチャージ信号発生回路105をディスチャージ信号発生回路505とするものであるから、その図示及び説明を省くものとする。
また、抵抗素子501と抵抗素子502との共通接続部qとグラウンドとの間には、ツェナーダイオード506を含む素子保護回路507が接続されている。ツェナーダイオード506のアノードはグラウンドに接続され、カソードは、抵抗素子501と抵抗素子502の共通接続部に接続されている。素子保護回路507は、入力端子101に過電圧が印加された場合に抵抗素子501、抵抗素子502、ダイオード503への印加電圧が素子耐圧を超えて破壊されないように保護するものである。このために、入力電圧Vinが降伏電圧を超えると、素子保護回路507を介して電流が流れ、過電圧がディスチャージ制御信号Yとして放電される。
次に、実施形態2の保護回路の動作を説明する。
実施形態2の保護回路では、入力端子101にサージ電圧が入力されると、抵抗素子501、502の合成抵抗とダイオード503との分圧回路によって抵抗素子502とダイオード503との共通接続部qからディスチャージ信号Yが出力される。ダイオード503のアノード、カソード間の電流電圧特性は、指数関数特性を有する。つまり、ダイオード503は、非線形な抵抗として作用する。
以上のように、実施形態2では、内部電圧がVddに達する以前にサージ電圧が入力された場合、スイッチ103が完全にオフするので、サージ電圧が入力端子101から出力端子102に伝達されなくなる。
また、実施形態2は、ローパスフィルタから放電電圧をディスチャージ制御信号Yとして出力するので、緩やかに立ち上がるサージ電圧よりディスチャージ制御信号Yを出力することができる。このため、実施形態2の保護回路は、特に、低い周波数のサージ電圧に対して有効にスイッチ103をオフすることができる。また、ダイオード503の空乏層容量、MOSトランジスタ104のゲート容量を小さくする程、ローパスフィルタの静電容量を小さくすることができるので、より広い周波数範囲のサージ電圧からUSBデバイスの内部回路を保護することができる。
次に、本発明の実施形態3を説明する。
(構成)
図7は、実施形態3のUSBデバイスの保護回路を説明するための回路図である。実施形態3中で図示した構成のうち、実施形態1で示した構成と同様の構成については同様の符号を付し、その説明を一部略すものとする。
図7に示した保護回路は、実施形態1と同様に、一般的な保護回路と、USBデバイスの内部電圧が所定の電圧(以降、Vddとする)に達する以前にサージ電圧に対応できる保護回路とを含んでいる。実施形態3の保護回路は、USBデバイスの内部電圧がVddに達する以前にサージ電圧に対応できる保護回路を指す。
実施形態3の保護回路は、実施形態1の保護回路が対応する高周波数のサージ電圧と、実施形態2の保護回路が対応する低周波数のサージ電圧の両方に対応できる保護回路である。このため、実施形態3の保護回路は、図1に示したディスチャージ信号発生回路105に代えて、ディスチャージ信号発生回路705を備えている。
図8は、実施形態3のディスチャージ信号発生回路705を説明するための図である。ディスチャージ信号発生回路705は、図2に示したディスチャージ信号発生回路105と、図5に示したディスチャージ信号発生回路505とを並列に接続して構成される。入力端子101に入力されたサージ電圧は、ディスチャージ信号発生回路105、505の両方に入力される。ディスチャージ信号発生回路105は、ACのサージ電圧からUSBデバイスを保護するAC保護部として機能する。また、ディスチャージ信号発生回路505は、DCのサージ電圧からUSBデバイスを保護するDC保護部として機能する。
次に、実施形態3の保護回路の動作を説明する。実施形態3の保護回路の動作は、入力端子101から入力したサージ電圧の周波数によって異なる。ここでは、サージ電圧の周波数を相対的に高周波数、低周波数の2段階に分け、サージ電圧の周波数別に実施形態3の保護回路の動作を説明する。
図9は、ディスチャージ制御信号Xと高周波数のサージ電圧とを比較して示す模式図である。図9の縦軸は電圧を示し、横軸は時間を示している。入力電圧Vinに高周波数のサージが発生すると、図2に示したディスチャージ信号発生回路105のHPFにより、入力電圧Vinの変化とともに立ち上がるディスチャージ制御信号Xが受動的に発生する。一方、図5に示したディスチャージ信号発生回路505はLPF特性を有するので、減衰した波形のディスチャージ制御信号Yが発生する。
スイッチ103のゲートがグラウンドにフォースされたことにより、スイッチ103は完全にオフしたままになる。このため、実施形態3の保護回路は、入力電圧Vinがスイッチ103を介して出力端子102に伝わることを防ぐことができる。
図10は、ディスチャージ制御信号Xと、ディスチャージ制御信号Yと、低周波数のサージ電圧とを比較して示す模式図である。図10の縦軸は電圧を示し、横軸は時間を示している。入力電圧Vinに低周波数のサージが発生すると、図2に示したディスチャージ信号発生回路105のHPFにより、減衰したディスチャージ制御信号Xが受動的に発生する。一方、図5に示したディスチャージ信号発生回路505はLPF特性を有するので、サージ電圧よりも緩やかに立ち上がる波形のディスチャージ制御信号Yが受動的に発生する。
MOSトランジスタ704がオンすることにより、スイッチ103はオフされる。このため、低周波数のサージ電圧が入力端子101に入力された場合にも、入力端子101からサージ電圧が出力端子102に伝達されることがなく、USBデバイスの後段の回路をサージ電圧から保護することができる。
図11は、入力端子101に、高周波数成分と低周波数成分の両方を含むサージ電圧が入力されたときのディスチャージ制御信号X、Yと、サージ電圧とを比較して示す模式図である。図3の縦軸は電圧を示し、横軸は時間を示している。実施形態3のこのような場合では、図8に示したディスチャージ信号発生回路105、505の両方が機能する。
図12(a)〜(c)は、実施形態3の保護回路の動作を説明するためのタイミングチャートである。図12(a)〜(c)は、いずれもUSBデバイスにサージ電圧が入力されない場合の入力電圧Vin、内部電圧、駆動信号PG、ディスチャージ制御信号Z、ディスチャージ制御X、ディスチャージ制御信号Y、スイッチ103のゲート電圧(GATE)、出力電圧Voutを示している。また、図12(a)はサージ電圧が入力されていない場合の上記パラメータを示している。なお、図12(a)では、USBデバイスの内部電圧が保護回路を動作させることができる電圧Vddに達していない場合について示している。
入力電圧Vinが時刻t0に入力されると、ディスチャージ信号発生回路105は入力電圧Vinの変化に応じてディスチャージ制御信号Xを出力する。
また、ディスチャージ信号発生回路505は、入力電圧Vinを積分してディスチャージ制御信号Yを内部電圧がVddに達する時刻t2まで出力する。
時刻t2において内部電圧がVddに達すると、ディスチャージ信号発生回路105、505が停止するとともに、図7に示した昇圧回路110が動作する。昇圧回路110は、時刻t3においてスイッチ103のゲートに駆動信号PGを出力する。駆動信号PGによってスイッチ103のゲートがオンし、出力電圧Voutが出力される。
内部電圧がVdd以上である場合、LDO106が、ディスチャージ信号発生回路705の動作を停止する。このため、サージ電圧が入力電圧Vinとして入力されても、ディスチャージ信号発生回路705が動作することはない。
コンパレータ107は、入力電圧Vinを基準電圧Vrefと比較する。今、保護回路にはサージ電圧が入力されているから、入力電圧Vinは基準電圧Vrefよりも大きく、コンパレータ107からはディスチャージ制御信号Zが出力される。ディスチャージ制御信号ZによってMOSトランジスタ108がオンし、スイッチ103のゲートがグラウンドにフォースされる。このため、スイッチ103がオフ状態になり、入力端子101から入力されたサージ電圧は、出力端子102を介してUSBデバイスの内部に伝わらない。
サージ電圧が入力電圧Vinとして時刻t0に入力されると、ディスチャージ信号発生回路105は入力電圧Vinの変化に応じてディスチャージ制御信号Xを出力する。このとき、サージの発生によって入力電圧Vinの値は予め設定されている値よりも大きいから、ディスチャージ制御信号Xの値が大きくなる。ディスチャージ制御信号Xの値がMOSトランジスタ104の閾値電圧以上に達すると、MOSトランジスタ104がオンする。
また、ディスチャージ制御信号X、ディスチャージ制御信号Yは、いずれもサージ電圧によって受動的に発生する信号であるから、サージ電圧が入力端子101から入力されるのと略同時に発生する。このため、実施形態3は、入力電圧Vinを基準電圧Vrefと比較する従来技術よりも速やかにディスチャージ制御信号Xを出力することができるので、完全にスイッチ103をオフしてわずかなゲート電圧の上昇も抑えることができる。
時刻t3において内部電圧がVddに達すると、ディスチャージ信号発生回路105、505が停止するとともに、図7に示した昇圧回路110が動作する。昇圧回路110は、時刻t4においてスイッチ103のゲートに駆動信号PGを出力する。駆動信号PGによってスイッチ103のゲートがオンし、出力電圧Voutが出力を開始する。
102 出力端子
103 スイッチ
104、108、204、704 MOSトランジスタ
105、505、705 ディスチャージ信号発生回路
107 コンパレータ
109 発振器
110 昇圧回路
112 二次電池
201、203、501、502 抵抗素子
202 容量素子
205、507 素子保護回路
206、506 ツェナーダイオード
208 ノード
503 ダイオード
Claims (7)
- 電源端子を有する電子機器を保護する電子機器の保護回路であって、
電圧が入力される入力端子と、
前記入力端子から入力された電圧を前記電子機器の内部に出力する出力端子と、
前記入力端子と前記出力端子とを電気的に離接するスイッチと、
前記入力端子から入力された入力電圧が、予め設定されている電圧より大きい場合、前記入力電圧の自己電圧を電力源としてディスチャージ制御信号を発生するディスチャージ信号発生回路と、を含み、
前記ディスチャージ制御信号は、前記スイッチを、前記入力端子と前記出力端子との間の信号伝達経路を切断するように動作させることを特徴とする電子機器の保護回路。 - 前記電子機器の内部電圧によって動作する他の保護回路をさらに含み、
前記他の保護回路は、入力電圧を電力源として内部電圧を生成する内部電圧生成回路を含み、
前記ディスチャージ信号発生回路は、前記内部電圧の値が予め設定された値に達すると、動作を停止することを特徴とする請求項1に記載の電子機器の保護回路。 - 前記ディスチャージ信号発生回路は、前記入力電圧の放電電圧を微分または積分する演算回路を含むことを特徴とする請求項1または2に記載の電子機器の保護回路。
- 前記ディスチャージ信号発生回路は、
前記入力端子とグラウンドとの間に、第1インピーダンス素子と、当該第1インピーダンス素子に直列に接続された第2インピーダンス素子と、を含み、
前記第1インピーダンス素子と第2インピーダンス素子とが直列に接続される接続点から前記ディスチャージ制御信号を出力することを特徴とする請求項1から3のいずれか1項に記載の電子機器の保護回路。 - 前記第1インピーダンス素子が容量素子であり、
前記第2インピーダンス素子が抵抗素子であることを特徴とする請求項4に記載の電子機器の保護回路。 - 前記第1インピーダンス素子が抵抗素子であり、
前記第2インピーダンス素子が、前記入力端子から前記グラウンドへ向かう方向を順方向とするダイオードであることを特徴とする請求項4に記載の電子機器の保護回路。 - 前記ディスチャージ信号発生回路は、
前記入力端子とグラウンドとの間に接続される第1ユニットと、当該第1ユニットと並列に、前記入力端子とグラウンドとの間に接続される第2ユニットと、を含み、
前記第1ユニットは、容量素子と、当該容量素子に直列に接続された第1抵抗素子と、を含み、
前記第2ユニットは、第2抵抗素子と、当該抵抗素子に直列に接続された、前記入力端子から前記グラウンドへ向かう方向を順方向とするダイオードと、を含み、
前記容量素子と前記第1抵抗素子とが直列に接続される接続点から第1ディスチャージ制御信号を出力し、前記第2抵抗素子と前記ダイオードとが直列に接続される接続点から第2ディスチャージ制御信号を出力することを特徴とする請求項1から3のいずれか1項に記載の電子機器の保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011158044A JP5750326B2 (ja) | 2011-07-19 | 2011-07-19 | 電子機器の保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011158044A JP5750326B2 (ja) | 2011-07-19 | 2011-07-19 | 電子機器の保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013027102A true JP2013027102A (ja) | 2013-02-04 |
JP5750326B2 JP5750326B2 (ja) | 2015-07-22 |
Family
ID=47784897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011158044A Active JP5750326B2 (ja) | 2011-07-19 | 2011-07-19 | 電子機器の保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5750326B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3032676A1 (en) * | 2014-12-09 | 2016-06-15 | Electronic Systems Protection, Inc. | Overvoltage notching of electricity delivered to an electrical load |
FR3092706A1 (fr) * | 2019-02-12 | 2020-08-14 | Stmicroelectronics (Grenoble 2) Sas | Dispositif de fourniture d'une puissance d'alimentation |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003303890A (ja) * | 2002-04-09 | 2003-10-24 | Fuji Electric Co Ltd | 過電圧保護回路 |
JP2007252035A (ja) * | 2006-03-14 | 2007-09-27 | Funai Electric Co Ltd | トランジスタ回路およびこれを用いたac/dcコンバータ |
JP2008009898A (ja) * | 2006-06-30 | 2008-01-17 | Mitsumi Electric Co Ltd | 保護回路及びusb機器 |
US20080158758A1 (en) * | 2006-12-13 | 2008-07-03 | Powerwave Technologies Sweden Ab | Over-voltage protection arrangement |
JP2008182802A (ja) * | 2007-01-24 | 2008-08-07 | Matsushita Electric Ind Co Ltd | 過電圧保護回路 |
-
2011
- 2011-07-19 JP JP2011158044A patent/JP5750326B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003303890A (ja) * | 2002-04-09 | 2003-10-24 | Fuji Electric Co Ltd | 過電圧保護回路 |
JP2007252035A (ja) * | 2006-03-14 | 2007-09-27 | Funai Electric Co Ltd | トランジスタ回路およびこれを用いたac/dcコンバータ |
JP2008009898A (ja) * | 2006-06-30 | 2008-01-17 | Mitsumi Electric Co Ltd | 保護回路及びusb機器 |
US20080158758A1 (en) * | 2006-12-13 | 2008-07-03 | Powerwave Technologies Sweden Ab | Over-voltage protection arrangement |
JP2008182802A (ja) * | 2007-01-24 | 2008-08-07 | Matsushita Electric Ind Co Ltd | 過電圧保護回路 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3032676A1 (en) * | 2014-12-09 | 2016-06-15 | Electronic Systems Protection, Inc. | Overvoltage notching of electricity delivered to an electrical load |
US10014680B2 (en) | 2014-12-09 | 2018-07-03 | Electronic Systems Protection, Inc. | Overvoltage notching of electricity delivered to an electrical load |
FR3092706A1 (fr) * | 2019-02-12 | 2020-08-14 | Stmicroelectronics (Grenoble 2) Sas | Dispositif de fourniture d'une puissance d'alimentation |
CN111552339A (zh) * | 2019-02-12 | 2020-08-18 | 意法半导体(格勒诺布尔2)公司 | 用于提供功率供应的设备 |
EP3696645A1 (fr) * | 2019-02-12 | 2020-08-19 | STMicroelectronics (Grenoble 2) SAS | Dispositif de fourniture d'une puissance d'alimentation |
US11353905B2 (en) | 2019-02-12 | 2022-06-07 | Stmicroelectronics (Grenoble 2) Sas | Device for providing a power supply |
CN111552339B (zh) * | 2019-02-12 | 2022-08-02 | 意法半导体(格勒诺布尔2)公司 | 用于提供功率供应的设备 |
US11703901B2 (en) | 2019-02-12 | 2023-07-18 | Stmicroelectronics (Grenoble 2) Sas | Device for providing a power supply |
Also Published As
Publication number | Publication date |
---|---|
JP5750326B2 (ja) | 2015-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102379554B1 (ko) | 보호 회로 | |
EP2937901B1 (en) | Electrostatic discharge protection circuit | |
US8742834B2 (en) | Negative-voltage charge pump circuit | |
US9263884B2 (en) | Electrostatic protection circuit | |
US8693150B2 (en) | Semiconductor apparatus | |
US11404867B2 (en) | Overvoltage protection apparatus and method | |
JP2007329998A (ja) | 過電圧保護回路、過電圧保護回路の過電圧保護方法及び過電圧保護回路を有する半導体装置 | |
US20140078624A1 (en) | Semiconductor integrated circuit with esd protection circuit | |
JP2011018195A (ja) | 電源回路及び電子機器 | |
JP2009130949A (ja) | 電力供給制御回路 | |
JPWO2005020437A1 (ja) | 半導体集積回路装置及びそれを用いた電源電圧監視システム | |
JP2009106050A (ja) | 過電圧保護回路 | |
US9917573B2 (en) | Voltage detection circuit | |
JP5481042B2 (ja) | 過電圧保護回路およびそれを用いた電子機器 | |
CN112532218A (zh) | 高效的高压数字i/o保护 | |
JP2015103689A (ja) | 静電保護回路 | |
US8520353B2 (en) | Electronic device with surge suppression circuit | |
JP5750326B2 (ja) | 電子機器の保護回路 | |
US9391605B2 (en) | Discharge circuit for power supply unit | |
JP2016046993A (ja) | 電源装置および電力供給方法 | |
US20130003428A1 (en) | Power supply system and electrical device with same | |
CN108879633B (zh) | 一种esd保护电路和方法 | |
JP5226474B2 (ja) | 半導体出力回路 | |
US9893510B2 (en) | Electronic circuit for protecting a load against over-voltage | |
US8450987B2 (en) | Switching apparatus and control signal generator thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150518 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5750326 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |