JP2016046993A - 電源装置および電力供給方法 - Google Patents

電源装置および電力供給方法 Download PDF

Info

Publication number
JP2016046993A
JP2016046993A JP2014171925A JP2014171925A JP2016046993A JP 2016046993 A JP2016046993 A JP 2016046993A JP 2014171925 A JP2014171925 A JP 2014171925A JP 2014171925 A JP2014171925 A JP 2014171925A JP 2016046993 A JP2016046993 A JP 2016046993A
Authority
JP
Japan
Prior art keywords
power supply
capacitors
voltage
capacitor
supply device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014171925A
Other languages
English (en)
Inventor
亮 泉本
Ryo Izumimoto
亮 泉本
小山 輝芳
Teruyoshi Koyama
輝芳 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2014171925A priority Critical patent/JP2016046993A/ja
Publication of JP2016046993A publication Critical patent/JP2016046993A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】製造コストを低減することができる電源装置および電力供給方法を提供する。【解決手段】実施形態の一態様に係る電源装置は、複数のキャパシタと、並列接続手段と、直列接続手段とを備える。複数のキャパシタは、電源から電子機器へ電力を供給する。並列接続手段は、複数のキャパシタを充電する場合に、複数のキャパシタを並列に接続する。直列接続手段は、複数のキャパシタを放電する場合に、複数のキャパシタを直列に接続する。【選択図】図1

Description

開示の実施形態は、電源装置および電力供給方法に関する。
従来、電源とは別に電源補償用のキャパシタを備え、電源からの供給電力が不足した場合に、キャパシタから電子機器へ電力を供給することによって電源を補償する電源装置がある。また、電源装置では、電解コンデンサなどの他のキャパシタに比べて充電速度が速く容量が大きいことから、電源補償用のキャパシタとして電気二重層キャパシタが用いられることがある。
ただし、電気二重層キャパシタは、耐圧が2.5V程度と比較的低い。このため、電源装置は、2.5Vを超える電源を補償する場合には、複数個の電気二重層キャパシタを直列に接続して充放電を行う必要がある。
かかる電源装置では、直列に接続された電気二重層キャパシタ間に容量のバラツキが生じることがある。電源装置では、かかる容量のバラツキが大きい場合に充電を行うと、容量が小さな電気二重層キャパシタに耐圧を超える電圧が印加されることがある。
このため、直列に接続される各電気二重層キャパシタに均等な電圧が印加されるように、各電気二重層キャパシタの充電電圧を制御(バランシング)するIC(Integrated Circuit)が設けられた電源装置がある(例えば、特許文献1参照)。
特開2013−258828号公報
しかしながら、各キャパシタの充電電圧をバランシングするICは高価である。このため、各キャパシタの充電電圧をバランシングするICを備える電源装置は、製造コストが割高となる。
実施形態の一態様は、上記に鑑みてなされたものであって、製造コストを低減することができる電源装置および電力供給方法を提供することを目的とする。
実施形態の一態様に係る電源装置は、複数のキャパシタと、並列接続手段と、直列接続手段とを備える。複数のキャパシタは、電源から電子機器へ電力を供給する。並列接続手段は、前記複数のキャパシタを充電する場合に、前記複数のキャパシタを並列に接続する。直列接続手段は、前記複数のキャパシタを放電する場合に、前記複数のキャパシタを直列に接続する。
実施形態の一態様によれば、製造コストを低減することができる電源装置および電力供給方法を提供することができる。
図1は、第1実施形態に係る電源装置の構成を示す説明図である。 図2は、第1実施形態に係る電源装置の充電時における電流の流れを示す説明図である。 図3は、第1実施形態に係る電源装置の充電時における等価回路である。 図4は、第1実施形態に係る電源装置の放電時における電流の流れを示す説明図である。 図5は、第1実施形態に係る電源装置の放電時における等価回路である。 図6は、第2実施形態に係る電源装置の構成を示す説明図である。 図7は、第2実施形態に係る電源装置の充電時における電流の流れを示す説明図である。 図8は、第2実施形態に係る電源装置の放電時における電流の流れを示す説明図である。
以下、添付図面を参照して、本願の開示する電源装置および電力供給方法の実施形態を詳細に説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。
(第1実施形態)
図1は、第1実施形態に係る電源装置1の構成を示す説明図である。また、図2は、第1実施形態に係る電源装置1の充電時における電流の流れを示す説明図であり、図3は、第1実施形態に係る電源装置1の充電時における等価回路である。
また、図4は、第1実施形態に係る電源装置1の放電時における電流の流れを示す説明図であり、図5は、第1実施形態に係る電源装置1の放電時における等価回路である。なお、以下の説明では、図2〜図5に示す構成要素のうち、図1に示す構成要素と同一の構成要素については、図1に示す符号と同一の符号を付することにより、その説明を省略する。
ここでは、車両に搭載される電源装置1を例に挙げて説明するが、実施形態に係る電源装置1は、車両以外に搭載されてもよい。図1に示すように、電源装置1は、車両に搭載される電源2と電子機器4との間に接続される。電源2は、例えば、車載バッテリである。また、電子機器4は、例えば、カーナビゲーション機能を備えたカーオーディオ装置である。
電源装置10は、電源2から入力される電力を電子機器4へ出力し、例えば、車両のクランキングや瞬断などによって電源2の出力電圧が低下した場合に、電源2からの供給電力が不足した電子機器4へ電力を供給して電源を補償する装置である。
かかる電源装置1は、電源2からの供給電力が不足した電子機器4へ電力を供給する複数(ここでは、3個)のキャパシタC1,C2,C3を備える。なお、キャパシタの個数は、2個であってもよく、4個以上であってもよい。
ここでは、各キャパシタC1,C2,C3が耐圧2.5Vの電気二重層キャパシタ(EDLC:Electric Double Layer Capacitor)である場合について説明するが、キャパシタC1,C2,C3は、EDLC以外であってもよい。また、ここでは、電子機器4の正常動作に必要な電圧が7.5Vの場合を例に挙げて説明する。
電源装置1は、キャパシタC1,C2,C3を充電する場合に、キャパシタC1,C2,C3を並列に接続する並列接続手段と、キャパシタC1,C2,C3を放電する場合に、キャパシタC1,C2,C3を直列に接続する直列接続手段とを備える。
具体的には、電源装置1は、並列接続手段として機能する4個の並列用トランジスタ11,12,13,14と、直列接続手段として機能する2個の直列用トランジスタ21,22とを備える。これらの並列用トランジスタ11,12,13,14直列用トランジスタ21,22は、例えば、NチャネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。
さらに、電源装置1は、DC/DCコンバータ3、入力端子5、NOTゲート6、およびダイオード7を備える。なお、ダイオード7は、電源装置1内部の各素子を逆流電流から保護するための整流素子である。
DC/DCコンバータ3は、入力が電源2に接続され、出力が並列用トランジスタ13およびダイオード7を介して電子機器4に接続される。また、DC/DCコンバータ3の出力は、キャパシタC1を介してグラントにも接続される。かかるDC/DCコンバータ3は、例えば、電源2から入力される12Vの直流電圧を2.5Vの直流電圧へ変換して出力する。
キャパシタC1は、正極がDC/DCコンバータ3の出力に接続され、負極がグランドに接続される。キャパシタC2は、正極が並列用トランジスタ11を介してDC/DCコンバータ3の出力に接続され、負極が並列用トランジスタ12を介してグランドに接続される。キャパシタC3は、正極が並列用トランジスタ13を介してDC/DCコンバータ3の出力に接続され、負極が並列用トランジスタ14を介してグランドに接続される。
また、キャパシタC1の正極は、直列用トランジスタ21を介してキャパシタC2の負極に接続される。また、キャパシタC2の正極は、直列用トランジスタ22を介してキャパシタC3の負極に接続される。また、キャパシタC3の正極は、ダイオード7を介して電子機器4に接続される。
並列用トランジスタ11は、ソースがDC/DCコンバータ3の出力に接続され、ドレインがキャパシタC2の正極に接続され、ゲートが入力端子5に接続される。並列用トランジスタ12は、ソースがグランドに接続され、ドレインがキャパシタC2の負極に接続され、ゲートが入力端子5に接続される。
並列用トランジスタ13は、ソースがDC/DCコンバータ3の出力に接続され、ドレインがキャパシタC3の正極に接続され、ゲートが入力端子5に接続される。並列用トランジスタ14は、ソースがグランドに接続され、ドレインがキャパシタC3の負極に接続され、ゲートが入力端子5に接続される。
また、直列用トランジスタ21は、ソースがキャパシタC2の負極に接続され、ドレインがキャパシタC1の正極に接続され、ゲートがNOTゲート6の出力に接続される。直列用トランジスタ22は、ソースがキャパシタC3の負極に接続され、ドレインがキャパシタC2の正極に接続され、ゲートがNOTゲートの出力に接続される。
入力端子5には、電源検知信号が入力される。電源検知信号は、例えば、電源2の出力電圧が所定電圧以上の場合にハイレベルとなり、電源2の出力電圧が所定電圧未満の場合にローレベルとなる信号である。NOTゲート6は、入力される電圧検知信号がハイレベルの場合に、ローレベルの信号を出力し、入力される電圧検知信号がローレベルの場合に、ハイレベルの信号を出力する。
したがって、電源装置1では、入力端子5にハイレベルの電源検知信号が入力される場合、つまり、電源2が十分な出力電圧を出力している場合に、並列接続手段である並列用トランジスタ11,12,13,14がオンとなり、キャパシタC1,C2,C3が並列に接続される。
これにより、電源装置1では、図2に太線によって示す経路に電流が流れる。具体的には、DC/DCコンバータ3からキャパシタC1を経由してグランドへ至る経路に電流が流れる。また、DC/DCコンバータ3から並列用トランジスタ11、キャパシタC2、および並列用トランジスタ12を経由してグランドに至る経路に電流が流れる。また、DC/DCコンバータ3から並列用トランジスタ13、キャパシタC3、および並列用トランジスタ14を経由してグランドへ至る経路に電流が流れる。
かかる場合の電源装置1では、図3に示すように、DC/DCコンバータ3とグランドとの間に、並列接続されたキャパシタC1,C2,C3が接続された状態となる。ここで、前述したように、DC/DCコンバータ3は、2.5Vの直流電圧を出力する。
このため、各キャパシタC1,C2,C3には、均等に2.5Vの電圧が印加される。これにより、電源装置1では、各キャパシタC1,C2,C3の容量にバラツキがある場合であっても、各キャパシタC1,C2,C3に耐圧の2.5Vを超える電圧が印加されることを防止しつつ、各キャパシタC1,C2,C3の充電を行うことができる。
したがって、電源装置1によれば、各キャパシタC1,C2,C3の充電電圧をバランシングするコストが割高なICを設けずに、各キャパシタC1,C2,C3に耐圧以下の均等な電圧を印加することができるので、製造コストを低減することができる。
一方、電源装置1では、入力端子5にローレベルの電源検知信号が入力される場合、つまり、電源2が所定電圧未満の出力電圧を出力している場合に、直列接続手段である直列用トランジスタ21,22がオンとなり、キャパシタC1,C2,C3が直列に接続される。
これにより、電源装置1では、図4に太線によって示す経路に電流が流れる。具体的には、キャパシタC1、直列用トランジスタ21、キャパシタC2、直列用トランジスタ22、キャパシタC3、およびダイオード7を経由して電子機器4へ至る経路に電流が流れる。
かかる場合の電源装置1では、図5に示すように、グランド4と電子機器との間に、直列接続されたキャパシタC1,C2,C3が接続された状態となる。ここで、前述したように、各キャパシタC1,C2,C3は、直列に接続される前、つまり、並列に接続されていた状態において、それぞれ2.5Vの電圧によって充電される。
このため、電源装置1では、並列に接続されて充電されたキャパシタC1,C2,C3を直列に接続した場合、グランドとキャパシタC3の正極との間には、2.5Vの3倍、つまり、7.5Vの電位差を発生させることができる。
したがって、電源装置1は、電源2の出力電圧が所定電圧未満になった場合に、電子機器4の正常動作に必要な7.5Vの電圧を電子機器4へ供給することによって、電子機器4の電源を補償することができる。
また、電源装置1によれば、並列接続と直列接続とを切り替え可能な電源補償用のキャパシタをさらに増設することによって、電源2の出力電圧よりも高い電圧を補償することができる。つまり、電源装置1によれば、電源2の出力電圧を昇圧する複雑な昇圧回路を設けることなく、キャパシタの段数を増すという簡易な回路変更によって、電源2の出力電圧よりも高い電圧を補償することができる。
上述したように、第1実施形態に係る電源装置は、電源からの供給電力が不足した電子機器へ電力を供給する複数のキャパシタと、複数のキャパシタを充電する場合に、複数のキャパシタを並列に接続する並列接続手段と、複数のキャパシタを放電する場合に、複数のキャパシタを直列に接続する直列接続手段とを備える。
これにより、電源装置は、複数のキャパシタを並列接続することによって、各キャパシタの充電電圧をバランシングするICを設けることなく、各キャパシタを均等な充電電圧によって充電することができるので、製造コストを低減することができる。
また、第1実施形態に係る並列接続手段は、電源の出力電圧が所定電圧以上の場合に、複数のキャパシタを並列に接続して充電を行うので、各キャパシタに十分な電力を充電することができる。
しかも、電源装置は、バランシングICを備える場合、電子機器の非起動時にも制御を行うため暗電流が発生するが、第1実施形態に係る電源装置は、バランシングICが不要であるため、バランシングICを備える電源装置に比べて、暗電流を低減することができる。
また、第1実施形態に係る直列接続手段は、電源の出力電圧が所定電圧未満の場合に、複数のキャパシタを直列に接続して放電させるので、構成が複雑で高価な昇圧回路を設けることなく、簡易で安価な回路構成によって、充電電圧よりも高い電圧まで放電電圧を昇圧してキャパシタを放電させることができる。
また、第1実施形態に係る電源装置は、安価な汎用のディスクリート部品(単機能素子)の組み合わせによって製造することが可能であるため、これによっても製造コストを低減することができる。
また、第1実施形態に係る電源装置は、各キャパシタの充電電圧のバランスをとる必要がないため、大電流での高速充電が可能である。
(第2実施形態)
次に、図6〜図8を参照し、第2実施形態に係る電源装置について説明する。図6は、第2実施形態に係る電源装置10の構成を示す説明図である。また、図7は、第2実施形態に係る電源装置10の充電時における電流の流れを示す説明図であり、図8は、第2実施形態に係る電源装置10の放電時における電流の流れを示す説明図である。
なお、以下では、図6〜図8に示す構成要素のうち、図1に示す構成要素と同一の構成要素については、図1に示す符号と同一の符号を付することにより、その説明を省略する。図6に示すように、電源装置10は、図1に示す電源装置1と同様に、キャパシタC1,C2,C3を充電する場合に、キャパシタC1,C2,C3を並列に接続し、放電する場合に、キャパシタC1,C2,C3を直列に接続する構成を備える。
かかる構成に加えて、電源装置10は、キャパシタC1,C2,C3を放電する場合に、キャパシタC2の正極から直列用トランジスタ21のゲートへ電圧を印加し、キャパシタC3の正極から直列用トランジスタ22のゲートへ電圧を印加する構成を備える。
具体的には、キャパシタC2の正極と直列用トランジスタ21のゲートとは、ダイオード72および抵抗R2を介して接続される。また、キャパシタC3の正極と直列用トランジスタ22のゲートとは、ダイオード73および抵抗R3を介して接続される。
さらに、電源装置10は、キャパシタC2の正極から直列用トランジスタ21のゲートへ印加される電圧を維持するキャパシタC4と、キャパシタC3の正極から直列用トランジスタ22のゲートへ印加される電圧を維持するキャパシタC5とを備える。
キャパシタC4は、正極が直列用トランジスタ21のゲートおよび抵抗R2に接続され、負極がグランドに接続される。キャパシタC5は、正極が直列用トランジスタ22のゲートおよび抵抗R3に接続され、負極がグランドに接続される。これらの構成をさらに設けたことによる作用効果については、図8を参照して後述する。
なお、電源装置10では、並列用トランジスタ11,13のゲートが抵抗R1を介して電源2の出力に接続される点が図1に示すものとは異なるが、並列用トランジスタ11,13は、図1に示すものと同様に、電源2の出力電圧が所定電圧以上になるとオンになる。
また、電源装置10は、トランジスタ31,32,33,34,35を備える点が図1に示すものとは異なるが、基本的には図1に示すものと同様の動作によってキャパシタC1,C2,C3の充放電を行う。
なお、トランジスタ31は、Pチャネル・バイポーラトランジスタであり、ベースが入力端子5に接続され、コレクタが電源電圧線Vccに接続され、エミッタが抵抗R4を介してグランドに接続される。かかるトランジスタ31は、入力端子5に入力される電圧検知信号がローレベルの場合にオンし、ハイレベルの場合にオフする。つまり、トランジスタ31は、図1に示すNOTゲート6と同様の動作を行う。
また、トランジスタ32,33,34,35は、Nチャネル・バイポーラトランジスタである。トランジスタ32は、ベースがトランジスタ31のコレクタに接続され、コレクタが並列用トランジスタ11のゲートに接続され、エミッタがグランドに接続される。トランジスタ33は、ベースが入力端子5に接続され、コレクタが直列用トランジスタ21のゲートに接続され、エミッタがグランドに接続される。
トランジスタ34は、ベースがトランジスタ31のコレクタに接続され、コレクタが並列用トランジスタ13のゲートに接続され、エミッタがグランドに接続される。トランジスタ35は、ベースが入力端子5に接続され、コレクタが直列用トランジスタ22のゲートに接続され、エミッタがグランドに接続される。
そして、電源装置10は、入力端子5に入力される電圧検知信号がハイレベルの場合に、キャパシタC1,C2,C3を並列に接続して充電を行う。具体的には、電源装置10では、図7に一点鎖線矢印で示すように、入力端子5からトランジスタ33,35のベースに電圧検知信号が入力され、並列用トランジスタ12,14のゲートにも電圧検知信号が入力される。
これにより、トランジスタ33,35がオンになり、直列用トランジスタ21,22は、ゲートとグランドとが接続されてオフになる。また、並列用トランジスタ12,14は、オンになりゲートとグランドとが接続される。また、電源装置10では、図7に二点鎖線矢印で示すように、電源2から並列用トランジスタ11,13に電圧が印加されて並列用トランジスタ11,13がオンになる。
これにより、電源装置10では、キャパシタC1,C2,C3が並列に接続され、図7に太線で示す経路に電流が流れてキャパシタC1,C2,C3が充電される。ここで、前述したように、DC/DCコンバータ3は、各キャパシタC1,C2,C3の耐圧である2.5Vの電圧を出力する。これにより、各キャパシタC1,C2,C3の正極の電圧は、均等に2.5Vとなる。
その後、電源装置10は、入力端子5に入力される電圧検知信号がローレベルになると、キャパシタC1,C2,C3を直列に接続して放電を行う。具体的には、電源装置10では、図8に一点鎖線矢印で示すように、トランジスタ31がオンになり、トランジスタ31のコレクタからトランジスタ32,34のベースに電圧が印加される。これにより、並列用トランジスタ11,13は、ゲートがグランドに接続されてオフになる。
また、電源装置10では、入力端子5から並列用トランジスタ12,14、トランジスタ33,35に入力される電圧検知信号がハイレベルからローレベルになるので、並列用トランジスタ12,14、トランジスタ33,35がオフとなる。
そして、電源装置10では、図8に点線矢印で示すように、キャパシタC2の正極から直列用トランジスタ21のゲートに電圧が印加されて直列用トランジスタ21がオンになり、一対のキャパシタC1,C2が直列に接続される。
また、電源装置10では、図8に点線矢印で示すように、キャパシタC3の正極から直列用トランジスタ22のゲートに電圧が印加されて直列用トランジスタ22がオンになり、一対のキャパシタC2,C3が直列に接続される。
これにより、電源装置10では、キャパシタC1,C2,C3が直列に接続され、図8に太線で示す経路に電流が流れてキャパシタC1,C2,C3が放電し、キャパシタC3からダイオード71を介して、7.5Vの電圧が電子機器4へ供給される。
このとき、図8に点線矢印で示すように、キャパシタC2の正極からキャパシタC4の正極にも電圧が印加される。ここで、直列接続後のキャパシタC2の正極の電位は、各正極の電位が2.5VのキャパシタC1,C2が直列に接続されるので、5Vになる。かかる5Vの電圧は、キャパシタC4に充電される。これにより、直列用トランジスタ21のゲートの電位は、キャパシタC1,C2の放電が完了するまで5Vに維持される。
また、図8に点線矢印で示すように、キャパシタC3の正極からキャパシタC5の正極にも電圧が印加される。ここで、直列接続後のキャパシタC3の正極の電位は、正極の電位が5VのキャパシタC2と、正極の電位が2.5VのキャパシタC3とが直列に接続されるので、7.5Vになる。かかる7.5Vの電圧は、キャパシタC5に充電される。
これにより、直列用トランジスタ22のゲートの電位は、キャパシタC2,C3の放電が完了するまで7.5Vに維持される。このように、電源装置10によれば、キャパシタC1,C2,C3の放電が完了するまで、キャパシタC1,C2,C3の直列接続状態を維持させることができる。
上述したように、第2実施形態に係る直列接続手段は、一対のキャパシタを直列に接続するトランジスタであり、このトランジスタのゲートには、このトランジスタのソースに負極が接続されるキャパシタの正極から電圧が印加される。これにより、第2実施形態に係る電源装置では、複数のキャパシタを並列接続から直列接続へ切り替えるための特別なドライバが不要であり、これによって製造コストをさらに低減することができる。
また、第2実施形態に係る電源装置は、一対のキャパシタを直列に接続するトランジスタのゲートへ印加する電圧を維持する電圧維持手段を備える。これにより、第2実施形態に係る電源装置は、各キャパシタの放電が完了するまで、複数のキャパシタを直列接続状態に維持することができる。したがって、第2実施形態に係る電源装置によれば、電子機器の電源をより確実に補償することができる。
1,10 電源装置
2 電源
3 DC/DCコンバータ
4 電子機器
5 入力端子
6 NOTゲート
7,71,72,73 ダイオード
11〜14 並列用トランジスタ
21,22 直列用トランジスタ
C1,C2,C3,C4,C5 キャパシタ
R1,R2,R3,R4
31〜35 トランジスタ

Claims (6)

  1. 電源から電子機器へ電力を供給する複数のキャパシタと、
    前記複数のキャパシタを充電する場合に、前記複数のキャパシタを並列に接続する並列接続手段と、
    前記複数のキャパシタを放電する場合に、前記複数のキャパシタを直列に接続する直列接続手段と
    を備えることを特徴とする電源装置。
  2. 前記並列接続手段は、
    前記電源の出力電圧が所定電圧以上の場合に、前記複数のキャパシタを並列に接続する
    ことを特徴とする請求項1に記載の電源装置。
  3. 前記直列接続手段は、
    前記電源の出力電圧が所定電圧未満の場合に、前記複数のキャパシタを直列に接続する
    ことを特徴とする請求項1または請求項2に記載の電源装置。
  4. 前記直列接続手段は、
    一対の前記キャパシタを直列に接続するトランジスタであり、当該トランジスタのゲートには、当該トランジスタのソースに負極が接続される前記キャパシタの正極から電圧が印加される
    ことを特徴とする請求項1〜3のいずれか一つに記載の電源装置。
  5. 前記ゲートへ印加する電圧を維持する電圧維持手段
    を備えることを特徴とする請求項4に記載の電源装置。
  6. 電源から電子機器へ電力を供給する複数のキャパシタを充電する場合に、並列接続手段によって前記複数のキャパシタを並列に接続することと、
    前記複数のキャパシタを放電する場合に、直列接続手段によって前記複数のキャパシタを直列に接続することと
    を含むことを特徴とする電力供給方法。
JP2014171925A 2014-08-26 2014-08-26 電源装置および電力供給方法 Pending JP2016046993A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014171925A JP2016046993A (ja) 2014-08-26 2014-08-26 電源装置および電力供給方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014171925A JP2016046993A (ja) 2014-08-26 2014-08-26 電源装置および電力供給方法

Publications (1)

Publication Number Publication Date
JP2016046993A true JP2016046993A (ja) 2016-04-04

Family

ID=55637063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014171925A Pending JP2016046993A (ja) 2014-08-26 2014-08-26 電源装置および電力供給方法

Country Status (1)

Country Link
JP (1) JP2016046993A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105846709A (zh) * 2016-05-06 2016-08-10 上海交通大学 脉冲高压发生电路
CN105846672A (zh) * 2016-05-06 2016-08-10 上海交通大学 直流倍压电路
WO2019017671A1 (ko) * 2017-07-18 2019-01-24 주식회사 우노이앤피 오프-그리드(off-grid) 전력공급장치용 배터리 시스템
US10587142B2 (en) 2017-05-31 2020-03-10 Denso Ten Limited Charge control device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105846709A (zh) * 2016-05-06 2016-08-10 上海交通大学 脉冲高压发生电路
CN105846672A (zh) * 2016-05-06 2016-08-10 上海交通大学 直流倍压电路
US10587142B2 (en) 2017-05-31 2020-03-10 Denso Ten Limited Charge control device
WO2019017671A1 (ko) * 2017-07-18 2019-01-24 주식회사 우노이앤피 오프-그리드(off-grid) 전력공급장치용 배터리 시스템

Similar Documents

Publication Publication Date Title
CN106602901B (zh) 整流器、使用该整流器的交流发电机以及电源
US20140078624A1 (en) Semiconductor integrated circuit with esd protection circuit
JP2012190216A (ja) 定電圧電源回路
EP3190680B1 (en) Battery protection circuit
US10254781B2 (en) Voltage source
JP2016046993A (ja) 電源装置および電力供給方法
US9531259B2 (en) Power supply circuit
JP2018088725A (ja) 整流器およびそれを用いたオルタネータ
JP4229804B2 (ja) 半導体出力回路
JP2009284689A (ja) 過電圧保護回路およびそれを用いた電子機器
KR20160070004A (ko) 전압 검출 회로
JP4951907B2 (ja) 半導体回路、インバータ回路および半導体装置
JP2015089268A (ja) 駆動回路
JP6606038B2 (ja) 出力電圧制御回路
US10879858B2 (en) Oscillator circuit using comparator
JP6406947B2 (ja) 集積回路装置、表示パネルドライバ、表示装置、及び昇圧方法
JP5750326B2 (ja) 電子機器の保護回路
US20210351177A1 (en) Semiconductor device
JP5979162B2 (ja) パワーオンリセット回路
JP4965069B2 (ja) 半導体集積回路
JP5226474B2 (ja) 半導体出力回路
WO2020121727A1 (ja) ゲート駆動回路
JP2017093047A (ja) 保護回路
JP2005237129A (ja) コンデンサの放電回路
JP6589751B2 (ja) チャージポンプ回路