CN115694454A - 负荷开关设备和控制方法 - Google Patents

负荷开关设备和控制方法 Download PDF

Info

Publication number
CN115694454A
CN115694454A CN202110838236.2A CN202110838236A CN115694454A CN 115694454 A CN115694454 A CN 115694454A CN 202110838236 A CN202110838236 A CN 202110838236A CN 115694454 A CN115694454 A CN 115694454A
Authority
CN
China
Prior art keywords
transistor
gate
switch
voltage
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110838236.2A
Other languages
English (en)
Inventor
娄诺
杨勃
席小玉
孟庆达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Jie Semiconductor Co ltd
Original Assignee
Xi'an Jie Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Jie Semiconductor Co ltd filed Critical Xi'an Jie Semiconductor Co ltd
Priority to CN202110838236.2A priority Critical patent/CN115694454A/zh
Priority to US17/397,001 priority patent/US11984877B2/en
Publication of CN115694454A publication Critical patent/CN115694454A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Abstract

一种设备，其包括通过负荷开关IC的输出端子耦合到负载的晶体管、连接到晶体管的栅极的栅极驱动电路。其中，栅极驱动电路被配置成：使得在短路事件中，晶体管的栅极上的电压逐渐降低，并且由于晶体管的栅极上的电压逐渐降低，使出现在负荷开关IC的输出端子处的负电压最小化。

Description

负荷开关设备和控制方法
技术领域
本发明涉及负荷开关的栅极驱动电路和控制方法，并且在特定实施例中，涉及用于在短路事件期间减少出现在负荷开关集成电路的输出端子处的负电压的栅极驱动电路和控制方法。
背景技术
随着技术进一步发展，诸如移动电话、平板PC、数码相机、MP3 播放器和/或类似装置的各种电子装置变得普及。每个电子装置都需要各种负荷开关来控制电子装置中的功率流。此外，采用负荷开关来保护电源和负载免受诸如短路、过流、过压、过温等异常工作状况的损坏。
在工作中，负荷开关配置成将负载连接到电源或将负载与电源断开连接。负荷开关可由外部信号控制。当负荷开关关断时，负荷开关能够阻止电流从电源流向负载。另一方面，当负荷开关接通时，在负载和电源之间建立导电通路。输出电压近似等于负荷开关的输入电压。负荷开关可作为诸如金属-氧化物-半导体场效应晶体管 (MOSFET)的分立开关实现。备选地，负荷开关也可作为由全集成的IC负荷开关实现。
图1示出包含负荷开关集成电路(IC)的系统的示意图。负荷开关IC耦合在电源(未示出)和负载RL之间。负荷开关IC的输入端子耦合到电源。输出端子耦合到负载RL。为了具有稳定的输入电压，在负荷开关IC的输入端子和地之间耦合输入电容CIN。同样地，为了具有稳定的输出电压，在负荷开关IC的输出端子和地之间耦合输出电容COUT。负荷开关IC的输出端子和负载RL之间的迹线(trace)具有寄生电感值。寄生电感值可表示为L，如图1所示。L又可称为寄生电感。
如图1所示，负荷开关IC包括开关和ESD二极管。开关是晶体管。晶体管是n-型MOSFET。n-型MOSFET的漏极耦合到负荷开关 IC的输入端子。n-型MOSFET的源极耦合到负荷开关IC的输出端子。 n-型MOSFET的栅极由栅极驱动电路控制。负荷开关IC可进一步包括静电放电(ESD)二极管。ESD二极管的阴极耦合到负荷开关IC 的输出端子。ESD二极管的阳极耦合到地。
如图1所示，流入到负荷开关IC中的电流用IIN表示。负荷开关 IC的输入端子上的电压用VIN表示。流过负荷开关IC的晶体管的电流用IOUT表示。流过ESD二极管的电流用IBD表示。负荷开关IC的输出端子上的电压用VOUT表示。流过输出电容的电流用ICOUT表示。流过寄生电感的电流用ILOAD表示。负载RL的两个端子间的电压用 VLOAD表示。
在运行过程中，当负载RL处发生短路事件时，输出电压VOUT响应于短路事件而下降。负荷开关IC检测到输出端子处的电压变化。响应于该电压变化，栅极驱动电路关断晶体管，以便保护负荷开关IC 免于在短路事件过程中受损。
图2示出与如图1所示的负荷开关IC相关联的各种波形。图2 的横坐标表示时间间隔，共有六行。其中，第一行表示负载RL的两个端子间的电压(VLOAD)。第二行表示负荷开关IC的输出端子处的电压(VOUT)。第三行表示流过负荷开关IC的晶体管的电流(IOUT)。第四行表示流过负荷开关IC的输出电容的电流(ICOUT)。第五行表示流过耦合在负荷开关IC的输出端子和负载RL之间的寄生电感器的电流(ILOUT)。第六行表示流过负荷开关IC的ESD二极管的电流(IBD)。
在运行过程中，当在t1发生短路时，负载RL的两个端子间的电压(VLOAD)迅速下降至零，如图2所示。响应于该短路，流过负荷开关IC的晶体管的电流(IOUT)和流过寄生电感的电流(ILOAD)从t1 到t2以线性方式增加。在相同的时间周期期间，栅极驱动电路配置成关断负荷开关IC的晶体管。在t2，流过负荷开关IC的晶体管的电流 (IOUT)达到它的峰值(ILIMT)。
在t2之后，负荷开关IC的晶体管的栅极电压迅速放电至零。从 t2到t3，流过输出电容的电流(ICOUT)将储存在输出电容中的能量释放。同时，流过负荷开关IC的晶体管的电流(IOUT)从t2开始下降。输出电容无法补充。负荷开关IC的输出端子处的电压(VOUT)从t2 开始下降。
在t3，流过寄生电感的电流(ILOAD)达到它的峰值。同时，负荷开关IC的输出端子处的电压(VOUT)近似等于零。
在t3之后，负荷开关IC的输出端子处的电压(VOUT)开始具有负值。流过寄生电感的电流(ILOAD)开始下降，如图2所示。负荷开关IC的输出端子处的电压(VOUT)开始具有负值。由于具有ESD二极管，所以一旦VOUT变为负值，该二极管电压便将会钳位VOUT。在通过钳位的输出电压将寄生电感电流复位之后，负荷开关IC的输出端子处的电压(VOUT)从它的负峰值变回到零。
如图2所示，在发生短路之后，VOUT迅速下降为零。大电流流过寄生电感L。流过L的大电流在负荷开关IC的输出端子上造成负电压。各种电路(例如，ESD二极管)耦合到负荷开关IC的输出端子。当负电压超过ESD二极管的阈值电压(例如，-0.7V)时，大电流可能会流入到负荷开关IC中。此类大电流可能会导致电路故障或失效。可取的是，具有栅极驱动电路和控制方法来降低负荷开关IC的输出端子上的负电压，以便降低通过ESD二极管的负电流，从而具有可靠的负荷开关IC。
发明内容
根据一个实施例，一种设备包括：通过负荷开关集成电路(IC) 的输出端子耦合到负载的晶体管、连接到晶体管的栅极的栅极驱动电路。该栅极驱动电路被配置成：在短路事件中，逐渐降低晶体管的栅极上的电压，并且由于晶体管的栅极上的电压逐渐降低，使出现在负荷开关IC的输出端子处的负电压最小化。
根据另一个实施例，一种方法包括：将晶体管配置成负荷开关。其中，晶体管的第一漏极/源极端子通过负荷开关IC的输入端子耦合到电源，并且晶体管的第二漏极/源极端子通过负荷开关IC的输出端子耦合到负载；以及在短路事件发生期间，逐渐降低晶体管的栅极电压，以使出现在负荷开关IC的输出端子处的负电压最小化。
根据又一个实施例，一种方法包括：提供栅极驱动电路，用于控制耦合在电源和负载之间的负荷开关的栅极；在短路事件发生期间，将负荷开关的栅极电压钳位在约等于二极管两端的电压降的两倍；以及在钳位负荷开关的栅极电压之后，使用电流源以可控的方式将负荷开关的栅极电压放电至零。
上文相当广泛地概述了本发明的特征和技术优点，以便可以更好地理解以下对本发明的详细描述。下文将描述本发明的额外特征和优点，它们形成本发明的权利要求的主题。本领域技术人员应明白，可容易地利用公开的概念和特定实施例作为修改或设计用于实现本发明的相同目的的其它结构或过程的基础。本领域技术人员还应意识到，此类等效构造没有偏离如随附权利要求书中所阐述的本发明的精神和范围。
附图说明
为了更全面地了解本发明及其优点，现在将下述说明与附图一并提出，其中：
图1示出了现有技术包含负荷开关IC的系统的示意图；
图2示出了现有技术与如图1所示的负荷开关IC相关联的各种波形；
图3示出了本公开实施例提供的，包含负荷开关IC的系统的框图；
图4示出了本公开实施例提供的，如图3所示的负荷开关IC的第一种实现的示意图；
图5示出了本公开实施例提供的，如图3所示的负荷开关IC的第二种实现的示意图；
图6示出了本公开实施例提供的，如图3所示的负荷开关IC的第三种实现的示意图；
图7示出了本公开实施例提供的，如图3所示的负荷开关IC的第四种实现的示意图；
图8示出了本公开实施例提供的，如图3所示的负荷开关IC的第五种实现的示意图；
图9示出了本公开实施例提供的，与如图3所示的负荷开关和栅极驱动电路相关联的各种波形；以及
图10示出本公开实施例提供的，用于控制如图3所示的负荷开关的方法的流程图。
除非另外指示，否则不同图中的对应数字和符号一般指对应部分。绘制附图是为了清楚地说明各种实施例的相关方面，它们不一定按比例绘制。
具体实施方式
下面详细论述目前较佳的实施例的制作和使用。但是，应明白，本发明提供可在各种各样的特定情境中实施的许多适用的发明概念。论述的特定实施例只是说明制作和使用本公开的特定方式，而不是限制本公开的范围。
将在被称为负荷开关IC的栅极驱动电路和控制方法的特定情境的较佳实施例中描述本公开。但是，本公开也可应用于各种集成电路。下文中，将参考附图详细解释各种实施例。
图3示出本公开实施例提供的，包含负荷开关IC的系统的框图。负荷开关IC耦合在电源301和负载303之间。负荷开关IC的输入端子耦合到电源301，其输出端子耦合到负载303。为了具有稳定的输入电压，在负荷开关IC的输入端子和地之间耦合输入电容。同样地，为了具有稳定的输出电压，在负荷开关IC的输出端子和地之间耦合输出电容。
在一些实施例中，负荷开关IC包括被配置成负荷开关的晶体管。在一些实施例中，晶体管是n-型MOSFET。n-型MOSFET的漏极耦合到负荷开关IC的输入端子。n-型MOSFET的源极耦合到负荷开关 IC的输出端子。n-型MOSFET的栅极由栅极驱动电路控制。
栅极驱动电路被配置成响应于发生在负荷开关IC内外的异常事件关断负荷开关。具体的，栅极驱动电路被配置成：在短路事件中，逐渐降低负荷开关的栅极上的电压。由于栅极上的电压逐渐降低出现在负荷开关IC的输出端子处的负电压被减至最小。下文将关于图3-8 描述栅极驱动电路的详细结构和工作原理。
在一些实施例中，负荷开关可作为诸如双极结型晶体管(BJT) 器件、超结晶体管(SJT)器件、绝缘栅双极晶体管(IGBT)器件、基于氮化镓(GaN)的功率器件和/或类似器件的任何其它合适的半导体器件实现。
图4示出本公开实施例提供的，如图3所示的负荷开关IC的第一种实现的示意图。负荷开关IC包括晶体管M0。晶体管M0是n-型 MOSFET。如图4所示，M0耦合在输入端子VIN和输出端子VOUT之间。
栅极驱动电路包括辅助开关M1和驱动器DI1。如图4所示，辅助开关M1的漏极连接到晶体管M0的栅极。辅助开关的源极接地。驱动器DI1的输出端连接到辅助开关M1的栅极。
在短路事件中，控制信号OCPB被配置成：通过驱动器DI1接通辅助开关M1。接通的M1能够在短路事件期间关断M0以保护负荷开关IC。在接通M1的过程中，调整驱动器的偏置电压VDD，以便改变辅助开关M1的接通阻抗。对辅助开关M1的接通阻抗进行调整，以使得M0的关断过程响应于M0的不同关断阶段具有几种不同的关断速度。不同的关断速度有助于控制ILOAD的电流下降坡度。ILOAD的缓慢的下降坡度有助于将出现在负荷开关IC的输出端子处的负电压减至最小。
图5示出本公开实施例提供的，如图3所示的负荷开关IC的第二种实现的示意图。负荷开关IC包括晶体管MH1。晶体管MH1是 n-型MOSFET。如图5所示，MH1耦合在输入端子VIN和输出端子 VOUT之间。
栅极驱动电路包括：二极管连接形式第一n-型晶体管MN1、二极管连接形式第二n-型晶体管MN2、第一开关S1和第一电流源I1。二极管连接形式第一n-型晶体管MN1、二极管连接形式第二n-型晶体管MN2和第一开关S1串联连接在晶体管MH1的栅极和负荷开关IC 的输出端子之间。第一电流源连接在晶体管MH1的栅极和地之间。
在短路事件发生期间，第一开关S1被配置成接通，用于将晶体管MH1的栅极-源极电压钳位在预定电压。在将晶体管MH1的栅极- 源极电压钳位在预定电压之后，第一电流源I1被配置成以可控的方式将晶体管MH1的栅极从预定电压放电至零。在一些实施例中，预定电压等于二极管两端的电压降的两倍。在另一些实施例中，预定电压等于晶体管的阈值电压的两倍。
在短路事件中，晶体管MH1的栅极上的电压逐渐降低。由于栅极上的电压逐渐降低，出现在负荷开关IC的输出端子处的负电压被减至最小。
图6示出本公开实施例提供的，如图3所示的负荷开关IC的第三种实现的示意图。如图6所示的栅极驱动电路的结构和工作原理与图5类似，只是二极管连接形式晶体管MP1和MP2是p-型晶体管，并且因此这里不再赘述，以免重复。
图7示出本公开实施例提供的，如图3所示的负荷开关IC的第四种实现的示意图。如图7所示的栅极驱动电路的结构与图5类似，只是用二极管D1和D2取代二极管连接的晶体管。栅极驱动电路的工作原理与上文关于图5论述的栅极驱动电路的工作原理类似，因此这里不再赘述，以免重复。
图8示出本公开实施例提供的，如图3所示的负荷开关IC的第五种实现的示意图。负荷开关IC包括晶体管M0。晶体管M0是n-型 MOSFET。如图8所示，M0耦合在输入端子VIN和输出端子VOUT之间。
栅极驱动电路包括二极管连接的辅助晶体管M1、电阻R0和第四开关S4。电阻、二极管连接的辅助晶体管M1和第四开关S4串联连接在晶体管M0的栅极和地之间。
在短路事件发生期间，第四开关S4被配置成接通。二极管连接的辅助晶体管M1和电阻R0被配置成以可控的方式将晶体管M0的栅极放电至零。
在短路事件中，晶体管M0的栅极上的电压逐渐降为零。由于栅极上的电压逐渐降低，出现在负荷开关IC的输出端子处的负电压被减至最小。
在图5-8中，响应于短路，可将栅极驱动电路的工作划分为两个阶段。在第一阶段中，开关S1(图5)、S2(图6)、S3(图7)和 S4(图8)接通。将负荷开关IC内的晶体管的栅极-源极电压钳位在预定电压。在一些实施例中，预定电压等于晶体管的阈值电压的两倍。在另一些实施例中，预定电压等于二极管两端的电压降的两倍。在将晶体管的栅极-源极电压钳位在预定电压之后，流过晶体管的电流受到晶体管的钳位的栅极-源极电压的限制。在第二阶段中，在将晶体管的栅极-源极电压钳位在预定电压之后，采用小型电流源(例如，如图5 所示的I1)来将栅极电压逐渐放电至零。负荷开关IC的晶体管相应地完全关断。
在上文描述的第一阶段中，将晶体管的栅极-源极电压快速钳位在预定电压，用于在短路下限制流过负荷开关IC的电流。在上文描述的第二阶段中，晶体管的栅极-源极电压从预定电压逐渐降低到零。这种逐渐降低的栅极-源极电压有助于实现流过寄生电感的电流的缓慢下降坡度，从而将负荷开关IC的输出端子上的负电压减至最小。
图9示出本公开实施例提供的，与如图3所示的负荷开关和栅极驱动电路相关联的各种波形。图9的横坐标表示时间间隔，共有六行。第一行表示负载RL的两个端子间的电压(VLOAD)。第二行表示负荷开关IC的输出端子处的电压(VOUT)。第三行表示流过负荷开关IC的晶体管的电流(IOUT)。第四行表示流过负荷开关IC的输出电容的电流(ICOUT)。第五行表示流过耦合在负荷开关IC的输出端子和负载RL之间的寄生电感的电流(ILOUT)。第六行表示流过负荷开关IC 的ESD二极管的电流(IBD)。
在运行过程中，当在t1发生短路时，负载RL的两个端子间的电压(VLOAD)迅速下降为零，如图9所示。响应于该短路，流过负荷开关IC的晶体管的电流(IOUT)和流过寄生电感的电流(ILOAD)从t1 到t2以线性的方式增加。在相同的时间周期期间，栅极驱动电路被配置成：逐渐降低负荷开关IC的晶体管的栅极电压。具体的，将晶体管的栅极电压钳位在约等于预定电压(例如，二极管两端的电压降的两倍)。
如图9所示，从t2到t3，流过负荷开关IC的晶体管的电流(IOUT) 被钳位在预定的电流值(ICLMP)。在将流过负荷开关IC的晶体管的电流(IOUT)钳位到ICLMP之后，流过输出电容的电流(ICOUT)开始增加，以满足负载的电流需求(ILOAD)。
在t2之后，负荷开关IC的晶体管的栅极电压逐渐放电至零。流过输出电容的电流(ICOUT)将储存在输出电容中的能量释放。同时，流过负荷开关IC的晶体管的电流(IOUT)从t2到t3保持在ICLMP，并且从t3开始下降。减小的IOUT表示为输出电容提供更少的能量。换句话说，输出电容无法补充。如图9所示，负荷开关的输出端子处的电压(VOUT)从t2开始减小。
在t4，流过寄生电感的电流(ILOAD)和流过输出电容的电流(ICOUT) 均达到它们各自的峰值。
在t4之后，负荷开关的输出端子处的电压(VOUT)不断下降，并且开始具有负值，如图9所示。在t4之后，流过寄生电感的电流(ILOAD) 和流过输出电容的电流(ICOUT)都开始下降，如图9所示。在t5，负荷开关IC的输出端子处的电压(VOUT)达到它的负峰值。流过输出电容的电流(ICOUT)近似等于零。
如图9所示，在t5之前，流过ESD二极管的电流(IBD)开始增加，并且在t5时回落到零。在t5之后，流过输出电容的电流(ICOUT) 具有负值，如图9所示。在寄生电感和输出电容之间的谐振过程之后，流过输出电容的电流(ICOUT)回落到零。同样地，在谐振过程期间，负荷开关IC的输出端子处的电压(VOUT)从它的负峰值变回到零。
与图2相比，流过负荷开关IC的晶体管的电流(IOUT)具有缓慢的下降坡度。如图9所示，在t4时，当流过寄生电感的电流(ILOAD) 达到它的峰值时，ILOAD的大部分由IOUT提供。因此，ILOAD的向下斜率由IOUT的下降坡度决定。由于IOUT具有缓慢的下降坡度，所以寄生电感两端的电压差相应减小。在寄生电感两端的电压差减小之后，流过ESD二极管的电流(IBD)也减小。另外，负荷开关IC的输出端子上的负电压也被减至最小。
图10示出本公开实施例提供的，用于控制如图3所示的负荷开关的方法的流程图。如图10所示的流程图只是一个示例，它不应过度限制权利要求书的范围。本领域技术人员将意识到许多变化、替代和修改。例如，图10中所示的各个步骤可以添加、删除、替换、重新排列和重复。
负荷开关IC包括耦合在电源和负载之间的晶体管。晶体管是n- 型MOSFET。负荷开关IC还包括：被配置成控制晶体管的工作的栅极驱动电路。
在步骤1002，将晶体管配置为负荷开关。晶体管的第一漏极/源极端子通过负荷开关IC的输入端子耦合到电源。晶体管的第二漏极/ 源极端子通过负荷开关IC的输出端子耦合到负载。
在步骤1004，在短路事件发生期间，栅极驱动电路被配置成逐渐降低晶体管的栅极电压，以使出现在负荷开关IC的输出端子处的负电压被减至最小。
尽管详细描述了本发明的实施例及其优点，但是应了解，在不偏离由随附权利要求定义的本发明的精神和范围的情况下，可在本文中进行各种改变、替换和更改。
此外，不希望将本申请的范围局限于本说明书中描述的过程、机器、制造、物质组成、方式、方法和步骤的特定实施例。本领域技术人员将从本发明的公开内容容易地明白，根据本发明，可利用与本文中描述的对应实施例执行大体上相同的功能或实现大体上相同的结果的目前现有或以后要开发的过程、机器、制造、物质组成、方式、方法或步骤。因此，希望随附权利要求在它们的范围内包含此类过程、机器、制造、物质组成、方式、方法或步骤。

Claims (20)

1.一种设备，包括：
晶体管，所述晶体管通过负荷开关集成电路(IC)的输出端子耦合到负载；以及
栅极驱动电路，所述栅极驱动电路连接到所述晶体管的栅极，被配置成：使得在短路事件中，所述晶体管的所述栅极上的电压逐渐降低，并且由于所述晶体管的所述栅极上的所述电压逐渐降低，使出现在所述负荷开关IC的所述输出端子处的负电压最小化。
2.如权利要求1所述的设备，其中，
所述晶体管是n-型金属-氧化物-半导体场效应晶体管(MOSFET)；并且
所述栅极驱动电路包括：辅助开关和驱动器，并且
所述辅助开关的漏极连接到所述晶体管的所述栅极；
所述辅助开关的源极接地；并且
所述驱动器的输出端连接到所述辅助开关的栅极，并且所述驱动器的偏置电压以可控的方式减小，以使所述晶体管的关断过程能够通过配置所述辅助开关的接通阻抗来调整。
3.如权利要求1所述的设备，其中，
所述栅极驱动电路包括：二极管连接形式的第一n-型晶体管、二极管连接形式的第二n-型晶体管、第一开关和第一电流源，并且
所述二极管连接形式第一n-型晶体管、所述二极管连接形式第二n-型晶体管和所述第一开关串联连接在所述晶体管的所述栅极和所述负荷开关IC的所述输出端子之间；并且
所述第一电流源连接在所述晶体管的所述栅极和地之间。
4.如权利要求3所述的设备，其中，
在所述短路事件发生期间，所述第一开关被配置成接通，以使所述晶体管的栅极-源极电压被钳位在预定电压；并且
在将所述晶体管的所述栅极-源极电压钳位在所述预定电压之后，所述第一电流源被配置成：以可控的方式将所述晶体管的所述栅极从所述预定电压放电至零。
5.如权利要求1所述的设备，其中，
所述栅极驱动电路包括：二极管连接形式第一p-型晶体管、二极管连接形式第二p-型晶体管、第二开关和第二电流源，并且
所述第二开关、所述二极管连接形式第一p-型晶体管和所述二极管连接形式第二p-型晶体管串联连接在所述晶体管的所述栅极和所述负荷开关IC的所述输出端子之间；并且
所述第二电流源连接在所述晶体管的所述栅极和地之间。
6.如权利要求5所述的设备，其中，
在所述短路事件发生期间，所述第二开关被配置成接通，以使所述晶体管的栅极-源极电压被钳位在预定电压；并且
在将所述晶体管的所述栅极-源极电压钳位在所述预定电压之后，所述第二电流源被配置成：以可控的方式将所述晶体管的所述栅极从所述预定电压放电至零。
7.如权利要求1所述的设备，其中，
所述栅极驱动电路包括：第一二极管、第二二极管、第三开关和第三电流源，并且
所述第三开关、所述第一二极管和所述第二二极管串联连接在所述晶体管的所述栅极和所述负荷开关IC的所述输出端子之间；并且
所述第三电流源连接在所述晶体管的所述栅极和地之间。
8.如权利要求7所述的设备，其中，
在所述短路事件发生期间，所述第三开关被配置成接通，以使所述晶体管的栅极-源极电压被钳位在预定电压；并且
在将所述晶体管的所述栅极-源极电压钳位在所述预定电压之后，所述第三电流源被配置成：以可控的方式将所述晶体管的所述栅极从所述预定电压放电至零。
9.如权利要求1所述的设备，其中，
所述栅极驱动电路包括：二极管连接形式辅助晶体管、电阻和第四开关，并且
所述电阻、所述二极管连接形式辅助晶体管和所述第四开关串联连接在所述晶体管的所述栅极和地之间。
10.如权利要求9所述的设备，其中，
在所述短路事件发生期间，所述第四开关被配置成接通；并且
所述二极管连接形式辅助晶体管和所述电阻被配置成：以可控的方式将所述晶体管的所述栅极放电至零。
11.一种方法，包括：
将晶体管配置成负荷开关，所述晶体管的第一漏极/源极端子通过负荷开关IC的输入端子耦合到电源，所述晶体管的第二漏极/源极端子通过所述负荷开关IC的输出端子耦合到负载；并且
在短路事件发生期间，逐渐降低所述晶体管的栅极电压，以使出现在所述负荷开关IC的所述输出端子处的负电压最小化。
12.如权利要求11所述的方法，还包括：
通过改变耦合在所述晶体管的栅极和地之间的辅助开关的接通阻抗的方式，可控的关断所述晶体管；
所述辅助开关由驱动器驱动，并且
所述辅助开关的漏极连接到所述晶体管的所述栅极；
所述辅助开关的源极接地；并且
所述驱动器的输出端连接到所述辅助开关的栅极，并且以可控的方式降低所述驱动器的偏置电压从而关断所述晶体管。
13.如权利要求11所述的方法，还包括：
在所述短路事件发生期间，将所述晶体管的所述栅极电压钳位在预定电压；并且
在将所述晶体管的所述栅极电压钳位在所述预定电压之后，使用电流源以可控的方式将所述晶体管的所述栅极电压放电至零。
14.如权利要求13所述的方法，其中，
所述预定电压等于所述晶体管的阈值电压的两倍。
15.如权利要求13所述的方法，其中，
所述预定电压等于二极管两端的电压降的两倍。
16.如权利要求15所述的方法，其中，
使用二极管连接形式第一晶体管、二极管连接形式第二晶体管和开关来生成所述预定电压，并且
所述二极管连接形式第一晶体管、所述二极管连接形式第二晶体管和所述开关串联连接在所述晶体管的栅极和所述负荷开关IC的所述输出端子之间。
17.一种方法，包括：
提供栅极驱动电路，用于控制耦合在电源和负载之间的负荷开关的栅极；
在短路事件发生期间，将所述负荷开关的栅极电压钳位在约等于二极管两端的电压降的两倍；并且
在所述负荷开关的所述栅极电压被钳位之后，使用电流源以可控的方式将所述负荷开关的所述栅极电压放电至零。
18.如权利要求17所述的方法，其中，
所述栅极驱动电路包括：二极管连接形式第一晶体管、二极管连接形式第二晶体管、开关和电流源，并且
所述开关、所述二极管连接形式第一晶体管和所述二极管连接形式第二晶体管串联连接在所述负荷开关的所述栅极和所述负荷开关的源极之间；并且
所述电流源连接在所述负荷开关的所述栅极和地之间。
19.如权利要求18所述的方法，其中，
在所述短路事件发生期间，接通所述开关，并且所述二极管连接形式第一晶体管和所述二极管连接形式第二晶体管提供施加到所述负荷开关的所述栅极的钳位电压，用于限制流过所述负荷开关的电流。
20.如权利要求19所述的方法，其中，
所述电流源被配置成：以可控的方式将所述负荷开关的所述栅极电压从所述钳位电压放电至零，以使出现在所述负荷开关的所述源极处的负电压最小化。
CN202110838236.2A 2021-07-23 2021-07-23 负荷开关设备和控制方法 Pending CN115694454A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110838236.2A CN115694454A (zh) 2021-07-23 2021-07-23 负荷开关设备和控制方法
US17/397,001 US11984877B2 (en) 2021-07-23 2021-08-09 Load switch apparatus and control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110838236.2A CN115694454A (zh) 2021-07-23 2021-07-23 负荷开关设备和控制方法

Publications (1)

Publication Number Publication Date
CN115694454A true CN115694454A (zh) 2023-02-03

Family

ID=84976983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110838236.2A Pending CN115694454A (zh) 2021-07-23 2021-07-23 负荷开关设备和控制方法

Country Status (1)

Country Link
CN (1) CN115694454A (zh)

Also Published As

Publication number Publication date
US20230027110A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
KR101259209B1 (ko) 소프트 스타트 회로가 있는 유입 전류 제어 시스템 및 방법
US20130285712A1 (en) Method for Driving Power Semiconductor Switches
US8773177B2 (en) Drive circuit
CN111835327B (zh) 栅极驱动器及半导体模块
KR20170078658A (ko) 이중-베이스 양극성 접합 트랜지스터의 최적화된 동작을 갖는 회로, 방법 및 시스템
US20230376060A1 (en) Supply voltage regulator
WO2021017538A1 (zh) 开关电源及其控制电路和控制方法
EP3832866B1 (en) Overcurrent protection circuit and switching circuit
US10756538B2 (en) Current limiting for high current drivers
JP2012034079A (ja) 絶縁ゲート型デバイスの駆動回路
US9628073B2 (en) Current control circuit
JP5700145B2 (ja) 絶縁ゲート型デバイスの駆動回路
JP4350295B2 (ja) 半導体装置および半導体装置モジュール
CN115694454A (zh) 负荷开关设备和控制方法
US11984877B2 (en) Load switch apparatus and control method
US20070146955A1 (en) Semiconductor integrated circuit device
US11837866B1 (en) ESD protection apparatus and control method
WO2020035712A1 (ja) スイッチング回路
CN112242696A (zh) 静电放电保护电路以及操作方法
US20230412154A1 (en) Gate drive circuit, and semiconductor breaker
US20220209645A1 (en) Driving apparatus
JP2020027949A (ja) スイッチング回路
CN111049117B (zh) 一种用于负载端感应电流快速泄放的负反馈电路
US20230053929A1 (en) Driving apparatus
CN117767242A (zh) Esd保护装置和控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination