JP4350295B2 - 半導体装置および半導体装置モジュール - Google Patents
半導体装置および半導体装置モジュール Download PDFInfo
- Publication number
- JP4350295B2 JP4350295B2 JP2000326886A JP2000326886A JP4350295B2 JP 4350295 B2 JP4350295 B2 JP 4350295B2 JP 2000326886 A JP2000326886 A JP 2000326886A JP 2000326886 A JP2000326886 A JP 2000326886A JP 4350295 B2 JP4350295 B2 JP 4350295B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- self
- zener diode
- igbt
- extinguishing semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、自己消弧形半導体素子を過電圧から保護する半導体装置に関する。
【０００２】
【従来の技術】
図１０に、３相２レベルインバータの出力部の構成を示す。図１０において、電源ラインであるＰ−Ｎ線間には、自己消弧形半導体素子である絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor:IGBT)が、複数直列に接続されたトランジスタ列が３列設けられている。
【０００３】
そして、各トランジスタ列には、その中間部分に出力ノードＵ、ＶおよびＷが設けられ、図示しない負荷に接続される構成となっている。この、出力ノードＵ、ＶおよびＷを境にして、各トランジスタ列は、電源ラインＰ側である高電位側と、電源ラインＮ側である低電位側とに分けられる。
【０００４】
すなわち、出力ノードＵ、ＶおよびＷの電位を基準電位とし、電源ラインＰの電位との間でスイッチング動作する高電位側のトランジスタ列と、電源ラインＮの電位を基準電位とし、出力ノードＵ、ＶおよびＷの電位との間でスイッチング動作する低高電位側のトランジスタ列とに分けられる。
【０００５】
なお、各ＩＧＢＴには還流ダイオードが逆並列に接続され、また、Ｐ−Ｎ線間には、平滑コンデンサ２が接続されている。
【０００６】
以下においては、図１０に示すトランジスタ列のうち、出力ノードＵに対して高電位側のトランジスタ列ＨＴＬ１に着目して説明する。
【０００７】
図１０に示すように、トランジスタ列ＨＴＬ１は、直列に接続されたｎ個のＩＧＢＴＱ１〜Ｑｎと、それぞれ逆並列に接続さたダイオードＤ１〜Ｄｎを有している。このような構成とするのは、複数のＩＧＢＴで電圧を分担することで高い耐電圧特性を得るためである。
【０００８】
ＩＧＢＴを直列接続した場合に問題となるのは、ＩＧＢＴの陽極（以後、コレクタと呼称）−陰極（以後、エミッタと呼称）間に、コレクタ−エミッタ間電圧（以後、単にＶceと表記する場合あり）の最大定格以上の電圧（以後、過電圧と呼称）が加わることである。
【０００９】
ＩＧＢＴでは降伏電圧に対して、コレクタ−エミッタ間電圧Ｖceの最大定格は余裕を持たせない設計になっている。そのため、コレクタ−エミッタ間に最大定格以上の電圧がかからないように注意しなければならない。コレクタ−エミッタ間に最大定格以上の電圧が加わる要因の最たるものは、ターンオンもしくはターンオフ時に、直列接続したＩＧＢＴ間で、コレクタ−エミッタ間電圧の立下り開始時間もしくは立ち上がり開始時間にずれ（以後、スイッチング時のタイミングずれと呼称）が生じることである。
【００１０】
ターンオフ時を例に挙げると、最も顕著な場合には、直列接続した１つのＩＧＢＴのみがオフ動作に入り、残りのＩＧＢＴがオン状態のままの場合が考えられる。
【００１１】
この場合、オフ動作に入った１つのＩＧＢＴに、本来は、直列接続した全てのＩＧＢＴで負担すべき直流電圧が印加され当該ＩＧＢＴが破壊される。
【００１２】
なお、このときの電圧の立ち上がり速度は、スイッチング時のタイミングずれが全くない場合に比べて、直列接続されたＩＧＢＴの個数の２分の１乗倍（ルート倍）に速くなる。
【００１３】
すなわち、ターンオフ時には、ＩＧＢＴ内部の電荷が電界によって移動し、空乏層が広がることでＩＧＢＴのコレクタ−エミッタ間電圧が上昇する。電荷の移動に際しては、距離が同じであれば、電界がＮ倍になれば移動時間は１／Ｎ1/2になるので、電圧の立ち上がり速度は、直列接続されたＩＧＢＴの個数の２分の１乗倍になるものと概算するものである。
【００１４】
従って、従来からＩＧＢＴに過電圧が印加されないようにするための工夫がなされている。
【００１５】
図１１に、自己消弧形半導体素子の従来の過電圧抑制回路の一例として、”Switching Voltage Transient Protection Schemes For High Current IGBT Modules”,IEEE 1994で開示されている構成を示す。
【００１６】
図１１においては、図１０に示すトランジスタ列ＨＴＬ１のうちの１つのＩＧＢＴＱｋを例に採り、ＩＧＢＴＱｋに過電圧抑制回路４が接続された構成を示している。
【００１７】
図１１に示すように、過電圧抑制回路４は、ＩＧＢＴＱｋのコレクタにカソードが接続されたツェナーダイオード５と、ＩＧＢＴＱｋのゲートにカソードが接続され、アノードがツェナーダイオード５のアノードに接続されたダイオード６とで構成されている。
【００１８】
なお、ＩＧＢＴＱｋには、そのゲートのオン・オフ動作を制御するゲートドライブ回路７が接続され、また、ダイオードＤｋが逆並列に接続されている。
【００１９】
以下、過電圧抑制回路４の回路の動作について説明する。ツェナーダイオード５のツェナー電圧はＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceの最大定格よりも小さい値に設定されている。従って、ＩＧＢＴＱｋのＶceがツェナーダイオード５のツェナー電圧以上になると、ツェナーダイオード５が導通する。
【００２０】
そして、ＩＧＢＴＱｋのコレクタから過電圧抑制回路４を流れる電流はＩＧＢＴＱｋのゲートとゲートドライブ回路７に分流し、ＩＧＢＴＱｋのゲート−エミッタ間電圧がしきい値電圧を越えると、ＩＧＢＴＱｋを一時的にオンさせることで、ＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceの上昇を抑える。
【００２１】
そして、ＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceがツェナーダイオード５のツェナー電圧以下になるとツェナーダイオード５はオフし、ＩＧＢＴＱｋのゲート−エミッタ間電圧がしきい値電圧以下に低下するのでＩＧＢＴＱｋはオフしＶceは上昇する。
【００２２】
このようにスイッチングのタイミングずれ等のコレクタ−エミッタ間電圧Ｖceを上昇させる要因が続く間はＩＧＢＴＱｋのオンとオフが繰り返され、Ｖceが最大定格以上に上昇することを抑える。Ｖceを上昇させる要因がなくなるとＶceはツェナーダイオードのツェナー電圧以下に収まる。
【００２３】
なお、過電圧抑制回路４、ＩＧＢＴＱｋの主端子間電圧をツェナー電圧以上には上昇させないのでクランプ回路と呼称でき、ツェナーダイオード５のツェナー電圧はクランプ電圧と呼称できる。
【００２４】
次に、図１２に自己消弧形半導体素子の従来の過電圧抑制回路の一例として、米国特許US5946178(PCT Filed : Mar. 1, 1996)に示された構成を示す。
【００２５】
なお、図１２においても、図１０に示すトランジスタ列ＨＴＬ１のうちの１つのＩＧＢＴＱｋを例に採り、ＩＧＢＴＱｋに過電圧抑制回路としてアクティブスナバ８、および動作電圧レベル限定アクティブスナバ９が接続された構成を示している。また、ＩＧＢＴＱｋには、そのゲートのオン・オフ動作を制御するゲートドライブ回路７が接続されている。
【００２６】
図１２に示すように、アクティブスナバ８は、ＩＧＢＴＱｋのコレクタとゲートとの間に直列に接続された抵抗８１とコンデンサ８２とで構成されている。
【００２７】
動作電圧レベル限定アクティブスナバ９は、あらかじめ設定された電圧以上から機能するアクティブスナバであり、ＩＧＢＴＱｋのコレクタと増幅回路１０を構成するトランジスタ１０４のゲートとの間に直列に接続されたダイオード９２とコンデンサ９３、およびダイオード９２に並列に接続されたツェナーダイオード９１を有している。なお、ダイオード９１および９２のアノードはＩＧＢＴＱｋのコレクタに接続されている。
【００２８】
また、トランジスタ１０４のゲートはコンデンサ９３とともに、コンデンサ９３は抵抗１２を介してＩＧＢＴＱｋのゲートに接続されている。
【００２９】
増幅回路１０は、動作電圧レベル限定アクティブスナバ９からの過電圧抑制信号を増幅する回路であり、トランジスタ１０４の他に、トランジスタ１０４のドレインとＩＧＢＴＱｋのエミッタとの間に並列に接続されたコンデンサ１０２と、トランジスタ１０４のソースとＩＧＢＴＱｋのゲートとの間に接続された抵抗１０３と、トランジスタ１０４のドレインに正極が接続されＩＧＢＴＱｋのエミッタに負極が接続された直流電源１０１とを有して構成されている。
【００３０】
以下、過電圧抑制回路の動作について説明する。アクティブスナバ８にはＩＧＢＴＱｋがターンオフ動作に入った直後からＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceの上昇率（以後、単にｄＶce／ｄｔと表記する場合あり）に比例した電流が流れる。
【００３１】
この電流がＩＧＢＴＱｋのゲートとゲートドライブ回路７に分流し、ＩＧＢＴＱｋのゲート−エミッタ間電圧がしきい値電圧を越えるとＩＧＢＴＱｋは一時的にオンする。そうするとｄＶce／ｄｔは小さくなるので、アクティブスナバ８を流れる電流は小さくなり、ＩＧＢＴＱｋのゲート−エミッタ間電圧がしきい値電圧よりも小さくなり、ＩＧＢＴＱｋはオフする。その結果、ＩＧＢＴＱｋのｄＶce／ｄｔが回路パラメータで決まる値に抑えられる。
【００３２】
次に動作電圧レベル限定アクティブスナバ９の動作を説明する。コンデンサ９３が充電されていないときは、アクティブスナバ８と同様にＩＧＢＴＱｋがターンオフ動作に入った直後からｄＶce／ｄｔに比例した電流が動作電圧レベル限定アクティブスナバ９を流れ、この電流が増幅回路１０で増幅され、増幅された電流がＩＧＢＴＱｋのゲートとゲートドライブ回路７に分流する。
【００３３】
ＩＧＢＴＱｋのゲート−エミッタ間電圧がしきい値電圧を越えると、ＩＧＢＴＱｋが一時的にオンしＩＧＢＴＱｋのｄＶce／ｄｔが小さくなる。そうすると、動作電圧レベル限定アクティブスナバ９を流れる電流は小さくなり、ＩＧＢＴＱｋのゲート−エミッタ間電圧がしきい値電圧よりも小さくなるので、ＩＧＢＴＱｋはオフする。その結果ＩＧＢＴＱｋのｄＶce／ｄｔは回路パラメータで決定される値に抑えられる。
【００３４】
次に、コンデンサ９３が充電されている場合の動作を説明する。ＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceがコンデンサ９３の充電電圧以下のとき、コンデンサ９３に電流は流れ込まないため動作電圧レベル限定アクティブスナバ９は動作しない。
【００３５】
しかし、ＩＧＢＴＱｋのコレクタ−エミッタ間の電圧がコンデンサ９３の充電電圧以上になるとＩＧＢＴＱｋのｄＶce／ｄｔに比例した電流が動作電圧レベル限定アクティブスナバ９に流れ、コンデンサ９３が充電されていない場合と同様に動作する。
【００３６】
なお、動作電圧レベル限定アクティブスナバ９の動作中は、コンデンサ９３の充電電圧は上昇を続けるが、充電電圧がツェナーダイオード９１のツェナー電圧よりも高くなった場合には、コンデンサ９３に充電された電荷がＩＧＢＴＱｋがオン状態のときにツェナーダイオード１２を通って放電されるので、コンデンサ９３の充電電圧はツェナーダイオード１２のツェナー電圧に等しくなり、動作電圧レベル限定アクティブスナバ９の動作開始電圧はツェナーダイオード１２のツェナー電圧と等しくなる。従って、ターンオフ開始時にはコンデンサ９３の充電電圧がツェナー電圧を越えていることはない。
【００３７】
なお、ＩＧＢＴＱｋがオフ状態である場合、直列接続されたＩＧＢＴ間の電圧はＩＧＢＴＱｋに並列に接続された抵抗１３によって分圧される。
【００３８】
【発明が解決しようとする課題】
図１１に示した過電圧抑制回路４では、ツェナーダイオード５に並列に存在する寄生キャパシタンスの影響で、ターンオフ動作に入った直後から流れるｄＶce／ｄｔに比例した電流が、ＩＧＢＴＱｋのコレクタからツェナーダイオード５、ダイオード６を通り、ＩＧＢＴＱｋのゲート端子とゲートドライブ回路７に分流する。そして、ＩＧＢＴＱｋのゲート−エミッタ間電圧がしきい値電圧を越えるとＩＧＢＴＱｋが一時的にオンしＩＧＢＴＱｋのｄＶce／ｄｔを抑えるため、意に反しターンオフ速度が遅くなる。
【００３９】
図１３は、モータなどのインダクタンス成分を持つ負荷を動作させるためにＩＧＢＴを用いる装置において、過電圧抑制回路４を使用する構成を示している。
【００４０】
図１３において、ＩＧＢＴＱ１〜Ｑｎが直列に接続され、それぞれには過電圧抑制回路４とゲートドライバ７が接続されている。また、またＩＧＢＴＱ１〜Ｑｎには、ダイオードＤ１〜Ｄｎがそれぞれ逆並列に接続されている。
【００４１】
そして、ＩＧＢＴＱ１〜Ｑｎに並列に負荷１４および直流電源１６が配設され、負荷１４に並列にダイオード１が配設されている。なお直流電源１６の負極はＩＧＢＴＱｎのエミッタに接続され、両者は接地されている。
【００４２】
図１３に示すように、負荷１４がインダクタンス成分を持つ場合、ＩＧＢＴのターンオフ時の損失を小さくするためには、ツェナーダイオード５（図１１参照）のツェナー電圧を大きく設定する必要がある。
【００４３】
すなわち、ターンオフ時の損失はコレクタ−とエミッタ間を流れる主電流のターンオフ下降時間（以後、単にＴfと表記する場合あり）に依存するが、Ｔfは主回路の寄生インダクタンス（以後、単にＬsと表記する場合あり）１７に蓄えられているエネルギーが、ＩＧＢＴ列で消費され尽くすまで続く。
【００４４】
ここで、ＩＧＢＴＱｋを例に採り、図１４にターンオフ時のＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceとコレクタ電流（以後、単にＩcと表記する場合あり）の概略特性を示す。
【００４５】
ターンオフ開始後、ＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceが直流電源１６の直流電圧を、直列接続されたＩＧＢＴの個数で割った均等分担電圧（以後、単にＶdcと表記する場合あり）を越えた時点からＩＧＢＴＱｋのＩcは減少し始め、それによりサージ電圧（Ｌs・ｄＩc／ｄｔ）が発生し、ＩＧＢＴＱｋのＶceはさらに上昇する。
【００４６】
コレクタ−エミッタ間電圧Ｖceがツェナーダイオード５のツェナー電圧で規定されるクランプ電圧（以後、単にＶclampと表記する）に達したところで、クランプ回路（過電圧抑制回路４）は動作し、ＶceはＶclampにクランプされる。
【００４７】
コレクタ電流Ｉcがゼロになる、すなわち寄生インダクタンス１７に蓄えられたエネルギーが全てＩＧＢＴＱｋで消費されるとサージ電圧はなくなり、コレクタ−エミッタ間電圧Ｖceは均等分担電圧Ｖdcまで下がり、ＩＧＢＴＱｋはオフ状態になる。寄生インダクタンス１７に蓄えられたエネルギーはＩＧＢＴＱｋで単位時間あたり（Ｖclamp−Ｖdc）×Ｉcだけ消費される。
【００４８】
寄生インダクタンス１７に蓄えられたエネルギーはＩcが一定ならば変わらないので、ターンオフ下降時間Ｔfはクランプ電圧Ｖclampが大きい程短くなる。寄生インダクタンス１７に蓄えられていて、ＩＧＢＴＱｋで消費されるエネルギーは一定であるが、電源から供給されるエネルギーがターンオフ中に常に単位時間あたりＶdc×ＩcだけＩＧＢＴＱｋで消費されており、ターンオフ下降時間Ｔfが長いほどターンオフ時のエネルギー損失は大きくなる。
【００４９】
以上の理由からクランプ電圧Ｖclampはできる限り大きく設定した方がターンオフ時の損失は小さくなる。しかし、ターンオフ時の損失を小さくするために、クランプ電圧Ｖclampを大きく設定すると、クランプ動作後、オフ状態のときに、クランプをしたＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceはクランプ電圧Ｖclampと等しくなり、残りのＩＧＢＴのＶceはその分小さくなり、直列接続されたＩＧＢＴ間の電圧分担が不均一になるので電圧分担を等しくするための分圧抵抗が必要となる。
【００５０】
また、ＩＧＢＴＱｋのコレクタからツェナーダイオード５、ダイオード６、ＩＧＢＴＱｋのゲートまでの回路には寄生インダクタンス、寄生キャパシタンスがあるので、ＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceがツェナー電圧を越えてからツェナーダイオード５が導通し、ＩＧＢＴＱｋが一時的にオンしＶceが下がり始めるまでに時間遅れが生じる。
【００５１】
ｄＶce／ｄｔが高い場合、上記の時間遅れのためにクランプ動作が遅れ、ＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceが最大定格よりも高くなる。それを防ぐためにツェナーダイオード５のツェナー電圧を小さくすると、過電圧防止回路の遅れ時間は変わらないので、ｄＶce／ｄｔが低い場合にはクランプ電圧も低くなり、前述の理由により、ターンオフ時の損失が大きくなる。
【００５２】
一方、図１２に示す過電圧抑制回路では、アクティブスナバ８はＩＧＢＴＱｋのターンオフ直後から電圧の立ち上がりを制限するため、スイッチング時間が遅くなる。
【００５３】
また、アクティブスナバ８、動作電圧レベル限定アクティブスナバ９は、ともにＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceの変化に応じた制御を行うため、直列接続されたＩＧＢＴ間の分担されたコレクタ−エミッタ間電圧Ｖceにばらつきがあっても、それぞれのＶceの時間変化がなければアクティブスナバ８、動作電圧レベル限定アクティブスナバ９は働かず、直列接続された複数のＩＧＢＴにおいて、オフ状態のときの電圧分担を等しくすることはできない。そのためオフ状態のときの電圧分担を等しくするために分圧抵抗１３が必要になる。
【００５４】
また、動作電圧レベル限定アクティブスナバ９はツェナーダイオード１２のツェナー電圧を均等分担電圧Ｖdc以下の任意の電圧に設定することができない。
【００５５】
すなわち、オフ状態のときゲートドライブ回路７は常にＩＧＢＴＱｋのゲートから電荷を取り除く動作をする。コンデンサ９３は過電圧抑制動作中は、常にオフ信号を受けており、ゲートドライブ回路７が抜き去る分の電流を流し続けなければならないため、考えられ得るターンオフ時間に応じた容量が必要になる。
【００５６】
ツェナーダイオード１２のツェナー電圧を均等分担電圧Ｖdc以下に設定すると、電源電圧の変動に応じてコンデンサ９３からＩＧＢＴＱｋのゲートおよびゲートドライブ回路７に電流が流れる。コンデンサ９３の容量が大きいと上記の電流が大きくなり、ＩＧＢＴＱｋのゲート−エミッタ間電圧がしきい値電圧まで上昇し、一時的オン動作が必要でないときにＩＧＢＴＱｋがオンする。そのため、ツェナーダイオード１２のツェナー電圧は均等分担電圧Ｖdcよりも大きく設定しなければならず、ＩＧＢＴＱｋのｄＶce／ｄｔが高い場合は、動作電圧レベル限定アクティブスナバ９の遅れ時間のために過電圧抑制動作が遅れ、コレクタ−エミッタ間電圧Ｖceがその最大定格以上になるため、アクティブスナバ８でターンオフ直後からｄＶce／ｄｔを抑える必要があり、スイッチングが遅くなる。
【００５７】
本発明は上記のような問題点を解消するためになされたもので、自己消弧形半導体素子のコレクタ−エミッタ間電圧が素子の最大定格値を越えることを防止するとともに、ターンオフ時間の増大によるエネルギー損失の増大を防止した半導体装置を提供することを目的とする。
【００６１】
【課題を解決するための手段】
本発明に係る請求項１記載の半導体装置は、自己消弧形半導体素子を制御する半導体装置であって、前記自己消弧形半導体素子の第１の主電極と、前記自己消弧形半導体素子のゲートを制御するゲートドライブ回路に接続された入力トランジスタの制御電極および第１の主電極との間に接続された分圧均等化回路を備え、前記入力トランジスタの前記第１の主電極は、前記自己消弧形半導体素子の第２の主電極に接続され、第２の主電極は、前記ゲートドライブ回路入力端子に接続され、前記分圧均等化回路は、ツェナーダイオードと周波数フィルタとを有し、前記周波数フィルタは、スイッチング時に前記自己消弧形半導体素子の前記第１および第２の主電極間電圧の主な周波数成分よりも低い周波数成分の電流を主に通過させるようにカットオフ周波数が設定され、前記ツェナーダイオードのカソードが前記自己消弧形半導体素子の前記第１の主電極に接続され、前記周波数フィルタは、前記ツェナーダイオードのアノードと、前記入力トランジスタの前記制御電極および前記第１の主電極との間に接続され、前記ツェナーダイオードのツェナー電圧は、前記自己消弧形半導体素子がオフ状態のときに負担する電圧に等しい値に設定される。
【００６２】
本発明に係る請求項２記載の半導体装置は、前記周波数フィルタが、第１および第２の抵抗素子とインダクタとを有し、前記ツェナーダイオードのアノードが前記第１の抵抗素子の第１の端部に接続され、前記第１の抵抗素子の第２の端部が前記インダクタおよび前記第２の抵抗素子の第１の端部に接続され、前記インダクタの第２の端部は、前記入力トランジスタの前記制御電極に接続され、前記第２の抵抗素子の第２の端部は、前記入力トランジスタの前記第１の主電極に接続される。
【００６３】
本発明に係る請求項３記載の半導体装置は、前記周波数フィルタは、抵抗素子とコンデンサとを有し、前記ツェナーダイオードのアノードが前記抵抗素子の第１の端部に接続され、前記抵抗素子の第２の端部が前記コンデンサの第１の電極および前記入力トランジスタの前記制御電極に接続され、前記コンデンサの第２の電極が、前記入力トランジスタの前記第１の主電極に接続される。
【００６４】
本発明に係る請求項４記載の半導体装置は、自己消弧形半導体素子を制御する半導体装置であって、前記自己消弧形半導体素子の第１の主電極と、前記自己消弧形半導体素子のゲートを制御するゲートドライブ回路に並列に接続された第１および第２の入力トランジスタの制御電極との間にそれぞれ接続された過電圧防止回路および電圧上昇率抑制回路と、前記自己消弧形半導体素子の第１の主電極と、前記第１および第２の入力トランジスタに並列に接続された、第３の入力トランジスタの制御電極および第１の主電極との間に接続された分圧均等化回路とを備え、前記第１ないし第３の入力トランジスタの第１の主電極は、前記自己消弧形半導体素子の第２の主電極に接続され、第２の主電極は、前記ゲートドライブ回路入力端子に接続され、前記過電圧防止回路は、第１のツェナーダイオードと、抵抗素子と、コンデンサとを有し、前記第１のツェナーダイオードのカソードが前記自己消弧形半導体素子の前記第１の主電極に接続され、アノードが前記抵抗素子の第１の端部に接続され、前記抵抗素子の第２の端部が前記第１の入力トランジスタの前記制御電極に接続され、前記コンデンサが前記抵抗素子に並列に接続され、前記電圧上昇率抑制回路は、第２のツェナーダイオードとコンデンサとを有し、前記第２のツェナーダイオードのカソードが前記自己消弧形半導体素子の前記第１の主電極に接続され、アノードが前記コンデンサの第１の電極に接続され、前記コンデンサの第２の電極が前記第２の入力トランジスタの前記制御電極に接続され、前記分圧均等化回路は、第３のツェナーダイオードと周波数フィルタとを有し、前記周波数フィルタは、スイッチング時に前記自己消弧形半導体素子の前記第１および第２の主電極間電圧の主な周波数成分よりも低い周波数成分の電流を主に通過させるようにカットオフ周波数が設定され、前記第３のツェナーダイオードのカソードが前記自己消弧形半導体素子の前記第１の主電極に接続され、前記周波数フィルタは、前記第３のツェナーダイオードのアノードと、前記第３の入力トランジスタの前記制御電極および前記第１の主電極との間に接続され、前記第２のツェナーダイオードのツェナー電圧は、前記第１のツェナーダイオードのツェナー電圧より小さく、前記第１のツェナーダイオードのツェナー電圧は、前記自己消弧形半導体素子の前記第１および第２の主電極間電圧の最大定格値より小さく設定し、前記第３のツェナーダイオードのツェナー電圧は、前記自己消弧形半導体素子がオフ状態のときに負担する電圧に等しい値に設定される。
【００６５】
本発明に係る請求項５記載の半導体装置モジュールは、複数直列に接続された前記自己消弧形半導体素子と、複数の前記自己消弧形半導体素子のそれぞれに接続された、請求項１ないし請求項４記載の何れかの前記半導体装置とを備え、複数の前記自己消弧形半導体素子および複数の前記半導体装置がパッケージ化されている。
【００６６】
【発明の実施の形態】
＜Ａ．実施の形態１＞
＜Ａ−１．装置構成＞
図１は、本発明に係る実施の形態１の過電圧防止回路１００を有するＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）３のゲートを制御するゲート回路４０の構成を示す図である。なお、ＩＧＢＴ３は、３相２レベルインバータ等の出力部を構成する直列接続された複数ＩＧＢＴのうちの１つであり、ダイオード３３が逆並列に接続されている。
【００６７】
過電圧防止回路１００は、ＩＧＢＴ３のコレクタにカソードが接続されたツェナーダイオード２０と、ツェナーダイオード２０のアノードとゲートドライブ回路１８の制御信号入力段に接続された、クランプ信号を増幅するトランジスタ（以後、入力トランジスタと呼称）１９のベースとの間に、並列に接続された抵抗２１およびコンデンサ２２とで構成されている。
【００６８】
ＩＧＢＴ３のゲートのゲートのオン・オフ動作を制御するゲートドライブ回路１８は、定電圧源ＶcとＩＧＢＴ３のエミッタとの間に直列に接続されたトランジスタ１８１および１８２を有し、トランジスタ１８１および１８２のコレクタが出力ノードとなって、ＩＧＢＴ３のゲートにスイッチング時間を調節するゲート抵抗２３を介して接続されている。
【００６９】
トランジスタ１８１のベースには入力トランジスタ１９のコレクタが接続され、入力トランジスタ１９のエミッタはＩＧＢＴ３のエミッタに接続されている。
【００７０】
また、トランジスタ１８１のベースには、ＩＧＢＴ３のオン・オフを指令するゲート指令信号出力素子２４の出力が接続されている。なお、トランジスタ１８１および１８２のベースは電気的に接続され、この部分にゲート指令信号出力素子２４の出力が接続されるので、この部分がゲートドライブ回路１８の入力端子と言うことができる。
【００７１】
＜Ａ−２．動作および効果＞
ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceがツェナーダイオード２０のツェナー電圧を越えるとツェナーダイオード２０が導通し、入力トランジスタ１９のベースに電流が流れ、ゲートドライブ回路１８にオンの制御信号を入力する。その結果、ＩＧＢＴ３のゲート−エミッタ間電圧をしきい値電圧まで上昇させて、ＩＧＢＴ３を一時的にオンさせ、ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceを下げることができる。
【００７２】
ここで、抵抗２１はクランプ動作を長時間に渡って維持するために配設されている。すなわち、長時間に渡ってツェナーダイオード２０のツェナー電圧を越える電圧がコレクタ−エミッタ間電圧Ｖceとして印加され、コンデンサ２２が充電されて充電電圧がＶceを越えると、抵抗２１を有さない場合にはコンデンサ２２には電流が流れなくなる。しかし、抵抗２１を配設することで、入力トランジスタ１９のベースに電流を流し続けることができ、長時間のクランプ動作が可能となる。
【００７３】
なお、ツェナーダイオード２０および抵抗２１だけでもクランプ動作は可能であるが、抵抗２１はツェナーダイオード２０のアノードの電圧に応じた電流を流すため、ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceがツェナー電圧を越えた直後は僅かな電流しか流さない。一方、ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceの立ち上がりが一定とした場合、コンデンサ２２を流れる電流はＶceがツェナーダイオード２０のツェナー電圧を越えた直後から、ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceの上昇率（ｄＶce／ｄｔ）に応じた一定の電流を流すので、コンデンサ２２を配設することで高速応答性を有することができる。
【００７４】
また、ツェナーダイオード２０に寄生キャパシタンスがある場合でも、入力トランジスタ１９のゲインを調節することで、その影響を解消し、ＩＧＢＴ３を高速にスイッチングすることができる。
【００７５】
なお、入力トランジスタ１９のゲイン調節の方法としては、入力トランジスタ１９のベース−エミッタ間に抵抗を介挿し、ベースに流れ込んでいた電流を分流する方法を採れば良い。
【００７６】
ここで、ツェナーダイオード２０のツェナー電圧の設定について説明する。前述のように、クランプ電圧が高いほどＩＧＢＴ３のターンオフ時のエネルギー損失は小さくなるので、ツェナー電圧はできるだけ大きく設定する。
【００７７】
しかし、過電圧防止回路１００の閉ループには時間遅れがあるため、実際のクランプ電圧はツェナー電圧よりもＴｄ（遅れ時間）×（ｄＶce／ｄｔ）だけ大きくなる。従って、ツェナー電圧は、遅れ時間により増大したクランプ電圧がＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceの最大定格を越えない範囲で大きく設定する。
【００７８】
＜Ｂ．実施の形態２＞
＜Ｂ−１．装置構成＞
図２は、本発明に係る実施の形態２の電圧上昇率抑制回路２００を有するゲート回路４０の構成を示す図である。なお、図１を用いて説明した過電圧防止回路１００と同じ構成には同じ符号を付し、重複する説明は省略する。
【００７９】
電圧上昇率抑制回路２００は、ＩＧＢＴ３のコレクタにカソードが接続されたツェナーダイオード２５と、ツェナーダイオード２５のアノードとゲートドライブ回路１８の制御信号入力段に接続された入力トランジスタ１９のベースとの間に接続されたコンデンサ２６とで構成されている。コンデンサ２６はＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceの上昇率（ｄＶce／ｄｔ）を検出し、その大きさに応じた信号をゲートドライブ回路７に送る機能を有している。
【００８０】
＜Ｂ−２．動作および効果＞
ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceがツェナーダイオード２５のツェナー電圧を越えるとツェナーダイオード２５が導通し、ＩＧＢＴ３のＶceの上昇率（ｄＶce／ｄｔ）に応じた電流が入力トランジスタ１９のベースに流れ、ゲートドライブ回路１８にオンの制御信号を入力する。その結果、ＩＧＢＴ３のゲート−エミッタ間電圧をしきい値電圧まで上昇させ、ＩＧＢＴ３を一時的にオンさせ、ＩＧＢＴ３のＶceの上昇率を抑制することができる。
【００８１】
すなわち、電圧上昇率抑制回路２００においては、ｄＶce／ｄｔに応じてコンデンサ２６に流れる電流でＩＧＢＴ３がオンするように容量が調整されているので、ｄＶce／ｄｔが小さくなるとＩＧＢＴ３はオフすることになる。この結果、コレクタ−エミッタ間電圧ＶceはＩＧＢＴ３のオン・オフの繰り返しにより、微視的には鋸波状の波形となるが、巨視的にはｄＶce／ｄｔが緩やかになる。
【００８２】
従って、直列接続された複数のＩＧＢＴのコレクタ−エミッタ間に過電圧が印加される原因が、ＩＧＢＴのスイッチングのタイミングずれにある場合、例えば、１つのＩＧＢＴがターンオフ動作に入り、その他のＩＧＢＴがオン状態にあってターンオフが遅れているような場合、ｄＶce／ｄｔが緩やかであれば先にターンオフ動作に入ったＩＧＢＴが完全にオフする前に、遅れてターンオフするＩＧＢＴもターンオフ動作に入ることができ、各ＩＧＢＴがオフするタイミングの同期を取ることができるので、ＩＧＢＴのコレクタ−エミッタ間に最大定格以上の電圧が印加されることを防止できる。
【００８３】
なお、図１を用いて説明した過電圧防止回路１００においても、コンデンサ２２にはｄＶce／ｄｔに応じた電流が流れるが、過電圧防止回路１００では、コンデンサ２２に流れる電流だけではＩＧＢＴ３がオンしないように、容量が調整され、抵抗２１に流れる電流が重畳されることでＩＧＢＴ３がオンするように抵抗値が調整されている。
【００８４】
また、電圧上昇率抑制回路２００においては、ツェナーダイオード２５を用いることで、電圧上昇率の抑制はコレクタ−エミッタ間電圧Ｖceがツェナーダイオード２５のツェナー電圧以上のときのみ行われる。従って、図１２を用いて説明した従来の過電圧抑制回路のように、ターンオフ直後からｄＶce／ｄｔを抑える必要がなく、スイッチング速度が低下することはない。
【００８５】
＜Ｃ．実施の形態３＞
＜Ｃ−１．装置構成＞
図３は、本発明に係る実施の形態３の定常分圧均等化回路３００を有するゲート回路４０の構成を示す図である。なお、図１を用いて説明した過電圧防止回路１００と同じ構成には同じ符号を付し、重複する説明は省略する。
【００８６】
定常分圧均等化回路３００は、ＩＧＢＴ３のコレクタにカソードが接続されたツェナーダイオード２７と、ツェナーダイオード２７のアノードとゲートドライブ回路１８の制御信号入力段に接続された入力トランジスタ１９のベースとの間に直列に接続された抵抗２８１およびインダクタ２８２、抵抗２８１とインダクタ２８２との接続点と入力トランジスタ１９のエミッタとの間に接続された抵抗２８３で構成されるローパスフィルタ２８とを有している。
【００８７】
ここで、ツェナーダイオード２７のツェナー電圧は、ＩＧＢＴ３がオフ状態のときに保持すべきコレクタ−エミッタ間電圧Ｖceに設定する。すなわち、ツェナーダイオード２７のツェナー電圧は、直列接続された複数のＩＧＢＴの全てがオフ状態のときに、通常、ＩＧＢＴ列の全体に加わる直流電圧を、直列接続されたＩＧＢＴの個数で割った値に設定する。
【００８８】
＜Ｃ−２．動作および効果＞
ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceがツェナーダイオード２７のツェナー電圧を越えると、ツェナーダイオード２７が導通し、ローパスフィルタ２８で規定されるカットオフ周波数以下の周波数成分だけ入力トランジスタ１９のベースに流れる。
【００８９】
ここで、ローパスフィルタ２８のカットオフ周波数はターンオフ時のコレクタ−エミッタ間電圧Ｖceの主な周波数成分よりも低い周波数に設定することで、ＩＧＢＴ３のスイッチング直後の高速な過渡的な信号が多い場合には、ＩＧＢＴ３のコレクタから入力トランジスタ１９のベースまではハイインピーダンスとし、ＩＧＢＴ３のコレクタから入力トランジスタ１９のエミッタまではローインピーダンスとすることで、入力トランジスタ１９のベースに電流が流れないようにし、ＩＧＢＴ３のスイッチング動作後、完全にオフ状態になって、カットオフ周波数以下の、低速なほぼ一定の信号が多くなった場合には、ＩＧＢＴ３のコレクタから入力トランジスタ１９のベースまではローインピーダンスとし、ＩＧＢＴ３のコレクタから入力トランジスタ１９のエミッタまではハイインピーダンスとすることができる。
【００９０】
換言すれば、ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceがツェナーダイオード２７のツェナー電圧以上になった場合のみ、入力トランジスタ１９のベースにカットオフ周波数以下の周波数成分を有する電流を流し、ゲートドライブ回路１８にオンの制御信号を入力することができる。
【００９１】
その結果、ＩＧＢＴ３のゲート−エミッタ間電圧をしきい値電圧まで上昇させ、ＩＧＢＴ３を一時的にオンさせ、ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceをツェナーダイオード２７のツェナー電圧に抑え、オフ状態のときの直列接続した複数のＩＧＢＴにおける電圧分担を均等にすることができる。
【００９２】
従って、図１２を用いて説明した従来の過電圧抑制回路のように、オフ状態の電圧分担を均等にする分圧抵抗を別個に設けることが不要になる。
【００９３】
＜Ｃ−３．変形例＞
なお、ローパスフィルタ２８の代わりに、図４に示すローパスフィルタ２９（インピーダンス素子）を有した定常分圧均等化回路３００Ａを用いても良い。
【００９４】
ローパスフィルタ２９は、ツェナーダイオード２７のアノードとゲートドライブ回路１８の制御信号入力段に接続された入力トランジスタ１９のベースとの間に接続された抵抗２９１と、入力トランジスタ１９のエミッタとベースとの間に接続されたコンデンサ２９２とで構成されている。
【００９５】
ローパスフィルタ２９の動作はローパスフィルタ２８と同様であるが、ローパスフィルタ２９にはインタダクタを有さないので、製造においては、インタダクタの発生する電磁界の影響を考慮しての配置等に留意する必要がなく、製造が容易であるという利点を有している。
【００９６】
＜Ｄ．実施の形態４＞
以上説明した本発明に係る実施の形態１〜３においては、ＩＧＢＴ３に過電圧防止回路１００、電圧上昇率抑制回路２００、定常分圧均等化回路３００をそれぞれ単独で接続する構成を示したが、以下に説明する実施の形態４においては、ＩＧＢＴ３に上記の３つの回路を接続した構成を示す。
【００９７】
＜Ｄ−１．装置構成＞
図５に、過電圧防止回路１００、電圧上昇率抑制回路２００、定常分圧均等化回路３００で構成される過電圧保護回路５００を有するゲート回路４０の構成を示す。
【００９８】
図５において、過電圧防止回路１００は、ＩＧＢＴ３のコレクタとゲートドライブ回路１８の制御信号入力段に接続されたトランジスタ３２のベースとの間に配設され、電圧上昇率抑制回路２００は、ＩＧＢＴ３のコレクタとゲートドライブ回路１８の制御信号入力段に接続されたトランジスタ３１のベースとの間に配設され、定常分圧均等化回路３００のインダクタ２８２は、ゲートドライブ回路１８の制御信号入力段に接続されたトランジスタ３０のベースに接続され、また、抵抗２８３は、抵抗２８１とインダクタ２８２との接続点とトランジスタ３０のエミッタとの間に接続されている。
【００９９】
なお、トランジスタ３０〜３２のコレクタは、トランジスタ１８１のベースに接続され、トランジスタ３０〜３２のエミッタはＩＧＢＴ３のエミッタに接続されている。
【０１００】
なお、その他、図１を用いて説明した過電圧防止回路１００と同じ構成には同じ符号を付し、重複する説明は省略する。
【０１０１】
＜Ｄ−２．動作および効果＞
前述したようにクランプ電圧は高い方がターンオフ時のエネルギー損失は小さくなるので、クランプ電圧がＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceの最大定格を越えない範囲で、できるだけ大きくなるように、回路パラメータを設定する。
【０１０２】
しかし、実施の形態１において説明したように、過電圧防止回路１００の閉ループには時間遅れがあるため、実際のクランプ電圧はツェナー電圧よりもＴｄ（遅れ時間）×（ｄＶce／ｄｔ）だけ大きくなる。従って、ツェナーダイオード２０のツェナー電圧は、遅れ時間により増大したクランプ電圧がＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceの最大定格を越えない範囲で大きく設定する必要がある。
【０１０３】
一方で、コレクタ−エミッタ間電圧Ｖceが最大定格を越えないようにｄＶce／ｄｔの最大値に合わせてツェナーダイオード２０のツェナー電圧を小さくすると、ｄＶce／ｄｔが小さい場合にクランプ電圧が小さくなり、ターンオフ時のエネルギー損失が大きくなる。
【０１０４】
しかし、電圧上昇率抑制回路２００を併せて備えることで、コレクタ−エミッタ間電圧Ｖceの最大定格を越えないように確実にクランプすること、およびターンオフ時のエネルギー損失を小さくすることが実現できる。
【０１０５】
電圧上昇率抑制回路２００は実施の形態２において説明したように、ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceの上昇率（ｄＶce／ｄｔ）を抑制する機能を有している。
【０１０６】
そこで、過電圧防止回路１００が制御できる範囲まで電圧上昇率抑制回路２００によってｄＶce／ｄｔを抑制することで、ｄＶce／ｄｔが大きい場合と、ｄＶce／ｄｔが小さい場合とで極端な差が生じないようにして、ツェナーダイオード２０のツェナー電圧を、ＩＧＢＴ３においてＶceの最大定格を越えることなく、またターンオフ時のエネルギー損失を小さくできる値に容易に設定することが可能となる。
【０１０７】
また、電圧上昇率抑制回路２００はｄＶce／ｄｔに応じた制御を行うので、ｄＶce／ｄｔが小さいときは有効な制御（ＩＧＢＴ３を一時的にオンする制御）を行わず、ｄＶce／ｄｔは低下しない。
【０１０８】
また、電圧上昇率抑制回路２００はツェナーダイオード２５によって動作電圧が限定されるので、ターンオフ直後からｄＶce／ｄｔを抑えることがないようにツェナーダイオード２５のツェナー電圧を設定することで、スイッチング速度が低下することを防止できる。従って、ツェナーダイオード２５のツェナー電圧は過電圧防止回路１００のツェナーダイオード２０のツェナー電圧よりも小さい値に設定する。
【０１０９】
なお、電圧上昇率抑制回路２００は、ｄＶce／ｄｔを過電圧防止回路１００が制御できる範囲まで抑制することが役割であるため、過電圧防止回路１００がクランプ動作に入った後は、コンデンサ２６は電流を流し続ける必要はない。
【０１１０】
従って、コンデンサ２６の容量を大きく設定する必要はなく、ツェナーダイオード２５のツェナー電圧を均等分担電圧Ｖdc以下にした場合でも、均等分担電圧Ｖdcの変動によってコンデンサ２６を流れる電流を小さくでき、当該電流によって誤ってクランプ動作を起こすことが防止できる。
【０１１１】
よって、ツェナーダイオード２５のツェナー電圧を任意の値に設定することができ、例えばツェナー電圧を低く設定し、低いコレクタ−エミッタ間電圧Ｖceから電圧上昇ｄＶce／ｄｔを制御するといった利用法が可能になる。
【０１１２】
実施の形態３において説明したように、定常分圧均等化回路３００を用いると、個々のＩＧＢＴに分圧抵抗を配設せずとも、直列接続されたＩＧＢＴ列において、分圧の均等化ができる。もちろん、定常分圧均等化回路３００と分圧抵抗とを併用しても良く、また、図５に示す過電圧保護回路５００において定常分圧均等化回路３００の代わりにＩＧＢＴ３に並列に分圧抵抗を配設した構成としても良い。
【０１１３】
図６に、図５に示す過電圧保護回路５００を用いた場合の、ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceとコレクタ電流Ｉｃの特性を示す。
【０１１４】
図６において、スイッチングのタイミングずれにより、先にターンオフしたＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceは、高い電圧上昇率ｄＶce／ｄｔで立ち上がる。この電圧Ｖceが電圧上昇率抑制回路２００のツェナーダイオード２５ツェナー電圧（Ｖbreak）を越えると電圧上昇率抑制回路２００が動作し、ｄＶce／ｄｔが抑制される。その結果、コレクタ−エミッタ間電圧Ｖceの最大定格を越えないように過電圧防止回路１００で制御できる範囲までｄＶce／ｄｔが抑えられる。
【０１１５】
その後、過電圧防止回路１００のツェナー電圧に達すると、過電圧防止回路１００が動作し、コレクタ−エミッタ間電圧Ｖceはクランプ電圧Ｖclampの値でクランプされる。
【０１１６】
ターンオフが完了した後、定常分圧均等化回路３００が動作し、直列接続されたＩＧＢＴ３は等しく均等分担電圧Ｖdcに収まる。
【０１１７】
なお、図６においては遅れてターンオフしたＩＧＢＴのコレクタ−エミッタ間電圧Ｖceの特性についても示しており、当該特性においては階段状の特性となっているが、これは先にターンオフしたＩＧＢＴのＶceと、遅れてターンオフＩＧＢＴのＶceとで電源ライン間（Ｐ−Ｎ線間）の電圧となるので、先にターンオフしたＩＧＢＴのＶceがクランプ電圧Ｖclampで規制されるほど高い分だけ、遅れてターンオフＩＧＢＴのＶceが低くなっていることを示している。なお、完全にオフ状態になると両者のＶceは均等分担電圧Ｖdcに一致する。
【０１１８】
＜Ｄ−３．変形例＞
図５を用いて説明した過電圧保護回路５００は、過電圧防止回路１００、電圧上昇率抑制回路２００、定常分圧均等化回路３００で構成されていたが、図７に示すように、定常分圧均等化回路３００の代わりに、定常分圧均等化回路３００Ａを用いた構成としても良い。
【０１１９】
定常分圧均等化回路３００Ａは、定常分圧均等化回路３００と同様の機能を有しているが、先に説明したようにローパスフィルタ２９にはインタダクタを有さないので、製造においては、インタダクタの発生する電磁界の影響を考慮しての配置等に留意する必要がなく、製造が容易であるという利点を有している。
【０１２０】
＜Ｅ．実施の形態５＞
図８は、実施の形態１〜４において説明した、過電圧防止回路１００、電圧上昇率抑制回路２００、定常分圧均等化回路３００、およびこれらを含んで構成される過電圧保護回路５００の何れかを含むゲート回路４０により制御される自己消弧形半導体素子が複数直列に接続された半導体装置モジュール６００を示す図である。
【０１２１】
図８において、自己消弧形半導体素子として、ＩＧＢＴＱ１〜Ｑｎまでのｎ個のＩＧＢＴが直列に接続され、そのそれぞれにゲート回路４０が接続されている。なお、ＩＧＢＴＱ１〜ＱｎのそれぞれにはダイオードＤ１〜Ｄｎが逆並列に接続されている。
【０１２２】
そして、半導体装置モジュール６００には自己消弧形半導体素子の接続点ＮＤがモジュール外部に引き出され、外部回路との接続が可能な構成となっている。
【０１２３】
このように、過電圧保護回路等を含んだゲート回路４０と直列接続された自己消弧形半導体素子とをモジュール化することで、装置を小型化でき、不具合が生じた場合にはモジュール単位で交換できるなど、メンテナンスを容易にすることができる。
【０１２４】
なお、過電圧保護回路５００や、電圧上昇率抑制回路２００を用いる場合は、ローパスフィルタ２８（あるいは２９）のカットオフ周波数、または入力トランジスタ１９、３１〜３３のゲインなどをモジュール外で変更できるようにしても良い。
【０１２５】
例えば、ローパスフィルタ２８あるいは２９のカットオフ周波数を変更するには、ローパスフィルタ２８中にインダクタを複数種類備え、またローパスフィルタ２９中にコンデンサを複数種類備え、それらを外部スイッチで切り替える構成とすれば良い。
【０１２６】
また、トランジスタのゲインを変更するには、ベース−エミッタ間に複数種類の抵抗を備え、それらを外部スイッチで切り替える構成とすれば良い。
【０１２７】
＜Ｆ．実施の形態１〜５の変形例＞
なお、以上説明した実施の形態１〜５においては、ゲートドライブ回路１８の構成として、ＩＧＢＴ３のターンオン時にはｐｎｐバイポーラトランジスタ１８１を、ターンオフ時にはｎｐｎバイポーラトランジスタ１８２を用いる構成を示したが、図１０に示すようにＩＧＢＴ３のターンオン動作にｎｐｎバイポーラトランジスタ１８２を、ターンオフ動作にｐｎｐバイポーラトランジスタ１８１を用いる構成としても、入力トランジスタ１９（３０、３１、３２）のコレクタを定電圧源Ｖcに、エミッタをゲートドライブ回路１８の信号出力ノードに接続すれば同様の効果が得られる。
【０１２８】
図１０において、ゲートドライブ回路１８のトランジスタ１８２のベースには、入力トランジスタ１９のエミッタが接続され、トランジスタ１８２よび１８１のエミッタが出力ノードとなって、ＩＧＢＴ３のゲートにスイッチング時間を調節するゲート抵抗２３を介して接続されている。また、トランジスタ１８１のベースには、ＩＧＢＴ３のオン・オフを指令するゲート指令信号出力素子２４の出力が接続され、トランジスタ１８１および１８２のベースは電気的に接続されている。
【０１２９】
また、以上の説明においてはとして自己消弧形半導体素子としてＩＧＢＴを例に挙げたが、本発明はＭＯＳＦＥＴなどの他の自己消弧形半導体素子に対しても適用可能であり、また、インバータへの適用に限定されず、自己消弧形半導体素子を直列に接続した構成に適用することで、同様の効果を得られる。
【０１３３】
【発明の効果】
本発明に係る請求項１記載の半導体装置によれば、周波数フィルタは、スイッチング時に自己消弧形半導体素子の第１および第２の主電極間電圧の主な周波数成分よりも低い周波数成分を主に通過させるようにカットオフ周波数が設定され、ツェナーダイオードのカソードが自己消弧形半導体素子の第１の主電極に接続され、周波数フィルタは、ツェナーダイオードのアノードと、入力トランジスタの制御電極および第１の主電極との間に接続され、ツェナーダイオードのツェナー電圧は、自己消弧形半導体素子がオフ状態のときに負担する電圧に等しい値に設定された分圧均等化回路を備えるので、自己消弧形半導体素子の第１の主電極と第２の主電極間の電圧がツェナーダイオードのツェナー電圧を越えたところで、ツェナーダイオードが導通し、スイッチング時に自己消弧形半導体素子の第１および第２の主電極間電圧の主な周波数成分よりも低い周波数成分の電流が入力トランジスタの制御電極に流れ、ゲートドライブ回路にオンの制御信号を入力する。その結果、自己消弧形半導体素子の制御電極と第２の主電極間の電圧をしきい値電圧まで上昇させて、自己消弧形半導体素子を一時的にオンさせ、自己消弧形半導体素子の第１および第２の主電極間の電圧をツェナーダイオードのツェナー電圧に抑えることができ、自己消弧形半導体素子を複数直列に接続した構成において、複数の自己消弧形半導体素子における電圧分担を均等にすることができる。
【０１３４】
本発明に係る請求項２および３記載の半導体装置によれば、周波数フィルタの第１の抵抗素子の第２の端部がインダクタおよび第２の抵抗素子の第１の端部に接続され、インダクタの第２の端部が、入力トランジスタの制御電極に接続され、第２の抵抗素子の第２の端部が、入力トランジスタの第１の主電極に接続されているので、スイッチング直後の過渡的な信号が多い場合には、自己消弧形半導体素子の第１の主電極から入力トランジスタの制御電極まではハイインピーダンスとし、自己消弧形半導体素子の第１の主電極から入力トランジスタのエミッタまではローインピーダンスとすることで、入力トランジスタの制御電極に電流が流れないようにし、自己消弧形半導体素子のスイッチング動作後、完全にオフ状態になって、カットオフ周波数以下の、低速なほぼ一定の信号が多くなった場合には、自己消弧形半導体素子の第１の主電極から入力トランジスタの制御電極まではローインピーダンスとし、自己消弧形半導体素子の第１の主電極から入力トランジスタの第１の主電極まではハイインピーダンスとすることができる。
【０１３５】
本発明に係る請求項４記載の半導体装置によれば、過電圧防止回路、電圧上昇率抑制回路、分圧均等化回路を備え、第２のツェナーダイオードのツェナー電圧は、第１のツェナーダイオードのツェナー電圧より小さく、第１のツェナーダイオードのツェナー電圧は、自己消弧形半導体素子の第１および第２の主電極間電圧の最大定格値より小さく設定し、第３のツェナーダイオードのツェナー電圧は、自己消弧形半導体素子がオフ状態のときに負担する電圧に等しい値に設定することで、自己消弧形半導体素子のターンオフ、ターンオンおよび、オフ時に自己消弧形半導体素子の第１および第２の主電極間に最大定格値以上の電圧が印加されることを防止でき、自己消弧形半導体素子を複数直列に接続した構成において、複数の自己消弧形半導体素子における電圧分担を均等にすることができる。
【０１３６】
本発明に係る請求項５記載の半導体装置モジュールによれば、複数の自己消弧形半導体素子および過電圧防止回路、電圧上昇率抑制回路、分圧均等化回路の何れか、または全てを有した複数の半導体装置がパッケージ化されているので、装置を小型化でき、不具合が生じた場合にはモジュール単位で交換できるなど、メンテナンスを容易にすることができる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の半導体装置の構成を示す回路図である。
【図２】 本発明に係る実施の形態２の半導体装置の構成を示す回路図である。
【図３】 本発明に係る実施の形態３の半導体装置の構成を示す回路図である。
【図４】 本発明に係る実施の形態３の半導体装置の変形例の構成を示す回路図である。
【図５】 本発明に係る実施の形態４の半導体装置の構成を示す回路図である。
【図６】 本発明に係る実施の形態４の半導体装置の動作を説明する図である。
【図７】 本発明に係る実施の形態４の半導体装置の変形例の構成を示す回路図である。
【図８】 本発明に係る実施の形態５の半導体装置モジュールの構成を示す図である。
【図９】 ゲートドライブ回路のバイポーラトランジスタの構成を変えた場合の実施の形態１の半導体装置に対応する回路図である。
【図１０】 ３相２レベルインバータの出力部の構成を示す図である。
【図１１】 自己消弧形半導体素子の従来の過電圧抑制回路を示す回路図である。
【図１２】 自己消弧形半導体素子の従来の過電圧抑制回路を示す回路図である。
【図１３】 インダクタンス成分を有する負荷に接続されたインバータの構成を説明する概略図である。
【図１４】 従来の過電圧抑制回路を用いた場合のターンオフ時の自己消弧形半導体素子でのエネルギー損失を説明する図である。
【符号の説明】
３ ＩＧＢＴ、１８ ゲートドライブ回路、１９，３０〜３２ 入力トランジスタ、２０，２５，２７ ツェナーダイオード、２８，２９ ローパスフィルタ、１００ 過電圧防止回路、２００ 電圧上昇率抑制回路、３００，３００Ａ 分圧均等化回路、６００ 半導体装置モジュール。
【発明の属する技術分野】
本発明は半導体装置に関し、特に、自己消弧形半導体素子を過電圧から保護する半導体装置に関する。
【０００２】
【従来の技術】
図１０に、３相２レベルインバータの出力部の構成を示す。図１０において、電源ラインであるＰ−Ｎ線間には、自己消弧形半導体素子である絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor:IGBT)が、複数直列に接続されたトランジスタ列が３列設けられている。
【０００３】
そして、各トランジスタ列には、その中間部分に出力ノードＵ、ＶおよびＷが設けられ、図示しない負荷に接続される構成となっている。この、出力ノードＵ、ＶおよびＷを境にして、各トランジスタ列は、電源ラインＰ側である高電位側と、電源ラインＮ側である低電位側とに分けられる。
【０００４】
すなわち、出力ノードＵ、ＶおよびＷの電位を基準電位とし、電源ラインＰの電位との間でスイッチング動作する高電位側のトランジスタ列と、電源ラインＮの電位を基準電位とし、出力ノードＵ、ＶおよびＷの電位との間でスイッチング動作する低高電位側のトランジスタ列とに分けられる。
【０００５】
なお、各ＩＧＢＴには還流ダイオードが逆並列に接続され、また、Ｐ−Ｎ線間には、平滑コンデンサ２が接続されている。
【０００６】
以下においては、図１０に示すトランジスタ列のうち、出力ノードＵに対して高電位側のトランジスタ列ＨＴＬ１に着目して説明する。
【０００７】
図１０に示すように、トランジスタ列ＨＴＬ１は、直列に接続されたｎ個のＩＧＢＴＱ１〜Ｑｎと、それぞれ逆並列に接続さたダイオードＤ１〜Ｄｎを有している。このような構成とするのは、複数のＩＧＢＴで電圧を分担することで高い耐電圧特性を得るためである。
【０００８】
ＩＧＢＴを直列接続した場合に問題となるのは、ＩＧＢＴの陽極（以後、コレクタと呼称）−陰極（以後、エミッタと呼称）間に、コレクタ−エミッタ間電圧（以後、単にＶceと表記する場合あり）の最大定格以上の電圧（以後、過電圧と呼称）が加わることである。
【０００９】
ＩＧＢＴでは降伏電圧に対して、コレクタ−エミッタ間電圧Ｖceの最大定格は余裕を持たせない設計になっている。そのため、コレクタ−エミッタ間に最大定格以上の電圧がかからないように注意しなければならない。コレクタ−エミッタ間に最大定格以上の電圧が加わる要因の最たるものは、ターンオンもしくはターンオフ時に、直列接続したＩＧＢＴ間で、コレクタ−エミッタ間電圧の立下り開始時間もしくは立ち上がり開始時間にずれ（以後、スイッチング時のタイミングずれと呼称）が生じることである。
【００１０】
ターンオフ時を例に挙げると、最も顕著な場合には、直列接続した１つのＩＧＢＴのみがオフ動作に入り、残りのＩＧＢＴがオン状態のままの場合が考えられる。
【００１１】
この場合、オフ動作に入った１つのＩＧＢＴに、本来は、直列接続した全てのＩＧＢＴで負担すべき直流電圧が印加され当該ＩＧＢＴが破壊される。
【００１２】
なお、このときの電圧の立ち上がり速度は、スイッチング時のタイミングずれが全くない場合に比べて、直列接続されたＩＧＢＴの個数の２分の１乗倍（ルート倍）に速くなる。
【００１３】
すなわち、ターンオフ時には、ＩＧＢＴ内部の電荷が電界によって移動し、空乏層が広がることでＩＧＢＴのコレクタ−エミッタ間電圧が上昇する。電荷の移動に際しては、距離が同じであれば、電界がＮ倍になれば移動時間は１／Ｎ1/2になるので、電圧の立ち上がり速度は、直列接続されたＩＧＢＴの個数の２分の１乗倍になるものと概算するものである。
【００１４】
従って、従来からＩＧＢＴに過電圧が印加されないようにするための工夫がなされている。
【００１５】
図１１に、自己消弧形半導体素子の従来の過電圧抑制回路の一例として、”Switching Voltage Transient Protection Schemes For High Current IGBT Modules”,IEEE 1994で開示されている構成を示す。
【００１６】
図１１においては、図１０に示すトランジスタ列ＨＴＬ１のうちの１つのＩＧＢＴＱｋを例に採り、ＩＧＢＴＱｋに過電圧抑制回路４が接続された構成を示している。
【００１７】
図１１に示すように、過電圧抑制回路４は、ＩＧＢＴＱｋのコレクタにカソードが接続されたツェナーダイオード５と、ＩＧＢＴＱｋのゲートにカソードが接続され、アノードがツェナーダイオード５のアノードに接続されたダイオード６とで構成されている。
【００１８】
なお、ＩＧＢＴＱｋには、そのゲートのオン・オフ動作を制御するゲートドライブ回路７が接続され、また、ダイオードＤｋが逆並列に接続されている。
【００１９】
以下、過電圧抑制回路４の回路の動作について説明する。ツェナーダイオード５のツェナー電圧はＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceの最大定格よりも小さい値に設定されている。従って、ＩＧＢＴＱｋのＶceがツェナーダイオード５のツェナー電圧以上になると、ツェナーダイオード５が導通する。
【００２０】
そして、ＩＧＢＴＱｋのコレクタから過電圧抑制回路４を流れる電流はＩＧＢＴＱｋのゲートとゲートドライブ回路７に分流し、ＩＧＢＴＱｋのゲート−エミッタ間電圧がしきい値電圧を越えると、ＩＧＢＴＱｋを一時的にオンさせることで、ＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceの上昇を抑える。
【００２１】
そして、ＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceがツェナーダイオード５のツェナー電圧以下になるとツェナーダイオード５はオフし、ＩＧＢＴＱｋのゲート−エミッタ間電圧がしきい値電圧以下に低下するのでＩＧＢＴＱｋはオフしＶceは上昇する。
【００２２】
このようにスイッチングのタイミングずれ等のコレクタ−エミッタ間電圧Ｖceを上昇させる要因が続く間はＩＧＢＴＱｋのオンとオフが繰り返され、Ｖceが最大定格以上に上昇することを抑える。Ｖceを上昇させる要因がなくなるとＶceはツェナーダイオードのツェナー電圧以下に収まる。
【００２３】
なお、過電圧抑制回路４、ＩＧＢＴＱｋの主端子間電圧をツェナー電圧以上には上昇させないのでクランプ回路と呼称でき、ツェナーダイオード５のツェナー電圧はクランプ電圧と呼称できる。
【００２４】
次に、図１２に自己消弧形半導体素子の従来の過電圧抑制回路の一例として、米国特許US5946178(PCT Filed : Mar. 1, 1996)に示された構成を示す。
【００２５】
なお、図１２においても、図１０に示すトランジスタ列ＨＴＬ１のうちの１つのＩＧＢＴＱｋを例に採り、ＩＧＢＴＱｋに過電圧抑制回路としてアクティブスナバ８、および動作電圧レベル限定アクティブスナバ９が接続された構成を示している。また、ＩＧＢＴＱｋには、そのゲートのオン・オフ動作を制御するゲートドライブ回路７が接続されている。
【００２６】
図１２に示すように、アクティブスナバ８は、ＩＧＢＴＱｋのコレクタとゲートとの間に直列に接続された抵抗８１とコンデンサ８２とで構成されている。
【００２７】
動作電圧レベル限定アクティブスナバ９は、あらかじめ設定された電圧以上から機能するアクティブスナバであり、ＩＧＢＴＱｋのコレクタと増幅回路１０を構成するトランジスタ１０４のゲートとの間に直列に接続されたダイオード９２とコンデンサ９３、およびダイオード９２に並列に接続されたツェナーダイオード９１を有している。なお、ダイオード９１および９２のアノードはＩＧＢＴＱｋのコレクタに接続されている。
【００２８】
また、トランジスタ１０４のゲートはコンデンサ９３とともに、コンデンサ９３は抵抗１２を介してＩＧＢＴＱｋのゲートに接続されている。
【００２９】
増幅回路１０は、動作電圧レベル限定アクティブスナバ９からの過電圧抑制信号を増幅する回路であり、トランジスタ１０４の他に、トランジスタ１０４のドレインとＩＧＢＴＱｋのエミッタとの間に並列に接続されたコンデンサ１０２と、トランジスタ１０４のソースとＩＧＢＴＱｋのゲートとの間に接続された抵抗１０３と、トランジスタ１０４のドレインに正極が接続されＩＧＢＴＱｋのエミッタに負極が接続された直流電源１０１とを有して構成されている。
【００３０】
以下、過電圧抑制回路の動作について説明する。アクティブスナバ８にはＩＧＢＴＱｋがターンオフ動作に入った直後からＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceの上昇率（以後、単にｄＶce／ｄｔと表記する場合あり）に比例した電流が流れる。
【００３１】
この電流がＩＧＢＴＱｋのゲートとゲートドライブ回路７に分流し、ＩＧＢＴＱｋのゲート−エミッタ間電圧がしきい値電圧を越えるとＩＧＢＴＱｋは一時的にオンする。そうするとｄＶce／ｄｔは小さくなるので、アクティブスナバ８を流れる電流は小さくなり、ＩＧＢＴＱｋのゲート−エミッタ間電圧がしきい値電圧よりも小さくなり、ＩＧＢＴＱｋはオフする。その結果、ＩＧＢＴＱｋのｄＶce／ｄｔが回路パラメータで決まる値に抑えられる。
【００３２】
次に動作電圧レベル限定アクティブスナバ９の動作を説明する。コンデンサ９３が充電されていないときは、アクティブスナバ８と同様にＩＧＢＴＱｋがターンオフ動作に入った直後からｄＶce／ｄｔに比例した電流が動作電圧レベル限定アクティブスナバ９を流れ、この電流が増幅回路１０で増幅され、増幅された電流がＩＧＢＴＱｋのゲートとゲートドライブ回路７に分流する。
【００３３】
ＩＧＢＴＱｋのゲート−エミッタ間電圧がしきい値電圧を越えると、ＩＧＢＴＱｋが一時的にオンしＩＧＢＴＱｋのｄＶce／ｄｔが小さくなる。そうすると、動作電圧レベル限定アクティブスナバ９を流れる電流は小さくなり、ＩＧＢＴＱｋのゲート−エミッタ間電圧がしきい値電圧よりも小さくなるので、ＩＧＢＴＱｋはオフする。その結果ＩＧＢＴＱｋのｄＶce／ｄｔは回路パラメータで決定される値に抑えられる。
【００３４】
次に、コンデンサ９３が充電されている場合の動作を説明する。ＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceがコンデンサ９３の充電電圧以下のとき、コンデンサ９３に電流は流れ込まないため動作電圧レベル限定アクティブスナバ９は動作しない。
【００３５】
しかし、ＩＧＢＴＱｋのコレクタ−エミッタ間の電圧がコンデンサ９３の充電電圧以上になるとＩＧＢＴＱｋのｄＶce／ｄｔに比例した電流が動作電圧レベル限定アクティブスナバ９に流れ、コンデンサ９３が充電されていない場合と同様に動作する。
【００３６】
なお、動作電圧レベル限定アクティブスナバ９の動作中は、コンデンサ９３の充電電圧は上昇を続けるが、充電電圧がツェナーダイオード９１のツェナー電圧よりも高くなった場合には、コンデンサ９３に充電された電荷がＩＧＢＴＱｋがオン状態のときにツェナーダイオード１２を通って放電されるので、コンデンサ９３の充電電圧はツェナーダイオード１２のツェナー電圧に等しくなり、動作電圧レベル限定アクティブスナバ９の動作開始電圧はツェナーダイオード１２のツェナー電圧と等しくなる。従って、ターンオフ開始時にはコンデンサ９３の充電電圧がツェナー電圧を越えていることはない。
【００３７】
なお、ＩＧＢＴＱｋがオフ状態である場合、直列接続されたＩＧＢＴ間の電圧はＩＧＢＴＱｋに並列に接続された抵抗１３によって分圧される。
【００３８】
【発明が解決しようとする課題】
図１１に示した過電圧抑制回路４では、ツェナーダイオード５に並列に存在する寄生キャパシタンスの影響で、ターンオフ動作に入った直後から流れるｄＶce／ｄｔに比例した電流が、ＩＧＢＴＱｋのコレクタからツェナーダイオード５、ダイオード６を通り、ＩＧＢＴＱｋのゲート端子とゲートドライブ回路７に分流する。そして、ＩＧＢＴＱｋのゲート−エミッタ間電圧がしきい値電圧を越えるとＩＧＢＴＱｋが一時的にオンしＩＧＢＴＱｋのｄＶce／ｄｔを抑えるため、意に反しターンオフ速度が遅くなる。
【００３９】
図１３は、モータなどのインダクタンス成分を持つ負荷を動作させるためにＩＧＢＴを用いる装置において、過電圧抑制回路４を使用する構成を示している。
【００４０】
図１３において、ＩＧＢＴＱ１〜Ｑｎが直列に接続され、それぞれには過電圧抑制回路４とゲートドライバ７が接続されている。また、またＩＧＢＴＱ１〜Ｑｎには、ダイオードＤ１〜Ｄｎがそれぞれ逆並列に接続されている。
【００４１】
そして、ＩＧＢＴＱ１〜Ｑｎに並列に負荷１４および直流電源１６が配設され、負荷１４に並列にダイオード１が配設されている。なお直流電源１６の負極はＩＧＢＴＱｎのエミッタに接続され、両者は接地されている。
【００４２】
図１３に示すように、負荷１４がインダクタンス成分を持つ場合、ＩＧＢＴのターンオフ時の損失を小さくするためには、ツェナーダイオード５（図１１参照）のツェナー電圧を大きく設定する必要がある。
【００４３】
すなわち、ターンオフ時の損失はコレクタ−とエミッタ間を流れる主電流のターンオフ下降時間（以後、単にＴfと表記する場合あり）に依存するが、Ｔfは主回路の寄生インダクタンス（以後、単にＬsと表記する場合あり）１７に蓄えられているエネルギーが、ＩＧＢＴ列で消費され尽くすまで続く。
【００４４】
ここで、ＩＧＢＴＱｋを例に採り、図１４にターンオフ時のＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceとコレクタ電流（以後、単にＩcと表記する場合あり）の概略特性を示す。
【００４５】
ターンオフ開始後、ＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceが直流電源１６の直流電圧を、直列接続されたＩＧＢＴの個数で割った均等分担電圧（以後、単にＶdcと表記する場合あり）を越えた時点からＩＧＢＴＱｋのＩcは減少し始め、それによりサージ電圧（Ｌs・ｄＩc／ｄｔ）が発生し、ＩＧＢＴＱｋのＶceはさらに上昇する。
【００４６】
コレクタ−エミッタ間電圧Ｖceがツェナーダイオード５のツェナー電圧で規定されるクランプ電圧（以後、単にＶclampと表記する）に達したところで、クランプ回路（過電圧抑制回路４）は動作し、ＶceはＶclampにクランプされる。
【００４７】
コレクタ電流Ｉcがゼロになる、すなわち寄生インダクタンス１７に蓄えられたエネルギーが全てＩＧＢＴＱｋで消費されるとサージ電圧はなくなり、コレクタ−エミッタ間電圧Ｖceは均等分担電圧Ｖdcまで下がり、ＩＧＢＴＱｋはオフ状態になる。寄生インダクタンス１７に蓄えられたエネルギーはＩＧＢＴＱｋで単位時間あたり（Ｖclamp−Ｖdc）×Ｉcだけ消費される。
【００４８】
寄生インダクタンス１７に蓄えられたエネルギーはＩcが一定ならば変わらないので、ターンオフ下降時間Ｔfはクランプ電圧Ｖclampが大きい程短くなる。寄生インダクタンス１７に蓄えられていて、ＩＧＢＴＱｋで消費されるエネルギーは一定であるが、電源から供給されるエネルギーがターンオフ中に常に単位時間あたりＶdc×ＩcだけＩＧＢＴＱｋで消費されており、ターンオフ下降時間Ｔfが長いほどターンオフ時のエネルギー損失は大きくなる。
【００４９】
以上の理由からクランプ電圧Ｖclampはできる限り大きく設定した方がターンオフ時の損失は小さくなる。しかし、ターンオフ時の損失を小さくするために、クランプ電圧Ｖclampを大きく設定すると、クランプ動作後、オフ状態のときに、クランプをしたＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceはクランプ電圧Ｖclampと等しくなり、残りのＩＧＢＴのＶceはその分小さくなり、直列接続されたＩＧＢＴ間の電圧分担が不均一になるので電圧分担を等しくするための分圧抵抗が必要となる。
【００５０】
また、ＩＧＢＴＱｋのコレクタからツェナーダイオード５、ダイオード６、ＩＧＢＴＱｋのゲートまでの回路には寄生インダクタンス、寄生キャパシタンスがあるので、ＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceがツェナー電圧を越えてからツェナーダイオード５が導通し、ＩＧＢＴＱｋが一時的にオンしＶceが下がり始めるまでに時間遅れが生じる。
【００５１】
ｄＶce／ｄｔが高い場合、上記の時間遅れのためにクランプ動作が遅れ、ＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceが最大定格よりも高くなる。それを防ぐためにツェナーダイオード５のツェナー電圧を小さくすると、過電圧防止回路の遅れ時間は変わらないので、ｄＶce／ｄｔが低い場合にはクランプ電圧も低くなり、前述の理由により、ターンオフ時の損失が大きくなる。
【００５２】
一方、図１２に示す過電圧抑制回路では、アクティブスナバ８はＩＧＢＴＱｋのターンオフ直後から電圧の立ち上がりを制限するため、スイッチング時間が遅くなる。
【００５３】
また、アクティブスナバ８、動作電圧レベル限定アクティブスナバ９は、ともにＩＧＢＴＱｋのコレクタ−エミッタ間電圧Ｖceの変化に応じた制御を行うため、直列接続されたＩＧＢＴ間の分担されたコレクタ−エミッタ間電圧Ｖceにばらつきがあっても、それぞれのＶceの時間変化がなければアクティブスナバ８、動作電圧レベル限定アクティブスナバ９は働かず、直列接続された複数のＩＧＢＴにおいて、オフ状態のときの電圧分担を等しくすることはできない。そのためオフ状態のときの電圧分担を等しくするために分圧抵抗１３が必要になる。
【００５４】
また、動作電圧レベル限定アクティブスナバ９はツェナーダイオード１２のツェナー電圧を均等分担電圧Ｖdc以下の任意の電圧に設定することができない。
【００５５】
すなわち、オフ状態のときゲートドライブ回路７は常にＩＧＢＴＱｋのゲートから電荷を取り除く動作をする。コンデンサ９３は過電圧抑制動作中は、常にオフ信号を受けており、ゲートドライブ回路７が抜き去る分の電流を流し続けなければならないため、考えられ得るターンオフ時間に応じた容量が必要になる。
【００５６】
ツェナーダイオード１２のツェナー電圧を均等分担電圧Ｖdc以下に設定すると、電源電圧の変動に応じてコンデンサ９３からＩＧＢＴＱｋのゲートおよびゲートドライブ回路７に電流が流れる。コンデンサ９３の容量が大きいと上記の電流が大きくなり、ＩＧＢＴＱｋのゲート−エミッタ間電圧がしきい値電圧まで上昇し、一時的オン動作が必要でないときにＩＧＢＴＱｋがオンする。そのため、ツェナーダイオード１２のツェナー電圧は均等分担電圧Ｖdcよりも大きく設定しなければならず、ＩＧＢＴＱｋのｄＶce／ｄｔが高い場合は、動作電圧レベル限定アクティブスナバ９の遅れ時間のために過電圧抑制動作が遅れ、コレクタ−エミッタ間電圧Ｖceがその最大定格以上になるため、アクティブスナバ８でターンオフ直後からｄＶce／ｄｔを抑える必要があり、スイッチングが遅くなる。
【００５７】
本発明は上記のような問題点を解消するためになされたもので、自己消弧形半導体素子のコレクタ−エミッタ間電圧が素子の最大定格値を越えることを防止するとともに、ターンオフ時間の増大によるエネルギー損失の増大を防止した半導体装置を提供することを目的とする。
【００６１】
【課題を解決するための手段】
本発明に係る請求項１記載の半導体装置は、自己消弧形半導体素子を制御する半導体装置であって、前記自己消弧形半導体素子の第１の主電極と、前記自己消弧形半導体素子のゲートを制御するゲートドライブ回路に接続された入力トランジスタの制御電極および第１の主電極との間に接続された分圧均等化回路を備え、前記入力トランジスタの前記第１の主電極は、前記自己消弧形半導体素子の第２の主電極に接続され、第２の主電極は、前記ゲートドライブ回路入力端子に接続され、前記分圧均等化回路は、ツェナーダイオードと周波数フィルタとを有し、前記周波数フィルタは、スイッチング時に前記自己消弧形半導体素子の前記第１および第２の主電極間電圧の主な周波数成分よりも低い周波数成分の電流を主に通過させるようにカットオフ周波数が設定され、前記ツェナーダイオードのカソードが前記自己消弧形半導体素子の前記第１の主電極に接続され、前記周波数フィルタは、前記ツェナーダイオードのアノードと、前記入力トランジスタの前記制御電極および前記第１の主電極との間に接続され、前記ツェナーダイオードのツェナー電圧は、前記自己消弧形半導体素子がオフ状態のときに負担する電圧に等しい値に設定される。
【００６２】
本発明に係る請求項２記載の半導体装置は、前記周波数フィルタが、第１および第２の抵抗素子とインダクタとを有し、前記ツェナーダイオードのアノードが前記第１の抵抗素子の第１の端部に接続され、前記第１の抵抗素子の第２の端部が前記インダクタおよび前記第２の抵抗素子の第１の端部に接続され、前記インダクタの第２の端部は、前記入力トランジスタの前記制御電極に接続され、前記第２の抵抗素子の第２の端部は、前記入力トランジスタの前記第１の主電極に接続される。
【００６３】
本発明に係る請求項３記載の半導体装置は、前記周波数フィルタは、抵抗素子とコンデンサとを有し、前記ツェナーダイオードのアノードが前記抵抗素子の第１の端部に接続され、前記抵抗素子の第２の端部が前記コンデンサの第１の電極および前記入力トランジスタの前記制御電極に接続され、前記コンデンサの第２の電極が、前記入力トランジスタの前記第１の主電極に接続される。
【００６４】
本発明に係る請求項４記載の半導体装置は、自己消弧形半導体素子を制御する半導体装置であって、前記自己消弧形半導体素子の第１の主電極と、前記自己消弧形半導体素子のゲートを制御するゲートドライブ回路に並列に接続された第１および第２の入力トランジスタの制御電極との間にそれぞれ接続された過電圧防止回路および電圧上昇率抑制回路と、前記自己消弧形半導体素子の第１の主電極と、前記第１および第２の入力トランジスタに並列に接続された、第３の入力トランジスタの制御電極および第１の主電極との間に接続された分圧均等化回路とを備え、前記第１ないし第３の入力トランジスタの第１の主電極は、前記自己消弧形半導体素子の第２の主電極に接続され、第２の主電極は、前記ゲートドライブ回路入力端子に接続され、前記過電圧防止回路は、第１のツェナーダイオードと、抵抗素子と、コンデンサとを有し、前記第１のツェナーダイオードのカソードが前記自己消弧形半導体素子の前記第１の主電極に接続され、アノードが前記抵抗素子の第１の端部に接続され、前記抵抗素子の第２の端部が前記第１の入力トランジスタの前記制御電極に接続され、前記コンデンサが前記抵抗素子に並列に接続され、前記電圧上昇率抑制回路は、第２のツェナーダイオードとコンデンサとを有し、前記第２のツェナーダイオードのカソードが前記自己消弧形半導体素子の前記第１の主電極に接続され、アノードが前記コンデンサの第１の電極に接続され、前記コンデンサの第２の電極が前記第２の入力トランジスタの前記制御電極に接続され、前記分圧均等化回路は、第３のツェナーダイオードと周波数フィルタとを有し、前記周波数フィルタは、スイッチング時に前記自己消弧形半導体素子の前記第１および第２の主電極間電圧の主な周波数成分よりも低い周波数成分の電流を主に通過させるようにカットオフ周波数が設定され、前記第３のツェナーダイオードのカソードが前記自己消弧形半導体素子の前記第１の主電極に接続され、前記周波数フィルタは、前記第３のツェナーダイオードのアノードと、前記第３の入力トランジスタの前記制御電極および前記第１の主電極との間に接続され、前記第２のツェナーダイオードのツェナー電圧は、前記第１のツェナーダイオードのツェナー電圧より小さく、前記第１のツェナーダイオードのツェナー電圧は、前記自己消弧形半導体素子の前記第１および第２の主電極間電圧の最大定格値より小さく設定し、前記第３のツェナーダイオードのツェナー電圧は、前記自己消弧形半導体素子がオフ状態のときに負担する電圧に等しい値に設定される。
【００６５】
本発明に係る請求項５記載の半導体装置モジュールは、複数直列に接続された前記自己消弧形半導体素子と、複数の前記自己消弧形半導体素子のそれぞれに接続された、請求項１ないし請求項４記載の何れかの前記半導体装置とを備え、複数の前記自己消弧形半導体素子および複数の前記半導体装置がパッケージ化されている。
【００６６】
【発明の実施の形態】
＜Ａ．実施の形態１＞
＜Ａ−１．装置構成＞
図１は、本発明に係る実施の形態１の過電圧防止回路１００を有するＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）３のゲートを制御するゲート回路４０の構成を示す図である。なお、ＩＧＢＴ３は、３相２レベルインバータ等の出力部を構成する直列接続された複数ＩＧＢＴのうちの１つであり、ダイオード３３が逆並列に接続されている。
【００６７】
過電圧防止回路１００は、ＩＧＢＴ３のコレクタにカソードが接続されたツェナーダイオード２０と、ツェナーダイオード２０のアノードとゲートドライブ回路１８の制御信号入力段に接続された、クランプ信号を増幅するトランジスタ（以後、入力トランジスタと呼称）１９のベースとの間に、並列に接続された抵抗２１およびコンデンサ２２とで構成されている。
【００６８】
ＩＧＢＴ３のゲートのゲートのオン・オフ動作を制御するゲートドライブ回路１８は、定電圧源ＶcとＩＧＢＴ３のエミッタとの間に直列に接続されたトランジスタ１８１および１８２を有し、トランジスタ１８１および１８２のコレクタが出力ノードとなって、ＩＧＢＴ３のゲートにスイッチング時間を調節するゲート抵抗２３を介して接続されている。
【００６９】
トランジスタ１８１のベースには入力トランジスタ１９のコレクタが接続され、入力トランジスタ１９のエミッタはＩＧＢＴ３のエミッタに接続されている。
【００７０】
また、トランジスタ１８１のベースには、ＩＧＢＴ３のオン・オフを指令するゲート指令信号出力素子２４の出力が接続されている。なお、トランジスタ１８１および１８２のベースは電気的に接続され、この部分にゲート指令信号出力素子２４の出力が接続されるので、この部分がゲートドライブ回路１８の入力端子と言うことができる。
【００７１】
＜Ａ−２．動作および効果＞
ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceがツェナーダイオード２０のツェナー電圧を越えるとツェナーダイオード２０が導通し、入力トランジスタ１９のベースに電流が流れ、ゲートドライブ回路１８にオンの制御信号を入力する。その結果、ＩＧＢＴ３のゲート−エミッタ間電圧をしきい値電圧まで上昇させて、ＩＧＢＴ３を一時的にオンさせ、ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceを下げることができる。
【００７２】
ここで、抵抗２１はクランプ動作を長時間に渡って維持するために配設されている。すなわち、長時間に渡ってツェナーダイオード２０のツェナー電圧を越える電圧がコレクタ−エミッタ間電圧Ｖceとして印加され、コンデンサ２２が充電されて充電電圧がＶceを越えると、抵抗２１を有さない場合にはコンデンサ２２には電流が流れなくなる。しかし、抵抗２１を配設することで、入力トランジスタ１９のベースに電流を流し続けることができ、長時間のクランプ動作が可能となる。
【００７３】
なお、ツェナーダイオード２０および抵抗２１だけでもクランプ動作は可能であるが、抵抗２１はツェナーダイオード２０のアノードの電圧に応じた電流を流すため、ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceがツェナー電圧を越えた直後は僅かな電流しか流さない。一方、ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceの立ち上がりが一定とした場合、コンデンサ２２を流れる電流はＶceがツェナーダイオード２０のツェナー電圧を越えた直後から、ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceの上昇率（ｄＶce／ｄｔ）に応じた一定の電流を流すので、コンデンサ２２を配設することで高速応答性を有することができる。
【００７４】
また、ツェナーダイオード２０に寄生キャパシタンスがある場合でも、入力トランジスタ１９のゲインを調節することで、その影響を解消し、ＩＧＢＴ３を高速にスイッチングすることができる。
【００７５】
なお、入力トランジスタ１９のゲイン調節の方法としては、入力トランジスタ１９のベース−エミッタ間に抵抗を介挿し、ベースに流れ込んでいた電流を分流する方法を採れば良い。
【００７６】
ここで、ツェナーダイオード２０のツェナー電圧の設定について説明する。前述のように、クランプ電圧が高いほどＩＧＢＴ３のターンオフ時のエネルギー損失は小さくなるので、ツェナー電圧はできるだけ大きく設定する。
【００７７】
しかし、過電圧防止回路１００の閉ループには時間遅れがあるため、実際のクランプ電圧はツェナー電圧よりもＴｄ（遅れ時間）×（ｄＶce／ｄｔ）だけ大きくなる。従って、ツェナー電圧は、遅れ時間により増大したクランプ電圧がＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceの最大定格を越えない範囲で大きく設定する。
【００７８】
＜Ｂ．実施の形態２＞
＜Ｂ−１．装置構成＞
図２は、本発明に係る実施の形態２の電圧上昇率抑制回路２００を有するゲート回路４０の構成を示す図である。なお、図１を用いて説明した過電圧防止回路１００と同じ構成には同じ符号を付し、重複する説明は省略する。
【００７９】
電圧上昇率抑制回路２００は、ＩＧＢＴ３のコレクタにカソードが接続されたツェナーダイオード２５と、ツェナーダイオード２５のアノードとゲートドライブ回路１８の制御信号入力段に接続された入力トランジスタ１９のベースとの間に接続されたコンデンサ２６とで構成されている。コンデンサ２６はＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceの上昇率（ｄＶce／ｄｔ）を検出し、その大きさに応じた信号をゲートドライブ回路７に送る機能を有している。
【００８０】
＜Ｂ−２．動作および効果＞
ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceがツェナーダイオード２５のツェナー電圧を越えるとツェナーダイオード２５が導通し、ＩＧＢＴ３のＶceの上昇率（ｄＶce／ｄｔ）に応じた電流が入力トランジスタ１９のベースに流れ、ゲートドライブ回路１８にオンの制御信号を入力する。その結果、ＩＧＢＴ３のゲート−エミッタ間電圧をしきい値電圧まで上昇させ、ＩＧＢＴ３を一時的にオンさせ、ＩＧＢＴ３のＶceの上昇率を抑制することができる。
【００８１】
すなわち、電圧上昇率抑制回路２００においては、ｄＶce／ｄｔに応じてコンデンサ２６に流れる電流でＩＧＢＴ３がオンするように容量が調整されているので、ｄＶce／ｄｔが小さくなるとＩＧＢＴ３はオフすることになる。この結果、コレクタ−エミッタ間電圧ＶceはＩＧＢＴ３のオン・オフの繰り返しにより、微視的には鋸波状の波形となるが、巨視的にはｄＶce／ｄｔが緩やかになる。
【００８２】
従って、直列接続された複数のＩＧＢＴのコレクタ−エミッタ間に過電圧が印加される原因が、ＩＧＢＴのスイッチングのタイミングずれにある場合、例えば、１つのＩＧＢＴがターンオフ動作に入り、その他のＩＧＢＴがオン状態にあってターンオフが遅れているような場合、ｄＶce／ｄｔが緩やかであれば先にターンオフ動作に入ったＩＧＢＴが完全にオフする前に、遅れてターンオフするＩＧＢＴもターンオフ動作に入ることができ、各ＩＧＢＴがオフするタイミングの同期を取ることができるので、ＩＧＢＴのコレクタ−エミッタ間に最大定格以上の電圧が印加されることを防止できる。
【００８３】
なお、図１を用いて説明した過電圧防止回路１００においても、コンデンサ２２にはｄＶce／ｄｔに応じた電流が流れるが、過電圧防止回路１００では、コンデンサ２２に流れる電流だけではＩＧＢＴ３がオンしないように、容量が調整され、抵抗２１に流れる電流が重畳されることでＩＧＢＴ３がオンするように抵抗値が調整されている。
【００８４】
また、電圧上昇率抑制回路２００においては、ツェナーダイオード２５を用いることで、電圧上昇率の抑制はコレクタ−エミッタ間電圧Ｖceがツェナーダイオード２５のツェナー電圧以上のときのみ行われる。従って、図１２を用いて説明した従来の過電圧抑制回路のように、ターンオフ直後からｄＶce／ｄｔを抑える必要がなく、スイッチング速度が低下することはない。
【００８５】
＜Ｃ．実施の形態３＞
＜Ｃ−１．装置構成＞
図３は、本発明に係る実施の形態３の定常分圧均等化回路３００を有するゲート回路４０の構成を示す図である。なお、図１を用いて説明した過電圧防止回路１００と同じ構成には同じ符号を付し、重複する説明は省略する。
【００８６】
定常分圧均等化回路３００は、ＩＧＢＴ３のコレクタにカソードが接続されたツェナーダイオード２７と、ツェナーダイオード２７のアノードとゲートドライブ回路１８の制御信号入力段に接続された入力トランジスタ１９のベースとの間に直列に接続された抵抗２８１およびインダクタ２８２、抵抗２８１とインダクタ２８２との接続点と入力トランジスタ１９のエミッタとの間に接続された抵抗２８３で構成されるローパスフィルタ２８とを有している。
【００８７】
ここで、ツェナーダイオード２７のツェナー電圧は、ＩＧＢＴ３がオフ状態のときに保持すべきコレクタ−エミッタ間電圧Ｖceに設定する。すなわち、ツェナーダイオード２７のツェナー電圧は、直列接続された複数のＩＧＢＴの全てがオフ状態のときに、通常、ＩＧＢＴ列の全体に加わる直流電圧を、直列接続されたＩＧＢＴの個数で割った値に設定する。
【００８８】
＜Ｃ−２．動作および効果＞
ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceがツェナーダイオード２７のツェナー電圧を越えると、ツェナーダイオード２７が導通し、ローパスフィルタ２８で規定されるカットオフ周波数以下の周波数成分だけ入力トランジスタ１９のベースに流れる。
【００８９】
ここで、ローパスフィルタ２８のカットオフ周波数はターンオフ時のコレクタ−エミッタ間電圧Ｖceの主な周波数成分よりも低い周波数に設定することで、ＩＧＢＴ３のスイッチング直後の高速な過渡的な信号が多い場合には、ＩＧＢＴ３のコレクタから入力トランジスタ１９のベースまではハイインピーダンスとし、ＩＧＢＴ３のコレクタから入力トランジスタ１９のエミッタまではローインピーダンスとすることで、入力トランジスタ１９のベースに電流が流れないようにし、ＩＧＢＴ３のスイッチング動作後、完全にオフ状態になって、カットオフ周波数以下の、低速なほぼ一定の信号が多くなった場合には、ＩＧＢＴ３のコレクタから入力トランジスタ１９のベースまではローインピーダンスとし、ＩＧＢＴ３のコレクタから入力トランジスタ１９のエミッタまではハイインピーダンスとすることができる。
【００９０】
換言すれば、ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceがツェナーダイオード２７のツェナー電圧以上になった場合のみ、入力トランジスタ１９のベースにカットオフ周波数以下の周波数成分を有する電流を流し、ゲートドライブ回路１８にオンの制御信号を入力することができる。
【００９１】
その結果、ＩＧＢＴ３のゲート−エミッタ間電圧をしきい値電圧まで上昇させ、ＩＧＢＴ３を一時的にオンさせ、ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceをツェナーダイオード２７のツェナー電圧に抑え、オフ状態のときの直列接続した複数のＩＧＢＴにおける電圧分担を均等にすることができる。
【００９２】
従って、図１２を用いて説明した従来の過電圧抑制回路のように、オフ状態の電圧分担を均等にする分圧抵抗を別個に設けることが不要になる。
【００９３】
＜Ｃ−３．変形例＞
なお、ローパスフィルタ２８の代わりに、図４に示すローパスフィルタ２９（インピーダンス素子）を有した定常分圧均等化回路３００Ａを用いても良い。
【００９４】
ローパスフィルタ２９は、ツェナーダイオード２７のアノードとゲートドライブ回路１８の制御信号入力段に接続された入力トランジスタ１９のベースとの間に接続された抵抗２９１と、入力トランジスタ１９のエミッタとベースとの間に接続されたコンデンサ２９２とで構成されている。
【００９５】
ローパスフィルタ２９の動作はローパスフィルタ２８と同様であるが、ローパスフィルタ２９にはインタダクタを有さないので、製造においては、インタダクタの発生する電磁界の影響を考慮しての配置等に留意する必要がなく、製造が容易であるという利点を有している。
【００９６】
＜Ｄ．実施の形態４＞
以上説明した本発明に係る実施の形態１〜３においては、ＩＧＢＴ３に過電圧防止回路１００、電圧上昇率抑制回路２００、定常分圧均等化回路３００をそれぞれ単独で接続する構成を示したが、以下に説明する実施の形態４においては、ＩＧＢＴ３に上記の３つの回路を接続した構成を示す。
【００９７】
＜Ｄ−１．装置構成＞
図５に、過電圧防止回路１００、電圧上昇率抑制回路２００、定常分圧均等化回路３００で構成される過電圧保護回路５００を有するゲート回路４０の構成を示す。
【００９８】
図５において、過電圧防止回路１００は、ＩＧＢＴ３のコレクタとゲートドライブ回路１８の制御信号入力段に接続されたトランジスタ３２のベースとの間に配設され、電圧上昇率抑制回路２００は、ＩＧＢＴ３のコレクタとゲートドライブ回路１８の制御信号入力段に接続されたトランジスタ３１のベースとの間に配設され、定常分圧均等化回路３００のインダクタ２８２は、ゲートドライブ回路１８の制御信号入力段に接続されたトランジスタ３０のベースに接続され、また、抵抗２８３は、抵抗２８１とインダクタ２８２との接続点とトランジスタ３０のエミッタとの間に接続されている。
【００９９】
なお、トランジスタ３０〜３２のコレクタは、トランジスタ１８１のベースに接続され、トランジスタ３０〜３２のエミッタはＩＧＢＴ３のエミッタに接続されている。
【０１００】
なお、その他、図１を用いて説明した過電圧防止回路１００と同じ構成には同じ符号を付し、重複する説明は省略する。
【０１０１】
＜Ｄ−２．動作および効果＞
前述したようにクランプ電圧は高い方がターンオフ時のエネルギー損失は小さくなるので、クランプ電圧がＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceの最大定格を越えない範囲で、できるだけ大きくなるように、回路パラメータを設定する。
【０１０２】
しかし、実施の形態１において説明したように、過電圧防止回路１００の閉ループには時間遅れがあるため、実際のクランプ電圧はツェナー電圧よりもＴｄ（遅れ時間）×（ｄＶce／ｄｔ）だけ大きくなる。従って、ツェナーダイオード２０のツェナー電圧は、遅れ時間により増大したクランプ電圧がＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceの最大定格を越えない範囲で大きく設定する必要がある。
【０１０３】
一方で、コレクタ−エミッタ間電圧Ｖceが最大定格を越えないようにｄＶce／ｄｔの最大値に合わせてツェナーダイオード２０のツェナー電圧を小さくすると、ｄＶce／ｄｔが小さい場合にクランプ電圧が小さくなり、ターンオフ時のエネルギー損失が大きくなる。
【０１０４】
しかし、電圧上昇率抑制回路２００を併せて備えることで、コレクタ−エミッタ間電圧Ｖceの最大定格を越えないように確実にクランプすること、およびターンオフ時のエネルギー損失を小さくすることが実現できる。
【０１０５】
電圧上昇率抑制回路２００は実施の形態２において説明したように、ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceの上昇率（ｄＶce／ｄｔ）を抑制する機能を有している。
【０１０６】
そこで、過電圧防止回路１００が制御できる範囲まで電圧上昇率抑制回路２００によってｄＶce／ｄｔを抑制することで、ｄＶce／ｄｔが大きい場合と、ｄＶce／ｄｔが小さい場合とで極端な差が生じないようにして、ツェナーダイオード２０のツェナー電圧を、ＩＧＢＴ３においてＶceの最大定格を越えることなく、またターンオフ時のエネルギー損失を小さくできる値に容易に設定することが可能となる。
【０１０７】
また、電圧上昇率抑制回路２００はｄＶce／ｄｔに応じた制御を行うので、ｄＶce／ｄｔが小さいときは有効な制御（ＩＧＢＴ３を一時的にオンする制御）を行わず、ｄＶce／ｄｔは低下しない。
【０１０８】
また、電圧上昇率抑制回路２００はツェナーダイオード２５によって動作電圧が限定されるので、ターンオフ直後からｄＶce／ｄｔを抑えることがないようにツェナーダイオード２５のツェナー電圧を設定することで、スイッチング速度が低下することを防止できる。従って、ツェナーダイオード２５のツェナー電圧は過電圧防止回路１００のツェナーダイオード２０のツェナー電圧よりも小さい値に設定する。
【０１０９】
なお、電圧上昇率抑制回路２００は、ｄＶce／ｄｔを過電圧防止回路１００が制御できる範囲まで抑制することが役割であるため、過電圧防止回路１００がクランプ動作に入った後は、コンデンサ２６は電流を流し続ける必要はない。
【０１１０】
従って、コンデンサ２６の容量を大きく設定する必要はなく、ツェナーダイオード２５のツェナー電圧を均等分担電圧Ｖdc以下にした場合でも、均等分担電圧Ｖdcの変動によってコンデンサ２６を流れる電流を小さくでき、当該電流によって誤ってクランプ動作を起こすことが防止できる。
【０１１１】
よって、ツェナーダイオード２５のツェナー電圧を任意の値に設定することができ、例えばツェナー電圧を低く設定し、低いコレクタ−エミッタ間電圧Ｖceから電圧上昇ｄＶce／ｄｔを制御するといった利用法が可能になる。
【０１１２】
実施の形態３において説明したように、定常分圧均等化回路３００を用いると、個々のＩＧＢＴに分圧抵抗を配設せずとも、直列接続されたＩＧＢＴ列において、分圧の均等化ができる。もちろん、定常分圧均等化回路３００と分圧抵抗とを併用しても良く、また、図５に示す過電圧保護回路５００において定常分圧均等化回路３００の代わりにＩＧＢＴ３に並列に分圧抵抗を配設した構成としても良い。
【０１１３】
図６に、図５に示す過電圧保護回路５００を用いた場合の、ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceとコレクタ電流Ｉｃの特性を示す。
【０１１４】
図６において、スイッチングのタイミングずれにより、先にターンオフしたＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖceは、高い電圧上昇率ｄＶce／ｄｔで立ち上がる。この電圧Ｖceが電圧上昇率抑制回路２００のツェナーダイオード２５ツェナー電圧（Ｖbreak）を越えると電圧上昇率抑制回路２００が動作し、ｄＶce／ｄｔが抑制される。その結果、コレクタ−エミッタ間電圧Ｖceの最大定格を越えないように過電圧防止回路１００で制御できる範囲までｄＶce／ｄｔが抑えられる。
【０１１５】
その後、過電圧防止回路１００のツェナー電圧に達すると、過電圧防止回路１００が動作し、コレクタ−エミッタ間電圧Ｖceはクランプ電圧Ｖclampの値でクランプされる。
【０１１６】
ターンオフが完了した後、定常分圧均等化回路３００が動作し、直列接続されたＩＧＢＴ３は等しく均等分担電圧Ｖdcに収まる。
【０１１７】
なお、図６においては遅れてターンオフしたＩＧＢＴのコレクタ−エミッタ間電圧Ｖceの特性についても示しており、当該特性においては階段状の特性となっているが、これは先にターンオフしたＩＧＢＴのＶceと、遅れてターンオフＩＧＢＴのＶceとで電源ライン間（Ｐ−Ｎ線間）の電圧となるので、先にターンオフしたＩＧＢＴのＶceがクランプ電圧Ｖclampで規制されるほど高い分だけ、遅れてターンオフＩＧＢＴのＶceが低くなっていることを示している。なお、完全にオフ状態になると両者のＶceは均等分担電圧Ｖdcに一致する。
【０１１８】
＜Ｄ−３．変形例＞
図５を用いて説明した過電圧保護回路５００は、過電圧防止回路１００、電圧上昇率抑制回路２００、定常分圧均等化回路３００で構成されていたが、図７に示すように、定常分圧均等化回路３００の代わりに、定常分圧均等化回路３００Ａを用いた構成としても良い。
【０１１９】
定常分圧均等化回路３００Ａは、定常分圧均等化回路３００と同様の機能を有しているが、先に説明したようにローパスフィルタ２９にはインタダクタを有さないので、製造においては、インタダクタの発生する電磁界の影響を考慮しての配置等に留意する必要がなく、製造が容易であるという利点を有している。
【０１２０】
＜Ｅ．実施の形態５＞
図８は、実施の形態１〜４において説明した、過電圧防止回路１００、電圧上昇率抑制回路２００、定常分圧均等化回路３００、およびこれらを含んで構成される過電圧保護回路５００の何れかを含むゲート回路４０により制御される自己消弧形半導体素子が複数直列に接続された半導体装置モジュール６００を示す図である。
【０１２１】
図８において、自己消弧形半導体素子として、ＩＧＢＴＱ１〜Ｑｎまでのｎ個のＩＧＢＴが直列に接続され、そのそれぞれにゲート回路４０が接続されている。なお、ＩＧＢＴＱ１〜ＱｎのそれぞれにはダイオードＤ１〜Ｄｎが逆並列に接続されている。
【０１２２】
そして、半導体装置モジュール６００には自己消弧形半導体素子の接続点ＮＤがモジュール外部に引き出され、外部回路との接続が可能な構成となっている。
【０１２３】
このように、過電圧保護回路等を含んだゲート回路４０と直列接続された自己消弧形半導体素子とをモジュール化することで、装置を小型化でき、不具合が生じた場合にはモジュール単位で交換できるなど、メンテナンスを容易にすることができる。
【０１２４】
なお、過電圧保護回路５００や、電圧上昇率抑制回路２００を用いる場合は、ローパスフィルタ２８（あるいは２９）のカットオフ周波数、または入力トランジスタ１９、３１〜３３のゲインなどをモジュール外で変更できるようにしても良い。
【０１２５】
例えば、ローパスフィルタ２８あるいは２９のカットオフ周波数を変更するには、ローパスフィルタ２８中にインダクタを複数種類備え、またローパスフィルタ２９中にコンデンサを複数種類備え、それらを外部スイッチで切り替える構成とすれば良い。
【０１２６】
また、トランジスタのゲインを変更するには、ベース−エミッタ間に複数種類の抵抗を備え、それらを外部スイッチで切り替える構成とすれば良い。
【０１２７】
＜Ｆ．実施の形態１〜５の変形例＞
なお、以上説明した実施の形態１〜５においては、ゲートドライブ回路１８の構成として、ＩＧＢＴ３のターンオン時にはｐｎｐバイポーラトランジスタ１８１を、ターンオフ時にはｎｐｎバイポーラトランジスタ１８２を用いる構成を示したが、図１０に示すようにＩＧＢＴ３のターンオン動作にｎｐｎバイポーラトランジスタ１８２を、ターンオフ動作にｐｎｐバイポーラトランジスタ１８１を用いる構成としても、入力トランジスタ１９（３０、３１、３２）のコレクタを定電圧源Ｖcに、エミッタをゲートドライブ回路１８の信号出力ノードに接続すれば同様の効果が得られる。
【０１２８】
図１０において、ゲートドライブ回路１８のトランジスタ１８２のベースには、入力トランジスタ１９のエミッタが接続され、トランジスタ１８２よび１８１のエミッタが出力ノードとなって、ＩＧＢＴ３のゲートにスイッチング時間を調節するゲート抵抗２３を介して接続されている。また、トランジスタ１８１のベースには、ＩＧＢＴ３のオン・オフを指令するゲート指令信号出力素子２４の出力が接続され、トランジスタ１８１および１８２のベースは電気的に接続されている。
【０１２９】
また、以上の説明においてはとして自己消弧形半導体素子としてＩＧＢＴを例に挙げたが、本発明はＭＯＳＦＥＴなどの他の自己消弧形半導体素子に対しても適用可能であり、また、インバータへの適用に限定されず、自己消弧形半導体素子を直列に接続した構成に適用することで、同様の効果を得られる。
【０１３３】
【発明の効果】
本発明に係る請求項１記載の半導体装置によれば、周波数フィルタは、スイッチング時に自己消弧形半導体素子の第１および第２の主電極間電圧の主な周波数成分よりも低い周波数成分を主に通過させるようにカットオフ周波数が設定され、ツェナーダイオードのカソードが自己消弧形半導体素子の第１の主電極に接続され、周波数フィルタは、ツェナーダイオードのアノードと、入力トランジスタの制御電極および第１の主電極との間に接続され、ツェナーダイオードのツェナー電圧は、自己消弧形半導体素子がオフ状態のときに負担する電圧に等しい値に設定された分圧均等化回路を備えるので、自己消弧形半導体素子の第１の主電極と第２の主電極間の電圧がツェナーダイオードのツェナー電圧を越えたところで、ツェナーダイオードが導通し、スイッチング時に自己消弧形半導体素子の第１および第２の主電極間電圧の主な周波数成分よりも低い周波数成分の電流が入力トランジスタの制御電極に流れ、ゲートドライブ回路にオンの制御信号を入力する。その結果、自己消弧形半導体素子の制御電極と第２の主電極間の電圧をしきい値電圧まで上昇させて、自己消弧形半導体素子を一時的にオンさせ、自己消弧形半導体素子の第１および第２の主電極間の電圧をツェナーダイオードのツェナー電圧に抑えることができ、自己消弧形半導体素子を複数直列に接続した構成において、複数の自己消弧形半導体素子における電圧分担を均等にすることができる。
【０１３４】
本発明に係る請求項２および３記載の半導体装置によれば、周波数フィルタの第１の抵抗素子の第２の端部がインダクタおよび第２の抵抗素子の第１の端部に接続され、インダクタの第２の端部が、入力トランジスタの制御電極に接続され、第２の抵抗素子の第２の端部が、入力トランジスタの第１の主電極に接続されているので、スイッチング直後の過渡的な信号が多い場合には、自己消弧形半導体素子の第１の主電極から入力トランジスタの制御電極まではハイインピーダンスとし、自己消弧形半導体素子の第１の主電極から入力トランジスタのエミッタまではローインピーダンスとすることで、入力トランジスタの制御電極に電流が流れないようにし、自己消弧形半導体素子のスイッチング動作後、完全にオフ状態になって、カットオフ周波数以下の、低速なほぼ一定の信号が多くなった場合には、自己消弧形半導体素子の第１の主電極から入力トランジスタの制御電極まではローインピーダンスとし、自己消弧形半導体素子の第１の主電極から入力トランジスタの第１の主電極まではハイインピーダンスとすることができる。
【０１３５】
本発明に係る請求項４記載の半導体装置によれば、過電圧防止回路、電圧上昇率抑制回路、分圧均等化回路を備え、第２のツェナーダイオードのツェナー電圧は、第１のツェナーダイオードのツェナー電圧より小さく、第１のツェナーダイオードのツェナー電圧は、自己消弧形半導体素子の第１および第２の主電極間電圧の最大定格値より小さく設定し、第３のツェナーダイオードのツェナー電圧は、自己消弧形半導体素子がオフ状態のときに負担する電圧に等しい値に設定することで、自己消弧形半導体素子のターンオフ、ターンオンおよび、オフ時に自己消弧形半導体素子の第１および第２の主電極間に最大定格値以上の電圧が印加されることを防止でき、自己消弧形半導体素子を複数直列に接続した構成において、複数の自己消弧形半導体素子における電圧分担を均等にすることができる。
【０１３６】
本発明に係る請求項５記載の半導体装置モジュールによれば、複数の自己消弧形半導体素子および過電圧防止回路、電圧上昇率抑制回路、分圧均等化回路の何れか、または全てを有した複数の半導体装置がパッケージ化されているので、装置を小型化でき、不具合が生じた場合にはモジュール単位で交換できるなど、メンテナンスを容易にすることができる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の半導体装置の構成を示す回路図である。
【図２】 本発明に係る実施の形態２の半導体装置の構成を示す回路図である。
【図３】 本発明に係る実施の形態３の半導体装置の構成を示す回路図である。
【図４】 本発明に係る実施の形態３の半導体装置の変形例の構成を示す回路図である。
【図５】 本発明に係る実施の形態４の半導体装置の構成を示す回路図である。
【図６】 本発明に係る実施の形態４の半導体装置の動作を説明する図である。
【図７】 本発明に係る実施の形態４の半導体装置の変形例の構成を示す回路図である。
【図８】 本発明に係る実施の形態５の半導体装置モジュールの構成を示す図である。
【図９】 ゲートドライブ回路のバイポーラトランジスタの構成を変えた場合の実施の形態１の半導体装置に対応する回路図である。
【図１０】 ３相２レベルインバータの出力部の構成を示す図である。
【図１１】 自己消弧形半導体素子の従来の過電圧抑制回路を示す回路図である。
【図１２】 自己消弧形半導体素子の従来の過電圧抑制回路を示す回路図である。
【図１３】 インダクタンス成分を有する負荷に接続されたインバータの構成を説明する概略図である。
【図１４】 従来の過電圧抑制回路を用いた場合のターンオフ時の自己消弧形半導体素子でのエネルギー損失を説明する図である。
【符号の説明】
３ ＩＧＢＴ、１８ ゲートドライブ回路、１９，３０〜３２ 入力トランジスタ、２０，２５，２７ ツェナーダイオード、２８，２９ ローパスフィルタ、１００ 過電圧防止回路、２００ 電圧上昇率抑制回路、３００，３００Ａ 分圧均等化回路、６００ 半導体装置モジュール。
Claims (5)
- 自己消弧形半導体素子を制御する半導体装置であって、
前記自己消弧形半導体素子の第１の主電極と、前記自己消弧形半導体素子のゲートを制御するゲートドライブ回路に接続された入力トランジスタの制御電極および第１の主電極との間に接続された分圧均等化回路を備え、
前記入力トランジスタの前記第１の主電極は、前記自己消弧形半導体素子の第２の主電極に接続され、第２の主電極は、前記ゲートドライブ回路入力端子に接続され、
前記分圧均等化回路は、
ツェナーダイオードと周波数フィルタとを有し、
前記周波数フィルタは、スイッチング時に前記自己消弧形半導体素子の前記第１および第２の主電極間電圧の主な周波数成分よりも低い周波数成分の電流を主に通過させるようにカットオフ周波数が設定され、
前記ツェナーダイオードのカソードが前記自己消弧形半導体素子の前記第１の主電極に接続され、前記周波数フィルタは、前記ツェナーダイオードのアノードと、前記入力トランジスタの前記制御電極および前記第１の主電極との間に接続され、
前記ツェナーダイオードのツェナー電圧は、前記自己消弧形半導体素子がオフ状態のときに負担する電圧に等しい値に設定する、半導体装置。 - 前記周波数フィルタは、
第１および第２の抵抗素子とインダクタとを有し、
前記ツェナーダイオードのアノードが前記第１の抵抗素子の第１の端部に接続され、
前記第１の抵抗素子の第２の端部が前記インダクタおよび前記第２の抵抗素子の第１の端部に接続され、
前記インダクタの第２の端部は、前記入力トランジスタの前記制御電極に接続され、
前記第２の抵抗素子の第２の端部は、前記入力トランジスタの前記第１の主電極に接続される、請求項１記載の半導体装置。 - 前記周波数フィルタは、
抵抗素子とコンデンサとを有し、
前記ツェナーダイオードのアノードが前記抵抗素子の第１の端部に接続され、
前記抵抗素子の第２の端部が前記コンデンサの第１の電極および前記入力トランジスタの前記制御電極に接続され、
前記コンデンサの第２の電極が、前記入力トランジスタの前記第１の主電極に接続される、請求項１記載の半導体装置。 - 自己消弧形半導体素子を制御する半導体装置であって、
前記自己消弧形半導体素子の第１の主電極と、前記自己消弧形半導体素子のゲートを制御するゲートドライブ回路に並列に接続された第１および第２の入力トランジスタの制御電極との間にそれぞれ接続された過電圧防止回路および電圧上昇率抑制回路と、
前記自己消弧形半導体素子の第１の主電極と、前記第１および第２の入力トランジスタに並列に接続された、第３の入力トランジスタの制御電極および第１の主電極との間に接続された分圧均等化回路とを備え、
前記第１ないし第３の入力トランジスタの第１の主電極は、前記自己消弧形半導体素子の第２の主電極に接続され、第２の主電極は、前記ゲートドライブ回路入力端子に接続され、
前記過電圧防止回路は、
第１のツェナーダイオードと、抵抗素子と、コンデンサとを有し、
前記第１のツェナーダイオードのカソードが前記自己消弧形半導体素子の前記第１の主電極に接続され、アノードが前記抵抗素子の第１の端部に接続され、
前記抵抗素子の第２の端部が前記第１の入力トランジスタの前記制御電極に接続され、
前記コンデンサが前記抵抗素子に並列に接続され、
前記電圧上昇率抑制回路は、
第２のツェナーダイオードとコンデンサとを有し、
前記第２のツェナーダイオードのカソードが前記自己消弧形半導体素子の前記第１の主電極に接続され、アノードが前記コンデンサの第１の電極に接続され、
前記コンデンサの第２の電極が前記第２の入力トランジスタの前記制御電極に接続され、
前記分圧均等化回路は、第３のツェナーダイオードと周波数フィルタとを有し、
前記周波数フィルタは、スイッチング時に前記自己消弧形半導体素子の前記第１および第２の主電極間電圧の主な周波数成分よりも低い周波数成分の電流を主に通過させるようにカットオフ周波数が設定され、
前記第３のツェナーダイオードのカソードが前記自己消弧形半導体素子の前記第１の主電極に接続され、前記周波数フィルタは、前記第３のツェナーダイオードのアノードと、前記第３の入力トランジスタの前記制御電極および前記第１の主電極との間に接続され、
前記第２のツェナーダイオードのツェナー電圧は、前記第１のツェナーダイオードのツェナー電圧より小さく、前記第１のツェナーダイオードのツェナー電圧は、前記自己消弧形半導体素子の前記第１および第２の主電極間電圧の最大定格値より小さく設定し、
前記第３のツェナーダイオードのツェナー電圧は、前記自己消弧形半導体素子がオフ状態のときに負担する電圧に等しい値に設定する、半導体装置。 - 複数直列に接続された前記自己消弧形半導体素子と、
複数の前記自己消弧形半導体素子のそれぞれに接続された、請求項１ないし請求項４記載の何れかの前記半導体装置とを備え、
複数の前記自己消弧形半導体素子および複数の前記半導体装置がパッケージ化された、半導体装置モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326886A JP4350295B2 (ja) | 2000-10-26 | 2000-10-26 | 半導体装置および半導体装置モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326886A JP4350295B2 (ja) | 2000-10-26 | 2000-10-26 | 半導体装置および半導体装置モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002135097A JP2002135097A (ja) | 2002-05-10 |
| JP4350295B2 true JP4350295B2 (ja) | 2009-10-21 |
Family
ID=18804003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000326886A Expired - Lifetime JP4350295B2 (ja) | 2000-10-26 | 2000-10-26 | 半導体装置および半導体装置モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4350295B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102545559A (zh) * | 2010-12-06 | 2012-07-04 | 三垦电气株式会社 | 栅极驱动电路及半导体装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4144541B2 (ja) | 2004-03-19 | 2008-09-03 | 日産自動車株式会社 | 電圧駆動型半導体素子用駆動回路 |
| JP2006042564A (ja) * | 2004-07-30 | 2006-02-09 | Tokyo Electric Power Co Inc:The | 電力スイッチング回路、電力変換装置及び電力用半導体スイッチング素子の駆動方法 |
| FR2874767B1 (fr) * | 2004-08-27 | 2006-10-20 | Schneider Toshiba Inverter | Dispositif de commande d'un transistor de puissance |
| KR101014152B1 (ko) | 2008-10-15 | 2011-02-14 | 기아자동차주식회사 | 차량 인버터 회로 및 그를 이용한 차량 |
| JP5571013B2 (ja) | 2011-02-15 | 2014-08-13 | 株式会社東芝 | 半導体スイッチ、及び電力変換装置 |
| US8471600B2 (en) * | 2011-09-30 | 2013-06-25 | Infineon Technologies Ag | Detection of the zero crossing of the load current in a semiconductor device |
| CN111900969B (zh) * | 2019-05-05 | 2023-12-19 | 中国电力科学研究院有限公司 | 一种SiC-MOSFET的驱动电路 |
| JP7356340B2 (ja) * | 2019-12-25 | 2023-10-04 | 株式会社タムラ製作所 | ゲート駆動回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0237828A (ja) * | 1988-07-28 | 1990-02-07 | Fuji Electric Co Ltd | Ｉｇｂｔの過電流保護回路 |
| JP2747911B2 (ja) * | 1988-08-12 | 1998-05-06 | 株式会社日立製作所 | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 |
| JP2913699B2 (ja) * | 1988-11-16 | 1999-06-28 | 富士電機株式会社 | 電圧駆動形半導体素子の駆動回路 |
| JPH06120788A (ja) * | 1992-10-06 | 1994-04-28 | Mitsubishi Electric Corp | トランジスタ保護装置 |
| JP3462032B2 (ja) * | 1997-03-04 | 2003-11-05 | 株式会社東芝 | 電力変換装置 |
| JPH10250U (ja) * | 1997-12-08 | 1998-10-13 | 富士通テン株式会社 | スイッチング回路 |
-
2000
- 2000-10-26 JP JP2000326886A patent/JP4350295B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102545559A (zh) * | 2010-12-06 | 2012-07-04 | 三垦电气株式会社 | 栅极驱动电路及半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002135097A (ja) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7368972B2 (en) | Power transistor control device | |
| US7710187B2 (en) | Gate drive circuit | |
| KR101723358B1 (ko) | 스위칭 소자 구동 회로, 파워 모듈 및 자동차 | |
| US7414333B2 (en) | High-voltage pulse generating circuit | |
| US9007102B2 (en) | Active gate drive circuit | |
| EP1441441B1 (en) | Gate driving circuit | |
| US7570086B2 (en) | Switching element drive circuit | |
| JP2002281761A (ja) | 半導体電力変換装置 | |
| EP2801153B1 (en) | Apparatus and method for control of semiconductor switching devices | |
| US7701279B2 (en) | Driving circuit for an emitter-switching configuration | |
| JP4350295B2 (ja) | 半導体装置および半導体装置モジュール | |
| JP2003069401A (ja) | 半導体電力変換装置 | |
| US9843318B2 (en) | Buffer circuit | |
| JP5542719B2 (ja) | 電力用半導体素子の駆動保護回路 | |
| JP2017220861A (ja) | ゲート駆動回路 | |
| JP6847641B2 (ja) | ゲート駆動回路 | |
| CN108476018B (zh) | 缓冲电路及半导体装置 | |
| WO2023135885A1 (ja) | 半導体スイッチング素子の駆動装置および電力変換装置 | |
| US20120256493A1 (en) | Switching device and switching module | |
| JPH0956166A (ja) | 電力変換装置 | |
| JP6004988B2 (ja) | 電力用半導体素子のゲート制御装置 | |
| JP2002171746A (ja) | 半導体電力変換装置 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JPH11178318A (ja) | 電圧駆動型電力素子の駆動回路 | |
| JP2001238431A (ja) | 半導体電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090624 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090722 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4350295 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |