JP3022861B1 - Ｄｃ−ｄｃコンバータの入力回路 - Google Patents
Ｄｃ−ｄｃコンバータの入力回路Info
- Publication number
- JP3022861B1 JP3022861B1 JP10362457A JP36245798A JP3022861B1 JP 3022861 B1 JP3022861 B1 JP 3022861B1 JP 10362457 A JP10362457 A JP 10362457A JP 36245798 A JP36245798 A JP 36245798A JP 3022861 B1 JP3022861 B1 JP 3022861B1
- Authority
- JP
- Japan
- Prior art keywords
- input
- converter
- circuit
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
【要約】
【課題】 回路規模を小型化すると共にコストを低く抑
えた上で、突入電流防止や直流電源の逆接続保護や入力
電圧低下時の誤動作防止や入力瞬断における出力電圧保
持の機能を備えたＤＣ−ＤＣコンバータの入力回路を提
供する。 【解決手段】 直流入力電源と、ＤＣ−ＤＣコンバータ
の入力間に接続された入力コンデンサとの間に接続され
るＤＣ−ＤＣコンバータの入力回路において、前記入力
コンデンサに対する突入電力の入力防止、前記直流入力
電源の逆接続に対する保護、入力電圧低下時の誤動作の
防止、及び入力瞬断における出力電圧の保持の各機能を
併せ持つ回路構成を有する。
えた上で、突入電流防止や直流電源の逆接続保護や入力
電圧低下時の誤動作防止や入力瞬断における出力電圧保
持の機能を備えたＤＣ−ＤＣコンバータの入力回路を提
供する。 【解決手段】 直流入力電源と、ＤＣ−ＤＣコンバータ
の入力間に接続された入力コンデンサとの間に接続され
るＤＣ−ＤＣコンバータの入力回路において、前記入力
コンデンサに対する突入電力の入力防止、前記直流入力
電源の逆接続に対する保護、入力電圧低下時の誤動作の
防止、及び入力瞬断における出力電圧の保持の各機能を
併せ持つ回路構成を有する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＤＣ−ＤＣコン
バータの入力回路に関し、特に、入力逆接続保護や入力
電圧低下保護や出力電圧保持や突入電流防止等の各機能
を備えたＤＣ−ＤＣコンバータの入力回路に関する。
バータの入力回路に関し、特に、入力逆接続保護や入力
電圧低下保護や出力電圧保持や突入電流防止等の各機能
を備えたＤＣ−ＤＣコンバータの入力回路に関する。
【０００２】
【従来の技術】従来、ＤＣ−ＤＣコンバータでは、入力
回路に、平滑用として用いられる容量の大きなコンデン
サを設けていた。従って、電源の投入時に、そのコンデ
ンサへの突入電流として大きな充電電流が流れる。
回路に、平滑用として用いられる容量の大きなコンデン
サを設けていた。従って、電源の投入時に、そのコンデ
ンサへの突入電流として大きな充電電流が流れる。
【０００３】この突入電流を防止する方法として、例え
ば、特開平５−１４６１４３号公報に開示された突入
電流防止回路が提案されている。図６は、従来の突入電
流防止回路の回路図である。
ば、特開平５−１４６１４３号公報に開示された突入
電流防止回路が提案されている。図６は、従来の突入電
流防止回路の回路図である。
【０００４】図６に示すように、突入電流防止回路
は、直流入力電源Ｅと電源平滑用コンデンサＣと負荷Ｚ
ｏによって構成される回路と、直流入力電源Ｅと平滑用
コンデンサＣとの間に直列に接続された電流検出抵抗Ｒ
ｓ及び電流制限素子Ｑ１とによって構成される。
は、直流入力電源Ｅと電源平滑用コンデンサＣと負荷Ｚ
ｏによって構成される回路と、直流入力電源Ｅと平滑用
コンデンサＣとの間に直列に接続された電流検出抵抗Ｒ
ｓ及び電流制限素子Ｑ１とによって構成される。
【０００５】この突入電流防止回路において、スイッチ
Ｓ１が投入されると、平滑用コンデンサＣ及び負荷Ｚｏ
を通して電流制限素子Ｑ１に入力電圧が印加される。ス
イッチＳ１投入時には、電流制限素子Ｑ１がオフ状態に
あるため電流検出抵抗Ｒｓに電流は流れていない。
Ｓ１が投入されると、平滑用コンデンサＣ及び負荷Ｚｏ
を通して電流制限素子Ｑ１に入力電圧が印加される。ス
イッチＳ１投入時には、電流制限素子Ｑ１がオフ状態に
あるため電流検出抵抗Ｒｓに電流は流れていない。
【０００６】従って、誤差増幅器ＩＣ１の入力は、抵抗
Ｒ１に発生した基準電圧が誤差増幅器ＩＣ１の入力と同
一極性で印加される。その結果、誤差増幅器ＩＣ１の出
力はその増加された電圧となって出力され、電流制限素
子Ｑ１のゲートに電圧を印加する。それにより、電流制
限素子Ｑ１は、平滑用コンデンサＣを充電する電流Ｉを
流し始める。
Ｒ１に発生した基準電圧が誤差増幅器ＩＣ１の入力と同
一極性で印加される。その結果、誤差増幅器ＩＣ１の出
力はその増加された電圧となって出力され、電流制限素
子Ｑ１のゲートに電圧を印加する。それにより、電流制
限素子Ｑ１は、平滑用コンデンサＣを充電する電流Ｉを
流し始める。
【０００７】電流Ｉは、電流検出抵抗Ｒｓにも流れて電
圧降下を生じさせる。その電圧が基準電圧に達するま
で、電流制限素子Ｑ１は電流Ｉを流し続けようと動作す
る。電流検出抵抗Ｒｓによる電圧が、抵抗Ｒ１による基
準電圧より大きくなると、今度は、誤差増幅器ＩＣ１の
入力に印加される電圧の極性が反転するために、電流制
限素子Ｑ１のゲートに印加する電圧が減少する方向に働
く。
圧降下を生じさせる。その電圧が基準電圧に達するま
で、電流制限素子Ｑ１は電流Ｉを流し続けようと動作す
る。電流検出抵抗Ｒｓによる電圧が、抵抗Ｒ１による基
準電圧より大きくなると、今度は、誤差増幅器ＩＣ１の
入力に印加される電圧の極性が反転するために、電流制
限素子Ｑ１のゲートに印加する電圧が減少する方向に働
く。
【０００８】つまり、基準電圧と電流検出抵抗Ｒｓによ
る電圧降下が同一となるように制御されるため、その結
果、平滑用コンデンサＣを充電する電流が一定値とな
り、電流のピーク値を抑えることができる。
る電圧降下が同一となるように制御されるため、その結
果、平滑用コンデンサＣを充電する電流が一定値とな
り、電流のピーク値を抑えることができる。
【０００９】また、ＤＣ−ＤＣコンバータでは、直流入
力電圧源を逆接続して負荷である電気回路を壊すような
ことがある。この逆接続から保護するものとしては、例
えば、特開平７−４６７５６号公報に開示された直流
電源の逆接続保護回路が提案されている。図７は、従来
の直流電源の逆接続保護回路の回路図である。
力電圧源を逆接続して負荷である電気回路を壊すような
ことがある。この逆接続から保護するものとしては、例
えば、特開平７−４６７５６号公報に開示された直流
電源の逆接続保護回路が提案されている。図７は、従来
の直流電源の逆接続保護回路の回路図である。
【００１０】図７に示すように、直流電源の逆接続保
護回路は、ダイオードＤ１とヒューズＦを組み合わせて
逆接続保護回路を形成している。この逆接続保護回路に
おいて、正負の電圧供給端子１，２に逆接続した直流電
源の供給電流は、負荷インピーダンスの電気抵抗が低い
ダイオードＤ１に流れて、電気回路４へは逆接続した直
流電流は供給されず、電気回路４の逆接続保護を行う。
護回路は、ダイオードＤ１とヒューズＦを組み合わせて
逆接続保護回路を形成している。この逆接続保護回路に
おいて、正負の電圧供給端子１，２に逆接続した直流電
源の供給電流は、負荷インピーダンスの電気抵抗が低い
ダイオードＤ１に流れて、電気回路４へは逆接続した直
流電流は供給されず、電気回路４の逆接続保護を行う。
【００１１】ダイオードＤ１が破壊した場合、供給され
た逆接続の直流電流はダイオードＤ２とヒューズＦを介
して流れ、ヒューズＦが瞬時にして溶断し、電気回路４
への逆接続の直流電流の供給が遮断され、電気回路４を
保護する。
た逆接続の直流電流はダイオードＤ２とヒューズＦを介
して流れ、ヒューズＦが瞬時にして溶断し、電気回路４
への逆接続の直流電流の供給が遮断され、電気回路４を
保護する。
【００１２】
【発明が解決しようとする課題】しかしながら、突入
電流防止回路においては、直流電源を逆接続された場
合、電流制限素子Ｑ１であるＭＯＳＦＥＴの寄生ダイオ
ードを通して逆接続の直流電流が流れるため、直流電源
の逆接続保護ができない。また、直流電源の逆接続保
護回路においては、ダイオードＤ１とヒューズＦにより
直流電源の逆接続電流を流すことで保護しているため、
ダイオードＤ１が破壊されたり、溶断したヒューズＦを
交換する必要があった。
電流防止回路においては、直流電源を逆接続された場
合、電流制限素子Ｑ１であるＭＯＳＦＥＴの寄生ダイオ
ードを通して逆接続の直流電流が流れるため、直流電源
の逆接続保護ができない。また、直流電源の逆接続保
護回路においては、ダイオードＤ１とヒューズＦにより
直流電源の逆接続電流を流すことで保護しているため、
ダイオードＤ１が破壊されたり、溶断したヒューズＦを
交換する必要があった。
【００１３】また、入力電圧の低下時には、ＤＣ−ＤＣ
コンバータが誤動作することがあり、更に、入力瞬断等
があった場合、入力電圧を保持する機能がないことか
ら、ＤＣ−ＤＣコンバータの出力電圧を保持するために
別回路を付ける必要があった。
コンバータが誤動作することがあり、更に、入力瞬断等
があった場合、入力電圧を保持する機能がないことか
ら、ＤＣ−ＤＣコンバータの出力電圧を保持するために
別回路を付ける必要があった。
【００１４】つまり、従来の入力回路の場合、突入電流
防止や、直流電源の逆接続保護や、入力電圧低下時の誤
動作防止や、入力瞬断における出力電圧保持のために
は、それぞれの機能を持った回路を個別に付けていた。
このことにより、回路規模が大きくなりコストも高くな
っていた。
防止や、直流電源の逆接続保護や、入力電圧低下時の誤
動作防止や、入力瞬断における出力電圧保持のために
は、それぞれの機能を持った回路を個別に付けていた。
このことにより、回路規模が大きくなりコストも高くな
っていた。
【００１５】この発明の目的は、回路規模を小型化する
と共にコストを低く抑えた上で、突入電流防止や直流電
源の逆接続保護や入力電圧低下時の誤動作防止や入力瞬
断における出力電圧保持の機能を備えたＤＣ−ＤＣコン
バータの入力回路を提供することである。
と共にコストを低く抑えた上で、突入電流防止や直流電
源の逆接続保護や入力電圧低下時の誤動作防止や入力瞬
断における出力電圧保持の機能を備えたＤＣ−ＤＣコン
バータの入力回路を提供することである。
【００１６】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係るＤＣ−ＤＣコンバータの入力回路
は、直流入力電源と、ＤＣ−ＤＣコンバータの入力間に
接続された入力コンデンサとの間に接続されるＤＣ−Ｄ
Ｃコンバータの入力回路において、前記入力コンデンサ
に対する突入電力の入力防止、前記直流入力電源の逆接
続に対する保護、入力電圧低下時の誤動作の防止、及び
入力瞬断における出力電圧の保持の各機能を併せ持つ回
路構成を有することを特徴としている。
め、この発明に係るＤＣ−ＤＣコンバータの入力回路
は、直流入力電源と、ＤＣ−ＤＣコンバータの入力間に
接続された入力コンデンサとの間に接続されるＤＣ−Ｄ
Ｃコンバータの入力回路において、前記入力コンデンサ
に対する突入電力の入力防止、前記直流入力電源の逆接
続に対する保護、入力電圧低下時の誤動作の防止、及び
入力瞬断における出力電圧の保持の各機能を併せ持つ回
路構成を有することを特徴としている。
【００１７】上記構成を有することにより、直流入力電
源と、ＤＣ−ＤＣコンバータの入力間に接続された入力
コンデンサとの間に接続されるＤＣ−ＤＣコンバータの
入力回路は、入力コンデンサに対する突入電力の入力防
止、直流入力電源の逆接続に対する保護、入力電圧低下
時の誤動作の防止、及び入力瞬断における出力電圧の保
持の各機能を併せ持つ。
源と、ＤＣ−ＤＣコンバータの入力間に接続された入力
コンデンサとの間に接続されるＤＣ−ＤＣコンバータの
入力回路は、入力コンデンサに対する突入電力の入力防
止、直流入力電源の逆接続に対する保護、入力電圧低下
時の誤動作の防止、及び入力瞬断における出力電圧の保
持の各機能を併せ持つ。
【００１８】これにより、回路規模の小型化と共にコス
トを低く抑えた上で、回路規模が大きくならずコストも
高くならずに、突入電流防止や直流電源の逆接続保護や
入力電圧低下時の誤動作防止や入力瞬断における出力電
圧保持等の機能を備えることができる。
トを低く抑えた上で、回路規模が大きくならずコストも
高くならずに、突入電流防止や直流電源の逆接続保護や
入力電圧低下時の誤動作防止や入力瞬断における出力電
圧保持等の機能を備えることができる。
【００１９】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００２０】（第１の実施の形態）図１は、この発明の
第１の実施の形態に係るＤＣ−ＤＣコンバータの入力回
路の回路図である。図１に示すように、ＤＣ−ＤＣコン
バータの入力回路１０は、入力電源１１と入力コンデン
サ１２との間に接続されている。入力コンデンサ１２
は、ＤＣ−ＤＣコンバータ１３の入力間に接続され、入
力電源１１の負極側端子と入力コンデンサ１２の負極側
端子の間には、スイッチ１４、ＮチャネルＭＯＳＦＥＴ
（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ ｆｉｅｌｄｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）
１５、入力電流検出用抵抗１６、及びＮチャネルＭＯＳ
ＦＥＴ１７が直列に接続されている。
第１の実施の形態に係るＤＣ−ＤＣコンバータの入力回
路の回路図である。図１に示すように、ＤＣ−ＤＣコン
バータの入力回路１０は、入力電源１１と入力コンデン
サ１２との間に接続されている。入力コンデンサ１２
は、ＤＣ−ＤＣコンバータ１３の入力間に接続され、入
力電源１１の負極側端子と入力コンデンサ１２の負極側
端子の間には、スイッチ１４、ＮチャネルＭＯＳＦＥＴ
（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ ｆｉｅｌｄｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）
１５、入力電流検出用抵抗１６、及びＮチャネルＭＯＳ
ＦＥＴ１７が直列に接続されている。
【００２１】ＭＯＳＦＥＴ１５のソースと検出用抵抗１
６の接続点、及び入力電源１１の正極の間には、シャン
トレギュレータ１８と抵抗１９が直列に接続している。
また、ＭＯＳＦＥＴ１７のソースと検出用抵抗１６の接
続点、及び入力電源１１の正極の間には、ＭＯＳＦＥＴ
１５，１７にバイアスを与える抵抗２０，２１が直列に
接続し、抵抗２０，２１の接続点には、ＭＯＳＦＥＴ１
５，１７のゲートが接続している。
６の接続点、及び入力電源１１の正極の間には、シャン
トレギュレータ１８と抵抗１９が直列に接続している。
また、ＭＯＳＦＥＴ１７のソースと検出用抵抗１６の接
続点、及び入力電源１１の正極の間には、ＭＯＳＦＥＴ
１５，１７にバイアスを与える抵抗２０，２１が直列に
接続し、抵抗２０，２１の接続点には、ＭＯＳＦＥＴ１
５，１７のゲートが接続している。
【００２２】ＭＯＳＦＥＴ１５は、入力電源１１の正負
が逆に接続された場合に保護する機能と、入力電圧が規
定値よりも低い電圧になったとき保護する機能を併せ持
った素子で、ＭＯＳＦＥＴ１５のゲートは、ＭＯＳＦＥ
Ｔ１７のゲートに接続されている。
が逆に接続された場合に保護する機能と、入力電圧が規
定値よりも低い電圧になったとき保護する機能を併せ持
った素子で、ＭＯＳＦＥＴ１５のゲートは、ＭＯＳＦＥ
Ｔ１７のゲートに接続されている。
【００２３】ＭＯＳＦＥＴ１７は、突入電流を抑制する
機能と、入力電圧が規定値よりも低い電圧になったとき
保護する機能を併せ持った素子で、ＭＯＳＦＥＴ１７の
ゲート・ソース間には、ゲートに対する過電圧保護用の
ツェナーダイオード２２とソフトスタート用のコンデン
サ２３が接続されている。
機能と、入力電圧が規定値よりも低い電圧になったとき
保護する機能を併せ持った素子で、ＭＯＳＦＥＴ１７の
ゲート・ソース間には、ゲートに対する過電圧保護用の
ツェナーダイオード２２とソフトスタート用のコンデン
サ２３が接続されている。
【００２４】ＮＰＮトランジスタ２４は、電流制限用抵
抗２５を通して、コレクタがＭＯＳＦＥＴ１５，１７の
ゲートに接続し、ベースには、抵抗３５が直列に接続さ
れている。トランジスタ２４は、ＭＯＳＦＥＴ１５，１
７のドレイン・ソース間の等価抵抗を制御し、そのベー
ス・エミッタ間に入力電流検出用抵抗１６を接続し、突
入電流の入力を防止している。
抗２５を通して、コレクタがＭＯＳＦＥＴ１５，１７の
ゲートに接続し、ベースには、抵抗３５が直列に接続さ
れている。トランジスタ２４は、ＭＯＳＦＥＴ１５，１
７のドレイン・ソース間の等価抵抗を制御し、そのベー
ス・エミッタ間に入力電流検出用抵抗１６を接続し、突
入電流の入力を防止している。
【００２５】一方、ＭＯＳＦＥＴ１５，１７のゲート・
ソース間には、ＮＰＮトランジスタ２６のコレクタが抵
抗２７を通してゲートに接続し、エミッタがソースに接
続し、ＮＰＮトランジスタ２６のベースは、ツェナーダ
イオード２８及び抵抗２９を通して入力電源１１の正極
に接続している。
ソース間には、ＮＰＮトランジスタ２６のコレクタが抵
抗２７を通してゲートに接続し、エミッタがソースに接
続し、ＮＰＮトランジスタ２６のベースは、ツェナーダ
イオード２８及び抵抗２９を通して入力電源１１の正極
に接続している。
【００２６】ツェナーダイオード２８と抵抗２９の接続
点には、ＰＮＰトランジスタ３０のエミッタが接続して
いる。ＰＮＰトランジスタ３０のコレクタは、ＭＯＳＦ
ＥＴ１７と電流検出用抵抗１６の接続点に接続し、ベー
スはシャントレギュレータ１８と抵抗１９の接続点につ
ながっている。このシャントレギュレータ１８は、入力
電圧検出用抵抗３１，３２の検出電圧により動作する。
点には、ＰＮＰトランジスタ３０のエミッタが接続して
いる。ＰＮＰトランジスタ３０のコレクタは、ＭＯＳＦ
ＥＴ１７と電流検出用抵抗１６の接続点に接続し、ベー
スはシャントレギュレータ１８と抵抗１９の接続点につ
ながっている。このシャントレギュレータ１８は、入力
電圧検出用抵抗３１，３２の検出電圧により動作する。
【００２７】両トランジスタ３０，２６は、ＭＯＳＦＥ
Ｔ１５，１７のドレイン・ソース間の等価抵抗を制御
し、入力電圧が規定値よりも低い電圧になったときの保
護と入力電圧が瞬断した場合の出力電圧保持を、ＤＣ−
ＤＣコンバータ１３に対して行っている。
Ｔ１５，１７のドレイン・ソース間の等価抵抗を制御
し、入力電圧が規定値よりも低い電圧になったときの保
護と入力電圧が瞬断した場合の出力電圧保持を、ＤＣ−
ＤＣコンバータ１３に対して行っている。
【００２８】次に、上述したＤＣ−ＤＣコンバータの入
力回路１０の動作を説明する。
力回路１０の動作を説明する。
【００２９】先ず、入力逆接続保護の動作について説明
する。図１に示すように、入力電源１１の正負極が正常
に接続されている場合は、スイッチ１４をオン（ＯＮ）
すると、抵抗２０，２１、入力電流検出用抵抗１６、及
びＭＯＳＦＥＴ１５の寄生ダイオード１５ｐを通して、
ＭＯＳＦＥＴ１５のゲートにバイアス電圧が印加され、
ＭＯＳＦＥＴ１５のドレイン・ソース間が導通し、これ
以後の回路に入力電圧が供給される。
する。図１に示すように、入力電源１１の正負極が正常
に接続されている場合は、スイッチ１４をオン（ＯＮ）
すると、抵抗２０，２１、入力電流検出用抵抗１６、及
びＭＯＳＦＥＴ１５の寄生ダイオード１５ｐを通して、
ＭＯＳＦＥＴ１５のゲートにバイアス電圧が印加され、
ＭＯＳＦＥＴ１５のドレイン・ソース間が導通し、これ
以後の回路に入力電圧が供給される。
【００３０】入力電源１１の正負極が逆に接続されてい
る場合は、ＭＯＳＦＥＴ１５の寄生ダイオード１５ｐに
より電流が流れないため、ＭＯＳＦＥＴ１５のゲート・
ソース間にバイアス電圧が印加されず、ＭＯＳＦＥＴ１
５のドレイン・ソース間はオフ（ＯＦＦ）の状態とな
る。従って、これ以後の回路に電圧が印加されず、入力
電源１１の逆接続に対し保護することになる。
る場合は、ＭＯＳＦＥＴ１５の寄生ダイオード１５ｐに
より電流が流れないため、ＭＯＳＦＥＴ１５のゲート・
ソース間にバイアス電圧が印加されず、ＭＯＳＦＥＴ１
５のドレイン・ソース間はオフ（ＯＦＦ）の状態とな
る。従って、これ以後の回路に電圧が印加されず、入力
電源１１の逆接続に対し保護することになる。
【００３１】次に、入力電圧が規定値よりも低い電圧に
なったときの保護と、入力電圧が瞬断した場合の出力電
圧保持の動作について説明する。
なったときの保護と、入力電圧が瞬断した場合の出力電
圧保持の動作について説明する。
【００３２】図２は、ＤＣ−ＤＣコンバータの入力電圧
対入力電源の電圧の関係をグラフで示した説明図であ
る。図２に示すように、入力電源１１の入力電圧Ｖｉｎ
が印加されると、ＮＰＮトランジスタ２６が動作してＭ
ＯＳＦＥＴ１５，１７のゲート・ソース間がショート
し、ＭＯＳＦＥＴ１５，１７のドレイン・ソース間はオ
フ状態となる。
対入力電源の電圧の関係をグラフで示した説明図であ
る。図２に示すように、入力電源１１の入力電圧Ｖｉｎ
が印加されると、ＮＰＮトランジスタ２６が動作してＭ
ＯＳＦＥＴ１５，１７のゲート・ソース間がショート
し、ＭＯＳＦＥＴ１５，１７のドレイン・ソース間はオ
フ状態となる。
【００３３】従って、この後ろに接続されているＤＣ−
ＤＣコンバータ１３には電圧が印加されず、ＤＣ−ＤＣ
コンバータ１３は起動しない。入力電圧Ｖｉｎが入力電
圧検出用抵抗３１，３２により検出され、その分圧電圧
がシャントレギュレータ１８の基準電圧Ｖｒｅｆ以上に
なると、シャントレギュレータ１８が導通する。その結
果、ＰＮＰトランジスタ３０のコレクタ・エミッタ間が
導通し、ＮＰＮトランジスタ２６をオフにする。
ＤＣコンバータ１３には電圧が印加されず、ＤＣ−ＤＣ
コンバータ１３は起動しない。入力電圧Ｖｉｎが入力電
圧検出用抵抗３１，３２により検出され、その分圧電圧
がシャントレギュレータ１８の基準電圧Ｖｒｅｆ以上に
なると、シャントレギュレータ１８が導通する。その結
果、ＰＮＰトランジスタ３０のコレクタ・エミッタ間が
導通し、ＮＰＮトランジスタ２６をオフにする。
【００３４】ここで、基準電圧Ｖｒｅｆは、Ｖｒｅｆ＝
｛抵抗３２／（抵抗３１＋抵抗３２）｝×ＶＴ（ＶＴ：
規定値、即ち、シャントレギュレータ１８がオンする入
力電圧検出用抵抗３１，３２の両端の電圧）である。
｛抵抗３２／（抵抗３１＋抵抗３２）｝×ＶＴ（ＶＴ：
規定値、即ち、シャントレギュレータ１８がオンする入
力電圧検出用抵抗３１，３２の両端の電圧）である。
【００３５】トランジスタ２６がオフになると、ＭＯＳ
ＦＥＴ１５，１７のゲートが抵抗２０，２１によりバイ
アスされ、ＭＯＳＦＥＴ１５，１７のドレイン・ソース
間が導通し、ＤＣ−ＤＣコンバータ１３の入力電圧であ
るコンデンサ１２の両端の電圧Ｖｃは、上昇する（図２
参照）。
ＦＥＴ１５，１７のゲートが抵抗２０，２１によりバイ
アスされ、ＭＯＳＦＥＴ１５，１７のドレイン・ソース
間が導通し、ＤＣ−ＤＣコンバータ１３の入力電圧であ
るコンデンサ１２の両端の電圧Ｖｃは、上昇する（図２
参照）。
【００３６】このように、入力電圧Ｖｉｎが規定値ＶＴ
よりも低い電圧になったとき、ＭＯＳＦＥＴ１７のドレ
イン・ソース間をオフすることで、ＤＣ−ＤＣコンバー
タ１３の保護を行う。また、入力電圧Ｖｉｎがショート
状態で瞬断して入力電圧Ｖｉｎが低下した場合にも、同
様の動作でＭＯＳＦＥＴ１７のドレイン・ソース間をオ
フするため、ＤＣ−ＤＣコンバータ１３の入力電圧が入
力コンデンサ１２の両端の電圧に保持されて、ＤＣ−Ｄ
Ｃコンバータ１３の出力電圧は直ぐに低下しないので、
出力電圧が一定の時間保持される。
よりも低い電圧になったとき、ＭＯＳＦＥＴ１７のドレ
イン・ソース間をオフすることで、ＤＣ−ＤＣコンバー
タ１３の保護を行う。また、入力電圧Ｖｉｎがショート
状態で瞬断して入力電圧Ｖｉｎが低下した場合にも、同
様の動作でＭＯＳＦＥＴ１７のドレイン・ソース間をオ
フするため、ＤＣ−ＤＣコンバータ１３の入力電圧が入
力コンデンサ１２の両端の電圧に保持されて、ＤＣ−Ｄ
Ｃコンバータ１３の出力電圧は直ぐに低下しないので、
出力電圧が一定の時間保持される。
【００３７】次に、突入電流防止動作について説明す
る。図３は、突入電流と時間の関係をグラフで示した説
明図である。図３に示すように、スイッチ１４がオンに
なり、入力電圧が規定値ＶＴでＮＰＮトランジスタ２６
がオフになると、ＭＯＳＦＥＴ１５，１７のゲートに
は、入力電源１１の電圧Ｖｉｎを抵抗２０，２１で分圧
した電圧が印加され、ＭＯＳＦＥＴ１５，１７のドレイ
ン・ソース間が導通し、入力コンデンサ１２に充電電流
Ｉｒが流れる。
る。図３は、突入電流と時間の関係をグラフで示した説
明図である。図３に示すように、スイッチ１４がオンに
なり、入力電圧が規定値ＶＴでＮＰＮトランジスタ２６
がオフになると、ＭＯＳＦＥＴ１５，１７のゲートに
は、入力電源１１の電圧Ｖｉｎを抵抗２０，２１で分圧
した電圧が印加され、ＭＯＳＦＥＴ１５，１７のドレイ
ン・ソース間が導通し、入力コンデンサ１２に充電電流
Ｉｒが流れる。
【００３８】このとき、コンデンサ２３は、ＭＯＳＦＥ
Ｔ１５，１７が急に立ち上がるのを防止する。電流Ｉｒ
が設定値を越えて流れると、入力電流検出用抵抗１６に
より電圧降下が増大し、ＮＰＮトランジスタ２４のベー
ス・エミッタ間の電圧を上昇させるので、トランジスタ
２４のコレクタ・エミッタ間を導通させ、ＭＯＳＦＥＴ
１５，１７のゲート・ソース間電位が引き下げられる。
Ｔ１５，１７が急に立ち上がるのを防止する。電流Ｉｒ
が設定値を越えて流れると、入力電流検出用抵抗１６に
より電圧降下が増大し、ＮＰＮトランジスタ２４のベー
ス・エミッタ間の電圧を上昇させるので、トランジスタ
２４のコレクタ・エミッタ間を導通させ、ＭＯＳＦＥＴ
１５，１７のゲート・ソース間電位が引き下げられる。
【００３９】この結果、ＭＯＳＦＥＴ１５，１７の等価
抵抗が増加し、電流Ｉｒの値が制限される。
抵抗が増加し、電流Ｉｒの値が制限される。
【００４０】入力コンデンサ１２が更に充電されると、
入力電流検出用抵抗１６による電圧降下が減少し、ＮＰ
Ｎトランジスタ２４のベース・エミッタ間電圧を減少さ
せるので、トランジスタ２４のコレクタ・エミッタ間の
等価抵抗も大きくなり、ＭＯＳＦＥＴ１５，１７のゲー
ト・ソース間電位が引き上げられる。
入力電流検出用抵抗１６による電圧降下が減少し、ＮＰ
Ｎトランジスタ２４のベース・エミッタ間電圧を減少さ
せるので、トランジスタ２４のコレクタ・エミッタ間の
等価抵抗も大きくなり、ＭＯＳＦＥＴ１５，１７のゲー
ト・ソース間電位が引き上げられる。
【００４１】この結果、ＭＯＳＦＥＴ１５，１７の等価
抵抗が減少し、電流Ｉｒの制限が解除される。
抵抗が減少し、電流Ｉｒの制限が解除される。
【００４２】このような制限を行う結果、入力電源１１
の投入後の電流Ｉｒは、一定値に制限され（図３参
照）、入力コンデンサ１２の両端の電圧Ｖｃは直線的に
立ち上がる（図２参照）。
の投入後の電流Ｉｒは、一定値に制限され（図３参
照）、入力コンデンサ１２の両端の電圧Ｖｃは直線的に
立ち上がる（図２参照）。
【００４３】上述したように、ＤＣ−ＤＣコンバータの
入力回路１０は、２つのＮチャネルＭＯＳＦＥＴ１５，
１７と電流検出用抵抗１６と３つのトランジスタを用い
ることで、入力電源が逆接続された場合でもＭＯＳＦＥ
Ｔがオフとなり、ＤＣ−ＤＣコンバータの入力に逆電圧
が印加されることなく保護される。
入力回路１０は、２つのＮチャネルＭＯＳＦＥＴ１５，
１７と電流検出用抵抗１６と３つのトランジスタを用い
ることで、入力電源が逆接続された場合でもＭＯＳＦＥ
Ｔがオフとなり、ＤＣ−ＤＣコンバータの入力に逆電圧
が印加されることなく保護される。
【００４４】また、ダイオードとヒューズにより直流電
源の逆接続電流を流すことで保護している従来の突入電
流防止回路方式に比べ、ダイオードの破壊を引き起こす
ことがないため安全性が高く、溶断したヒューズを交換
する煩わしい作業からも解放される。
源の逆接続電流を流すことで保護している従来の突入電
流防止回路方式に比べ、ダイオードの破壊を引き起こす
ことがないため安全性が高く、溶断したヒューズを交換
する煩わしい作業からも解放される。
【００４５】また、入力電圧が瞬断した場合に入力電圧
が保持されるので、ＤＣ−ＤＣコンバータの出力電圧を
保持するために別回路を付ける必要がなく、回路規模が
大きくならずコストも高くならない。
が保持されるので、ＤＣ−ＤＣコンバータの出力電圧を
保持するために別回路を付ける必要がなく、回路規模が
大きくならずコストも高くならない。
【００４６】更に、入力電源の投入時に入力コンデンサ
に流れる突入電流をＭＯＳＦＥＴで制限すると共に、Ｍ
ＯＳＦＥＴに流れる電流を電流検出用抵抗を用いて制御
用トランジスタで検出し、ＭＯＳＦＥＴの等価抵抗を制
御しているので、電源投入時の突入電流を一定の値にす
ることができる。
に流れる突入電流をＭＯＳＦＥＴで制限すると共に、Ｍ
ＯＳＦＥＴに流れる電流を電流検出用抵抗を用いて制御
用トランジスタで検出し、ＭＯＳＦＥＴの等価抵抗を制
御しているので、電源投入時の突入電流を一定の値にす
ることができる。
【００４７】（第２の実施の形態）図４は、この発明の
第２の実施の形態に係るＤＣ−ＤＣコンバータの入力回
路の回路図である。図４に示すように、ＤＣ−ＤＣコン
バータの入力回路４０は、上記ＤＣ−ＤＣコンバータの
入力回路１０と同様の基本的構成を有しているが、入力
電圧が規定値よりも低い電圧になったときの保護と、入
力電圧が瞬断した場合の出力電圧保持の動作について、
更に工夫している。
第２の実施の形態に係るＤＣ−ＤＣコンバータの入力回
路の回路図である。図４に示すように、ＤＣ−ＤＣコン
バータの入力回路４０は、上記ＤＣ−ＤＣコンバータの
入力回路１０と同様の基本的構成を有しているが、入力
電圧が規定値よりも低い電圧になったときの保護と、入
力電圧が瞬断した場合の出力電圧保持の動作について、
更に工夫している。
【００４８】ＤＣ−ＤＣコンバータの入力回路４０にお
いて、入力電圧検出用抵抗３１，３２の接続点は、シャ
ントレギュレータ４１のリファレンスに接続され、シャ
ントレギュレータ４１のカソードには、抵抗４２を通し
てホトカプラ４３のホトダイオーダが接続している。抵
抗４４は、シャントレギュレータ４１にアイドリング電
流を流す役割を担っている。ホトカプラ４３のホトトラ
ンジスタは、ＮＰＮトランジスタ２６のベース・エミッ
タ間に接続されている。
いて、入力電圧検出用抵抗３１，３２の接続点は、シャ
ントレギュレータ４１のリファレンスに接続され、シャ
ントレギュレータ４１のカソードには、抵抗４２を通し
てホトカプラ４３のホトダイオーダが接続している。抵
抗４４は、シャントレギュレータ４１にアイドリング電
流を流す役割を担っている。ホトカプラ４３のホトトラ
ンジスタは、ＮＰＮトランジスタ２６のベース・エミッ
タ間に接続されている。
【００４９】入力電源１１の入力電圧が印加されると、
ＮＰＮトランジスタ２６が動作してＭＯＳＦＥＴ１５，
１７のゲート・ソース間をショートし、ＭＯＳＦＥＴ１
５，１７のドレイン・ソース間はオフする。従って、こ
の後ろに接続されているＤＣ−ＤＣコンバータ１３には
電圧が印加されず、ＤＣ−ＤＣコンバータ１３は、起動
しない。
ＮＰＮトランジスタ２６が動作してＭＯＳＦＥＴ１５，
１７のゲート・ソース間をショートし、ＭＯＳＦＥＴ１
５，１７のドレイン・ソース間はオフする。従って、こ
の後ろに接続されているＤＣ−ＤＣコンバータ１３には
電圧が印加されず、ＤＣ−ＤＣコンバータ１３は、起動
しない。
【００５０】入力電圧が抵抗３１と３２により分圧さ
れ、この分圧電圧がシャントレギュレータ４１のリファ
レンス電圧Ｖｒｅｆ以上になると、シャントレギュレー
タ４１のカソード・アノード間が導通し、ホトカプラ４
３のホトダイオードに電流が流れる。この結果、ホトカ
プラ４３のホトトランジスタがオンし、ＮＰＮトランジ
スタ２６をオフにする。
れ、この分圧電圧がシャントレギュレータ４１のリファ
レンス電圧Ｖｒｅｆ以上になると、シャントレギュレー
タ４１のカソード・アノード間が導通し、ホトカプラ４
３のホトダイオードに電流が流れる。この結果、ホトカ
プラ４３のホトトランジスタがオンし、ＮＰＮトランジ
スタ２６をオフにする。
【００５１】ＮＰＮトランジスタ２６がオフになると、
ＭＯＳＦＥＴ１５，１７のゲートが抵抗２０と２１によ
りバイアスされ、ＭＯＳＦＥＴ１５，１７のドレイン・
ソース間が導通し、ＤＣ−ＤＣコンバータ１３の入力電
圧であるコンデンサ１２の両端の電圧は、上昇する（図
２参照）。
ＭＯＳＦＥＴ１５，１７のゲートが抵抗２０と２１によ
りバイアスされ、ＭＯＳＦＥＴ１５，１７のドレイン・
ソース間が導通し、ＤＣ−ＤＣコンバータ１３の入力電
圧であるコンデンサ１２の両端の電圧は、上昇する（図
２参照）。
【００５２】このように、入力電圧が規定値よりも低い
電圧になったとき、ＭＯＳＦＥＴ１７のドレイン・ソー
ス間をオフすることでＤＣ−ＤＣコンバータ１３の保護
を行う。また、入力電圧がショート状態で瞬断して入力
電圧が低下した場合にも、同様の動作でＭＯＳＦＥＴ１
７のドレイン・ソース間をオフし、ＤＣ−ＤＣコンバー
タ１３の入力電圧が入力コンデンサ１２の両端の電圧に
保持されるため、ＤＣ−ＤＣコンバータ１３の出力電圧
は直ぐに低下せず出力電圧が一定の時間保持される。
電圧になったとき、ＭＯＳＦＥＴ１７のドレイン・ソー
ス間をオフすることでＤＣ−ＤＣコンバータ１３の保護
を行う。また、入力電圧がショート状態で瞬断して入力
電圧が低下した場合にも、同様の動作でＭＯＳＦＥＴ１
７のドレイン・ソース間をオフし、ＤＣ−ＤＣコンバー
タ１３の入力電圧が入力コンデンサ１２の両端の電圧に
保持されるため、ＤＣ−ＤＣコンバータ１３の出力電圧
は直ぐに低下せず出力電圧が一定の時間保持される。
【００５３】従って、この実施の形態においては、ＰＮ
Ｐトランジスタ３０の代わりにホトカプラ４３を使用す
ることで、入力電圧検出部とＭＯＳＦＥＴ１５，１７の
制御部の絶縁をとることができる。
Ｐトランジスタ３０の代わりにホトカプラ４３を使用す
ることで、入力電圧検出部とＭＯＳＦＥＴ１５，１７の
制御部の絶縁をとることができる。
【００５４】（第３の実施の形態）図５は、この発明の
第３の実施の形態に係るＤＣ−ＤＣコンバータの入力回
路の回路図である。図５に示すように、ＤＣ−ＤＣコン
バータの入力回路５０は、更に、入力電圧が規定値より
も低い電圧になったときの保護と、入力電圧が瞬断した
場合の出力電圧保持の動作について、ヒステリを持たせ
るための構成を有している。その他の構成は、ＤＣ−Ｄ
Ｃコンバータの入力回路１０と同様である。
第３の実施の形態に係るＤＣ−ＤＣコンバータの入力回
路の回路図である。図５に示すように、ＤＣ−ＤＣコン
バータの入力回路５０は、更に、入力電圧が規定値より
も低い電圧になったときの保護と、入力電圧が瞬断した
場合の出力電圧保持の動作について、ヒステリを持たせ
るための構成を有している。その他の構成は、ＤＣ−Ｄ
Ｃコンバータの入力回路１０と同様である。
【００５５】ＤＣ−ＤＣコンバータの入力回路５０にお
いて、入力電圧検出用抵抗５１，５２の接続点は、オペ
アンプ５３の反転入力に接続され、基準電圧を作るツェ
ナーダイオード５４と抵抗５５の接続点は、オペアンプ
５３の非反転入力に接続されている。抵抗５６は、オペ
アンプ５３のヒステリ動作のために、出力と非反転入力
間に接続されている。オペアンプ５３の出力は、抵抗５
７を通してＮＰＮトランジスタ２６のベースに接続され
ている。
いて、入力電圧検出用抵抗５１，５２の接続点は、オペ
アンプ５３の反転入力に接続され、基準電圧を作るツェ
ナーダイオード５４と抵抗５５の接続点は、オペアンプ
５３の非反転入力に接続されている。抵抗５６は、オペ
アンプ５３のヒステリ動作のために、出力と非反転入力
間に接続されている。オペアンプ５３の出力は、抵抗５
７を通してＮＰＮトランジスタ２６のベースに接続され
ている。
【００５６】入力電源１１の入力電圧を入力電圧検出用
抵抗５１，５２で分圧した電圧が、基準電圧を作るツェ
ナーダイオード５４のツェナー電圧Ｖｔｈよりも小さい
とき、オペアンプ５３の出力はハイ（Ｈｉｇｈ）とな
り、ＮＰＮトランジスタ２６が動作してＭＯＳＦＥＴ１
５，１７のゲート・ソース間をショートし、ＭＯＳＦＥ
Ｔ１５，１７のドレイン・ソース間はオフする。
抵抗５１，５２で分圧した電圧が、基準電圧を作るツェ
ナーダイオード５４のツェナー電圧Ｖｔｈよりも小さい
とき、オペアンプ５３の出力はハイ（Ｈｉｇｈ）とな
り、ＮＰＮトランジスタ２６が動作してＭＯＳＦＥＴ１
５，１７のゲート・ソース間をショートし、ＭＯＳＦＥ
Ｔ１５，１７のドレイン・ソース間はオフする。
【００５７】従って、この後ろに接続されているＤＣ−
ＤＣコンバータ１３には電圧が印加されず、ＤＣ−ＤＣ
コンバータ１３は起動しない。
ＤＣコンバータ１３には電圧が印加されず、ＤＣ−ＤＣ
コンバータ１３は起動しない。
【００５８】一方、入力電圧を入力電圧検出用抵抗５
１，５２で分圧した電圧が、基準電圧を作るツェナーダ
イオード５４のツェナー電圧Ｖｔｈよりも大きくなった
場合は、オペアンプ５３の出力はロー（Ｌｏｗ）にな
り、ＮＰＮトランジスタ２６をオフにする。その後のＭ
ＯＳＦＥＴ１５，１７の動作は、上記動作と同様であ
る。
１，５２で分圧した電圧が、基準電圧を作るツェナーダ
イオード５４のツェナー電圧Ｖｔｈよりも大きくなった
場合は、オペアンプ５３の出力はロー（Ｌｏｗ）にな
り、ＮＰＮトランジスタ２６をオフにする。その後のＭ
ＯＳＦＥＴ１５，１７の動作は、上記動作と同様であ
る。
【００５９】このように、この発明に係るＤＣ−ＤＣコ
ンバータの入力回路１０，４０，５０は、入力電源１１
と、ＤＣ−ＤＣコンバータ１３の入力間に接続された入
力コンデンサ１２との間に接続され、入力電源１１の負
極側端子と入力コンデンサ１２の負極側端子の間には、
スイッチ１４、ＮチャネルＭＯＳＦＥＴ１５、入力電流
検出用抵抗１６、及びＮチャネルＭＯＳＦＥＴ１７が直
列に接続された基本構成を有している。
ンバータの入力回路１０，４０，５０は、入力電源１１
と、ＤＣ−ＤＣコンバータ１３の入力間に接続された入
力コンデンサ１２との間に接続され、入力電源１１の負
極側端子と入力コンデンサ１２の負極側端子の間には、
スイッチ１４、ＮチャネルＭＯＳＦＥＴ１５、入力電流
検出用抵抗１６、及びＮチャネルＭＯＳＦＥＴ１７が直
列に接続された基本構成を有している。
【００６０】ＭＯＳＦＥＴ１５は、入力電源１１の正負
が逆に接続された場合に保護する機能と、入力電圧が規
定値よりも低い電圧になったとき保護する機能を併せ持
った素子であり、ＭＯＳＦＥＴ１７は、突入電流を抑制
する機能と入力電圧が規定値よりも低い電圧になったと
き保護する機能を併せ持った素子である。
が逆に接続された場合に保護する機能と、入力電圧が規
定値よりも低い電圧になったとき保護する機能を併せ持
った素子であり、ＭＯＳＦＥＴ１７は、突入電流を抑制
する機能と入力電圧が規定値よりも低い電圧になったと
き保護する機能を併せ持った素子である。
【００６１】つまり、従来のＤＣ−ＤＣコンバータの入
力回路は、突入電流防止や直流電源の逆接続保護や入力
瞬断における出力電圧保持や入力低電圧保護のために、
それぞれの機能を持った回路を個別に付けていたが、こ
の発明に係るＤＣ−ＤＣコンバータの入力回路１０，４
０，５０は、上述した簡単な回路構成でこれらの機能を
併せ持つことができる。
力回路は、突入電流防止や直流電源の逆接続保護や入力
瞬断における出力電圧保持や入力低電圧保護のために、
それぞれの機能を持った回路を個別に付けていたが、こ
の発明に係るＤＣ−ＤＣコンバータの入力回路１０，４
０，５０は、上述した簡単な回路構成でこれらの機能を
併せ持つことができる。
【００６２】これにより、ＤＣ−ＤＣコンバータを小型
化することができ、しかもコストも低く抑えることがで
きる。
化することができ、しかもコストも低く抑えることがで
きる。
【００６３】
【発明の効果】以上説明したように、この発明によれ
ば、直流入力電源と、ＤＣ−ＤＣコンバータの入力間に
接続された入力コンデンサとの間に接続されるＤＣ−Ｄ
Ｃコンバータの入力回路は、入力コンデンサに対する突
入電力の入力防止、直流入力電源の逆接続に対する保
護、入力電圧低下時の誤動作の防止、及び入力瞬断にお
ける出力電圧の保持の各機能を併せ持つので、回路規模
を小型化すると共にコストを低く抑えた上で、突入電流
防止や直流電源の逆接続保護や入力電圧低下時の誤動作
防止や入力瞬断における出力電圧保持等の機能を備える
ことができる。
ば、直流入力電源と、ＤＣ−ＤＣコンバータの入力間に
接続された入力コンデンサとの間に接続されるＤＣ−Ｄ
Ｃコンバータの入力回路は、入力コンデンサに対する突
入電力の入力防止、直流入力電源の逆接続に対する保
護、入力電圧低下時の誤動作の防止、及び入力瞬断にお
ける出力電圧の保持の各機能を併せ持つので、回路規模
を小型化すると共にコストを低く抑えた上で、突入電流
防止や直流電源の逆接続保護や入力電圧低下時の誤動作
防止や入力瞬断における出力電圧保持等の機能を備える
ことができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係るＤＣ−ＤＣ
コンバータの入力回路の回路図である。
コンバータの入力回路の回路図である。
【図２】ＤＣ−ＤＣコンバータの入力電圧対入力電源の
電圧の関係をグラフで示した説明図である。
電圧の関係をグラフで示した説明図である。
【図３】突入電流と時間の関係をグラフで示した説明図
である。
である。
【図４】この発明の第２の実施の形態に係るＤＣ−ＤＣ
コンバータの入力回路の回路図である。
コンバータの入力回路の回路図である。
【図５】この発明の第３の実施の形態に係るＤＣ−ＤＣ
コンバータの入力回路の回路図である。
コンバータの入力回路の回路図である。
【図６】従来の突入電流防止回路の回路図である。
【図７】従来の直流電源の逆接続保護回路の回路図であ
る。
る。
１０，４０，５０ ＤＣ−ＤＣコンバータの入力回路 １１ 入力電源 １２ 入力コンデンサ １３ ＤＣ−ＤＣコンバータ １４ スイッチ １５，１７ ＮチャネルＭＯＳＦＥＴ １６ 入力電流検出用抵抗 １８，４１ シャントレギュレータ １９，２０，２１，２７，２９，３５，４２，４４，５
５，５６，５７ 抵抗 ２２，２８，５４ ツェナーダイオード ２３ コンデンサ ２４，２６ ＮＰＮトランジスタ ２５ 電流制限用抵抗 ３０ ＰＮＰトランジスタ ３１，３２，５１，５２ 入力電圧検出用抵抗 ４３ ホトカプラ ５３ オペアンプ
５，５６，５７ 抵抗 ２２，２８，５４ ツェナーダイオード ２３ コンデンサ ２４，２６ ＮＰＮトランジスタ ２５ 電流制限用抵抗 ３０ ＰＮＰトランジスタ ３１，３２，５１，５２ 入力電圧検出用抵抗 ４３ ホトカプラ ５３ オペアンプ
Claims (5)
- 【請求項１】直流入力電源と、ＤＣ−ＤＣコンバータの
入力間に接続された入力コンデンサとの間に接続される
ＤＣ−ＤＣコンバータの入力回路において、 前記入力コンデンサに対する突入電力の入力防止、前記
直流入力電源の逆接続に対する保護、入力電圧低下時の
誤動作の防止、及び入力瞬断における出力電圧の保持の
各機能を併せ持つ回路構成を有し、 前記直流入力電源の負極側端子と前記入力コンデンサの
負極側端子の間に、前記直流入力電源の逆接続に対する
保護のための第１のＭＯＳＦＥＴと、入力電流を検出す
るための入力電流検出用抵抗と、前記入力コンデンサに
対する突入電力の入力防止のための第２のＭＯＳＦＥＴ
とが直列に接続されている ことを特徴とするＤＣ−ＤＣ
コンバータの入力回路。 - 【請求項２】前記第１のＭＯＳＦＥＴと前記第２のＭＯ
ＳＦＥＴの間には、シャントレギュレータと、前記第１
及び第２のＭＯＳＦＥＴのドレイン・ソース間の等価抵
抗を制御するＰＮＰトランジスタが接続されていること
を特徴とする請求項１に記載のＤＣ−ＤＣコンバータの
入力回路。 - 【請求項３】前記ＰＮＰトランジスタに代えてホトカプ
ラが接続されていることを特徴とする請求項２に記載の
ＤＣ−ＤＣコンバータの入力回路。 - 【請求項４】前記シャントレギュレータと前記ＰＮＰト
ランジスタに代えて、基準電圧を生成するツェナーダイ
オードとオペアンプが接続されていることを特徴とする
請求項２に記載のＤＣ−ＤＣコンバータの入力回路。 - 【請求項５】前記第１のＭＯＳＦＥＴは、スイッチを介
して前記直流入力電源の負極側端子に接続され、前記第
１及び第２のＭＯＳＦＥＴのドレイン・ソース間の等価
抵抗を制御するＮＰＮトランジスタが更に接続されてい
ることを特徴とする請求項１〜４のいずれかに記載のＤ
Ｃ−ＤＣコンバータの入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10362457A JP3022861B1 (ja) | 1998-12-21 | 1998-12-21 | Ｄｃ−ｄｃコンバータの入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10362457A JP3022861B1 (ja) | 1998-12-21 | 1998-12-21 | Ｄｃ−ｄｃコンバータの入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3022861B1 true JP3022861B1 (ja) | 2000-03-21 |
| JP2000188862A JP2000188862A (ja) | 2000-07-04 |
Family
ID=18476903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10362457A Expired - Fee Related JP3022861B1 (ja) | 1998-12-21 | 1998-12-21 | Ｄｃ−ｄｃコンバータの入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3022861B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104218533A (zh) * | 2014-10-09 | 2014-12-17 | 上海斐讯数据通信技术有限公司 | 一种电源输入过压关断保护电路 |
| US9350238B2 (en) | 2008-11-04 | 2016-05-24 | Murata Manufacturing Co., Ltd. | Power supply device for vehicle including a boosting converter circuit |
| CN109104079A (zh) * | 2018-10-17 | 2018-12-28 | 天津七二通信广播股份有限公司 | 一种直流电源防反接缓启动电路及实现方法 |
| CN113904316A (zh) * | 2021-10-27 | 2022-01-07 | 江苏嘉擎信息技术有限公司 | 用于主板设备的输入电源防护电路 |
| CN115513930A (zh) * | 2022-10-27 | 2022-12-23 | 北京瀚海科技有限公司 | 一种风机用上电保护电路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418367B1 (ko) * | 2001-06-14 | 2004-02-11 | 학교법인 청석학원 | 자려식 전원장치 |
| FR2904158B1 (fr) * | 2006-07-21 | 2008-10-03 | Valeo Sys Controle Moteur Sas | Circuit d'alimentation d'un moteur pourvu d'un organe assurant une commutation de puissance,une protection contre une inversion de polarites et une limitation du courant d'appel d'un element capacitif |
| JP2011083061A (ja) * | 2009-10-02 | 2011-04-21 | Mitsuba Corp | モータ制御装置 |
| CN103280865A (zh) * | 2013-06-14 | 2013-09-04 | 成都锐奕信息技术有限公司 | 带过压保护的充电端口 |
| KR102534636B1 (ko) | 2018-01-30 | 2023-05-18 | 엘에스일렉트릭(주) | Plc 모듈의 스위처 전력 변환기의 출력전압 슬로프 현상 제거 장치 |
-
1998
- 1998-12-21 JP JP10362457A patent/JP3022861B1/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9350238B2 (en) | 2008-11-04 | 2016-05-24 | Murata Manufacturing Co., Ltd. | Power supply device for vehicle including a boosting converter circuit |
| CN104218533A (zh) * | 2014-10-09 | 2014-12-17 | 上海斐讯数据通信技术有限公司 | 一种电源输入过压关断保护电路 |
| CN109104079A (zh) * | 2018-10-17 | 2018-12-28 | 天津七二通信广播股份有限公司 | 一种直流电源防反接缓启动电路及实现方法 |
| CN113904316A (zh) * | 2021-10-27 | 2022-01-07 | 江苏嘉擎信息技术有限公司 | 用于主板设备的输入电源防护电路 |
| CN113904316B (zh) * | 2021-10-27 | 2023-11-21 | 江苏嘉擎信息技术有限公司 | 用于主板设备的输入电源防护电路 |
| CN115513930A (zh) * | 2022-10-27 | 2022-12-23 | 北京瀚海科技有限公司 | 一种风机用上电保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000188862A (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7579880B2 (en) | Circuit for driving a semiconductor element | |
| JP3637848B2 (ja) | 負荷駆動回路 | |
| WO1986005926A1 (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
| JP3022861B1 (ja) | Ｄｃ−ｄｃコンバータの入力回路 | |
| JP2001216033A (ja) | 電源供給制御装置および電源供給制御方法 | |
| JP2005323489A (ja) | 保護回路 | |
| JPH02278915A (ja) | 電力用ｍｏｓｆｅｔの保護回路 | |
| JP2003078361A (ja) | 電源回路及び半導体装置 | |
| US5274272A (en) | Device for supplying electrical energy to a load | |
| JP3904077B2 (ja) | 二次電池用充電制御装置 | |
| JP3282378B2 (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| JP3226002B2 (ja) | 逆流阻止回路を有する回路装置 | |
| JP3676168B2 (ja) | 電源供給制御装置 | |
| JP2001320264A (ja) | 電源供給制御装置 | |
| JPH11113169A (ja) | 半導体回路の保護装置 | |
| JP2611859B2 (ja) | 電源出力遮断装置 | |
| JP2006217699A (ja) | 異常検出装置 | |
| JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
| JP3192437B2 (ja) | 電源用ｉｃの短絡保護回路 | |
| JPH0731297Y2 (ja) | 過電流保護機能を有する定電圧電源回路 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| JPH1169624A (ja) | 突入電流制限付スイッチ回路 | |
| JP2001069674A (ja) | 逆極性入力電圧防止回路 | |
| JP3028889B2 (ja) | 直流半導体遮断器 | |
| JP2776034B2 (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |