JP3152000B2 - パワートランジスタ保護回路 - Google Patents
パワートランジスタ保護回路Info
- Publication number
- JP3152000B2 JP3152000B2 JP6723993A JP6723993A JP3152000B2 JP 3152000 B2 JP3152000 B2 JP 3152000B2 JP 6723993 A JP6723993 A JP 6723993A JP 6723993 A JP6723993 A JP 6723993A JP 3152000 B2 JP3152000 B2 JP 3152000B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- circuit
- power
- switching
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、非定常状態におかれ
た半導体素子を保護するパワートランジスタ保護回路に
関するものである。
た半導体素子を保護するパワートランジスタ保護回路に
関するものである。
【０００２】
【従来の技術】半導体素子は、非定常状態すなわち定格
以上の過電流や過温度に弱く、容易に特性劣化をきたす
ため、半導体素子の特性劣化防止のために保護回路を必
要とする。
以上の過電流や過温度に弱く、容易に特性劣化をきたす
ため、半導体素子の特性劣化防止のために保護回路を必
要とする。
【０００３】図４は、特開平３−６０２１４号公報に開
示されている半導体素子の保護回路を示すブロック図で
ある。以下、車両のヘッドライト用半導体スイッチの保
護回路に適用された場合を例にとり説明する。
示されている半導体素子の保護回路を示すブロック図で
ある。以下、車両のヘッドライト用半導体スイッチの保
護回路に適用された場合を例にとり説明する。
【０００４】電源Ｖcc側端子１２と負荷２間には、半導
体スイッチとなるパワーＭＯＳＦＥＴ１と、このパワー
ＭＯＳＦＥＴ１に対して並列にカレントミラーＭＯＳＦ
ＥＴ３及びシャント抵抗４が接続されている。
体スイッチとなるパワーＭＯＳＦＥＴ１と、このパワー
ＭＯＳＦＥＴ１に対して並列にカレントミラーＭＯＳＦ
ＥＴ３及びシャント抵抗４が接続されている。
【０００５】ここで、パワーＭＯＳＦＥＴ１はＮ型半導
体にドレインＤとソースＳとが設けられたＮチャネルＦ
ＥＴであり、ソースＳ側に負荷２を持つソースフォロワ
型（ハイサイドスイッチ型）になっているため、ゲート
Ｇの電圧を電源電圧Ｖcc（ドレインＤの電圧）より高く
すると半導体スイッチとしてＯＦＦするように構成され
ている。なお、カレントミラーＭＯＳＦＥＴ３は、パワ
ーＭＯＳＦＥＴ１の１／１０００〜１／１００００の負
荷抵抗を有するＦＥＴであり、カレントミラーＭＯＳＦ
ＥＴ１に流れる電流はシャント抵抗４の両端Ａ、Ｂより
検知されている。
体にドレインＤとソースＳとが設けられたＮチャネルＦ
ＥＴであり、ソースＳ側に負荷２を持つソースフォロワ
型（ハイサイドスイッチ型）になっているため、ゲート
Ｇの電圧を電源電圧Ｖcc（ドレインＤの電圧）より高く
すると半導体スイッチとしてＯＦＦするように構成され
ている。なお、カレントミラーＭＯＳＦＥＴ３は、パワ
ーＭＯＳＦＥＴ１の１／１０００〜１／１００００の負
荷抵抗を有するＦＥＴであり、カレントミラーＭＯＳＦ
ＥＴ１に流れる電流はシャント抵抗４の両端Ａ、Ｂより
検知されている。
【０００６】一方、５はシャント抵抗４の両端電圧を増
幅する過電流検出回路であり、この過電流検出回路５の
出力は駆動回路６に送られている。そして、駆動回路６
では、過電流検出回路５の出力レベルに基づいた所定時
間のみパルス幅変調された信号によってパワーＭＯＳＦ
ＥＴ１及びカレントミラーＭＯＳＦＥＴ３のゲート電圧
を昇圧して負荷２への通電時間を制御している。なお、
１２，１３、１４、１５は端子である。
幅する過電流検出回路であり、この過電流検出回路５の
出力は駆動回路６に送られている。そして、駆動回路６
では、過電流検出回路５の出力レベルに基づいた所定時
間のみパルス幅変調された信号によってパワーＭＯＳＦ
ＥＴ１及びカレントミラーＭＯＳＦＥＴ３のゲート電圧
を昇圧して負荷２への通電時間を制御している。なお、
１２，１３、１４、１５は端子である。
【０００７】次に動作について説明する。
【０００８】ところで、車両用ヘッドライトの場合、定
格より過大な電流が半導体スイッチに流れた場合でも、
半導体スイッチの保護が優先されて、直ちにヘッドライ
トがＯＦＦされては運転者の運転操作が害される。ま
た、半導体スイッチの場合、定格の数倍の瞬間的な電流
には絶える構造になっている。
格より過大な電流が半導体スイッチに流れた場合でも、
半導体スイッチの保護が優先されて、直ちにヘッドライ
トがＯＦＦされては運転者の運転操作が害される。ま
た、半導体スイッチの場合、定格の数倍の瞬間的な電流
には絶える構造になっている。
【０００９】そこで、半導体スイッチとして、定格領域
の電流が流れている場合は常時スイッチをＯＮ状態と
し、所定の過電流領域であって半導体スイッチの動作時
間を間引くことによって半導体スイッチを保護できる範
囲ではＰＷＭ制御を行い、更に大きな電流が流れてＰＷ
Ｍ制御によっても半導体スイッチを保護できない場合は
スイッチを完全にＯＦＦ状態とし、完全ＯＮ状態から完
全ＯＦＦ状態へＰＷＭ制御を介してリニアに移行するこ
とにより、過電流が流れた場合でも徐々にヘッドライト
の照度を減衰させる。
の電流が流れている場合は常時スイッチをＯＮ状態と
し、所定の過電流領域であって半導体スイッチの動作時
間を間引くことによって半導体スイッチを保護できる範
囲ではＰＷＭ制御を行い、更に大きな電流が流れてＰＷ
Ｍ制御によっても半導体スイッチを保護できない場合は
スイッチを完全にＯＦＦ状態とし、完全ＯＮ状態から完
全ＯＦＦ状態へＰＷＭ制御を介してリニアに移行するこ
とにより、過電流が流れた場合でも徐々にヘッドライト
の照度を減衰させる。
【００１０】
【発明が解決しようとする課題】従来の半導体素子の保
護回路は、以上のように構成されており、過電流の検出
は、パワーＭＯＳＦＥＴをＯＮさせて実際に負荷２に出
力電流を流さないとできないので、出力ＯＦＦ時に負荷
の異常（ショート）が発見できず、出力を一度はＯＮす
るため、保護機能の作動が遅れるという問題点があり、
更に出力ＯＮ時に負荷が異常となり、過電流を検出して
保護のため出力を完全にＯＦＦしてしまうと、自己復帰
できない。もしくは自己復帰のための確認は、出力をＯ
Ｎして負荷に通電しなければならず、仮に負荷が異常な
ままだとすると、破壊等に至る虞がある。
護回路は、以上のように構成されており、過電流の検出
は、パワーＭＯＳＦＥＴをＯＮさせて実際に負荷２に出
力電流を流さないとできないので、出力ＯＦＦ時に負荷
の異常（ショート）が発見できず、出力を一度はＯＮす
るため、保護機能の作動が遅れるという問題点があり、
更に出力ＯＮ時に負荷が異常となり、過電流を検出して
保護のため出力を完全にＯＦＦしてしまうと、自己復帰
できない。もしくは自己復帰のための確認は、出力をＯ
Ｎして負荷に通電しなければならず、仮に負荷が異常な
ままだとすると、破壊等に至る虞がある。
【００１１】本発明は、上記した問題点を解決するため
になされたものであり、出力ＯＦＦ時に負荷の異常（シ
ョート）を発見して、保護機能を有効に働かせ、自己復
帰を行え、かつ半導体素子の破壊を未然に防止するパワ
ートランジスタの保護回路を提供することを目的として
いる。
になされたものであり、出力ＯＦＦ時に負荷の異常（シ
ョート）を発見して、保護機能を有効に働かせ、自己復
帰を行え、かつ半導体素子の破壊を未然に防止するパワ
ートランジスタの保護回路を提供することを目的として
いる。
【００１２】
【課題を解決するための手段】本発明は、上述事情に鑑
みなされたもので、本発明に係るパワートランジスタの
保護回路は、パワートランジスタと、パワートランジス
タの導通状態を切り換える切換え手段と、パワートラン
ジスタの駆動電流に比べて十分小さい電流を常時負荷へ
供給する供給手段と、２種類の基準電圧を切換えて発生
する基準電圧発生手段と、負荷の端子電圧と前記基準電
圧とを比較する比較手段と、比較手段の比較結果と入力
信号とに基づいて前記切換え手段及び基準電圧発生手段
を同時に切換える制御手段とを備えることを特徴とする
ものである。
みなされたもので、本発明に係るパワートランジスタの
保護回路は、パワートランジスタと、パワートランジス
タの導通状態を切り換える切換え手段と、パワートラン
ジスタの駆動電流に比べて十分小さい電流を常時負荷へ
供給する供給手段と、２種類の基準電圧を切換えて発生
する基準電圧発生手段と、負荷の端子電圧と前記基準電
圧とを比較する比較手段と、比較手段の比較結果と入力
信号とに基づいて前記切換え手段及び基準電圧発生手段
を同時に切換える制御手段とを備えることを特徴とする
ものである。
【００１３】
【作用】上述構成に基づき、本発明におけるパワートラ
ンジスタの保護回路は、負荷がショートして端子電圧が
低下すると、比較手段は、負荷の端子電圧と基準電圧と
を比較し、比較手段の比較結果と入力信号とに基づいて
制御手段は切換え手段及び基準電圧発生手段を切換え、
パワートランジスタをＯＦＦする。この際、負荷へ供給
手段によりパワートランジスタの駆動電流に比べて十分
小さい微小電流を供給し、負荷の端子電圧を切り換えら
れた基準電圧との比較により負荷へのショート状態から
の復帰を常時モニタできる。これにより、半導体素子の
破壊を未然に防止する。
ンジスタの保護回路は、負荷がショートして端子電圧が
低下すると、比較手段は、負荷の端子電圧と基準電圧と
を比較し、比較手段の比較結果と入力信号とに基づいて
制御手段は切換え手段及び基準電圧発生手段を切換え、
パワートランジスタをＯＦＦする。この際、負荷へ供給
手段によりパワートランジスタの駆動電流に比べて十分
小さい微小電流を供給し、負荷の端子電圧を切り換えら
れた基準電圧との比較により負荷へのショート状態から
の復帰を常時モニタできる。これにより、半導体素子の
破壊を未然に防止する。
【００１４】
【実施例】以下、この発明の一実施例を図を用いて説明
する。
する。
【００１５】図１は、本発明に係るパワートランジスタ
の保護回路を示す回路図である。
の保護回路を示す回路図である。
【００１６】パワートランジスタの保護回路は、電源７
のプラス側端子１２と端子１３間に並列に接続された検
出用ＭＯＳトランジスタ８及びパワーＭＯＳトランジス
タ９を有しており、端子１３と接地端子１４との間には
負荷２が接続されている。そして、パワーＭＯＳトラン
ジスタ９のゲートには、パワーＭＯＳトランジスタ９の
駆動状態を切り換える切換え手段１１のＯＮ側接点が接
続されており、切換え手段１１及び検出用ＭＯＳトラン
ジスタ８のゲートは、駆動回路６に接続されている。更
に、接地端子１４には、並列に２種類の基準電圧を切換
えて発生する基準電圧発生手段１１が接続されており、
基準電圧発生手段１１は、２種類の基準電源１６、１７
及び切換えスイッチ１８により構成されている。
のプラス側端子１２と端子１３間に並列に接続された検
出用ＭＯＳトランジスタ８及びパワーＭＯＳトランジス
タ９を有しており、端子１３と接地端子１４との間には
負荷２が接続されている。そして、パワーＭＯＳトラン
ジスタ９のゲートには、パワーＭＯＳトランジスタ９の
駆動状態を切り換える切換え手段１１のＯＮ側接点が接
続されており、切換え手段１１及び検出用ＭＯＳトラン
ジスタ８のゲートは、駆動回路６に接続されている。更
に、接地端子１４には、並列に２種類の基準電圧を切換
えて発生する基準電圧発生手段１１が接続されており、
基準電圧発生手段１１は、２種類の基準電源１６、１７
及び切換えスイッチ１８により構成されている。
【００１７】そして、切換えスイッチ１８は、負荷の端
子電圧と前記基準電圧とを比較する比較回路１９のマイ
ナス入力に接続されており、比較回路１９のプラス入力
は検出用ＭＯＳトランジスタ８のソース及びパワーＭＯ
Ｓトランジスタ９のソースに接続されている。更に、比
較回路１９の出力側には、端子１５から入力される信号
と比較回路１９の出力との論理積をとるＡＮＤ回路２０
が接続されており、ＡＮＤ回路２０には、比較回路１９
の比較結果と入力信号とに基づいて切換え手段１０及び
基準電圧発生手段１１の切換えスイッチ１８を切換える
制御回路２１が接続されている。なお、比較回路１９と
ＡＮＤ回路２０との間には、比較回路１９の結果を他の
制御等に用いる場合に使用したり負荷異常を外部に出力
するのに用いられる診断回路２２が接続されている。
子電圧と前記基準電圧とを比較する比較回路１９のマイ
ナス入力に接続されており、比較回路１９のプラス入力
は検出用ＭＯＳトランジスタ８のソース及びパワーＭＯ
Ｓトランジスタ９のソースに接続されている。更に、比
較回路１９の出力側には、端子１５から入力される信号
と比較回路１９の出力との論理積をとるＡＮＤ回路２０
が接続されており、ＡＮＤ回路２０には、比較回路１９
の比較結果と入力信号とに基づいて切換え手段１０及び
基準電圧発生手段１１の切換えスイッチ１８を切換える
制御回路２１が接続されている。なお、比較回路１９と
ＡＮＤ回路２０との間には、比較回路１９の結果を他の
制御等に用いる場合に使用したり負荷異常を外部に出力
するのに用いられる診断回路２２が接続されている。
【００１８】また、検出用ＭＯＳトランジスタ８は、パ
ワーＭＯＳトランジスタ９と同一形状であり、面積比を
１／ｎとしたものであり、切換え手段１０がＯＦＦ状態
の場合、パワーＭＯＳトランジスタ９の駆動電流に比べ
て十分小さい電流を負荷２へ供給する供給手段を構成し
ている。
ワーＭＯＳトランジスタ９と同一形状であり、面積比を
１／ｎとしたものであり、切換え手段１０がＯＦＦ状態
の場合、パワーＭＯＳトランジスタ９の駆動電流に比べ
て十分小さい電流を負荷２へ供給する供給手段を構成し
ている。
【００１９】次に、本実施例の作用について説明する。
【００２０】入力信号のＯＮ／ＯＦＦに対応して、制御
回路２１は、図２に示すように、制御信号を出力し、切
換え手段１０及び切換えスイッチ１８を切換える。例え
ば、入力信号ＯＦＦ時は、制御回路２１からの制御信号
により切換え手段１０はＯＦＦ状態となり、駆動回路６
にて検出用ＭＯＳトランジスタ８のみをＯＮさせる。こ
の際、検出用ＭＯＳトランジスタ８とパワーＭＯＳトラ
ンジスタ９との面積比が１：９９とすると、負荷２にＩ
1 （Ａ）の電流が流れる。そして、負荷２の抵抗値をＲ
1 （Ω）とすると、端子１３、１４間にＩ1 Ｒ1 （Ｖ）
の電圧（Ｖ13-1 4 ）が発生する。
回路２１は、図２に示すように、制御信号を出力し、切
換え手段１０及び切換えスイッチ１８を切換える。例え
ば、入力信号ＯＦＦ時は、制御回路２１からの制御信号
により切換え手段１０はＯＦＦ状態となり、駆動回路６
にて検出用ＭＯＳトランジスタ８のみをＯＮさせる。こ
の際、検出用ＭＯＳトランジスタ８とパワーＭＯＳトラ
ンジスタ９との面積比が１：９９とすると、負荷２にＩ
1 （Ａ）の電流が流れる。そして、負荷２の抵抗値をＲ
1 （Ω）とすると、端子１３、１４間にＩ1 Ｒ1 （Ｖ）
の電圧（Ｖ13-1 4 ）が発生する。
【００２１】また、制御回路２１からの信号により切換
えスイッチ１８は、基準電源１６の電圧値が負荷ショー
トと判断するための基準となるため、９５％Ｉ1 Ｒ
1 （Ｖ）とすると、以下の関係が成立する。
えスイッチ１８は、基準電源１６の電圧値が負荷ショー
トと判断するための基準となるため、９５％Ｉ1 Ｒ
1 （Ｖ）とすると、以下の関係が成立する。
【００２２】Ｖ13-14 ＜９５％Ｉ1 Ｒ1 で比較回路１９が反転、すなわち負荷２がショートと判
断する。なお、９５％Ｉ1 Ｒ1 （Ｖ）を基準電源１６の
電圧として設定したが、これはシステム上ゆるされる負
荷２の変動範囲で任意に設定でき、上記の場合、負荷２
の抵抗値が５％以上低下した場合、負荷異常と判断でき
る。
断する。なお、９５％Ｉ1 Ｒ1 （Ｖ）を基準電源１６の
電圧として設定したが、これはシステム上ゆるされる負
荷２の変動範囲で任意に設定でき、上記の場合、負荷２
の抵抗値が５％以上低下した場合、負荷異常と判断でき
る。
【００２３】一方、入力信号ＯＮの時は、制御回路２１
からの信号により切換え手段１０はＯＮ状態となり、検
出用ＭＯＳトランジスタ８及びパワーＭＯＳトランジス
タ９を駆動回路６によりＯＮさせる。そして、上述した
ように検出用ＭＯＳトランジスタ８とパワーＭＯＳトラ
ンジスタ９との面積比は１：９９であるため、２つのト
ランジスタから負荷２に流れる電流Ｉ2 は、Ｉ1 の１０
０倍となる。従って、Ｖ13-14 はＩ2 Ｒ1 となり、Ｉ1
Ｒ1 の１００倍となる。
からの信号により切換え手段１０はＯＮ状態となり、検
出用ＭＯＳトランジスタ８及びパワーＭＯＳトランジス
タ９を駆動回路６によりＯＮさせる。そして、上述した
ように検出用ＭＯＳトランジスタ８とパワーＭＯＳトラ
ンジスタ９との面積比は１：９９であるため、２つのト
ランジスタから負荷２に流れる電流Ｉ2 は、Ｉ1 の１０
０倍となる。従って、Ｖ13-14 はＩ2 Ｒ1 となり、Ｉ1
Ｒ1 の１００倍となる。
【００２４】また、制御回路２１からの信号により切換
えスイッチ１８は基準電源１７に接続しているため、比
較回路１９のマイナス端子に印加されている基準電源１
７の電圧値が出力化電流の判断の基準となる。
えスイッチ１８は基準電源１７に接続しているため、比
較回路１９のマイナス端子に印加されている基準電源１
７の電圧値が出力化電流の判断の基準となる。
【００２５】Ｖ13-14 ＜９５％Ｉ2 Ｒ1 で比較回路１９が反転するので、たとえば９５％Ｉ2 Ｒ
1 を過電流状態としたが、これも任意に基準電圧１７の
値を変えることで設定できる。
1 を過電流状態としたが、これも任意に基準電圧１７の
値を変えることで設定できる。
【００２６】ここで、負荷２がショート等の異常状態と
なり、Ｖ13-14 が９５％Ｉ2 Ｒ1 以下となった場合、比
較回路１９が反転し、ＡＮＤ回路１６に「Ｌ」を入力す
るため、制御回路２１に入力信号に依存せずに出力ＯＦ
Ｆの信号が入る。従って、切換え手段１０はＯＦＦとな
り、パワーＭＯＳトランジスタ９はＯＦＦするため、過
電流出力の状態から抜け出すことができ、出力部及び負
荷２の保護が行える。なお、切換え手段１０と同時に切
換えスイッチ１８を切換えるため、基準電圧１６が切換
えスイッチ１８に接続され、検出用ＭＯＳトランジスタ
８により負荷２にＩ1 の電流が流れ、基準電圧１６と比
較する。負荷２が異常であると、比較回路１９は「Ｌ」
をＡＮＤ回路２０に出力し続けるので、入力信号に依存
せず、負荷２の抵抗値が異常である限りパワーＭＯＳト
ランジスタ９はＯＦＦし続ける。ここで、負荷２が正常
になり、入力信号がＯＮのままであれば、比較回路１９
は「Ｈ」を出力するため、切換え手段１０はＯＮとな
り、パワーＭＯＳトランジスタ９はＯＮに復帰する。
なり、Ｖ13-14 が９５％Ｉ2 Ｒ1 以下となった場合、比
較回路１９が反転し、ＡＮＤ回路１６に「Ｌ」を入力す
るため、制御回路２１に入力信号に依存せずに出力ＯＦ
Ｆの信号が入る。従って、切換え手段１０はＯＦＦとな
り、パワーＭＯＳトランジスタ９はＯＦＦするため、過
電流出力の状態から抜け出すことができ、出力部及び負
荷２の保護が行える。なお、切換え手段１０と同時に切
換えスイッチ１８を切換えるため、基準電圧１６が切換
えスイッチ１８に接続され、検出用ＭＯＳトランジスタ
８により負荷２にＩ1 の電流が流れ、基準電圧１６と比
較する。負荷２が異常であると、比較回路１９は「Ｌ」
をＡＮＤ回路２０に出力し続けるので、入力信号に依存
せず、負荷２の抵抗値が異常である限りパワーＭＯＳト
ランジスタ９はＯＦＦし続ける。ここで、負荷２が正常
になり、入力信号がＯＮのままであれば、比較回路１９
は「Ｈ」を出力するため、切換え手段１０はＯＮとな
り、パワーＭＯＳトランジスタ９はＯＮに復帰する。
【００２７】すなわち、負荷２の異常を検出した後は、
出力電流の１／１００の電流で負荷をモニタしているた
め、負荷異常時には出力電流を十分小さくすることがで
き、かつ常時モニタできるため、復帰に遅れがなくな
る。
出力電流の１／１００の電流で負荷をモニタしているた
め、負荷異常時には出力電流を十分小さくすることがで
き、かつ常時モニタできるため、復帰に遅れがなくな
る。
【００２８】また、比較回路１９のプラス側入力端子に
接続される端子１３の電圧の変化は、負荷２が正常であ
る場合には、パワーＭＯＳトランジスタ９のショート、
負荷２のオープンによる故障によっても生じる。すなわ
ち、パワーＭＯＳトランジスタ９のＯＦＦ時、基準電圧
１６と出力端子１３の比較を行い、負荷ショートを検出
しているが、負荷２は正常であってもパワーＭＯＳトラ
ンジスタ９にドレイン−ソース間にリークが生じて電流
が出力端子１３より負荷２に流れでた場合も検出可能で
ある。
接続される端子１３の電圧の変化は、負荷２が正常であ
る場合には、パワーＭＯＳトランジスタ９のショート、
負荷２のオープンによる故障によっても生じる。すなわ
ち、パワーＭＯＳトランジスタ９のＯＦＦ時、基準電圧
１６と出力端子１３の比較を行い、負荷ショートを検出
しているが、負荷２は正常であってもパワーＭＯＳトラ
ンジスタ９にドレイン−ソース間にリークが生じて電流
が出力端子１３より負荷２に流れでた場合も検出可能で
ある。
【００２９】なお、切換え手段１０及び切り換えスイッ
チ１８は、切換え可能な構成であればよく、スイッチに
限定されるものではない。
チ１８は、切換え可能な構成であればよく、スイッチに
限定されるものではない。
【００３０】また、検出用ＭＯＳトランジスタ８とパワ
ーＭＯＳトランジスタ９との面積比は１：９９以外の値
でもよいことはもちろんである。更に、基準電圧１６、
１７の値も任意に設定できる。
ーＭＯＳトランジスタ９との面積比は１：９９以外の値
でもよいことはもちろんである。更に、基準電圧１６、
１７の値も任意に設定できる。
【００３１】更に、上述実施例においては、パワートラ
ンジスタとしてパワーＭＯＳトランジスタ９を例にとり
説明したが、これに限らず、図３に示すように、バイポ
ーラトランジスタを用いても同様の効果を奏する。な
お、図３中の２３は出力用トランジスタ、２４は検出用
ＰＮＰトランジスタである。
ンジスタとしてパワーＭＯＳトランジスタ９を例にとり
説明したが、これに限らず、図３に示すように、バイポ
ーラトランジスタを用いても同様の効果を奏する。な
お、図３中の２３は出力用トランジスタ、２４は検出用
ＰＮＰトランジスタである。
【００３２】なお、本発明による検出は、全て実際に出
力端子１３に接続されている負荷２に流れる電流によっ
て発生する電圧をモニタ負荷の状態を検出しているた
め、誤検出をすることがなく、また出力電流検出用に電
力損失を伴うような素子を必要とせず、パワーＭＯＳト
ランジスタ９の特性を十分に生かすことができる。
力端子１３に接続されている負荷２に流れる電流によっ
て発生する電圧をモニタ負荷の状態を検出しているた
め、誤検出をすることがなく、また出力電流検出用に電
力損失を伴うような素子を必要とせず、パワーＭＯＳト
ランジスタ９の特性を十分に生かすことができる。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
負荷がショートして端子電圧が低下すると、比較手段
は、負荷の端子電圧と基準電圧とを比較し、比較手段の
比較結果と入力信号とに基づいて制御手段は切換え手段
及び基準電圧発生手段を切換え、パワートランジスタを
ＯＦＦし、この際、負荷へ供給手段によりパワートラン
ジスタの駆動電流に比べて十分小さい微弱電流を供給す
るように構成したので、負荷の端子電圧を切り換えられ
た基準電圧との比較により負荷へのショート状態からの
復帰を常時モニタでき、これにより半導体素子の破壊を
未然に防止することができる。
負荷がショートして端子電圧が低下すると、比較手段
は、負荷の端子電圧と基準電圧とを比較し、比較手段の
比較結果と入力信号とに基づいて制御手段は切換え手段
及び基準電圧発生手段を切換え、パワートランジスタを
ＯＦＦし、この際、負荷へ供給手段によりパワートラン
ジスタの駆動電流に比べて十分小さい微弱電流を供給す
るように構成したので、負荷の端子電圧を切り換えられ
た基準電圧との比較により負荷へのショート状態からの
復帰を常時モニタでき、これにより半導体素子の破壊を
未然に防止することができる。
【図１】本発明に係るパワートランジスタの保護回路を
示す回路図である。
示す回路図である。
【図２】本発明に係るパワートランジスタの保護回路の
負荷正常時の動作を示す図である。
負荷正常時の動作を示す図である。
【図３】本発明の他の実施例を示す回路図である。
【図４】従来のパワートランジスタの保護回路を示す回
路図である。
路図である。
６ 駆動回路 ７ 電源 ８ 検出用ＭＯＳトランジスタ ９ パワーＭＯＳトランジスタ １０ 切換え手段 １１ 基準電圧発生手段 １２、１３、１４、１５ 端子 １６、１７ 基準電圧 １８ 切換えスイッチ １９ 比較回路 ２１ 制御回路 ２３ 出力用トランジスタ ２４ 検出用ＰＮＰトランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70 H02H 3/08 - 3/253
Claims (1)
- 【請求項１】 パワートランジスタと、 パワートランジスタの導通状態を切り換える切換え手段
と、 パワートランジスタの駆動電流に比べて十分小さい電流
を常時負荷へ供給する供給手段と、 ２種類の基準電圧を切換えて発生する基準電圧発生手段
と、 負荷の端子電圧と前記基準電圧とを比較する比較手段
と、 比較手段の比較結果と入力信号とに基づいて前記切換え
手段及び基準電圧発生手段を同時に切換える制御手段
と、 を備えることを特徴とするパワートランジスタ保護回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6723993A JP3152000B2 (ja) | 1993-03-26 | 1993-03-26 | パワートランジスタ保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6723993A JP3152000B2 (ja) | 1993-03-26 | 1993-03-26 | パワートランジスタ保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283986A JPH06283986A (ja) | 1994-10-07 |
| JP3152000B2 true JP3152000B2 (ja) | 2001-04-03 |
Family
ID=13339173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6723993A Expired - Fee Related JP3152000B2 (ja) | 1993-03-26 | 1993-03-26 | パワートランジスタ保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3152000B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004068709A1 (ja) * | 2003-01-16 | 2004-08-12 | Shindengen Electric Manufacturing Co.,Ltd. | スイッチング回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3241279B2 (ja) * | 1996-11-14 | 2001-12-25 | 株式会社日立製作所 | 保護機能付きスイッチ回路 |
-
1993
- 1993-03-26 JP JP6723993A patent/JP3152000B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004068709A1 (ja) * | 2003-01-16 | 2004-08-12 | Shindengen Electric Manufacturing Co.,Ltd. | スイッチング回路 |
| US7221208B2 (en) | 2003-01-16 | 2007-05-22 | Shindengen Electric Manufacturing Co., Ltd. | Switching circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06283986A (ja) | 1994-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4589966B2 (ja) | 電力供給制御装置及び半導体装置 | |
| US6459167B1 (en) | System for controlling electromotive force of motor of electric vehicle | |
| KR100843366B1 (ko) | 부하구동장치 | |
| JP4229656B2 (ja) | 電流制限回路およびそれを備えた出力回路 | |
| JPH10150354A (ja) | 電力ｆｅｔ及び短絡認識部を有するスイツチ装置 | |
| JP2007174756A (ja) | 電力供給回路のオン故障検出装置 | |
| JPH0340517A (ja) | パワーデバイスの駆動・保護回路 | |
| JP3219019B2 (ja) | 異常電流検出回路およびそれを用いた負荷駆動回路 | |
| JP2001216033A (ja) | 電源供給制御装置および電源供給制御方法 | |
| JP2006024997A (ja) | 半導体スイッチの制御装置 | |
| JP3585105B2 (ja) | 過熱保護機能付き半導体装置の制御回路 | |
| JP3581838B2 (ja) | 電動格納式ドアミラーの制御方式 | |
| CN112564053A (zh) | 一种多故障监测单元的igbt驱动电路 | |
| JPH06129337A (ja) | グロープラグ制御装置 | |
| JP3152000B2 (ja) | パワートランジスタ保護回路 | |
| JP3225887B2 (ja) | 半導体集積回路装置 | |
| US5576615A (en) | Method and circuit for detecting faulty recirculation diode in a switched mode power supply | |
| JP2001177387A (ja) | 負荷駆動装置 | |
| JP4423765B2 (ja) | 負荷駆動装置 | |
| JP3812334B2 (ja) | 直流負荷駆動装置 | |
| JP2001320264A (ja) | 電源供給制御装置 | |
| JP3282378B2 (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
| JP2004248452A (ja) | 過電流保護回路 | |
| JP2000299925A (ja) | 電源供給制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090126 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090126 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |