JP3983754B2

JP3983754B2 - 過熱保護回路を備えた半導体装置およびそれを用いた電子回路

Info

Publication number: JP3983754B2
Application number: JP2004270040A
Authority: JP
Inventors: 浩司高田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2003-09-26
Filing date: 2004-09-16
Publication date: 2007-09-26
Anticipated expiration: 2024-09-16
Also published as: JP2005123596A

Description

本発明は、パワー半導体素子を備えた半導体装置に係るものであり、特に過電流保護機能を有する半導体装置に関するものである。

パワー半導体素子を備えた半導体装置の先行技術として、過熱保護機能を備えた構成が、例えば特開昭６３−２２９７５７号公報に開示されている。図６は特開昭６３−２２９７５７号公報に開示された先行技術に係る半導体装置を説明するための回路構成図である。

パワーＭＯＳＦＥＴによって構成されるパワー半導体素子１１は、電源１３（電圧Ｖｄｄ）から負荷１２（抵抗Ｒ_L）へ供給される電力を制御するものである。そして、このようなパワー半導体素子１１を保護するために、このパワー半導体素子１１が形成された同一の半導体基板に、過電流保護部１４と温度保護部１５とが形成されている。

上記過電流保護部１４は、パワーＭＯＳＦＥＴからなるトランジスタ１４１を有する。このトランジスタ１４１は、上記パワー半導体素子１１を構成するパワーＭＯＳＦＥＴの領域のうちの１／１００〜１／３０００の僅かな領域についてソース電極のみパワー半導体素子１１から分離され、他はパワー半導体素子１１と共通とした構造を有するパワーＭＯＳＦＥＴよりなる。すなわち、駆動信号入力端子に入力される電圧Ｖｉｎが上記パワー半導体素子１１およびトランジスタ１４１を構成するパワーＭＯＳＦＥＴのゲートに抵抗Ｒ１１を介して点Ａの電位Ｖａとして共通に供給される。また、上記パワー半導体素子１１およびトランジスタ１４１のドレイン電極は負荷１２に共通に接続される。

そして、このトランジスタ１４１のソース電極は、抵抗Ｒ１２を介して接地される。また、トランジスタ１４１のゲートとなる点Ａには、トランジスタ１４２のドレインが接続されている。このトランジスタ１４２は上記抵抗Ｒ１２の端子電圧となる点Ｂの電位Ｖｂで制御される。これによって、パワー半導体素子１１に過電流が流れたときに、過電流に比例した電流がトランジスタ１４１に流れ、それによって点Ｂの電位が増大したときに、トランジスタ１４２が導通して点Ａの電位を下げる。その結果、パワー半導体素子１１に流れる電流が制限される。

上記温度保護部１５は、上記入力電圧Ｖｉｎが抵抗Ｒ１３を介して供給される温度検出素子１５１を備え、この温度検出素子１５１は抵抗Ｒ１４を介して接地されている。温度検出素子１５１は複数のポリシリコンダイオードの直列回路からなる。

そして、上記温度検出素子１５１と抵抗Ｒ１４との直列回路に、ツェナーダイオード１５２が並列に接続され、上記温度検出素子１５１と抵抗Ｒ１４との直列回路に定電圧が印加される。

また、この温度保護部１５には、トランジスタ１５３が設けられていて、このトランジスタ１５３は上記点Ａと接地点との間に接続され、そのゲート電極は上記温度検出素子１５１と抵抗Ｒ１４との接続点Ｃに接続されている。

ここで、上記の温度保護部１５の動作について説明する。パワー半導体素子１１が発熱し、半導体基板の温度が上昇すると、この温度上昇を温度検出素子１５１が検出する。具体的に説明すると、半導体基板の温度が上昇すると、温度検出素子１５１の端子間電圧が減少し、それに伴って点Ｃの電位Ｖｃも上昇する。そして、半導体基板の温度が特定される温度以上に上昇し、電位Ｖｃがトランジスタ１５３の閾値電圧以上になると、このトランジスタ１５３にチャンネルが形成されて、トランジスタ１５３が導通することになる。その結果、点Ａの電位Ｖａが低下することになる。したがって、パワー半導体素子１１は遮断されることになり、このパワー半導体素子１１は熱破壊から保護される。
特開昭６３−２２９７５７号公報（図６）

上記したパワー用半導体装置は、一般にはシステムＬＳＩやマイクロコンピュータで駆動される。近年、省エネルギー化の流れから、これらシステムＬＳＩやマイクロコンピュータの電源電圧は５Ｖの電圧から３Ｖ以下の電圧へとより低くなってきている。

従来の過熱保護回路では、３Ｖ以下から５Ｖ以上といった広い電圧範囲で、過熱保護を一定値でかけられないため、十分な信頼性を得ることが困難になっている。

その理由は以下の通りである。温度検出素子１５１の端子間電圧に応じて過熱保護動作が正常に働くためには、温度検出素子１５１と抵抗Ｒ４の直列回路に定電圧が印加され、決められた温度で点Ｃの電位Ｖｃがある設定値となることが必要である。

しかし、この直列回路の電圧を決めるツェナーダイオード１５２のツェナー電圧は、その製造時点で一定値に固定される。ツェナー電圧を入力電圧範囲の上限に合わせて設定した場合、ツェナー電圧より大幅に低い電圧が駆動信号入力端子に入力されると、ツェナーダイオード１５２の端子間電圧は入力電圧に応じて低下してしまう。

よって、温度検出素子１５１と抵抗Ｒ４の直列回路に印加される電圧が低下し、電位Ｖｃもまた設定値より低下してしまう。このような状態では、半導体基板の温度が上昇して、温度検出素子１５１の端子間電圧が、過熱保護が働く値まで減少しても、点Ｃの電位Ｖｃがトランジスタ１５３のしきい値に達していないため、トランジスタ１５３が導通せず、点Ａの電圧Ｖａは低下しないので、パワー半導体素子１１は遮断しない。

この場合、設定以上まで温度が上がって、温度検出素子１５１の端子間電圧の減少による電位Ｖｃの上昇がトランジスタ１５３のしきい値を超えて初めて過熱保護動作が行われる。

例えば、仮に入力電圧が５Ｖ程度で過熱温度保護値が１４０℃とすると、入力電圧が３Ｖ程度と低くなった場合、上記の理由から、基板温度は２００℃にも達し、半導体の保証接合温度１５０℃を超え、著しく信頼性が損なわれると考えられる。

一方、ツェナー電圧を入力電圧範囲の下限に合せて設定した場合、上記した問題は起こらない。

しかし、ツェナー電圧を低下させるためには、ＰＮ接合の電界強度を高める必要がある。具体的には、基板に注入されるＮ型不純物およびＰ型不純物の濃度を濃くする必要があるが、例えば、１Ｖ〜２Ｖ程度のツェナー電圧を有するツェナーダイオードを作ろうとすると、各不純物の濃度が濃くなりすぎて、製造が非常に困難である。特に、パワー半導体素子を作る拡散条件で、同時にこのようなダイオードを作ることは不可能である。

本発明は上記課題に鑑みなされたもので、その目的は、広い入力電圧範囲で過熱保護を一定温度値でかけるようにして充分な信頼性を得ることができる半導体装置を提供することである。

上記課題を解決するため、本発明の半導体装置は、制御端子を有し半導体基板上に形成されたパワー半導体素子と、パワー半導体素子の制御端子と接地端子との間に設けられ、かつ半導体基板上に形成された過熱保護回路とを備えている。

過熱保護回路は、パワー半導体素子を駆動する駆動信号が入力される駆動信号入力端子と、駆動信号入力端子とパワー半導体素子の制御端子との間に接続された第１の抵抗と、駆動信号入力端子に一端が接続された第２の抵抗と、第２の抵抗の他端に接続された高電位側端子を有し半導体基板の温度の変化に応じて端子間電圧を変化させる温度検出用半導体素子と、温度検出用半導体素子の低電位側端子と接地端子との間に接続された第３の抵抗と、温度検出用半導体素子の低電位側端子に接続された制御端子を有しパワー半導体素子の制御端子と接地端子とにそれぞれ接続された接続された２つの主端子を有するスイッチング用半導体素子と、第２の抵抗の他端に接続された高電位側端子を有するとともに接地端子に接続された低電位側端子を有し、温度検出用半導体素子の高電位側端子と接地端子との間の電圧をほぼ一定電圧に保つクランプ用半導体素子と、クランプ用半導体素子の高電位側端子への電流の流入量をほぼ一定に保つ電流安定化回路を備えている。

ここで、電流安定化回路は、クランプ用半導体素子の高電位側端子にドレインが接続された電流バイパス用トランジスタと、電流バイパス用トランジスタのソースと接地端子との間に接続された第４の抵抗と、駆動信号入力端子と電流バイパス用トランジスタのゲートとの間に接続された第５の抵抗と、電流バイパス用トランジスタのゲートと接地端子との間に接続された第６の抵抗とからなる。

本発明の他の半導体装置は、電流安定化回路の構成が上記本発明の半導体装置とは異なる。すなわち、電流安定化回路は、クランプ用半導体素子の高電位側端子にドレインが接続され接地端子にソースが接続され、カレントミラーの出力側素子となる電流バイパス用トランジスタと、駆動信号入力端子に一端が接続された第４の抵抗と、第４の抵抗の他端と電流バイパス用トランジスタのゲートとにドレインおよびゲートが接続され接地端子にソースが接続され、カレントミラーの入力側素子となるパイパス電流調整用トランジスタとからなる。

上記本発明の他の半導体装置においては、第４の抵抗と電流バイパス用トランジスタとの間に挿入接続された電圧調整用トランジスタを備え、このトランジスタのドレインおよびゲートを第４の抵抗の他端に接続し、ソースを電流バイパス用トランジスタのゲートに接続した構成でもよい。

また、上記本発明の他の半導体装置においては、第４の抵抗と電流バイパス用トランジスタとの間に挿入して第４の抵抗の他端にドレインを接続し、電流バイパス用トランジスタのゲートにソースを接続した電圧調整用トランジスタと、駆動信号入力端子と電圧調整用トランジスタのゲートとの間に接続された第５の抵抗と、電圧調整用トランジスタのゲートと接地端子との間に接続された第６の抵抗とをさらに備える構成でもよい。

また、本発明のさらに他の半導体装置は、上記の本発明の半導体装置または本発明の他の半導体装置の構成において、パワー半導体素子を通して負荷へ電力供給する電源と、パワー半導体素子を駆動する駆動回路とをさらに備え、過熱保護回路の駆動信号入力端子に駆動回路からパワー半導体素子を駆動する駆動信号を入力する構成である。

上記本発明のさらに他の半導体装置の構成においては、駆動回路はマイクロコンピュータあるいはＬＳＩで構成されていることが好ましい。

上記過熱保護回路は、スイッチング用半導体素子がオンすることにより、パワー半導体素子の制御端子の電位を下げてパワー半導体素子の動作を停止させるようにすることが好ましい。
また、上記のクランプ用半導体素子はドレインとゲートとを共通に接続したＭＯＳＦＥＴで構成することが好ましい。また、パワー半導体素子もＭＯＳＦＥＴで構成することが好ましい。

本発明に係る半導体装置にあっては、パワー半導体素子が形成される半導体基板上に、低入力電圧から高入力電圧まで一定に動作する過電流保護回路を設けることにより、半導体素子への入力電圧が３Ｖ以下程度と低くなった場合も一定な過熱温度保護値で、パワー半導体素子に流れる電流が遮断制御されるため、低電圧で動作するシステムＬＳＩやマイクロコンピュータで駆動可能になり、従来のように５Ｖ程度の高入力電圧で駆動する事も、広い範囲の多品種のシステムＬＳＩやマイクロコンピュータを用いて３Ｖ以下で駆動させることも可能となる。また、入力電圧の変動に対して、一定の過熱温度保護値でパワー半導体素子が保護されることとなり、信頼性が向上されるものである。

したがって、広い入力電圧範囲で過熱保護を一定温度値でかけるようにして充分な信頼性を得ることができる。

以下、本発明の実施の形態を、図面を参照しながら説明する。

（実施の形態１）
図１は本発明の実施の形態１のパワー用半導体装置の構成を示す回路構成図である。このパワー用半導体装置は、縦型パワーＭＯＳＦＥＴによって構成されるパワー半導体素子２を用いて、電圧Ｖｄｄを有する電源８から負荷７へ供給される電力を制御するものである。パワー半導体素子２を保護するために、パワー半導体素子２が形成された同一の半導体基板１に、過熱保護回路９Ａが形成されている。

過熱保護回路９Ａには、駆動回路（図示せず）が接続される駆動信号入力端子ＩＮとパワー半導体素子２のゲートとの間に接続された抵抗Ｒ１と、駆動信号入力端子ＩＮに一端が接続された抵抗Ｒ２と、抵抗Ｒ２と直列に接続されたトランジスタ４とが含まれている。

トランジスタ４は、ドレインとゲートが互いに接続されて抵抗Ｒ２の他端に接続され、ソースが接地されている。トランジスタ４のドレインと接地点との間の電圧は、広い温度範囲でほぼ一定となるような電圧特性を有する。この電圧は、図１に示した点Ｂの電位Ｖｂに相当し、以下、電位Ｖｂということとする。

特開昭６３−２２９７５７号公報等では、トランジスタ４の代わりにツェナーダイオードを配して一定電圧を発生させるようにしている。ところが、パワー半導体素子２を作る拡散条件では、半導体基板１に注入されるＮ形不純物およびＰ形不純物の濃度が濃くなりすぎて、２Ｖ程度の定電圧を発生するツェナーダイオードとパワー半導体素子２とを半導体基板１上に同時には作ることはできない。

本実施の形態では、入力電圧が３Ｖ以下の低い電圧値である状態から動作させるため、ツェナーダイオードの代わりにトランジスタ４を形成して、電位Ｖｂが約１〜２Ｖ程度の低電圧となるように設定している。

また、抵抗Ｒ２の他端は、複数のポリシリコンダイオードの直列回路からなる温度検出素子６の一端（アノード）とも接続されており、この温度検出素子６の他端（カソード）は抵抗Ｒ３を介して接地されている。

ここで、トランジスタ４の両端子間の電圧と温度検出素子６の端子間電圧の温度係数の一例について説明する。トランジスタ４の両端子間の電圧は、２５℃で２．０８９Ｖ、１２５℃で２．０６８Ｖであり、温度係数は−２１ｍＶ／１００℃である。また、温度検出素子６の端子間電圧は、２５℃で２．２４Ｖ、１２５℃で１．６４Ｖであり、温度係数は−６００ｍＶ／１００℃である。両者の温度係数は約３０倍程度の差がある。トランジスタ４の端子間電圧の温度係数はさらに小さい方が好ましい。

さらに、過熱保護回路９Ａには、トランジスタ３が設けられている。このトランジスタ３は、ドレインおよびソースがそれぞれパワー半導体素子２のゲートおよび接地点と接続され、ゲートが温度検出素子６と抵抗Ｒ３との接続点Ｃに接続されている。ここで、点Ｃの電位Ｖｃは、半導体基板１の温度が予め設定した過熱温度保護値に達したときに、トランジスタ３のスレシュホールド電圧を超えるように設定されている。

上記した構成において、パワー半導体素子２に大きな電流が流れ半導体基板１が発熱し、半導体基板１の温度が上昇すると、温度検出素子６を構成するポリシリコンダイオードの禁制帯幅が狭まることにより温度検出素子６の端子間電圧は小さくなる。

一方、温度検出素子６の高電位側端子と接地点との間の電圧は、温度検出素子６および抵抗３の直列回路と並列に接続されたトランジスタ４によって、半導体基板１の温度変化にかかわらずほぼ一定に保たれている。その結果、温度検出素子６の端子間電圧が小さくなるにつれて、点Ｃの電位Ｖｃは上昇する。そして、半導体基板１の温度が予め設定した過熱温度保護値に達したときに、上記の電位Ｖｃがトランジスタ３のスレシュホールド電圧を超えると、トランジスタ３が導通して、図１に示した点Ａは接地されることとなり、その電位Ｖａは０Ｖとなる。

この場合、点Ａの電位Ｖａは、パワー半導体素子２のゲート電位と同じであるから、パワー半導体素子２はオフ状態となり、熱破壊から保護される。トランジスタ３は温度検出素子６の出力を受けてパワー半導体素子２のオンオフを行うスイッチの役割を果たしている。

本実施の形態では、さらに駆動信号入力端子ＩＮに加わる電圧が約３Ｖから６Ｖの広い範囲に変化しても同一の過熱保護温度で保護動作を働かせるために、過熱保護回路９Ａには、駆動信号入力端子ＩＮに加わる電圧が変化してもトランジスタ４に流れる電流をほぼ一定に保つための回路が組み込まれている。その理由は、この回路がないと、駆動信号入力端子ＩＮに加わる電圧が変化したときに、それに伴ってトランジスタ４に流れる電流が変化し、それによってトランジスタ４の端子間電圧が変化し、パワー半導体素子２をカットオフさせる過熱保護温度が変化するからである。

トランジスタ４に流れる電流をほぼ一定に保つための回路は、具体的には、駆動信号入力端子ＩＮと接地点との間に接続された抵抗Ｒ５および抵抗Ｒ６の直列回路と、抵抗Ｒ５および抵抗Ｒ６の接続点にゲートが接続されたトランジスタ５とで構成されている。トランジスタ５は、ソースが抵抗Ｒ４を介して接地され、ドレインが抵抗Ｒ２、トランジスタ４、温度検出素子６と接続されている。

本実施の形態における過熱保護回路９Ａの動作を図２を用いて説明する。

駆動信号入力端子ＩＮへの入力電圧が低電圧（仮に３Ｖとする）の場合に、抵抗Ｒ５，Ｒ６の接続点の電圧がトランジスタ５のスレシュホールド電圧以下となってトランジスタ５が動作しないように、抵抗Ｒ５、Ｒ６の抵抗値が設定されている。

駆動信号入力端子ＩＮの入力電圧が低電圧（仮に３Ｖとする）の場合に、トランジスタ５がオフであるので、図１からわかるように、抵抗Ｒ２を流れる電流Ｉ１は、トランジスタ４を流れる電流Ｉ３と同じとなり、点Ｂの電位Ｖｂは、電流Ｉ３で決まるトランジスタ４のドレイン−ソース間電圧と同じである。

この状態で、パワー半導体素子２に大きな電流が流れて半導体基板１が発熱し、上記したように半導体基板１の温度が上昇すると、それが温度検出素子６で検出されて、点Ｃの電位Ｖｃが上昇する。半導体基板１の温度が過熱温度保護値に達し、この電位Ｖｃがトランジスタ３のスレシュホールド電圧を超えると、トランジスタ３が導通し、パワー半導体素子２のゲートが接地され、パワー半導体素子２はオフ状態となる。その結果、パワー半導体素子２が熱破壊から保護される。

次に、駆動信号入力端子ＩＮの電圧が上昇（仮に５Ｖとする）した場合を考える。

抵抗Ｒ２を流れる電流Ｉ１は駆動信号入力端子ＩＮへの入力電圧に応じて増加する。その結果、トランジスタ４に流れる電流も増加して、点Ｂの電位Ｖｂが、図２において記号Ｖｂ（点線）で示すように上昇しようと働く。ところが、駆動信号入力端子ＩＮの電圧の上昇によりトランジスタ５のゲート電圧も上昇するため、これがトランジスタ５のスレシュホールド電圧以上となるとトランジスタ５はオンし、図２に示すように、トランジスタ５に電流Ｉ２が流れ始める。この電流Ｉ２は、トランジスタ５のソース電位（点Ｄの電位Ｖｄ）と抵抗Ｒ４で決まる。

この電流Ｉ２が流れることが、図２に示すように、トランジスタ４に流れる電流Ｉ３をほぼ一定にするように働く。このため、駆動信号入力端子ＩＮの電圧が上昇しても、電位Ｖｂは図２で示した記号Ｖｂ（実線）のように、駆動信号入力端子ＩＮの電圧の変化にかかわらず、ほぼ一定の電位が維持される。

上記のように、電位Ｖｂが一定であれば、温度検出素子６の端子間電圧変動量と点Ｃの電位Ｖｃの変動量とは、駆動信号入力端子ＩＮの電圧が低電圧の場合と同じ状態に保たれるから、温度変化に対する温度検出素子６の感度ひいてはトランジスタ３のゲート電位変動感度は変わらない。したがって、駆動信号入力端子ＩＮの電圧の変化にかかわらず、パワー半導体素子２は同じ過熱温度保護値で熱破壊から保護される。

一般には、入力電流を少なくするため、温度検出素子６に接続される抵抗Ｒ３は例えば１ＭΩ程度の高抵抗とするため、トランジスタ３がオンする場合に抵抗Ｒ３に流れる電流は、トランジスタ３のスレシュホールド電圧を仮に１Ｖとした場合に１Ｖ／１ＭΩ＝１μＡとなり、電流Ｉ１に対して十分無視できるほど小さい。よって、抵抗Ｒ３を流れる電流は電位Ｖｂの変動にほとんど影響を与えない。

本実施の形態によれば、上記した構成の過熱保護回路を設けることにより、半導体素子への入力電圧が３Ｖ以下程度と低くなった場合でも過熱温度保護値を一定に保つことができ、パワー半導体素子を熱破壊から保護できる。そのため、低電圧で動作するシステムＬＳＩやマイコンでパワー半導体素子を駆動できる。このことにより、本実施の形態の半導体装置の消費電力を削減することが可能となる。

また、本実施の形態によれば、従来の高入力電圧で駆動する駆動回路も使用可能であるから、駆動回路の種類によらず、一つの装置で対応できる。

また、駆動回路の異常などで、入力電圧が変動した場合にも、一定の過熱温度保護値でパワー半導体素子は保護される。そのため、半導体装置の信頼性が大幅に向上する。

（実施の形態２）
図３は本発明の実施の形態２のパワー用半導体装置の構成を示す回路構成図である。

この実施の形態２は、図１の過熱保護回路９Ａに代えて、過熱保護回路９Ｂを用いたものである。この過熱保護回路９Ｂは、過熱保護回路９Ａと同様に、駆動信号入力端子ＩＮへの入力電圧が３Ｖ以下の電圧から５Ｖ以上の電圧まで、例えば１Ｖから６Ｖまでの広い範囲で一定の過熱温度保護動作を行うために、トランジスタ４に流れる電流をほぼ一定にするものである。

この過熱保護回路９Ｂは、過熱保護回路９Ａとは回路構成が一部異なる。すなわち、この過熱保護回路９Ｂでは、駆動信号入力端子ＩＮに抵抗ＲＡの一端が接続され、抵抗ＲＡの他端にトランジスタＱＡのドレインおよびゲートが接続され、トランジスタＱＡのソースが接地点に接続されている。また、トランジスタ５のドレインが抵抗Ｒ２の他端とトランジスタ４のドレインおよびゲートと温度検出素子６の高電位側端子とに接続され、トランジスタ５のゲートがトランジスタＱＡのドレインおよびゲートと接続され、トランジスタ５のソースが接地されている。そして、トランジスタＱＡとトランジスタ５とがカレントミラーを構成している。その他の構成は図１の過熱保護回路９Ａと同様である。

この過熱保護回路９Ｂは、駆動信号入力端子ＩＮへの入力電圧が低電圧の場合に、駆動信号入力端子ＩＮへの入力電圧がトランジスタ５のスレシュホールド電圧以下となってトランジスタ５が働かないようにしている。

トランジスタ５のスレシュホールド電圧は、入力電圧の下限に応じて決められる。例えば、入力電圧範囲の下限が１Ｖであれば、トランジスタ５のスレシュホールド電圧もまた１Ｖ程度に設定される。

低電圧（仮に１Ｖとする）の場合に、トランジスタ５がオフであるので、図３からわかるように、抵抗Ｒ２を流れる電流Ｉ１は、トランジスタ４を流れる電流Ｉ３と同じとなり、点Ｂの電位Ｖｂは、電流Ｉ３で決まるトランジスタ４のドレイン−ソース間電圧と同じである。

この状態で、パワー半導体素子２に大きな電流が流れて半導体基板１が発熱し、半導体基板１の温度が上昇すると、それが温度検出素子６で検出されて、点Ｃの電位Ｖｃが上昇する。半導体基板１の温度が過熱温度保護値に達し、この電位Ｖｃがトランジスタ３のスレシュホールド電圧を超えると、トランジスタ３が導通し、パワー半導体素子２のゲートが接地され、パワー半導体素子２はオフ状態となる。その結果、パワー半導体素子２が熱破壊から保護される。

抵抗Ｒ２を流れる電流Ｉ１は駆動信号入力端子ＩＮへの入力電圧に応じて増加する。その結果、トランジスタ４に流れる電流も増加して、点Ｂの電圧Ｖｂが、図２において記号Ｖｂ（点線）で示すように上昇しようと働く。ところが、駆動信号入力端子ＩＮの電圧の上昇によりトランジスタ５およびこれとゲートが共通のトランジスタＱＡにおいて、ゲート電位がスレシュホールド電位を超えて上昇し、トランジスタ５およびトランジスタＱＡがオンして、カレントミラーに電流が流れ始める。このとき、トランジスタＱＡには抵抗ＲＡの抵抗値に応じた電流が流れる。その結果、ゲートがトランジスタＱＡと共通のトランジスタ５には、トランジスタＱＡとのミラー比で決まる電流がトランジスタ５のドレイン電流Ｉ２として流れる。

この電流Ｉ２が流れることが、図２に示すように、トランジスタ４に流れる電流Ｉ３をほぼ一定にするように働く。このため、駆動信号入力端子ＩＮの電圧が上昇しても、電位Ｖｂは図２で示した記号Ｖｂ（実線）のように駆動信号入力端子ＩＮの電圧の変化に対して、ほぼ一定の電位になる。

上記のように、電位Ｖｂが一定であれば、温度検出素子６の端子間電圧変動量と点Ｃの電位Ｖｃの変動量とは、駆動信号入力端子ＩＮの電圧が低電圧の場合と同じ状態に保たれるから、温度変化に対する温度検出素子６の感度ひいてはトランジスタ３のゲート電位変動感度は変わらない。したがって、駆動信号入力端子ＩＮの電圧の変化にかかわらず、パワー半導体素子２は同じ過熱温度保護値で熱破壊から保護される。その他の点については、過熱保護回路９Ａと同様である。

この構成によれば、本発明の実施の形態１と同様の効果がある。

さらに、本実施の形態によれば、次のような利点がある。

実施の形態１において、入力電圧が高電圧から低電圧にステップ状に変化した場合等、トランジスタ５のゲートには、その電圧変化に直接対応して信号が入力されるため、非導通状態から導通状態へと急激に遷移する。その結果、電位Ｖｂも急激に変動し、電位が安定するまでの間、過熱保護動作が不安定になる場合がある。

一方、本実施の形態によれば、入力電圧が急激に変化した場合に、トランジスタＱＡおよびトランジスタ５がオンし始めるが、このとき各トランジスタＱＡ，５のゲートに入力される信号としては抵抗ＲＡによる電圧降下分だけ減少した値が入力される。よって、点Ｂの電位Ｖｂは実施の形態１の場合と比べて、緩やかに変化し、過熱保護動作の安定度が向上する。

（実施の形態３）
図４は本発明の実施の形態３のパワー用半導体装置の構成を示す回路構成図である。

この実施の形態３は、図３の過熱保護回路９Ｂに代えて、過熱保護回路９Ｃを用いたものである。この過熱保護回路９Ｃは、図３のトランジスタＱＡと抵抗ＲＡとの間にゲートとドレインを共通接続したトランジスタＱＢを接続し、駆動信号入力端子ＩＮへの入力電圧がトランジスタ５のスレシュホールド電圧とトランジスタＱＢのスレシュホールド電圧との和以下では、トランジスタ５が働かないようにして、過熱保護温度一定制御の働く入力電圧を図３の実施の形態より高くすることができるものである。

この構成によれば、本発明の実施の形態１および実施の形態２と同様の効果がある。

（実施の形態４）
図５は本発明の実施の形態４のパワー用半導体装置の構成を示す回路構成図である。

この実施の形態４は、図３の過熱保護回路９Ｂに代えて、過熱保護回路９Ｄを用いたものである。この過熱保護回路９Ｄは、図３のトランジスタＱＡと抵抗ＲＡとの間にトランジスタＱＢを接続し、駆動信号入力端子ＩＮと接地点との間に抵抗ＲＢ、ＲＣの直列回路を接続し、抵抗ＲＢ、ＲＣの接続点にトランジスタＱＢのゲートを接続し、駆動信号入力端子ＩＮへの入力電圧を抵抗ＲＢ、抵抗ＲＣで分圧した電圧がトランジスタ５のスレシュホールド電圧とトランジスタＱＢのスレシュホールド電圧との和以下では、トランジスタ５が働かないようにして、過熱保護温度一定制御の働く入力電圧が図３および図４の各実施の形態より高くすることができるものである。

なお、本実施の形態では、パワー半導体素子２、トランジスタ３、４、５をそれぞれＮチャンネルのＭＯＳＦＥＴで構成したが、ＰチャンネルＭＯＳＦＥＴで構成するようにしても同様に実施できる。

パワー半導体素子２については、Ｎ型シリコン基板をドレイン電極とする高耐圧ＮチャネルＤＭＯＳＦＥＴであっても、Ｐ型シリコン基板をドレイン電極とする高耐圧ＰチャネルＤＭＯＳＦＥＴであってもよい。

また、パワー半導体素子２はバイポーラトランジスタであってもよい。

また、負荷や電源の種類や駆動信号入力端子ＩＮに接続される駆動回路については特に限定しない。

本発明にかかる半導体装置は、パワー半導体素子を備えた半導体装置として、素子の過熱保護が必要な場合に特に有用である。

本発明の実施の形態１に係る半導体装置を説明するための回路構成図である。本発明の実施の形態１に係る半導体装置における過熱保護回路の特性図である。本発明の実施の形態２に係る半導体装置を説明するための回路構成図である。本発明の実施の形態３に係る半導体装置を説明するための回路構成図である。本発明の実施の形態４に係る半導体装置を説明するための回路構成図である。先行技術に係る半導体装置を説明するための回路構成図である。

符号の説明

１半導体基板
２パワー半導体素子
３、４、５トランジスタ
６温度検出素子
７負荷
８電源
９過熱保護回路

Claims

制御端子を有し半導体基板上に形成されたパワー半導体素子と、前記パワー半導体素子の制御端子と接地端子との間に設けられ、かつ前記半導体基板上に形成された過熱保護回路とを備えた半導体装置であって、
前記過熱保護回路は、前記パワー半導体素子を駆動する駆動信号が入力される駆動信号入力端子と、前記駆動信号入力端子と前記パワー半導体素子の制御端子との間に接続された第１の抵抗と、前記駆動信号入力端子に一端が接続された第２の抵抗と、前記第２の抵抗の他端に接続された高電位側端子を有し前記半導体基板の温度の変化に応じて端子間電圧を変化させる温度検出用半導体素子と、前記温度検出用半導体素子の低電位側端子と前記接地端子との間に接続された第３の抵抗と、前記温度検出用半導体素子の低電位側端子に接続された制御端子を有し前記パワー半導体素子の制御端子と前記接地端子とにそれぞれ接続された２つの主端子を有するスイッチング用半導体素子と、前記第２の抵抗の他端に接続された高電位側端子を有するとともに前記接地端子に接続された低電位側端子を有し、前記温度検出用半導体素子の高電位側端子と前記接地端子との間の電圧をほぼ一定電圧に保つクランプ用半導体素子と、前記クランプ用半導体素子の高電位側端子への電流の流入量をほぼ一定に保つ電流安定化回路を備えた半導体装置において、
前記電流安定化回路は、前記クランプ用半導体素子の高電位側端子にドレインが接続された電流バイパス用トランジスタと、前記電流バイパス用トランジスタのソースと前記接地端子との間に接続された第４の抵抗と、前記駆動信号入力端子と前記電流バイパス用トランジスタのゲートとの間に接続された第５の抵抗と、前記電流バイパス用トランジスタのゲートと前記接地端子との間に接続された第６の抵抗とからなる半導体装置。
制御端子を有し半導体基板上に形成されたパワー半導体素子と、前記パワー半導体素子の制御端子と接地端子との間に設けられ、かつ前記半導体基板上に形成された過熱保護回路とを備えた半導体装置であって、
前記過熱保護回路は、前記パワー半導体素子を駆動する駆動信号が入力される駆動信号入力端子と、前記駆動信号入力端子と前記パワー半導体素子の制御端子との間に接続された第１の抵抗と、前記駆動信号入力端子に一端が接続された第２の抵抗と、前記第２の抵抗の他端に接続された高電位側端子を有し前記半導体基板の温度の変化に応じて端子間電圧を変化させる温度検出用半導体素子と、前記温度検出用半導体素子の低電位側端子と前記接地端子との間に接続された第３の抵抗と、前記温度検出用半導体素子の低電位側端子に接続された制御端子を有し前記パワー半導体素子の制御端子と前記接地端子とにそれぞれ接続された２つの主端子を有するスイッチング用半導体素子と、前記第２の抵抗の他端に接続された高電位側端子を有するとともに前記接地端子に接続された低電位側端子を有し、前記温度検出用半導体素子の高電位側端子と前記接地端子との間の電圧をほぼ一定電圧に保つクランプ用半導体素子と、前記クランプ用半導体素子の高電位側端子への電流の流入量をほぼ一定に保つ電流安定化回路を備えた半導体装置において、
前記電流安定化回路は、前記クランプ用半導体素子の高電位側端子にドレインが接続され前記接地端子にソースが接続され、カレントミラーの出力側素子となる電流バイパス用トランジスタと、前記駆動信号入力端子に一端が接続された第４の抵抗と、前記第４の抵抗の他端と前記電流バイパス用トランジスタのゲートとにドレインおよびゲートが接続され前記接地端子にソースが接続され、前記カレントミラーの入力側素子となるパイパス電流調整用トランジスタとからなる半導体装置。
前記電流安定化回路が、前記第４の抵抗と前記電流バイパス用トランジスタとの間に挿入接続された電圧調整用トランジスタを備え、このトランジスタのドレインおよびゲートを前記第４の抵抗の他端に接続し、ソースを前記電流バイパス用トランジスタのゲートに接続したことを特徴とする請求項２記載の半導体装置。
前記電流安定化回路が、前記第４の抵抗と前記電流バイパス用トランジスタとの間に挿入して前記第４の抵抗の他端にドレインを接続し、前記電流バイパス用トランジスタのゲートにソースを接続した電圧調整用トランジスタと、前記駆動信号入力端子と前記電圧調整用トランジスタのゲートとの間に接続された第５の抵抗と、前記電圧調整用トランジスタのゲートと前記接地端子との間に接続された第６の抵抗とをさらに備えたことを特徴とする請求項２記載の半導体装置。
前記パワー半導体素子を通して負荷へ電力供給する電源と、前記パワー半導体素子を駆動する駆動回路とをさらに備え、
前記過熱保護回路の前記駆動信号入力端子に前記駆動回路から前記パワー半導体素子を駆動する駆動信号を入力することを特徴とする請求項１乃至４記載のいずれか１項記載の半導体装置。
前記駆動回路はマイクロコンピュータあるいはＬＳＩで構成されている請求項５に記載の半導体装置。
前記スイッチング用半導体素子がオンすることにより、前記パワー半導体素子の制御端子の電位を下げて前記パワー半導体素子の動作を停止させる請求項１又は５記載の半導体装置。
前記クランプ用半導体素子はドレインとゲートとを共通に接続したトランジスタからなる請求項１又は５に記載の半導体装置。