JP2005123596A - 過熱保護回路を備えた半導体装置およびそれを用いた電子回路 - Google Patents
過熱保護回路を備えた半導体装置およびそれを用いた電子回路 Download PDFInfo
- Publication number
- JP2005123596A JP2005123596A JP2004270040A JP2004270040A JP2005123596A JP 2005123596 A JP2005123596 A JP 2005123596A JP 2004270040 A JP2004270040 A JP 2004270040A JP 2004270040 A JP2004270040 A JP 2004270040A JP 2005123596 A JP2005123596 A JP 2005123596A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- semiconductor element
- terminal
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】 パワー半導体素子2を形成した同一の半導体基板1上に、過熱保護回路9が形成されており、その構成は、まず、入力端子INに接続された抵抗R2とそれに接続されたトランジスタ4、温度検出素子6があり、素子6は抵抗R3を介して接地されている。ドレインおよびソースがそれぞれパワー半導体素子2のゲートおよび接地点に、ゲートが温度検出素子6と抵抗R3との接続点cに接続されたトランジスタ3、入力端子INから接地点まで直列に接続された抵抗R5と抵抗R6、抵抗R5と抵抗R6の接続点にゲートが接続され、ソースが抵抗R4を介して接地され、ドレインが抵抗R2、トランジスタ4と接続されたトランジスタ5が組み込まれている。
【選択図】 図1
Description
図1は本発明の実施の形態1のパワー用半導体装置およびそれを用いた電子回路の構成を示す回路構成図である。このパワー用半導体装置は、縦型パワーMOSFETによって構成されるパワー半導体素子2を用いて、電圧Vddを有する電源8から負荷7へ供給される電力を制御するものである。パワー半導体素子2を保護するために、パワー半導体素子2が形成された同一の半導体基板1に、過熱保護回路9Aが形成されている。
図3は本発明の実施の形態2のパワー用半導体装置の構成を示す回路構成図である。
図4は本発明の実施の形態3のパワー用半導体装置の構成を示す回路構成図である。
図5は本発明の実施の形態4のパワー用半導体装置の構成を示す回路構成図である。
2 パワー半導体素子
3、4、5 トランジスタ
6 温度検出素子
7 負荷
8 電源
9 過熱保護回路
Claims (15)
- 制御端子を有し半導体基板上に形成されたパワー半導体素子と、前記パワー半導体素子の制御端子と接地端子との間に設けられ、かつ前記半導体基板上に形成された過熱保護回路とを備えた半導体装置であって、
前記過熱保護回路は、前記パワー半導体素子を駆動する駆動信号が入力される駆動信号入力端子と、前記駆動信号入力端子と前記パワー半導体素子の制御端子との間に接続された第1の抵抗と、前記駆動信号入力端子に一端が接続された第2の抵抗と、前記第2の抵抗の他端に接続された高電位側端子を有し前記半導体基板の温度の変化に応じて端子間電圧を変化させる温度検出用半導体素子と、前記温度検出用半導体素子の低電位側端子と前記接地端子との間に接続された第3の抵抗と、前記温度検出用半導体素子の低電位側端子に接続された制御端子を有し前記パワー半導体素子の制御端子と前記接地端子とにそれぞれ接続された2つの主端子を有するスイッチング用半導体素子と、前記第2の抵抗の他端に接続された高電位側端子を有するとともに前記接地端子に接続された低電位側端子を有し、前記温度検出用半導体素子の高電位側端子と前記接地端子との間の電圧をほぼ一定電圧に保つクランプ用半導体素子と、前記クランプ用半導体素子の高電位側端子への電流の流入量をほぼ一定に保つ電流安定化回路を備えた半導体装置。 - 前記スイッチング用半導体素子がオンすることにより、前記パワー半導体素子の制御端子の電位を下げて前記パワー半導体素子の動作を停止させる請求項1記載の半導体装置。
- 前記クランプ用半導体素子はドレインとゲートとを共通に接続したトランジスタからなる請求項1に記載の半導体装置。
- 前記電流安定化回路は、前記クランプ用半導体素子の高電位側端子にドレインが接続された電流バイパス用トランジスタと、前記電流バイパス用トランジスタのソースと前記接地端子との間に接続された第4の抵抗と、前記駆動信号入力端子と前記電流バイパス用トランジスタのゲートとの間に接続された第5の抵抗と、前記電流バイパス用トランジスタのゲートと前記接地端子との間に接続された第6の抵抗とからなる請求項1記載の半導体装置。
- 前記電流安定化回路は、前記クランプ用半導体素子の高電位側端子にドレインが接続され前記接地端子にソースが接続され、カレントミラーの出力側素子となる電流バイパス用トランジスタと、前記駆動信号入力端子に一端が接続された第4の抵抗と、前記第4の抵抗の他端と前記電流バイパス用トランジスタのゲートとにドレインおよびゲートが接続され前記接地端子にソースが接続され、前記カレントミラーの入力側素子となるパイパス電流調整用トランジスタとからなる請求項1記載の半導体装置。
- 前記電流安定化回路は、前記クランプ用半導体素子の高電位側端子にドレインが接続され前記接地端子にソースが接続され、カレントミラーの出力側素子となる電流バイパス用トランジスタと、前記駆動信号入力端子に一端が接続された第4の抵抗と、前記第4の抵抗の他端にドレインおよびゲートが接続された電圧調整用トランジスタと、前記電圧調整用トランジスタのソースと前記電流バイパス用トランジスタのゲートとにドレインおよびゲートが接続され前記接地端子にソースが接続され、前記カレントミラーの入力側素子となるパイパス電流調整用トランジスタとからなる請求項1記載の半導体装置。
- 前記電流安定化回路は、前記クランプ用半導体素子の高電位側端子にドレインが接続され前記接地端子にソースが接続され、カレントミラーの出力側素子となる電流バイパス用トランジスタと、前記駆動信号入力端子に一端が接続された第4の抵抗と、前記第4の抵抗の他端にドレインが接続された電圧調整用トランジスタと、前記電圧調整用トランジスタのソースと前記電流バイパス用トランジスタのゲートとにドレインおよびゲートが接続され前記接地端子にソースが接続され、前記カレントミラーの入力側素子となるパイパス電流調整用トランジスタと、前記駆動信号入力端子と前記電圧調整用トランジスタのゲートとの間に接続された第5の抵抗と、前記電圧調整用トランジスタのゲートと前記接地端子との間に接続された第6の抵抗とからなる請求項1記載の半導体装置。
- 制御端子を有し半導体基板上に形成されたパワー半導体素子と、前記パワー半導体素子の制御端子と接地端子との間に設けられ、かつ前記半導体基板上に形成された過熱保護回路と、前記パワー半導体素子を通して負荷へ電力供給する電源と、前記パワー半導体素子を駆動する駆動回路とを備えた電子回路であって、
前記過熱保護回路は、前記駆動回路から前記パワー半導体素子を駆動する駆動信号が入力される駆動信号入力端子と、前記駆動信号入力端子と前記パワー半導体素子の制御端子との間に接続された第1の抵抗と、前記駆動信号入力端子に一端が接続された第2の抵抗と、前記第2の抵抗の他端に接続された高電位側端子を有し前記半導体基板の温度の変化に応じて端子間電圧を変化させる温度検出用半導体素子と、前記温度検出用半導体素子の低電位側端子と前記接地端子との間に接続された第3の抵抗と、前記温度検出用半導体素子の低電位側端子に接続された制御端子を有し前記パワー半導体素子の制御端子と前記接地端子とにそれぞれ接続された接続された2つの主端子を有するスイッチング用半導体素子と、前記第2の抵抗の他端に接続された高電位側端子を有するとともに前記接地端子に接続された低電位側端子を有し、前記温度検出用半導体素子の高電位側端子と前記接地端子との間の電圧をほぼ一定電圧に保つクランプ用半導体素子と、前記クランプ用半導体素子の高電位側端子への電流の流入量をほぼ一定に保つ電流安定化回路を備えた電子回路。 - 前記スイッチング用半導体素子がオンすることにより、前記パワー半導体素子の制御端子の電位を下げて前記パワー半導体素子の動作を停止させる請求項8記載の電子回路。
- 前記クランプ用半導体素子はドレインとゲートとを共通に接続したトランジスタからなる請求項8に記載の電子回路。
- 前記電流安定化回路は、前記クランプ用半導体素子の高電位側端子にドレインが接続された電流バイパス用トランジスタと、前記電流バイパス用トランジスタのソースと前記接地端子との間に接続された第4の抵抗と、前記駆動信号入力端子と前記電流バイパス用トランジスタのゲートとの間に接続された第5の抵抗と、前記電流バイパス用トランジスタのゲートと前記接地端子との間に接続された第6の抵抗とからなる請求項8記載の電子回路。
- 前記電流安定化回路は、前記クランプ用半導体素子の高電位側端子にドレインが接続され前記接地端子にソースが接続され、カレントミラーの出力側素子となる電流バイパス用トランジスタと、前記駆動信号入力端子に一端が接続された第4の抵抗と、前記第4の抵抗の他端と前記電流バイパス用トランジスタのゲートとにドレインおよびゲートが接続され前記接地端子にソースが接続され、前記カレントミラーの入力側素子となるパイパス電流調整用トランジスタとからなる請求項8記載の電子回路。
- 前記電流安定化回路は、前記クランプ用半導体素子の高電位側端子にドレインが接続され前記接地端子にソースが接続され、カレントミラーの出力側素子となる電流バイパス用トランジスタと、前記駆動信号入力端子に一端が接続された第4の抵抗と、前記第4の抵抗の他端にドレインおよびゲートが接続された電圧調整用トランジスタと、前記電圧調整用トランジスタのソースと前記電流バイパス用トランジスタのゲートとにドレインおよびゲートが接続され前記接地端子にソースが接続され、前記カレントミラーの入力側素子となるパイパス電流調整用トランジスタとからなる請求項8記載の電子回路。
- 前記電流安定化回路は、前記クランプ用半導体素子の高電位側端子にドレインが接続され前記接地端子にソースが接続され、カレントミラーの出力側素子となる電流バイパス用トランジスタと、前記駆動信号入力端子に一端が接続された第4の抵抗と、前記第4の抵抗の他端にドレインが接続された電圧調整用トランジスタと、前記電圧調整用トランジスタのソースと前記電流バイパス用トランジスタのゲートとにドレインおよびゲートが接続され前記接地端子にソースが接続され、前記カレントミラーの入力側素子となるパイパス電流調整用トランジスタと、前記駆動信号入力端子と前記電圧調整用トランジスタのゲートとの間に接続された第5の抵抗と、前記電圧調整用トランジスタのゲートと前記接地端子との間に接続された第6の抵抗とからなる請求項8記載の電子回路。
- 前記駆動回路はマイクロコンピュータあるいはLSIで構成されている請求項8に記載の電子回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004270040A JP3983754B2 (ja) | 2003-09-26 | 2004-09-16 | 過熱保護回路を備えた半導体装置およびそれを用いた電子回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003334520 | 2003-09-26 | ||
JP2004270040A JP3983754B2 (ja) | 2003-09-26 | 2004-09-16 | 過熱保護回路を備えた半導体装置およびそれを用いた電子回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005123596A true JP2005123596A (ja) | 2005-05-12 |
JP3983754B2 JP3983754B2 (ja) | 2007-09-26 |
Family
ID=34622053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004270040A Expired - Fee Related JP3983754B2 (ja) | 2003-09-26 | 2004-09-16 | 過熱保護回路を備えた半導体装置およびそれを用いた電子回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3983754B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2008023487A1 (ja) * | 2006-08-23 | 2010-01-07 | 日本電気株式会社 | ゲートバイアス回路 |
JP2017506490A (ja) * | 2014-02-05 | 2017-03-02 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh | セルフクランピング用トランジスタを備えた整流回路 |
CN107302351A (zh) * | 2016-04-15 | 2017-10-27 | 富士电机株式会社 | 驱动装置和感性负载驱动装置 |
CN109347063A (zh) * | 2018-11-30 | 2019-02-15 | 武汉精能电子技术有限公司 | 一种功率器件过热检测保护电路 |
CN109799328A (zh) * | 2018-12-07 | 2019-05-24 | 上海厦泰生物科技有限公司 | 一种带温度控制的样本温育装置 |
-
2004
- 2004-09-16 JP JP2004270040A patent/JP3983754B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2008023487A1 (ja) * | 2006-08-23 | 2010-01-07 | 日本電気株式会社 | ゲートバイアス回路 |
JP2017506490A (ja) * | 2014-02-05 | 2017-03-02 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh | セルフクランピング用トランジスタを備えた整流回路 |
US10050553B2 (en) | 2014-02-05 | 2018-08-14 | Robert Bosch Gmbh | Rectifier circuit including a self-clamping transistor |
CN107302351A (zh) * | 2016-04-15 | 2017-10-27 | 富士电机株式会社 | 驱动装置和感性负载驱动装置 |
CN107302351B (zh) * | 2016-04-15 | 2022-06-03 | 富士电机株式会社 | 驱动装置和感性负载驱动装置 |
CN109347063A (zh) * | 2018-11-30 | 2019-02-15 | 武汉精能电子技术有限公司 | 一种功率器件过热检测保护电路 |
CN109347063B (zh) * | 2018-11-30 | 2024-03-15 | 武汉精能电子技术有限公司 | 一种功率器件过热检测保护电路 |
CN109799328A (zh) * | 2018-12-07 | 2019-05-24 | 上海厦泰生物科技有限公司 | 一种带温度控制的样本温育装置 |
CN109799328B (zh) * | 2018-12-07 | 2024-04-26 | 上海厦泰生物科技有限公司 | 一种带温度控制的样本温育装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3983754B2 (ja) | 2007-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7488438B2 (ja) | トランジスタ電力スイッチのための電流感知及び制御 | |
KR100687018B1 (ko) | 과열보호회로를 구비한 반도체장치 및 그것을 이용한전자회로 | |
JP4981267B2 (ja) | 過熱検出回路 | |
JP2005333691A (ja) | 過電流検出回路及びこれを有する電源装置 | |
JP3385995B2 (ja) | 過電流検出回路及びこれを内蔵した半導体集積回路 | |
JP3831894B2 (ja) | 半導体集積回路 | |
US6870351B2 (en) | Voltage regulator circuit and integrated circuit device including the same | |
EP1122871A2 (en) | Power supply control device and method | |
US20110080207A1 (en) | Method for regulating temperature and circuit therefor | |
JP4732617B2 (ja) | ボルテージ・レギュレータ | |
JP2522208B2 (ja) | 半導体装置 | |
JP3983754B2 (ja) | 過熱保護回路を備えた半導体装置およびそれを用いた電子回路 | |
EP1691484B1 (en) | Thermal protection device for an integrated power MOS transistor | |
JP2002026707A (ja) | Mosトランジスタの過電流保護装置 | |
JP4800772B2 (ja) | 過電流検出回路 | |
JP2007315836A (ja) | 過熱検知装置 | |
JP2005293067A (ja) | ボルテージレギュレータ | |
JP5003105B2 (ja) | 電流制限回路 | |
JP2000235424A (ja) | カレントミラー回路、電流センサ及びこれを具備したスイッチング回路並びにスイッチングデバイス | |
JP3802412B2 (ja) | Mosトランジスタ出力回路 | |
JPH05241671A (ja) | 基準電圧発生装置および過電流防止機能付半導体装置 | |
JP4072755B2 (ja) | 逆過電流防止回路 | |
JP2000193692A (ja) | 過電流検出回路及び過電流検出・保護回路 | |
JP2006066459A (ja) | 温度検出回路 | |
JP3901449B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Effective date: 20060807 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A977 | Report on retrieval |
Effective date: 20070305 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070313 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070704 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20100713 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110713 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20130713 |
|
LAPS | Cancellation because of no payment of annual fees |