JP4072755B2 - 逆過電流防止回路 - Google Patents
逆過電流防止回路 Download PDFInfo
- Publication number
- JP4072755B2 JP4072755B2 JP2002178229A JP2002178229A JP4072755B2 JP 4072755 B2 JP4072755 B2 JP 4072755B2 JP 2002178229 A JP2002178229 A JP 2002178229A JP 2002178229 A JP2002178229 A JP 2002178229A JP 4072755 B2 JP4072755 B2 JP 4072755B2
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- mos transistor
- power supply
- substrate
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ボルテージレギュレータなどの半導体装置に適用される逆過電流防止回路に関し、特に定電圧電源回路よりも高い電圧を供給する他の電源回路との組み合わせ時の問題点を解決するための逆過電流防止回路に関するものである。
【０００２】
【従来の技術】
充電式シェーバーで、ＡＣアダプタを用い商用電源での使用ができるものを使用する定電圧電源回路を例にとって説明する。定電圧電源回路とＡＣアダプターとは出力がシェーバー内でショートして、どちらかを使用するようになっているが、ＡＣアダプタが選択された場合、この定電圧電源回路にＡＣアダプタから流れる電流を防止する逆流保護ダイオードを接続する必要があった。この場合、定電圧電源回路の出力ドライバに、バルクーソース間をショートしたトランジスタを接続していた。使用するトランジスタは、バイポーラ型ではなく、ＭＯＳ型のトランジスタを必要とされていたので、メーカに手間をとらせていた。
【０００３】
図５は、従来における定電圧電源回路の出力電圧制御用のＰチャネルＭＯＳトランジスタの断面構造図である。
Ｐウェル２２上の基板（Ｎウェル）２１内に、Ｐ＋領域１８、Ｐ＋領域１９、およびＮ＋領域２０を設ける。Ｐ＋領域１８をドレイン電極１５、Ｐ＋領域１９とＮ＋領域２０をソース電極１６、Ｐ＋領域１８とＰ＋領域１９をゲート電極１４、Ｎ＋領域２０を基板電極１７とし、ここではソース電極１６と基板電極１７に入力端子電圧１１が、ドレイン電極１５に出力端子電圧１３が、ゲート電極１４に出力電圧制御電圧１２が、それぞれ印加される。
【０００４】
出力電圧１３より入力電圧１１の方が高い通常動作では、トランジスタのソース電極（Ｐ＋）１６および基板電極（Ｎ＋）１７には、入力電圧１１が与えられる。Ｎウェル２１には、基板電極（Ｎ＋）２０と共通となり、入力電圧１１が与えられる。ドレイン電極１５は、ゲート電極１４で制御された出力電圧を出力する（Ｖｉｎ＞Ｖｏｕｔ）。
【０００５】
多電源で使用するようなアプリケーションでは、定電圧電源の出力電圧端子１３を他の電源回路の出力電圧とショートとして使用される場合がある。この時、出力電圧端子（Ｖｏｕｔ）１３に対して外部より強制的に入力電圧１１より高い電圧が与えられると、ドレイン電極（Ｐ＋）１５のＰ型領域１８に対してＮウェル２１および基板電極（Ｎ＋）１７はＮ型領域となっており、ダイオードの順方向特性を示す。従って、この定電圧電源回路の出力端子１３より入力端子１１に向って順方向の過電流が流れてしまい、メタル配線の電流容量をオーバーするなどして破壊してしまうおそれがある（Ｖｉｎ＜Ｖｏｕｔ）。
【０００６】
図６は、従来における外付けの逆流保護ダイオードを付加する場合の概略図である。
図５において、逆過電圧により逆流電流が予想される場合には、通常、図６に示すような外付けの逆流保護ダイオード３０を付加することがある。
すなわち、入力電圧２７と出力電圧２８を与えられる定電圧電源回路２５と、ＡＣアダプター等の他電源回路２６とが並列に接続されたアプリケーション２９においては、定電圧電源２５の出力電圧２８よりも高い電圧がＡＣアダプター等の他電源回路２６から与えられると、定電圧電源回路２５の出力電圧２８から入力電圧２７に向って逆電流が流れてしまうので、これを防止するために、逆流保護ダイオード３０の付加が必要となる。
【０００７】
【発明が解決しようとする課題】
このように、従来の定電圧電源回路（ボルテージレギュレータ）においては、定電圧電源回路を多電源で使用するようなアプリケーションでは、定電圧電源回路の出力電圧端子より高い電圧が強制的に他の電源から与えられることがあった。そのために、逆流保護ダイオードを接続する必要があった。
【０００８】
そこで、本発明の目的は、このような従来の課題を解決し、定電圧電源回路に与えられる入力電圧よりも高い電圧が定電圧電源回路の出力電圧端子に与えられたとしても、過電流が回路内に流れ込まないような過電流制限回路を設けることで、逆過電流による破壊等を防止することが可能な逆過電流防止回路を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の逆過電流防止回路は、定電圧電源回路の出力ドライバにバルクードレイン間をショートしたトランジスタを接続することで、定電圧電源回路のＶｉｎとＶｏｕｔの電位の大きい方を選択して、ドライバのバルク電位をそれにするようにしている。すなわち、このような構造にすることで、出力トランジスタの逆耐圧を保持し、出力トランジスタを保護することが可能となる。
具体的には、ＰチャネルＭＯＳトランジスタを出力電圧制御用として用いる定電圧電源回路の逆過電流防止回路において、該出力電圧制御用のＰチャネルＭＯＳトランジスタの基板に接続されたドレイン電極と、該定電圧電源回路の入力電圧に接続されたソース電極と、該定電圧電源回路の出力電圧に接続されたゲート電極とを備えたＰチャネルＭＯＳトランジスタを新たに設け、該定電圧電源回路に与えられる入力電圧より高い電圧が出力電圧に外部より強制的に印加された場合に、過電流が回路内に流れ込まないようにしたことを特徴としている。
また、ＰチャネルＭＯＳトランジスタを誤差増幅器および出力電圧制御器として用いる定電圧電源回路の逆過電流防止回路において、該出力電圧制御用のＰチャネルＭＯＳトランジスタおよび該誤差増幅用のＰチャネルＭＯＳトランジスタの基板に接続されたドレイン電極と、該定電圧電源回路の入力電圧に接続されたソース電極と、該定電圧電源回路の出力電圧に接続されたゲート電極とを備えた複数のＰチャネルＭＯＳトランジスタを新たに設け、該定電圧電源回路に与えられる入力電圧より高い電圧が出力電圧に外部より強制的に印加された場合に、過電流が該出力電圧制御用および該誤差増幅用のＰチャネルＭＯＳトランジスタ内に流れ込まないようにしたことを特徴としている。
また、上記において、前記新たに設けたＰチャネルＭＯＳトランジスタのドレイン電極と基板を出力電圧制御用ＰチャネルＭＯＳトランジスタの基板と接続しているため、前記入力電圧＞出力電圧の時は、該新たに設けたＰチャネルＭＯＳトランジスタのドレイン電極と基板の電位は該入力電位と等しく、前記入力電圧＜出力電圧の時は、該出力電圧制御用ＰチャネルＭＯＳトランジスタのドレイン電極を介して該新たに設けたＰチャネルＭＯＳトランジスタのドレイン電極と基板の電位は該出力電位と等しくなることを特徴としている。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を、図面により詳細に説明する。
図１は、本発明が適用されるＭＯＳトランジスタを用いた定電圧電源回路の回路構成図である。
定電圧電源回路の入力電圧（Ｖｉｎ）３１、出力電圧（Ｖｏｕｔ）３２、グランド（ＧＮＤ）３４、定電圧回路（ＶＲＥＦ）３３、定電流回路（Ｉ１）、ＰチャネルＭＯＳトランジスタＭ１，Ｍ２，Ｍ５、ＮチャネルＭＯＳトランジスタＭ３，Ｍ４、出力電圧値を決めるための抵抗Ｒ１，Ｒ２から構成されている。
定電圧回路３３と定電流回路Ｉ１とＰチャネルＭＯＳトランジスタＭ１，Ｍ２とＮチャネルＭＯＳトランジスタＭ３，Ｍ４により、誤差増幅器を構成している。また、ＰチャネルＭＯＳトランジスタＭ５は、出力制御用のトランジスタである。
【００１１】
図１において、入力電圧３１より出力電圧３２の方が高い場合、出力電圧であるＰチャネルＭＯＳトランジスタＭ５のドレイン端子はＰ型領域であり、Ｎ型領域であるＮウェル基板を通してＮ型領域の基板電極（Ｖｉｎ）および入力端子に向ってダイオードの順方向電流が流れてしまう。すなわち、ＰチャネルＭＯＳトランジスタＭ５は、図５に示すような構造であり、ドレイン電極１５はＰ＋領域１８であり、Ｎ型領域のＮウェル基板２１を通してＮ＋領域２０と入力端子１１に向って順方向電流が流れることになる。
【００１２】
図２は、本発明の第１の実施例を示すＭＯＳトランジスタを使用した定電圧電源回路の回路構成図である。
図１における逆過電流を回避するためには、基板電極とＰチャネルＭＯＳトランジスタＭ５のソース電極を電気的に分離する必要がある。そのため、図２に示すようなＰチャネルＭＯＳトランジスタＭ８を追加した構成を採用する。
ＰチャネルＭＯＳトランジスタＭ８のソース電位は入力電圧（Ｖｉｎ）４１、ゲート電圧は出力電圧（Ｖｏｕｔ）４２となっている。ドレインと基板は接続されている。すなわち、Ｍ８のドレイン電極はゲート電流の下流の基板で接続されている。
【００１３】
図２において、通常時、すなわちＶｉｎ＞Ｖｏｕｔの時には、ＰチャネルＭＯＳトランジスタＭ８のドレインと基板の電位はＶｉｎと等しくなる。すなわち、Ｍ８のソース電位がＶｉｎであるため、図５に示すように、ゲート電極１４にそれほど大きな電圧が印加されないときには、ソース電極１６からドレイン電極１５に電子流は流れず、かつドレイン電極１５と基板２１は同電位であるからである。
【００１４】
一方、逆流時、すなわちＶｉｎ＜Ｖｏｕｔの時には、ＰチャネルＭＯＳトランジスタＭ８のドレインと基板をＰチャネルＭＯＳトランジスタＭ５の基板と接続しているため、ＰチャネルＭＯＳトランジスタＭ５のドレインを介してＰチャネルＭＯＳトランジスタＭ８のドレインと基板の電位はＶｏｕｔとなる。また、ＰチャネルＭＯＳトランジスタＭ５のソース電位は、入力電圧（Ｖｉｎ）４１である。従って、Ｖｉｎ＜Ｖｏｕｔの時にＰチャネルＭＯＳトランジスタＭ５の基板電極とＰチャネルＭＯＳトランジスタＭ５のソース電極を電気的に分離でき、その結果、ドレイン端子のＰ型領域からＮ型領域であるＮウェル基板を通してＮ型領域の基板電極（Ｖｉｎ）４１および入力端子に向かってダイオードの順方向電流が流れてしまうことを防止することができる。
【００１５】
この時の限界電圧（Ｖｏｕｔ−Ｖｉｎ）は、ＰチャネルＭＯＳトランジスタＭ５のソース端子のＰ型とＮウェル基板のＮ型との接合耐圧で決まる。
しかしながら、Ｖｉｎ＜Ｖｏｕｔの時にＰチャネルＭＯＳトランジスタＭ５の基板電位をＶｏｕｔ４２として、ソース電位と分離することで、ＰチャネルＭＯＳトランジスタＭ５のソースとドレインの機能の逆転が起こり、ＰチャネルＭＯＳトランジスタＭ５がトランジスタとしてＯＮしてしまい、電流がＶｏｕｔ４２からＶｉｎ４１に向かって流れてしまう。これを防ぐためには、ＰチャネルＭＯＳトランジスタＭ５のゲート電位をＶｏｕｔ４２にしておく必要がある。
【００１６】
図３は、本発明の第３の実施例を示すＭＯＳトランジスタを使用した定電圧電源回路の回路構成図である。
図２において、ＰチャネルＭＯＳトランジスタＭ５のソースとドレインの機能の逆転が起こるのを防止するために、図３では、ＰチャネルＭＯＳトランジスタＭ７を新たに設ける。
すなわち、図３に示すように、ＰチャネルＭＯＳトランジスタＭ７は、ゲートをＶｉｎ５１とし、ソースをＰチャネルＭＯＳトランジスタＭ５のゲート、ドレインをＶｏｕｔ５２、基板をＰチャネルＭＯＳトランジスタＭ８の基板に、それぞれ接続している。
Ｖｉｎ＜Ｖｏｕｔの時、ＰチャネルＭＯＳトランジスタＭ８の基板電位、すなわち、ＰチャネルＭＯＳトランジスタＭ７の基板はＶｏｕｔ５２の電位となっている。
【００１７】
従って、ＰチャネルＭＯＳトランジスタＭ７により、ＰチャネルＭＯＳトランジスタＭ５のゲート電位はＶｏｕｔ５２になり、ＰチャネルＭＯＳトランジスタＭ５はトランジスタとしてはＯＦＦしており、ＰチャネルＭＯＳトランジスタＭ５の逆流電流は流れない。
しかしながら、Ｖｉｎ＜Ｖｏｕｔの時、ＰチャネルＭＯＳトランジスタＭ５のゲート電位をＶｏｕｔ５２にすることにより、ＰチャネルＭＯＳトランジスタＭ５のゲートと接続されているＰチャネルＭＯＳトランジスタＭ１にも、ＰチャネルＭＯＳトランジスタＭ５と同様に、ドレインのＰ型領域からＮ型領域であるＮウェル基板および基板電極に向かってダイオードの順方向電流が流れてしまう。
【００１８】
図４は、本発明の第４の実施例を示すＭＯＳトランジスタを使用した定電圧電源回路の回路構成図である。
図３において、ＰチャネルＭＯＳトランジスタＭ１にも、ＰチャネルＭＯＳトランジスタＭ５と同様に、ドレインのＰ型領域からＮ型領域であるＮウェル基板および基板電極に向かってダイオードの順方向電流が流れるので、これを防止する必要がある。
【００１９】
本実施例では、図４に示すように、ＰチャネルＭＯＳトランジスタＭ５と同様に、ＰチャネルＭＯＳトランジスタＭ１の基板をＰチャネルＭＯＳトランジスタＭ８の基板に接続する。また、ＰチャネルＭＯＳトランジスタＭ１のゲートもＰチャネルＭＯＳトランジスタＭ５と同様にＶｏｕｔ６２にしておく必要があるため、ゲートをＶｉｎ６１とし、ソースをＰチャネルＭＯＳトランジスタＭ１のゲート、ドレインをＰチャネルＭＯＳトランジスタＭ５のゲート、基板をＰチャネルＭＯＳトランジスタＭ８の基板に接続したＰチャネルＭＯＳトランジスタＭ６を追加する。
【００２０】
Ｖｉｎ＜Ｖｏｕｔの時、ＰチャネルＭＯＳトランジスタＭ８の基板電位、すなわちＰチャネルＭＯＳトランジスタＭ６の基板電位は、Ｖｏｕｔ６２の電位となっている。このため、ＰチャネルＭＯＳトランジスタＭ６によりＰチャネルＭＯＳトランジスタＭ１のゲート電位はＶｏｕｔ６２になり、ＰチャネルＭＯＳトランジスタＭ１はトランジスタとしてはＯＦＦしており、ＰチャネルＭＯＳトランジスタＭ１の逆流電流は流れない。
【００２１】
ＰチャネルＭＯＳトランジスタＭ１のゲートと、ＰチャネルＭＯＳトランジスタＭ２のゲート、およびドレインは接続されている。ＰチャネルＭＯＳトランジスタＭ１と同様にＰチャネルＭＯＳトランジスタＭ２のドレインのＰ型領域からＮ型領域であるＮウェル基板および基板電極に向かってダイオードの順方向電流が流れてしまう。従って、図４に示すように、ＰチャネルＭＯＳトランジスタＭ１と同様に、ＰチャネルＭＯＳトランジスタＭ２の基板は、ＰチャネルＭＯＳトランジスタＭ８の基板に接続する。
【００２２】
以上のように、ＰチャネルＭＯＳトランジスタＭ６，Ｍ７，Ｍ８を追加することにより、Ｖｉｎ＜Ｖｏｕｔの時において、Ｖｏｕｔ端子からのＶｉｎ端子への逆過電流は流れない。
なお、Ｖｉｎ＞Ｖｏｕｔの時においても、ＰチャネルＭＯＳトランジスタＭ６，Ｍ７のゲートはＶｉｎに接続され、かつ基板電位はＰチャネルＭＯＳトランジスタＭ８であり、そのＰチャネルＭＯＳトランジスタＭ８はドレインおよび基板電位がＶｉｎとなっているため、ＰチャネルＭＯＳトランジスタＭ６，Ｍ７はトランジスタとしてはＯＦＦしており、通常のレギュレーション動作には影響しない。
【００２３】
【発明の効果】
以上説明したように、本発明によれば、ＰチャネルＭＯＳトランジスタを出力電圧制御用として用いる定電圧電源回路においては、定電圧電源回路に与えられる入力電圧より高い電圧が定電圧電源回路の出力電圧端子に外部より強制的に与えられたとしても、過電流が回路内に流れ込まないような過電流制限回路を備えたため、回路内で定められたＰＮ接合の逆方向耐圧までの電圧が出力端子と入力端子間にかかったとしても、逆過電流による破壊等を防止することができる。
その結果、多電源で使用するようにアプリケーションで、定電圧電源の出力電圧端子を他の電源回路の出力電圧とショートとして使用される場合などに極めて有効である。
【図面の簡単な説明】
【図１】本発明が適用されるＭＯＳトランジスタを用いた定電圧電源回路の回路構成図である。
【図２】本発明の第１の実施例を示すＭＯＳトランジスタを用いた定電圧電源回路の回路構成図である。
【図３】本発明の第２の実施例を示すＭＯＳトランジスタを用いた定電圧電源回路の回路構成図である。
【図４】本発明の第３の実施例を示すＭＯＳトランジスタを用いた定電圧電源回路の回路構成図である。
【図５】従来におけるＭＯＳトランジスタを用いた定電圧電源回路の断面構造図である。
【図６】従来におけるＭＯＳトランジスタを用いた定電圧電源回路に逆流保護ダイオードを接続した構成図である。
【符号の説明】
３１，４１，５１，６１…入力電圧（Ｖｉｎ）、
３２，４２，５２，６２…出力電圧（Ｖｏｕｔ）、
３３，４３，５３，６３…定電圧回路（ＶＲＥＦ）、
３４，４４，５４，６４…グランド（ＧＮＤ）、
Ｉ１…定電流回路、Ｒ１，Ｒ２…抵抗、
Ｍ１，Ｍ２…ＰチャネルＭＯＳトランジスタ、
Ｍ３，Ｍ４…ＮチャネルＭＯＳトランジスタ、
Ｍ５…定電圧電源回路の出力ドライバ、
Ｍ６，Ｍ７，Ｍ８…追加されたＰチャネルＭＯＳトランジスタ、
１１…入力端子電圧、１２…出力電圧制御電圧、
１３…出力端子電圧、１４…ゲード電極、１５…ドレイン電極、
１６…ソース電極、１７…基板電極、１８，１９…Ｐ＋領域、
２０…Ｎ＋領域、２１…Ｎウェル（基板）、２２…Ｐウェル、
２７…入力電圧、２５…定電圧電源回路、２８…出力電圧、
２６…ＡＣアダプター等の他電源回路、２９…アプリケーション、
３０…逆流保護ダイオード。
【発明の属する技術分野】
本発明は、ボルテージレギュレータなどの半導体装置に適用される逆過電流防止回路に関し、特に定電圧電源回路よりも高い電圧を供給する他の電源回路との組み合わせ時の問題点を解決するための逆過電流防止回路に関するものである。
【０００２】
【従来の技術】
充電式シェーバーで、ＡＣアダプタを用い商用電源での使用ができるものを使用する定電圧電源回路を例にとって説明する。定電圧電源回路とＡＣアダプターとは出力がシェーバー内でショートして、どちらかを使用するようになっているが、ＡＣアダプタが選択された場合、この定電圧電源回路にＡＣアダプタから流れる電流を防止する逆流保護ダイオードを接続する必要があった。この場合、定電圧電源回路の出力ドライバに、バルクーソース間をショートしたトランジスタを接続していた。使用するトランジスタは、バイポーラ型ではなく、ＭＯＳ型のトランジスタを必要とされていたので、メーカに手間をとらせていた。
【０００３】
図５は、従来における定電圧電源回路の出力電圧制御用のＰチャネルＭＯＳトランジスタの断面構造図である。
Ｐウェル２２上の基板（Ｎウェル）２１内に、Ｐ＋領域１８、Ｐ＋領域１９、およびＮ＋領域２０を設ける。Ｐ＋領域１８をドレイン電極１５、Ｐ＋領域１９とＮ＋領域２０をソース電極１６、Ｐ＋領域１８とＰ＋領域１９をゲート電極１４、Ｎ＋領域２０を基板電極１７とし、ここではソース電極１６と基板電極１７に入力端子電圧１１が、ドレイン電極１５に出力端子電圧１３が、ゲート電極１４に出力電圧制御電圧１２が、それぞれ印加される。
【０００４】
出力電圧１３より入力電圧１１の方が高い通常動作では、トランジスタのソース電極（Ｐ＋）１６および基板電極（Ｎ＋）１７には、入力電圧１１が与えられる。Ｎウェル２１には、基板電極（Ｎ＋）２０と共通となり、入力電圧１１が与えられる。ドレイン電極１５は、ゲート電極１４で制御された出力電圧を出力する（Ｖｉｎ＞Ｖｏｕｔ）。
【０００５】
多電源で使用するようなアプリケーションでは、定電圧電源の出力電圧端子１３を他の電源回路の出力電圧とショートとして使用される場合がある。この時、出力電圧端子（Ｖｏｕｔ）１３に対して外部より強制的に入力電圧１１より高い電圧が与えられると、ドレイン電極（Ｐ＋）１５のＰ型領域１８に対してＮウェル２１および基板電極（Ｎ＋）１７はＮ型領域となっており、ダイオードの順方向特性を示す。従って、この定電圧電源回路の出力端子１３より入力端子１１に向って順方向の過電流が流れてしまい、メタル配線の電流容量をオーバーするなどして破壊してしまうおそれがある（Ｖｉｎ＜Ｖｏｕｔ）。
【０００６】
図６は、従来における外付けの逆流保護ダイオードを付加する場合の概略図である。
図５において、逆過電圧により逆流電流が予想される場合には、通常、図６に示すような外付けの逆流保護ダイオード３０を付加することがある。
すなわち、入力電圧２７と出力電圧２８を与えられる定電圧電源回路２５と、ＡＣアダプター等の他電源回路２６とが並列に接続されたアプリケーション２９においては、定電圧電源２５の出力電圧２８よりも高い電圧がＡＣアダプター等の他電源回路２６から与えられると、定電圧電源回路２５の出力電圧２８から入力電圧２７に向って逆電流が流れてしまうので、これを防止するために、逆流保護ダイオード３０の付加が必要となる。
【０００７】
【発明が解決しようとする課題】
このように、従来の定電圧電源回路（ボルテージレギュレータ）においては、定電圧電源回路を多電源で使用するようなアプリケーションでは、定電圧電源回路の出力電圧端子より高い電圧が強制的に他の電源から与えられることがあった。そのために、逆流保護ダイオードを接続する必要があった。
【０００８】
そこで、本発明の目的は、このような従来の課題を解決し、定電圧電源回路に与えられる入力電圧よりも高い電圧が定電圧電源回路の出力電圧端子に与えられたとしても、過電流が回路内に流れ込まないような過電流制限回路を設けることで、逆過電流による破壊等を防止することが可能な逆過電流防止回路を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の逆過電流防止回路は、定電圧電源回路の出力ドライバにバルクードレイン間をショートしたトランジスタを接続することで、定電圧電源回路のＶｉｎとＶｏｕｔの電位の大きい方を選択して、ドライバのバルク電位をそれにするようにしている。すなわち、このような構造にすることで、出力トランジスタの逆耐圧を保持し、出力トランジスタを保護することが可能となる。
具体的には、ＰチャネルＭＯＳトランジスタを出力電圧制御用として用いる定電圧電源回路の逆過電流防止回路において、該出力電圧制御用のＰチャネルＭＯＳトランジスタの基板に接続されたドレイン電極と、該定電圧電源回路の入力電圧に接続されたソース電極と、該定電圧電源回路の出力電圧に接続されたゲート電極とを備えたＰチャネルＭＯＳトランジスタを新たに設け、該定電圧電源回路に与えられる入力電圧より高い電圧が出力電圧に外部より強制的に印加された場合に、過電流が回路内に流れ込まないようにしたことを特徴としている。
また、ＰチャネルＭＯＳトランジスタを誤差増幅器および出力電圧制御器として用いる定電圧電源回路の逆過電流防止回路において、該出力電圧制御用のＰチャネルＭＯＳトランジスタおよび該誤差増幅用のＰチャネルＭＯＳトランジスタの基板に接続されたドレイン電極と、該定電圧電源回路の入力電圧に接続されたソース電極と、該定電圧電源回路の出力電圧に接続されたゲート電極とを備えた複数のＰチャネルＭＯＳトランジスタを新たに設け、該定電圧電源回路に与えられる入力電圧より高い電圧が出力電圧に外部より強制的に印加された場合に、過電流が該出力電圧制御用および該誤差増幅用のＰチャネルＭＯＳトランジスタ内に流れ込まないようにしたことを特徴としている。
また、上記において、前記新たに設けたＰチャネルＭＯＳトランジスタのドレイン電極と基板を出力電圧制御用ＰチャネルＭＯＳトランジスタの基板と接続しているため、前記入力電圧＞出力電圧の時は、該新たに設けたＰチャネルＭＯＳトランジスタのドレイン電極と基板の電位は該入力電位と等しく、前記入力電圧＜出力電圧の時は、該出力電圧制御用ＰチャネルＭＯＳトランジスタのドレイン電極を介して該新たに設けたＰチャネルＭＯＳトランジスタのドレイン電極と基板の電位は該出力電位と等しくなることを特徴としている。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を、図面により詳細に説明する。
図１は、本発明が適用されるＭＯＳトランジスタを用いた定電圧電源回路の回路構成図である。
定電圧電源回路の入力電圧（Ｖｉｎ）３１、出力電圧（Ｖｏｕｔ）３２、グランド（ＧＮＤ）３４、定電圧回路（ＶＲＥＦ）３３、定電流回路（Ｉ１）、ＰチャネルＭＯＳトランジスタＭ１，Ｍ２，Ｍ５、ＮチャネルＭＯＳトランジスタＭ３，Ｍ４、出力電圧値を決めるための抵抗Ｒ１，Ｒ２から構成されている。
定電圧回路３３と定電流回路Ｉ１とＰチャネルＭＯＳトランジスタＭ１，Ｍ２とＮチャネルＭＯＳトランジスタＭ３，Ｍ４により、誤差増幅器を構成している。また、ＰチャネルＭＯＳトランジスタＭ５は、出力制御用のトランジスタである。
【００１１】
図１において、入力電圧３１より出力電圧３２の方が高い場合、出力電圧であるＰチャネルＭＯＳトランジスタＭ５のドレイン端子はＰ型領域であり、Ｎ型領域であるＮウェル基板を通してＮ型領域の基板電極（Ｖｉｎ）および入力端子に向ってダイオードの順方向電流が流れてしまう。すなわち、ＰチャネルＭＯＳトランジスタＭ５は、図５に示すような構造であり、ドレイン電極１５はＰ＋領域１８であり、Ｎ型領域のＮウェル基板２１を通してＮ＋領域２０と入力端子１１に向って順方向電流が流れることになる。
【００１２】
図２は、本発明の第１の実施例を示すＭＯＳトランジスタを使用した定電圧電源回路の回路構成図である。
図１における逆過電流を回避するためには、基板電極とＰチャネルＭＯＳトランジスタＭ５のソース電極を電気的に分離する必要がある。そのため、図２に示すようなＰチャネルＭＯＳトランジスタＭ８を追加した構成を採用する。
ＰチャネルＭＯＳトランジスタＭ８のソース電位は入力電圧（Ｖｉｎ）４１、ゲート電圧は出力電圧（Ｖｏｕｔ）４２となっている。ドレインと基板は接続されている。すなわち、Ｍ８のドレイン電極はゲート電流の下流の基板で接続されている。
【００１３】
図２において、通常時、すなわちＶｉｎ＞Ｖｏｕｔの時には、ＰチャネルＭＯＳトランジスタＭ８のドレインと基板の電位はＶｉｎと等しくなる。すなわち、Ｍ８のソース電位がＶｉｎであるため、図５に示すように、ゲート電極１４にそれほど大きな電圧が印加されないときには、ソース電極１６からドレイン電極１５に電子流は流れず、かつドレイン電極１５と基板２１は同電位であるからである。
【００１４】
一方、逆流時、すなわちＶｉｎ＜Ｖｏｕｔの時には、ＰチャネルＭＯＳトランジスタＭ８のドレインと基板をＰチャネルＭＯＳトランジスタＭ５の基板と接続しているため、ＰチャネルＭＯＳトランジスタＭ５のドレインを介してＰチャネルＭＯＳトランジスタＭ８のドレインと基板の電位はＶｏｕｔとなる。また、ＰチャネルＭＯＳトランジスタＭ５のソース電位は、入力電圧（Ｖｉｎ）４１である。従って、Ｖｉｎ＜Ｖｏｕｔの時にＰチャネルＭＯＳトランジスタＭ５の基板電極とＰチャネルＭＯＳトランジスタＭ５のソース電極を電気的に分離でき、その結果、ドレイン端子のＰ型領域からＮ型領域であるＮウェル基板を通してＮ型領域の基板電極（Ｖｉｎ）４１および入力端子に向かってダイオードの順方向電流が流れてしまうことを防止することができる。
【００１５】
この時の限界電圧（Ｖｏｕｔ−Ｖｉｎ）は、ＰチャネルＭＯＳトランジスタＭ５のソース端子のＰ型とＮウェル基板のＮ型との接合耐圧で決まる。
しかしながら、Ｖｉｎ＜Ｖｏｕｔの時にＰチャネルＭＯＳトランジスタＭ５の基板電位をＶｏｕｔ４２として、ソース電位と分離することで、ＰチャネルＭＯＳトランジスタＭ５のソースとドレインの機能の逆転が起こり、ＰチャネルＭＯＳトランジスタＭ５がトランジスタとしてＯＮしてしまい、電流がＶｏｕｔ４２からＶｉｎ４１に向かって流れてしまう。これを防ぐためには、ＰチャネルＭＯＳトランジスタＭ５のゲート電位をＶｏｕｔ４２にしておく必要がある。
【００１６】
図３は、本発明の第３の実施例を示すＭＯＳトランジスタを使用した定電圧電源回路の回路構成図である。
図２において、ＰチャネルＭＯＳトランジスタＭ５のソースとドレインの機能の逆転が起こるのを防止するために、図３では、ＰチャネルＭＯＳトランジスタＭ７を新たに設ける。
すなわち、図３に示すように、ＰチャネルＭＯＳトランジスタＭ７は、ゲートをＶｉｎ５１とし、ソースをＰチャネルＭＯＳトランジスタＭ５のゲート、ドレインをＶｏｕｔ５２、基板をＰチャネルＭＯＳトランジスタＭ８の基板に、それぞれ接続している。
Ｖｉｎ＜Ｖｏｕｔの時、ＰチャネルＭＯＳトランジスタＭ８の基板電位、すなわち、ＰチャネルＭＯＳトランジスタＭ７の基板はＶｏｕｔ５２の電位となっている。
【００１７】
従って、ＰチャネルＭＯＳトランジスタＭ７により、ＰチャネルＭＯＳトランジスタＭ５のゲート電位はＶｏｕｔ５２になり、ＰチャネルＭＯＳトランジスタＭ５はトランジスタとしてはＯＦＦしており、ＰチャネルＭＯＳトランジスタＭ５の逆流電流は流れない。
しかしながら、Ｖｉｎ＜Ｖｏｕｔの時、ＰチャネルＭＯＳトランジスタＭ５のゲート電位をＶｏｕｔ５２にすることにより、ＰチャネルＭＯＳトランジスタＭ５のゲートと接続されているＰチャネルＭＯＳトランジスタＭ１にも、ＰチャネルＭＯＳトランジスタＭ５と同様に、ドレインのＰ型領域からＮ型領域であるＮウェル基板および基板電極に向かってダイオードの順方向電流が流れてしまう。
【００１８】
図４は、本発明の第４の実施例を示すＭＯＳトランジスタを使用した定電圧電源回路の回路構成図である。
図３において、ＰチャネルＭＯＳトランジスタＭ１にも、ＰチャネルＭＯＳトランジスタＭ５と同様に、ドレインのＰ型領域からＮ型領域であるＮウェル基板および基板電極に向かってダイオードの順方向電流が流れるので、これを防止する必要がある。
【００１９】
本実施例では、図４に示すように、ＰチャネルＭＯＳトランジスタＭ５と同様に、ＰチャネルＭＯＳトランジスタＭ１の基板をＰチャネルＭＯＳトランジスタＭ８の基板に接続する。また、ＰチャネルＭＯＳトランジスタＭ１のゲートもＰチャネルＭＯＳトランジスタＭ５と同様にＶｏｕｔ６２にしておく必要があるため、ゲートをＶｉｎ６１とし、ソースをＰチャネルＭＯＳトランジスタＭ１のゲート、ドレインをＰチャネルＭＯＳトランジスタＭ５のゲート、基板をＰチャネルＭＯＳトランジスタＭ８の基板に接続したＰチャネルＭＯＳトランジスタＭ６を追加する。
【００２０】
Ｖｉｎ＜Ｖｏｕｔの時、ＰチャネルＭＯＳトランジスタＭ８の基板電位、すなわちＰチャネルＭＯＳトランジスタＭ６の基板電位は、Ｖｏｕｔ６２の電位となっている。このため、ＰチャネルＭＯＳトランジスタＭ６によりＰチャネルＭＯＳトランジスタＭ１のゲート電位はＶｏｕｔ６２になり、ＰチャネルＭＯＳトランジスタＭ１はトランジスタとしてはＯＦＦしており、ＰチャネルＭＯＳトランジスタＭ１の逆流電流は流れない。
【００２１】
ＰチャネルＭＯＳトランジスタＭ１のゲートと、ＰチャネルＭＯＳトランジスタＭ２のゲート、およびドレインは接続されている。ＰチャネルＭＯＳトランジスタＭ１と同様にＰチャネルＭＯＳトランジスタＭ２のドレインのＰ型領域からＮ型領域であるＮウェル基板および基板電極に向かってダイオードの順方向電流が流れてしまう。従って、図４に示すように、ＰチャネルＭＯＳトランジスタＭ１と同様に、ＰチャネルＭＯＳトランジスタＭ２の基板は、ＰチャネルＭＯＳトランジスタＭ８の基板に接続する。
【００２２】
以上のように、ＰチャネルＭＯＳトランジスタＭ６，Ｍ７，Ｍ８を追加することにより、Ｖｉｎ＜Ｖｏｕｔの時において、Ｖｏｕｔ端子からのＶｉｎ端子への逆過電流は流れない。
なお、Ｖｉｎ＞Ｖｏｕｔの時においても、ＰチャネルＭＯＳトランジスタＭ６，Ｍ７のゲートはＶｉｎに接続され、かつ基板電位はＰチャネルＭＯＳトランジスタＭ８であり、そのＰチャネルＭＯＳトランジスタＭ８はドレインおよび基板電位がＶｉｎとなっているため、ＰチャネルＭＯＳトランジスタＭ６，Ｍ７はトランジスタとしてはＯＦＦしており、通常のレギュレーション動作には影響しない。
【００２３】
【発明の効果】
以上説明したように、本発明によれば、ＰチャネルＭＯＳトランジスタを出力電圧制御用として用いる定電圧電源回路においては、定電圧電源回路に与えられる入力電圧より高い電圧が定電圧電源回路の出力電圧端子に外部より強制的に与えられたとしても、過電流が回路内に流れ込まないような過電流制限回路を備えたため、回路内で定められたＰＮ接合の逆方向耐圧までの電圧が出力端子と入力端子間にかかったとしても、逆過電流による破壊等を防止することができる。
その結果、多電源で使用するようにアプリケーションで、定電圧電源の出力電圧端子を他の電源回路の出力電圧とショートとして使用される場合などに極めて有効である。
【図面の簡単な説明】
【図１】本発明が適用されるＭＯＳトランジスタを用いた定電圧電源回路の回路構成図である。
【図２】本発明の第１の実施例を示すＭＯＳトランジスタを用いた定電圧電源回路の回路構成図である。
【図３】本発明の第２の実施例を示すＭＯＳトランジスタを用いた定電圧電源回路の回路構成図である。
【図４】本発明の第３の実施例を示すＭＯＳトランジスタを用いた定電圧電源回路の回路構成図である。
【図５】従来におけるＭＯＳトランジスタを用いた定電圧電源回路の断面構造図である。
【図６】従来におけるＭＯＳトランジスタを用いた定電圧電源回路に逆流保護ダイオードを接続した構成図である。
【符号の説明】
３１，４１，５１，６１…入力電圧（Ｖｉｎ）、
３２，４２，５２，６２…出力電圧（Ｖｏｕｔ）、
３３，４３，５３，６３…定電圧回路（ＶＲＥＦ）、
３４，４４，５４，６４…グランド（ＧＮＤ）、
Ｉ１…定電流回路、Ｒ１，Ｒ２…抵抗、
Ｍ１，Ｍ２…ＰチャネルＭＯＳトランジスタ、
Ｍ３，Ｍ４…ＮチャネルＭＯＳトランジスタ、
Ｍ５…定電圧電源回路の出力ドライバ、
Ｍ６，Ｍ７，Ｍ８…追加されたＰチャネルＭＯＳトランジスタ、
１１…入力端子電圧、１２…出力電圧制御電圧、
１３…出力端子電圧、１４…ゲード電極、１５…ドレイン電極、
１６…ソース電極、１７…基板電極、１８，１９…Ｐ＋領域、
２０…Ｎ＋領域、２１…Ｎウェル（基板）、２２…Ｐウェル、
２７…入力電圧、２５…定電圧電源回路、２８…出力電圧、
２６…ＡＣアダプター等の他電源回路、２９…アプリケーション、
３０…逆流保護ダイオード。
Claims (3)
- ＰチャネルＭＯＳトランジスタを出力電圧制御用として用いる定電圧電源回路の逆過電流防止回路において、
該出力電圧制御用のＰチャネルＭＯＳトランジスタの基板に接続されたドレイン電極と、該定電圧電源回路の入力電圧に接続されたソース電極と、該定電圧電源回路の出力電圧に接続されたゲート電極とを備えたＰチャネルＭＯＳトランジスタを新たに設け、
該定電圧電源回路に与えられる入力電圧より高い電圧が出力電圧に外部より強制的に印加された場合に、過電流が回路内に流れ込まないようにしたことを特徴とする逆過電流防止回路。 - ＰチャネルＭＯＳトランジスタを誤差増幅器および出力電圧制御器として用いる定電圧電源回路の逆過電流防止回路において、
該出力電圧制御用のＰチャネルＭＯＳトランジスタおよび該誤差増幅用のＰチャネルＭＯＳトランジスタの基板に接続されたドレイン電極と、該定電圧電源回路の入力電圧に接続されたソース電極と、該定電圧電源回路の出力電圧に接続されたゲート電極とを備えた複数のＰチャネルＭＯＳトランジスタを新たに設け、
該定電圧電源回路に与えられる入力電圧より高い電圧が出力電圧に外部より強制的に印加された場合に、過電流が該出力電圧制御用および該誤差増幅用のＰチャネルＭＯＳトランジスタ内に流れ込まないようにしたことを特徴とする逆過電流防止回路。 - 請求項１または２に記載の逆過電流防止回路において、
前記新たに設けたＰチャネルＭＯＳトランジスタのドレイン電極と基板を出力電圧制御用ＰチャネルＭＯＳトランジスタの基板と接続しているため、
前記入力電圧＞出力電圧の時は、該新たに設けたＰチャネルＭＯＳトランジスタのドレイン電極と基板の電位は該入力電位と等しく、
前記入力電圧＜出力電圧の時は、該出力電圧制御用ＰチャネルＭＯＳトランジスタのドレイン電極を介して該新たに設けたＰチャネルＭＯＳトランジスタのドレイン電極と基板の電位は該出力電位と等しくなることを特徴とする逆過電流防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002178229A JP4072755B2 (ja) | 2002-06-19 | 2002-06-19 | 逆過電流防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002178229A JP4072755B2 (ja) | 2002-06-19 | 2002-06-19 | 逆過電流防止回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007305215A Division JP4671364B2 (ja) | 2007-11-27 | 2007-11-27 | 逆過電流防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004021782A JP2004021782A (ja) | 2004-01-22 |
| JP4072755B2 true JP4072755B2 (ja) | 2008-04-09 |
Family
ID=31176019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002178229A Expired - Fee Related JP4072755B2 (ja) | 2002-06-19 | 2002-06-19 | 逆過電流防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4072755B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4463635B2 (ja) * | 2004-07-20 | 2010-05-19 | 株式会社リコー | スイッチングレギュレータ、スイッチングレギュレータを使用した電源回路及びスイッチングレギュレータを使用した二次電池の充電回路 |
| JP4591110B2 (ja) * | 2005-02-18 | 2010-12-01 | ミツミ電機株式会社 | 電源装置及び電源制御方法 |
| JP4935189B2 (ja) * | 2006-05-25 | 2012-05-23 | ミツミ電機株式会社 | 電源装置 |
| JP4890126B2 (ja) * | 2006-07-13 | 2012-03-07 | 株式会社リコー | ボルテージレギュレータ |
-
2002
- 2002-06-19 JP JP2002178229A patent/JP4072755B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004021782A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7215183B2 (en) | Reference voltage generator circuit | |
| US7602162B2 (en) | Voltage regulator with over-current protection | |
| US7719242B2 (en) | Voltage regulator | |
| JP2019533961A (ja) | トランジスタ電力スイッチのための電流感知及び制御 | |
| US7755337B2 (en) | Current sensing circuit and voltage regulator using the same | |
| US8502513B2 (en) | Voltage regulator | |
| US8665020B2 (en) | Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same | |
| US20040201369A1 (en) | Method of forming a low quiescent current voltage regulator and structure therefor | |
| EP3202003A1 (en) | Short-circuit protection for voltage regulators | |
| JP4587804B2 (ja) | ボルテージレギュレータ回路 | |
| JP2005333691A (ja) | 過電流検出回路及びこれを有する電源装置 | |
| US8085006B2 (en) | Shunt regulator | |
| US6967378B2 (en) | Semiconductor integrated circuit device configured to prevent the generation of a reverse current in a MOS transistor | |
| JP4072755B2 (ja) | 逆過電流防止回路 | |
| JP2019103015A (ja) | 電源逆接続保護機能を備えた負荷駆動回路 | |
| JP5403592B2 (ja) | 電流駆動回路 | |
| JP4671364B2 (ja) | 逆過電流防止回路 | |
| JP5767855B2 (ja) | レギュレータ回路 | |
| JP3963597B2 (ja) | 短絡保護回路 | |
| JP3834673B2 (ja) | 電源レギュレータ回路 | |
| JP3983754B2 (ja) | 過熱保護回路を備えた半導体装置およびそれを用いた電子回路 | |
| US10848143B2 (en) | Semiconductor integrated circuit | |
| JP7472151B2 (ja) | 過電流保護回路 | |
| JP3810401B2 (ja) | 半導体装置 | |
| JP5759787B2 (ja) | 温度検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080110 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |