JPH09138247A - 過電流検知回路 - Google Patents
過電流検知回路Info
- Publication number
- JPH09138247A JPH09138247A JP7298257A JP29825795A JPH09138247A JP H09138247 A JPH09138247 A JP H09138247A JP 7298257 A JP7298257 A JP 7298257A JP 29825795 A JP29825795 A JP 29825795A JP H09138247 A JPH09138247 A JP H09138247A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- terminal
- main
- current
- overcurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 ミラーＭＯＳＦＥＴによって電流検出を行う
構造をもつ過電流検知回路を提供する。 【解決手段】 電流検出用素子としてメインＭＯＳＦＥ
Ｔと同一構造のＭＯＳＦＥＴを用いて構成することによ
り、メインＭＯＳＦＥＴの飽和電流温度特性の傾きと検
知レベル温度特性の傾きとをほぼ等しくすることによ
り、任意の一点の温度により検知レベル上限を設定する
と、全温度範囲に於て過電流不検知が発生しない様な設
計が可能となり、過電流検知レベルの設計をきわめて容
易に行うことが可能となる。
構造をもつ過電流検知回路を提供する。 【解決手段】 電流検出用素子としてメインＭＯＳＦＥ
Ｔと同一構造のＭＯＳＦＥＴを用いて構成することによ
り、メインＭＯＳＦＥＴの飽和電流温度特性の傾きと検
知レベル温度特性の傾きとをほぼ等しくすることによ
り、任意の一点の温度により検知レベル上限を設定する
と、全温度範囲に於て過電流不検知が発生しない様な設
計が可能となり、過電流検知レベルの設計をきわめて容
易に行うことが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、過電流検知回路に
関し、特にミラーＭＯＳＦＥＴによって電流検出を行う
構造の過電流検知回路に関する。
関し、特にミラーＭＯＳＦＥＴによって電流検出を行う
構造の過電流検知回路に関する。
【０００２】
【従来の技術】図５は従来の過電流検知回路５００の一
例である。図５に示す様な従来の過電流検知回路は、負
荷ＲＬ１０７をスイッチングするメインＭＯＳＦＥＴ１
０１と、該メインＭＯＳＦＥＴとゲート端子及びドレイ
ン端子を共通に接続する処のミラーＭＯＳＦＥＴ１０２
と、ミラーＭＯＳＦＥＴ１０２のソース端子とＧＮＤ端
子１０６との間に接続される検出抵抗ＲＳ１０３と、該
ミラーＭＯＳＦＥＴ１０２のソース端子に一方の入力端
子１１２を接続し、他方の入力端子を基準電位１１１に
接続する処のコンパレータ１０４と、コンパレータの出
力と制御信号入力１１０との状態によってメインＭＯＳ
ＦＥＴ１０１のオンオフ制御を行う処の論理回路１１７
により構成されている。
例である。図５に示す様な従来の過電流検知回路は、負
荷ＲＬ１０７をスイッチングするメインＭＯＳＦＥＴ１
０１と、該メインＭＯＳＦＥＴとゲート端子及びドレイ
ン端子を共通に接続する処のミラーＭＯＳＦＥＴ１０２
と、ミラーＭＯＳＦＥＴ１０２のソース端子とＧＮＤ端
子１０６との間に接続される検出抵抗ＲＳ１０３と、該
ミラーＭＯＳＦＥＴ１０２のソース端子に一方の入力端
子１１２を接続し、他方の入力端子を基準電位１１１に
接続する処のコンパレータ１０４と、コンパレータの出
力と制御信号入力１１０との状態によってメインＭＯＳ
ＦＥＴ１０１のオンオフ制御を行う処の論理回路１１７
により構成されている。
【０００３】また、負荷ＲＬ１０７は第１の電源電位５
１３（特に自動車用途の場合はバッテリー電圧ＶＢであ
ることが多い）に接続され、論理回路１１７及び検出用
コンパレータ１０４は第２の電源電位１１４（５Ｖ等の
定電圧にレギュレートされた回路用基準電源電圧ＶＣＣ
であることが多い）に接続される。また、しばしばメイ
ンＭＯＳＦＥＴ１０１のオン抵抗を低減することを目的
として、メインＭＯＳＦＥＴ１０１のゲート端子と論理
回路１１７との間に、メインＭＯＳＦＥＴのゲート端子
を第１の電源電位１１３まで上昇させる処のレベルシフ
ト回路１１６が挿入される場合もある。
１３（特に自動車用途の場合はバッテリー電圧ＶＢであ
ることが多い）に接続され、論理回路１１７及び検出用
コンパレータ１０４は第２の電源電位１１４（５Ｖ等の
定電圧にレギュレートされた回路用基準電源電圧ＶＣＣ
であることが多い）に接続される。また、しばしばメイ
ンＭＯＳＦＥＴ１０１のオン抵抗を低減することを目的
として、メインＭＯＳＦＥＴ１０１のゲート端子と論理
回路１１７との間に、メインＭＯＳＦＥＴのゲート端子
を第１の電源電位１１３まで上昇させる処のレベルシフ
ト回路１１６が挿入される場合もある。
【０００４】前記構成によって成される従来の過電流検
知回路５００において、検出素子ＲＳ１０３に用いる抵
抗として、パワーＭＯＳＦＥＴと同一のシリコン基板上
の所定領域に不純物を拡散して形成する拡散抵抗と、シ
リコン基板上の絶縁膜上堆積したポリシリコン膜に形成
するポリシリコン抵抗とがある。拡散抵抗は、抵抗値の
温度依存性が不純物濃度や格子欠陥密度に左右され、一
般にほぼ平坦もしくは緩やかな正の温度特性を持つ。ま
た、ポリシリコン抵抗は、温度上昇に伴うポリシリコン
膜の結晶粒界のポテンシャルバリアを超える熱放出電子
数の増加により、一般に緩やかな負の温度特性を持つ。
知回路５００において、検出素子ＲＳ１０３に用いる抵
抗として、パワーＭＯＳＦＥＴと同一のシリコン基板上
の所定領域に不純物を拡散して形成する拡散抵抗と、シ
リコン基板上の絶縁膜上堆積したポリシリコン膜に形成
するポリシリコン抵抗とがある。拡散抵抗は、抵抗値の
温度依存性が不純物濃度や格子欠陥密度に左右され、一
般にほぼ平坦もしくは緩やかな正の温度特性を持つ。ま
た、ポリシリコン抵抗は、温度上昇に伴うポリシリコン
膜の結晶粒界のポテンシャルバリアを超える熱放出電子
数の増加により、一般に緩やかな負の温度特性を持つ。
【０００５】この種の従来の過電流検知回路５００にお
いて、メインＭＯＳＦＥＴ１０１に負荷１０７の駆動電
流ＩＬが流れると、ミラーＭＯＳＦＥＴ１０２にミラー
比で決まるミラー電流ＩＳ（ＩＳ＝（１／Ｎ）×ＩＬ；
Ｎはミラー比を示す）が流れ、該ＩＳは検知抵抗ＲＳ１
０３を介してＧＮＤ端子１０６に流れ出す。この際、コ
ンパレータ１０４の一方の端子には検知電圧ＶＳ１１２
が、ＶＳ＝ＩＳ×ＲＳで決定さる電圧として発生する。
コンパレータの他方の端子には基準電位ＶＲＥＦ１１１
が印加されており、ＩＬの増大に比例してＩＳが増大
し、ＶＳがＶＲＥＦを超えた時点で過電流として検知さ
れ、コンパレータの出力１１５が反転する。該コンパレ
ータの出力反転により、論理回路１１７は駆動入力信号
１１０の状態によらずメインＭＯＳＦＥＴをオフし、メ
インＭＯＳＦＥＴを過電流による破壊から保護する。
いて、メインＭＯＳＦＥＴ１０１に負荷１０７の駆動電
流ＩＬが流れると、ミラーＭＯＳＦＥＴ１０２にミラー
比で決まるミラー電流ＩＳ（ＩＳ＝（１／Ｎ）×ＩＬ；
Ｎはミラー比を示す）が流れ、該ＩＳは検知抵抗ＲＳ１
０３を介してＧＮＤ端子１０６に流れ出す。この際、コ
ンパレータ１０４の一方の端子には検知電圧ＶＳ１１２
が、ＶＳ＝ＩＳ×ＲＳで決定さる電圧として発生する。
コンパレータの他方の端子には基準電位ＶＲＥＦ１１１
が印加されており、ＩＬの増大に比例してＩＳが増大
し、ＶＳがＶＲＥＦを超えた時点で過電流として検知さ
れ、コンパレータの出力１１５が反転する。該コンパレ
ータの出力反転により、論理回路１１７は駆動入力信号
１１０の状態によらずメインＭＯＳＦＥＴをオフし、メ
インＭＯＳＦＥＴを過電流による破壊から保護する。
【０００６】
【発明が解決しようとする課題】過電流検知回路に要求
される性能を図６を参照して説明する。図６において、
６０１は過電流検知レベルのセンター値を、６０２，６
０３は検知レベルばらつきのそれぞれ上限、下限を、６
０４はばらつきの範囲を、６０５は負荷の動作電流の最
大値を、６０６はメインＭＯＳＦＥＴの飽和電流の最小
値をそれぞれ示す。過電流検知回路に要求される性能と
して、通常時に負荷を流れる電流の最大値６０５に対し
ては確実に検知をせず、且つ通常時の負荷電流を超えて
当該メインＭＯＳＦＥＴを破壊に至らしめる過電流に対
しては確実に検知を行い出力メインＭＯＳＦＥＴをオフ
する必要がある。過電流検知回路は、構成する素子のば
らつき、温度・電源電圧等の変動、その他の要因によっ
て過電流検知レベルのばらつきを有することが通常であ
るが、検知レベル設定する際には、ばらつき範囲６０４
の全域において、前記要求される性能を満足する必要が
ある。
される性能を図６を参照して説明する。図６において、
６０１は過電流検知レベルのセンター値を、６０２，６
０３は検知レベルばらつきのそれぞれ上限、下限を、６
０４はばらつきの範囲を、６０５は負荷の動作電流の最
大値を、６０６はメインＭＯＳＦＥＴの飽和電流の最小
値をそれぞれ示す。過電流検知回路に要求される性能と
して、通常時に負荷を流れる電流の最大値６０５に対し
ては確実に検知をせず、且つ通常時の負荷電流を超えて
当該メインＭＯＳＦＥＴを破壊に至らしめる過電流に対
しては確実に検知を行い出力メインＭＯＳＦＥＴをオフ
する必要がある。過電流検知回路は、構成する素子のば
らつき、温度・電源電圧等の変動、その他の要因によっ
て過電流検知レベルのばらつきを有することが通常であ
るが、検知レベル設定する際には、ばらつき範囲６０４
の全域において、前記要求される性能を満足する必要が
ある。
【０００７】また、小面積のメインＭＯＳＦＥＴにより
成る当該過電流検知回路においては、メインＭＯＳＦＥ
Ｔの飽和電流値が低くなることにより、過電流検知レベ
ルの上限６０３をメインＭＯＳＦＥＴの飽和電流の最小
値６０６より低く設定する必要がある。
成る当該過電流検知回路においては、メインＭＯＳＦＥ
Ｔの飽和電流値が低くなることにより、過電流検知レベ
ルの上限６０３をメインＭＯＳＦＥＴの飽和電流の最小
値６０６より低く設定する必要がある。
【０００８】即ち、上記制約条件に反して検知レベルＩ
ｌｉｍがＩｌｉｍ＞ＩＤｓａｔとなった場合には、メイ
ンＭＯＳＦＥＴに流れる電流が増加して過電流検知に至
る前にメインＭＯＳＦＥＴ自体が飽和して電流制限をし
てしまい、出力をオフできない状態に陥る訳である。
ｌｉｍがＩｌｉｍ＞ＩＤｓａｔとなった場合には、メイ
ンＭＯＳＦＥＴに流れる電流が増加して過電流検知に至
る前にメインＭＯＳＦＥＴ自体が飽和して電流制限をし
てしまい、出力をオフできない状態に陥る訳である。
【０００９】ここで、過電流検知回路に於ける検知レベ
ルＩｌｉｍは Ｉｌｉｍ＝（Ｎ×ＶＲＥＦ）／ＲＳ………（１） として与えられ、ＶＲＥＦが一定とすればＲＳの温度特
性に逆比例する。従って、ＲＳに拡散抵抗を使用した場
合、Ｉｌｉｍは温度上昇に対して一定もしくは緩やかに
下がる傾向を示し、また、ポリシリコン抵抗を使用した
場合は、温度上昇に対して緩やかな検知レベルの上昇傾
向を示す。
ルＩｌｉｍは Ｉｌｉｍ＝（Ｎ×ＶＲＥＦ）／ＲＳ………（１） として与えられ、ＶＲＥＦが一定とすればＲＳの温度特
性に逆比例する。従って、ＲＳに拡散抵抗を使用した場
合、Ｉｌｉｍは温度上昇に対して一定もしくは緩やかに
下がる傾向を示し、また、ポリシリコン抵抗を使用した
場合は、温度上昇に対して緩やかな検知レベルの上昇傾
向を示す。
【００１０】一方、メインＭＯＳＦＥＴの飽和電流ＩＤ
ｓａｔは、 ＩＤｓａｔ＝（β／２）（ＶＧＳ−ＶＴＨ）2 ………（２） として与えられ、概ね０．４〜０．５％／℃の負の温度
特性を示す（ここでβは利得係数、ＶＴＨはメインＭＯ
ＳＦＥＴのしきい値を示す。）。
ｓａｔは、 ＩＤｓａｔ＝（β／２）（ＶＧＳ−ＶＴＨ）2 ………（２） として与えられ、概ね０．４〜０．５％／℃の負の温度
特性を示す（ここでβは利得係数、ＶＴＨはメインＭＯ
ＳＦＥＴのしきい値を示す。）。
【００１１】図６には電流検出抵抗として緩やかな正の
温度特性を持つ拡散抵抗を使用した場合の過電流検知レ
ベルの例を示しているが、従来の過電流検知回路では前
記出力ＭＯＳの飽和電流の温度特性と過電流検知レベル
の温度特性とが異なる為に、ばらつきを考慮した検知レ
ベルの設計が非常に困難になるという問題点を有する。
即ち、常温に於て（検知レベルの最大値）＜（メインＭ
ＯＳＦＥＴの飽和電流）の条件を満たしていても、高温
条件では図６の如く上記条件が成立しなくなる場合があ
る。電流検出用抵抗に、平坦な温度特性の拡散抵抗或は
ポリシリコン抵抗を用いた場合に、この傾向は更に顕著
となる。
温度特性を持つ拡散抵抗を使用した場合の過電流検知レ
ベルの例を示しているが、従来の過電流検知回路では前
記出力ＭＯＳの飽和電流の温度特性と過電流検知レベル
の温度特性とが異なる為に、ばらつきを考慮した検知レ
ベルの設計が非常に困難になるという問題点を有する。
即ち、常温に於て（検知レベルの最大値）＜（メインＭ
ＯＳＦＥＴの飽和電流）の条件を満たしていても、高温
条件では図６の如く上記条件が成立しなくなる場合があ
る。電流検出用抵抗に、平坦な温度特性の拡散抵抗或は
ポリシリコン抵抗を用いた場合に、この傾向は更に顕著
となる。
【００１２】また、第２の問題点として、メインＭＯＳ
ＦＥＴの飽和電流値ＩＤｓａｔは、前記の如く温度に対
する依存性を持つと同様に、ゲートに印加される電圧に
対する依存性を有する。図５に示す如く、メインＭＯＳ
のゲート端子が第一の電源電位により支配され、且つ第
１の電源電位が例えば車載用バッテリーの如く容易に電
圧変動しうる場合には、電源電圧の変動特性に対しても
同様の問題点が生じる。即ち、第１の電源電位が定常電
圧条件にて（検知レベルの最大値）＜（メインＭＯＳＦ
ＥＴの飽和電流）の条件を満たしていても、低電圧条件
下では上記条件が成立しなくなる場合が生じる。
ＦＥＴの飽和電流値ＩＤｓａｔは、前記の如く温度に対
する依存性を持つと同様に、ゲートに印加される電圧に
対する依存性を有する。図５に示す如く、メインＭＯＳ
のゲート端子が第一の電源電位により支配され、且つ第
１の電源電位が例えば車載用バッテリーの如く容易に電
圧変動しうる場合には、電源電圧の変動特性に対しても
同様の問題点が生じる。即ち、第１の電源電位が定常電
圧条件にて（検知レベルの最大値）＜（メインＭＯＳＦ
ＥＴの飽和電流）の条件を満たしていても、低電圧条件
下では上記条件が成立しなくなる場合が生じる。
【００１３】
【課題を解決するための手段】前記課題を解決するため
本発明に係る過電流検知回路は、ドレイン端子を負荷に
接続し、ソース端子を接地して負荷を駆動する為のメイ
ンＭＯＳＦＥＴと、当該メインＭＯＳＦＥＴのゲート端
子、ドレイン端子にそれぞれゲート端子、ドレイン端子
を共通に接続し、該メインＭＯＳＦＥＴの１／Ｎのサイ
ズにより成るミラーＭＯＳＦＥＴと、該ミラーＭＯＳＦ
ＥＴのソース端子と前記パワーＭＯＳＦＥＴのソース端
子との間に接続される電流検出用素子と、該ミラーＭＯ
ＳＦＥＴのソース端子に一方の入力端子を接続し、他方
の入力端子を基準電位に接続するコンパレータとによっ
て成り、該電流検出様素子を該メインＭＯＳＦＥＴと同
一構造のＦＥＴにより構成することにより、検知抵抗値
の温度特性を出力メインＭＯＳＦＥＴの温度特性とを等
しくすることにより、温度が上昇してメインＭＯＳＦＥ
Ｔの飽和電流値が下がった場合には、同一の傾向により
検知抵抗値ＲＳも上昇して検知レベルを下げる様動作す
る。前記動作により検知レベルを設計する際に、一点の
温度により検知レベルを設定することで、ＩＳＥＮＳ＜
ＩＤＳＡＴの関係が全温度範囲に於て成立する訳であ
る。
本発明に係る過電流検知回路は、ドレイン端子を負荷に
接続し、ソース端子を接地して負荷を駆動する為のメイ
ンＭＯＳＦＥＴと、当該メインＭＯＳＦＥＴのゲート端
子、ドレイン端子にそれぞれゲート端子、ドレイン端子
を共通に接続し、該メインＭＯＳＦＥＴの１／Ｎのサイ
ズにより成るミラーＭＯＳＦＥＴと、該ミラーＭＯＳＦ
ＥＴのソース端子と前記パワーＭＯＳＦＥＴのソース端
子との間に接続される電流検出用素子と、該ミラーＭＯ
ＳＦＥＴのソース端子に一方の入力端子を接続し、他方
の入力端子を基準電位に接続するコンパレータとによっ
て成り、該電流検出様素子を該メインＭＯＳＦＥＴと同
一構造のＦＥＴにより構成することにより、検知抵抗値
の温度特性を出力メインＭＯＳＦＥＴの温度特性とを等
しくすることにより、温度が上昇してメインＭＯＳＦＥ
Ｔの飽和電流値が下がった場合には、同一の傾向により
検知抵抗値ＲＳも上昇して検知レベルを下げる様動作す
る。前記動作により検知レベルを設計する際に、一点の
温度により検知レベルを設定することで、ＩＳＥＮＳ＜
ＩＤＳＡＴの関係が全温度範囲に於て成立する訳であ
る。
【００１４】また、該電流検出用ＭＯＳＦＥＴのゲート
端子をメインＭＯＳＦＥＴのゲート端子と共通に接続
し、双方のゲート電位を共通とすることにより、電源電
圧が低下してメインＭＯＳＦＥＴの飽和電流値が下がっ
た場合には、検知抵抗値ＲＳも上昇して検知レベルを下
げ、一点の電圧条件により検知レベルを設定することに
より、ＩＳＥＮＳ＜ＩＤｓａｔの関係が全電圧条件に於
て成立する様に動作する。
端子をメインＭＯＳＦＥＴのゲート端子と共通に接続
し、双方のゲート電位を共通とすることにより、電源電
圧が低下してメインＭＯＳＦＥＴの飽和電流値が下がっ
た場合には、検知抵抗値ＲＳも上昇して検知レベルを下
げ、一点の電圧条件により検知レベルを設定することに
より、ＩＳＥＮＳ＜ＩＤｓａｔの関係が全電圧条件に於
て成立する様に動作する。
【００１５】
【発明の実施の形態】以下、添付図面を参照して本発明
の過電流検知回路の実施の形態を説明する。なお、本実
施の形態において、図５と同じ構成要素には同一の符号
を記し、重複する説明はここでは省略する。
の過電流検知回路の実施の形態を説明する。なお、本実
施の形態において、図５と同じ構成要素には同一の符号
を記し、重複する説明はここでは省略する。
【００１６】〔第１の実施の形態〕図１は本発明の過電
流検知回路の第１の実施の形態を示す回路図である。図
２は本発明による過電流検知レベルを示すグラフであ
る。
流検知回路の第１の実施の形態を示す回路図である。図
２は本発明による過電流検知レベルを示すグラフであ
る。
【００１７】図１において、メインＭＯＳＦＥＴ１０１
に過大電流が印加されると、メインＭＯＳＦＥＴ１０１
に流れる負荷駆動電流ＩＬの１／Ｎのセンス電流ＩＳが
ミラーＭＯＳＦＥＴ１０２に分流されて流れ、該センス
電流が検知用ＭＯＳＦＥＴ１０３に流れ込む。ここで、
検知用ＭＯＳＦＥＴ１０３は該メインＭＯＳＦＥＴと同
一のシリコン基板上に同一の構造で作られる単位セルに
より構成され、この際、検知用ＭＯＳＦＥＴ１０３のオ
ン抵抗ＲＭにより該検知用ＭＯＳＦＥＴ１０３のドレイ
ンソース間には電圧ＶＳ（ＶＳ＝ＩＳ×ＲＭ）がかか
る。
に過大電流が印加されると、メインＭＯＳＦＥＴ１０１
に流れる負荷駆動電流ＩＬの１／Ｎのセンス電流ＩＳが
ミラーＭＯＳＦＥＴ１０２に分流されて流れ、該センス
電流が検知用ＭＯＳＦＥＴ１０３に流れ込む。ここで、
検知用ＭＯＳＦＥＴ１０３は該メインＭＯＳＦＥＴと同
一のシリコン基板上に同一の構造で作られる単位セルに
より構成され、この際、検知用ＭＯＳＦＥＴ１０３のオ
ン抵抗ＲＭにより該検知用ＭＯＳＦＥＴ１０３のドレイ
ンソース間には電圧ＶＳ（ＶＳ＝ＩＳ×ＲＭ）がかか
る。
【００１８】この時のＲＭにかかる電流電圧の関係は、
線形領域において、 ＩＳ＝β（（ＶＧＳ−ＶＴＨ）ＶＳ＋（１／２）ＶＳ2 ）………（３） となり、メインＭＯＳＦＥＴの温度特性と一致する。一
方、この際の検知抵抗値は、 ＲＳ＝ＶＳ／ＩＳ………（５） となり、メインＭＯＳＦＥＴの温度特性に逆比例して温
度とともに増加する。
線形領域において、 ＩＳ＝β（（ＶＧＳ−ＶＴＨ）ＶＳ＋（１／２）ＶＳ2 ）………（３） となり、メインＭＯＳＦＥＴの温度特性と一致する。一
方、この際の検知抵抗値は、 ＲＳ＝ＶＳ／ＩＳ………（５） となり、メインＭＯＳＦＥＴの温度特性に逆比例して温
度とともに増加する。
【００１９】従って、温度が上昇しメインＭＯＳＦＥＴ
の駆動力が低下した場合は、同一の温度特性により抵抗
値は上昇し、結果として検知レベルは低下する。
の駆動力が低下した場合は、同一の温度特性により抵抗
値は上昇し、結果として検知レベルは低下する。
【００２０】これらの結果、メインＭＯＳＦＥＴの飽和
電流温度特性の傾きと検知レベル温度特性の傾きとは、
ほぼ平行の特性を示し、任意の一点の温度により検知レ
ベル上限を設定すると、全温度範囲に於て過電流不検知
が発生しない様な設計が可能となる。
電流温度特性の傾きと検知レベル温度特性の傾きとは、
ほぼ平行の特性を示し、任意の一点の温度により検知レ
ベル上限を設定すると、全温度範囲に於て過電流不検知
が発生しない様な設計が可能となる。
【００２１】〔第２の実施の形態〕図３を参照して本発
明の第２の実施の形態を説明するが、この実施の形態で
も図５と同じ構成要素には同一の符号を記し、重複する
説明はここでは省略する。
明の第２の実施の形態を説明するが、この実施の形態で
も図５と同じ構成要素には同一の符号を記し、重複する
説明はここでは省略する。
【００２２】図３に示す第２の実施の形態における過電
流検知回路３００は、図１に示す第１の実施の形態の検
知用ＭＯＳＦＥＴ１０３のゲート端子をメインＭＯＳＦ
ＥＴ１０１及びミラーＭＯＳＦＥＴ１０２のゲート端子
と共通に接続し、該検知用ＭＯＳＦＥＴのゲート電圧と
メインＭＯＳＦＥＴ及びミラーＭＯＳＦＥＴのゲート電
圧を等しくする構造となっている。
流検知回路３００は、図１に示す第１の実施の形態の検
知用ＭＯＳＦＥＴ１０３のゲート端子をメインＭＯＳＦ
ＥＴ１０１及びミラーＭＯＳＦＥＴ１０２のゲート端子
と共通に接続し、該検知用ＭＯＳＦＥＴのゲート電圧と
メインＭＯＳＦＥＴ及びミラーＭＯＳＦＥＴのゲート電
圧を等しくする構造となっている。
【００２３】図４に示す様に、メインＭＯＳＦＥＴ１０
１の飽和電流値ＩＤ（ｓａｔ）は温度に対する依存性を
持つと同様に、ゲートに印加される電圧に対する依存性
を有する。従って、本構成の如く、メインＭＯＳ１０１
のゲート端子が第一の電源電位により支配され、且つ第
１の電源電位１１３が例えば車載用バッテリーの如く容
易に電圧変動しうる場合、第１の電源電位１１３が低下
してメインＭＯＳＦＥＴ１０１の駆動力が低下した場合
は、同一方向の電源電圧依存性により抵抗値は上昇し、
結果として検知レベルは低下する。
１の飽和電流値ＩＤ（ｓａｔ）は温度に対する依存性を
持つと同様に、ゲートに印加される電圧に対する依存性
を有する。従って、本構成の如く、メインＭＯＳ１０１
のゲート端子が第一の電源電位により支配され、且つ第
１の電源電位１１３が例えば車載用バッテリーの如く容
易に電圧変動しうる場合、第１の電源電位１１３が低下
してメインＭＯＳＦＥＴ１０１の駆動力が低下した場合
は、同一方向の電源電圧依存性により抵抗値は上昇し、
結果として検知レベルは低下する。
【００２４】これらの結果、図４に示す如くメインＭＯ
ＳＦＥＴ１０１の飽和電流の電源電圧依存性の傾きと検
知レベルの電源電圧依存性の傾きとは、ほぼ平行の特性
を示し、任意の一点の電源電圧により検知レベル上限を
設定すると、全電源電圧変動範囲に於て過電流不検知が
発生しない様な設計が可能となる。
ＳＦＥＴ１０１の飽和電流の電源電圧依存性の傾きと検
知レベルの電源電圧依存性の傾きとは、ほぼ平行の特性
を示し、任意の一点の電源電圧により検知レベル上限を
設定すると、全電源電圧変動範囲に於て過電流不検知が
発生しない様な設計が可能となる。
【００２５】
【発明の効果】以上に説明したように、本発明による過
電流検知回路は、電流検出用素子としてメインＭＯＳＦ
ＥＴと同一構造のＭＯＳＦＥＴを用いて構成することに
より、メインＭＯＳＦＥＴの飽和電流温度特性の傾きと
検知レベル温度特性の傾きとをほぼ等しくすることによ
り、任意の一点の温度により検知レベル上限を設定する
と、全温度範囲に於て過電流不検知が発生しない様な設
計が可能となり、過電流検知レベルの設計をきわめて容
易に行うことが可能となる。また、該電流検出用ＭＯＳ
ＦＥＴのゲート電位をメインＭＯＳＦＥＴのゲーテ電位
と等しくすることにより、メインＭＯＳＦＥＴの飽和電
流の電源電圧依存性の傾きと検知レベルの電源電圧依存
性の傾きとをほぼ等しくし、任意の一点の電源電圧によ
り検知レベル上限を設定することで全電源電圧変動範囲
に於いて過電流不検知が発生しない様な設計が可能とな
り、電源電圧変動に対しての過電流検知レベルの設計自
由度を大きくするという効果を有する。
電流検知回路は、電流検出用素子としてメインＭＯＳＦ
ＥＴと同一構造のＭＯＳＦＥＴを用いて構成することに
より、メインＭＯＳＦＥＴの飽和電流温度特性の傾きと
検知レベル温度特性の傾きとをほぼ等しくすることによ
り、任意の一点の温度により検知レベル上限を設定する
と、全温度範囲に於て過電流不検知が発生しない様な設
計が可能となり、過電流検知レベルの設計をきわめて容
易に行うことが可能となる。また、該電流検出用ＭＯＳ
ＦＥＴのゲート電位をメインＭＯＳＦＥＴのゲーテ電位
と等しくすることにより、メインＭＯＳＦＥＴの飽和電
流の電源電圧依存性の傾きと検知レベルの電源電圧依存
性の傾きとをほぼ等しくし、任意の一点の電源電圧によ
り検知レベル上限を設定することで全電源電圧変動範囲
に於いて過電流不検知が発生しない様な設計が可能とな
り、電源電圧変動に対しての過電流検知レベルの設計自
由度を大きくするという効果を有する。
【図１】本発明による過電流検知回路の第１の実施の形
態を示す図である。
態を示す図である。
【図２】本発明の第１の実施の形態による検知レベルの
温度依存性を示す図である。
温度依存性を示す図である。
【図３】本発明の第２の実施の形態を示す図である。
【図４】本発明の第２の実施の形態による過電流検知回
路の検知レベルの電源電圧依存性を示す図である。
路の検知レベルの電源電圧依存性を示す図である。
【図５】従来の過電流検知回路の一例を示す図である。
【図６】従来の過電流検知回路の過電流検知レベルの温
度依存性を示す図である。
度依存性を示す図である。
１０１ メインＭＯＳＦＥＴ １０２ ミラーＭＯＳＦＥＴ １０３ 電流検出素子 １０４ コンパレータ １０５ 出力端子 １０６ ＧＮＤ端子 １０７ 負荷 １０８ 第１の電源端子 １０９ 第２の電源端子 １１０ 制御信号入力端子 １１１ 基準電圧（ＶＲＥＦ） １１２ 検知電圧（ＶＳ） １１３ 第１の電源電位 １１４ 第２の電源電位 １１５ 過電流検知出力端子 １１７ 入力論理回路 ２０１，４０１，６０１ 検知レベルセンター ２０２，４０２，６０２ 検知レベルばらつき下限 ２０３，４０３，６０３ 検知レベルばらつき上限 ２０４，４０４，６０４ 検知レベルばらつき範囲 ２０５，４０５，６０５ 通常動作電流の最大値 ２０６，４０６，６０６ 飽和電流の最小値
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０２Ｈ 3/08 Ｈ０１Ｌ 27/04 Ｐ
Claims (4)
- 【請求項１】 ドレイン端子を負荷に接続し、ソース端
子をＧＮＤに接地して負荷を駆動する為のメインＭＯＳ
ＦＥＴと、 当該メインＭＯＳＦＥＴのゲート端子、ドレイン端子に
それぞれゲート端子、ドレイン端子を共通に接続し該メ
インＭＯＳＦＥＴの１／Ｎのサイズにより成り、該メイ
ンＭＯＳＦＥＴを流れる電流の１／Ｎの電流を流す処の
ミラーＭＯＳＦＥＴと、 該ミラーＭＯＳＦＥＴのソース端子とＧＮＤ端子との間
に接続される電流検出用素子と、 該ミラーＭＯＳＦＥＴのソース端子に一方の入力端子を
接続し、他方の入力端子を基準電位に接続するコンパレ
ータと、 該コンパレータの出力とメインＭＯＳＦＥＴ駆動信号入
力との状態によりメインＭＯＳＦＥＴの出力オン・オフ
制御を行う論理回路とを有し、 前記電流検出用素子がメインＭＯＳＦＥＴと同一構造の
ＭＯＳＦＥＴにより構成されることを特徴とする過電流
検知回路。 - 【請求項２】 前記電流検出用のＭＯＳＦＥＴがメイン
ＭＯＳＦＥＴと同一構造且つ１／Ｎのサイズの単位トラ
ンジスタの任意のＭ個の並列接続によって構成されるこ
とを特徴とする請求項１に記載の過電流検知回路。 - 【請求項３】 前記電流検出用のＭＯＳＦＥＴのゲート
端子をＶＣＣ（５Ｖ等の基準電圧系電源）に接続するこ
とを特徴とする請求項１に記載の過電流検知回路。 - 【請求項４】 前記電流検出用のＭＯＳＦＥＴのゲート
端子をＶＢ（バッテリー電源）に接続することを特徴と
する請求項１に記載の過電流検知回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7298257A JPH09138247A (ja) | 1995-11-16 | 1995-11-16 | 過電流検知回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7298257A JPH09138247A (ja) | 1995-11-16 | 1995-11-16 | 過電流検知回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09138247A true JPH09138247A (ja) | 1997-05-27 |
Family
ID=17857289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7298257A Pending JPH09138247A (ja) | 1995-11-16 | 1995-11-16 | 過電流検知回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09138247A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6392392B1 (en) | 1999-03-01 | 2002-05-21 | Nec Corporation | Over-current detecting circuit |
| CN108512196A (zh) * | 2018-03-28 | 2018-09-07 | 成都启臣微电子股份有限公司 | 一种原边反馈ac-dc电源的过载保护快速响应电路 |
| JP2021128118A (ja) * | 2020-02-17 | 2021-09-02 | 株式会社デンソー | 過電流検出装置 |
| CN114705904A (zh) * | 2022-04-12 | 2022-07-05 | 苏州贝克微电子股份有限公司 | 一种高精度过电流检测电路 |
-
1995
- 1995-11-16 JP JP7298257A patent/JPH09138247A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6392392B1 (en) | 1999-03-01 | 2002-05-21 | Nec Corporation | Over-current detecting circuit |
| CN108512196A (zh) * | 2018-03-28 | 2018-09-07 | 成都启臣微电子股份有限公司 | 一种原边反馈ac-dc电源的过载保护快速响应电路 |
| JP2021128118A (ja) * | 2020-02-17 | 2021-09-02 | 株式会社デンソー | 過電流検出装置 |
| CN114705904A (zh) * | 2022-04-12 | 2022-07-05 | 苏州贝克微电子股份有限公司 | 一种高精度过电流检测电路 |
| CN114705904B (zh) * | 2022-04-12 | 2023-05-16 | 苏州贝克微电子股份有限公司 | 一种高精度过电流检测电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495536A (en) | Voltage transient protection circuit | |
| US7310213B2 (en) | Semiconductor device provided with overheat protection circuit and electronic circuit using the same | |
| US3992650A (en) | Apparatus to prevent overcurrent or overvoltage | |
| US20100207605A1 (en) | Power supply control apparatus including overcurrent detection circuit | |
| JP4256476B2 (ja) | 短絡検出器を有するパワーデバイス | |
| JPH0716157B2 (ja) | Ｍｏｓ大電流出力バッファ | |
| JP2001345686A (ja) | 電流検出回路 | |
| EP0802604B1 (en) | Protection circuit | |
| JPH09138247A (ja) | 過電流検知回路 | |
| JP3311498B2 (ja) | 半導体装置 | |
| EP0789398B1 (en) | Semiconductor device having power MOS transistor including parasitic transistor | |
| JP2005293067A (ja) | ボルテージレギュレータ | |
| JP2001119853A (ja) | 電流制限回路およびその方法 | |
| JP3660186B2 (ja) | 半導体装置 | |
| JP2004228317A (ja) | 半導体記憶装置 | |
| JP3983754B2 (ja) | 過熱保護回路を備えた半導体装置およびそれを用いた電子回路 | |
| JP3139276B2 (ja) | 電力用半導体素子の過負荷保護回路 | |
| JP2755848B2 (ja) | 微小電圧検出回路およびこれを用いた電流制限回路 | |
| JPH0722515A (ja) | 半導体集積回路 | |
| JP2871309B2 (ja) | 電源電圧検知回路 | |
| JP4225615B2 (ja) | 短絡保護回路 | |
| JPS62109114A (ja) | ボルテ−ジ．レギユレ−タ | |
| JP3554353B2 (ja) | 電界効果トランジスタの保護装置 | |
| US7113378B2 (en) | ESD breakdown prevention protection circuit | |
| US20090302397A1 (en) | Field-Effect Transistor |