JPH03259614A - 電力デバイスの動作温度における事前調整依存性を有するｍｏｓ型電力デバイスの短絡に対する保護装置 - Google Patents
電力デバイスの動作温度における事前調整依存性を有するｍｏｓ型電力デバイスの短絡に対する保護装置Info
- Publication number
- JPH03259614A JPH03259614A JP2308942A JP30894290A JPH03259614A JP H03259614 A JPH03259614 A JP H03259614A JP 2308942 A JP2308942 A JP 2308942A JP 30894290 A JP30894290 A JP 30894290A JP H03259614 A JPH03259614 A JP H03259614A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- branch
- current
- power
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title 1
- 230000008859 change Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 210000000746 body region Anatomy 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は電力デバイスの動作温度において事前に調整さ
れた温度依存性を有するＭＯＳ型電力デハイスの短絡に
対する保護装置に関するものである。
れた温度依存性を有するＭＯＳ型電力デハイスの短絡に
対する保護装置に関するものである。
同一チップ内に集積されかつこのような電力デバイスの
技術のみを用いるＭＯＳ型電力デハイスの短絡に対する
保護を遠戚することは市場において全く大きな要求の一
つとなっている。
技術のみを用いるＭＯＳ型電力デハイスの短絡に対する
保護を遠戚することは市場において全く大きな要求の一
つとなっている。
市場で通常得られる短絡に対する保護装置は本質的に温
度に依存している。かかる依存性は、たとえそれが熱的
保護という理由にとって有用であると考えられたとして
も、電力デバイスに対してその電流供給能力を制限する
ものとなる。
度に依存している。かかる依存性は、たとえそれが熱的
保護という理由にとって有用であると考えられたとして
も、電力デバイスに対してその電流供給能力を制限する
ものとなる。
〔発明の目的］
本発明の目的は、制限電流が温度に対して事前に調整さ
れた関数であるＭＯＳ型電力デバイスの短絡に対する保
護装置を提供することにある。
れた関数であるＭＯＳ型電力デバイスの短絡に対する保
護装置を提供することにある。
本発明の他の目的は、標準的電力デバイスの特性として
要求される問題に加うるに特別な製造工程を用いること
なくＭＯＳ型電力デハイスを含む集積化技術を用いて保
護装置を完成せしめることにある。
要求される問題に加うるに特別な製造工程を用いること
なくＭＯＳ型電力デハイスを含む集積化技術を用いて保
護装置を完成せしめることにある。
〔発明の構成概要及び作用効果］
本発明によればそのような目的は以下のような特徴を有
するＭＯＳ型電力デバイスの短絡に対する保護装置によ
って遠戚される、すなわち、それは少なくとも電力トラ
ンジスタを含む主要分岐回路に並列して配置された１つ
の第２分岐回路からなり、該第２分岐は制御される電力
トランジスタと同様の特性を有し、電力トランジスタを
通して流れる電流の微少部分に等しい電流を導く能力を
有しかつ電力トランジスタのゲートと直接に結合したゲ
ートを有するＭＯＳ型制御トランジスタを含んでおり、
また該第２分岐は電力トランジスタの短絡電流に対応す
る電流が流れる場合に、制御用および電力トランジスタ
の共通ゲートに作用し、その電圧を低下させかくして同
一の導通を制限する温度に敏感な手段を含んでいる。
するＭＯＳ型電力デバイスの短絡に対する保護装置によ
って遠戚される、すなわち、それは少なくとも電力トラ
ンジスタを含む主要分岐回路に並列して配置された１つ
の第２分岐回路からなり、該第２分岐は制御される電力
トランジスタと同様の特性を有し、電力トランジスタを
通して流れる電流の微少部分に等しい電流を導く能力を
有しかつ電力トランジスタのゲートと直接に結合したゲ
ートを有するＭＯＳ型制御トランジスタを含んでおり、
また該第２分岐は電力トランジスタの短絡電流に対応す
る電流が流れる場合に、制御用および電力トランジスタ
の共通ゲートに作用し、その電圧を低下させかくして同
一の導通を制限する温度に敏感な手段を含んでいる。
本発明の特徴は以下に示される具体的実施例によってよ
り一層明確化されるであろう。
り一層明確化されるであろう。
第１図に示される回路は本質的に電力トランジスタＴ１
を含む主要分岐および電力トランジスタと同様な特性で
かつ電力トランジスタの電流の微少部分（例えば１／１
０００）に等しい電流を導びく能力をもつそれぞれ制御
ＭＯＳトランジスタＴ２およびＴ３を含む並列する第２
分岐２および３から構成されている。電力ＭＯＳトラン
ジスタＴ１のゲートおよびドレインは制御ＭＯＳトラン
ジスタＴ２． Ｔ３のゲートおよびドレインと接続され
ている。トランジスタＴ２のソースはＮＰＮバイポーラ
トランジスタＴ６のベースに接続されておりかつ抵抗Ｒ
３によってＮＰＮバイポーラトランジスタＴ４のコレク
タと接続されている。トランジスタＴ４のエミッタは抵
抗Ｒ２によってトランジスタＴＩのソースおよびＮＰＮ
バイポーラトランジスタＴ５の工５７タと接続されてい
る。トランジスタＴ４のベースは直接間し素子のコレク
タおよびトランジスタＴ５のベースと接続されている。
を含む主要分岐および電力トランジスタと同様な特性で
かつ電力トランジスタの電流の微少部分（例えば１／１
０００）に等しい電流を導びく能力をもつそれぞれ制御
ＭＯＳトランジスタＴ２およびＴ３を含む並列する第２
分岐２および３から構成されている。電力ＭＯＳトラン
ジスタＴ１のゲートおよびドレインは制御ＭＯＳトラン
ジスタＴ２． Ｔ３のゲートおよびドレインと接続され
ている。トランジスタＴ２のソースはＮＰＮバイポーラ
トランジスタＴ６のベースに接続されておりかつ抵抗Ｒ
３によってＮＰＮバイポーラトランジスタＴ４のコレク
タと接続されている。トランジスタＴ４のエミッタは抵
抗Ｒ２によってトランジスタＴＩのソースおよびＮＰＮ
バイポーラトランジスタＴ５の工５７タと接続されてい
る。トランジスタＴ４のベースは直接間し素子のコレク
タおよびトランジスタＴ５のベースと接続されている。
トランジスタＴ５のコレクタはトランジスタＴ３のソー
スおよびトランジスタＴ６のエミッタと接続されている
。トランジスタＴ６のコレクタはトランジスタＴ３のゲ
ートおよび抵抗Ｒ１によって信号入力端子Ｉに接続され
ている。第２図は、電力ＭＯＳ）ランジスタＴ１の集積
化技術により可能となる実施例を示したものであり、そ
のゲートＧはポリシリコンの条層１０でできており、一
方ソースＳはＮ１型基体１７の上に順次設けられたＮ型
のエピタキシアル層１２の上に配置されたＰ型のボディ
領域１６内に順次配されたＮ゛型領領域１１より形成さ
れており、その基体はまたトランジスタＴ１のドレイン
を構成している。
スおよびトランジスタＴ６のエミッタと接続されている
。トランジスタＴ６のコレクタはトランジスタＴ３のゲ
ートおよび抵抗Ｒ１によって信号入力端子Ｉに接続され
ている。第２図は、電力ＭＯＳ）ランジスタＴ１の集積
化技術により可能となる実施例を示したものであり、そ
のゲートＧはポリシリコンの条層１０でできており、一
方ソースＳはＮ１型基体１７の上に順次設けられたＮ型
のエピタキシアル層１２の上に配置されたＰ型のボディ
領域１６内に順次配されたＮ゛型領領域１１より形成さ
れており、その基体はまたトランジスタＴ１のドレイン
を構成している。
第３図は、制御ＭＯＳ）ランジスタＴ２． Ｔ３の縦型
ＤＭＯＳ集積化技術による可能な実施例を示しており、
そのゲートＧはポリシリコンの条層１３でできており、
一方ソースＳはＮ゛゛基体１９上に順次設けられたＮ型
のエピタキシアル層１５上に配置されたＰ型のボディ領
域１８内に順次配されたＮ゛型領領域１４より形成され
ており、その基体はまたトランジスタＴ２． Ｔ３のド
レインを構成している。
ＤＭＯＳ集積化技術による可能な実施例を示しており、
そのゲートＧはポリシリコンの条層１３でできており、
一方ソースＳはＮ゛゛基体１９上に順次設けられたＮ型
のエピタキシアル層１５上に配置されたＰ型のボディ領
域１８内に順次配されたＮ゛型領領域１４より形成され
ており、その基体はまたトランジスタＴ２． Ｔ３のド
レインを構成している。
第４図、第５図、第６図は、バイポーラトランジスタＴ
４． Ｔ５． Ｔ６の集積化技術による異なった実施例
を説明している。
４． Ｔ５． Ｔ６の集積化技術による異なった実施例
を説明している。
第４図で説明されるように、Ｎ１型基体２０上にＮ型の
エピタキシアル層が設けられており、その上に個別のト
ランジスタＴ４． Ｔ５． Ｔ６のベースを形成するＰ
型のボディ領域２２が付与されている、これらトランジ
スタのコレクタはＮ゛型領領域２３与えられ、またその
エミッタはＮ″領域２４によって与えられ、これら領域
２３および２４はボディ領域２２の上端部に与えられて
いる。
エピタキシアル層が設けられており、その上に個別のト
ランジスタＴ４． Ｔ５． Ｔ６のベースを形成するＰ
型のボディ領域２２が付与されている、これらトランジ
スタのコレクタはＮ゛型領領域２３与えられ、またその
エミッタはＮ″領域２４によって与えられ、これら領域
２３および２４はボディ領域２２の上端部に与えられて
いる。
個別のトランジスタＴ４． Ｔ５．７６の特性はＰ３型
マスク領域の追加や製造工程の間に領域２２で濃度を増
大せしめることによって改善される。第５図に示される
ように、領域２２の底部の近傍にＰ゛型の追加領域が形
成されている。
マスク領域の追加や製造工程の間に領域２２で濃度を増
大せしめることによって改善される。第５図に示される
ように、領域２２の底部の近傍にＰ゛型の追加領域が形
成されている。
もう一つの方法は、第６図で参照されるように、Ｐ型の
領域２２の内部にＰ−型の追加領域２６を形成する目的
で追加の燐マスキング操作を実行することも可能である
。
領域２２の内部にＰ−型の追加領域２６を形成する目的
で追加の燐マスキング操作を実行することも可能である
。
第７図に関しては、抵抗Ｒ１，Ｒ２，Ｒ３の集積化技術
による実施例が接地されたＰ型のボディ領域２８の内部
に砒素拡散によって作られたＮ゛型領領域２７形成する
ことによって与えられている。
による実施例が接地されたＰ型のボディ領域２８の内部
に砒素拡散によって作られたＮ゛型領領域２７形成する
ことによって与えられている。
そのような領域２８はＮ゛゛基体３０上に順次積重ねら
れたＮ型エピタキシアル層２９内に与えられている。
れたＮ型エピタキシアル層２９内に与えられている。
第８図を参照すれば、このような抵抗Ｒ１，Ｒ２゜Ｒ３
はまた表面を酸化膜３２で被覆されたポリシリコン層に
よっても達成可能である。
はまた表面を酸化膜３２で被覆されたポリシリコン層に
よっても達成可能である。
第２図乃至第８図から、保護装置のすべての部品（トラ
ンジスタＴ６および抵抗Ｒ１を付加した第１図に示され
る回路分岐２および３）は第５図および第６図に示すこ
れらに改善を与えるための方法を除き、任意の製造工程
を追加することなしに電力デバイスＴｌと同一のチップ
上に形成することができる。
ンジスタＴ６および抵抗Ｒ１を付加した第１図に示され
る回路分岐２および３）は第５図および第６図に示すこ
れらに改善を与えるための方法を除き、任意の製造工程
を追加することなしに電力デバイスＴｌと同一のチップ
上に形成することができる。
第１図に示される回路の動作の説明に入る前に保護装置
の中に導入される部品の大きさに関する若干の考慮を行
うことが必要である。
の中に導入される部品の大きさに関する若干の考慮を行
うことが必要である。
第１の考慮はトランジスタＴ４の面積がトランジスタＴ
５の面積より大きく、その結果トランジスタＴ４によっ
て供給される電流は正常ではトランジスタＴ５によって
供給される電流より大きいという事実に関するものであ
る。
５の面積より大きく、その結果トランジスタＴ４によっ
て供給される電流は正常ではトランジスタＴ５によって
供給される電流より大きいという事実に関するものであ
る。
さらにもう一つの考慮は抵抗Ｒ２が保護装置の起動に必
要なしきい値に到達するようにトランジスタＴ２によっ
て供給される電流が７４． Ｔ５を通って流れる電流を
等しくするような電圧降下をその端子間に引起こすよう
な寸法に形成されているという事実に関連している。
要なしきい値に到達するようにトランジスタＴ２によっ
て供給される電流が７４． Ｔ５を通って流れる電流を
等しくするような電圧降下をその端子間に引起こすよう
な寸法に形成されているという事実に関連している。
第１図に関して、この回路は次のように動作する。
正常な動作条件の下では、制御トランジスタＴ２および
Ｔ３は電力トランジスタＴ１の電流の微少部分（例えば
１／１０００）に等しい電流が流れており、従ってＲ２
による電圧降下はＴ５によって鏡映された電流がＴ４に
よって鏡映された電流より低くなるようにＴ２によって
順次強要される。これらの条件の下ではトランジスタＴ
６のベースに当る点Ａは高電圧状態である。Ｔ２と同様
な状態に構成された電流源であるＴ３はＴ２と同一の電
流を供給しようと試みるので、従ってＴ５のコレクタは
高電圧（はぼＴ３． Ｔ２． ＴＩのドレイン電圧）に
なる。この条件の下では、Ｔ６のエミッタ電圧はほぼト
ランジスタＴｌのドレイン電圧に等しくかつＴ６のベー
ス電圧は点Ａの電圧に等しいから、Ｔ６はベースとエミ
ッタ間の電圧が負となるので導通状態とならない。従っ
て電流には如何なる制限も存在しない。
Ｔ３は電力トランジスタＴ１の電流の微少部分（例えば
１／１０００）に等しい電流が流れており、従ってＲ２
による電圧降下はＴ５によって鏡映された電流がＴ４に
よって鏡映された電流より低くなるようにＴ２によって
順次強要される。これらの条件の下ではトランジスタＴ
６のベースに当る点Ａは高電圧状態である。Ｔ２と同様
な状態に構成された電流源であるＴ３はＴ２と同一の電
流を供給しようと試みるので、従ってＴ５のコレクタは
高電圧（はぼＴ３． Ｔ２． ＴＩのドレイン電圧）に
なる。この条件の下では、Ｔ６のエミッタ電圧はほぼト
ランジスタＴｌのドレイン電圧に等しくかつＴ６のベー
ス電圧は点Ａの電圧に等しいから、Ｔ６はベースとエミ
ッタ間の電圧が負となるので導通状態とならない。従っ
て電流には如何なる制限も存在しない。
一度Ｔ２の電流が保護装置の起動に必要なしきい値に到
達すると、そのような状態は電力トランジスタＴ１の潜
在的な短絡条件の存在によるものであるが、抵抗Ｒ２の
端子間に電圧降下が生し、それはＴ４． Ｔ５を通して
流れる電流を等しくするように作用する。Ｉ （Ｔ２）
＝ Ｉ （Ｔ２）は常に成立するから１．Ｔ３によっ
て供給される電流のと同一の電流を導くように強要され
同時にそれはＴ６のエミッタとも一致するトランジスタ
Ｔ５のコレクタ電圧は低下し、Ｒ２両端の電圧降下がも
う少し増加するや否や、Ｔ６は導通状態となりそして保
護を達成する。
達すると、そのような状態は電力トランジスタＴ１の潜
在的な短絡条件の存在によるものであるが、抵抗Ｒ２の
端子間に電圧降下が生し、それはＴ４． Ｔ５を通して
流れる電流を等しくするように作用する。Ｉ （Ｔ２）
＝ Ｉ （Ｔ２）は常に成立するから１．Ｔ３によっ
て供給される電流のと同一の電流を導くように強要され
同時にそれはＴ６のエミッタとも一致するトランジスタ
Ｔ５のコレクタ電圧は低下し、Ｒ２両端の電圧降下がも
う少し増加するや否や、Ｔ６は導通状態となりそして保
護を達成する。
この回路においては一定温度保護（または少なくとも９
％以内の非常に低い変動で保護）を達成することが可能
である。このようにして解るように保護を起動せしめる
機構はＴ５およびＴ４の間のＶｂｅの差によるものであ
り、よく知られているようにこれは温度の変化に対して
正の係数をもっている。
％以内の非常に低い変動で保護）を達成することが可能
である。このようにして解るように保護を起動せしめる
機構はＴ５およびＴ４の間のＶｂｅの差によるものであ
り、よく知られているようにこれは温度の変化に対して
正の係数をもっている。
もしＶｂｅ０差の温度依存性がＲ２の温度依存性に等し
いならば、短絡に対する保護は温度に無関係となり、す
なわち温度に対し一定となる。
いならば、短絡に対する保護は温度に無関係となり、す
なわち温度に対し一定となる。
従ってもし温度変化に対し正の係数を有する抵抗が用い
られる場合には、Ｖｂｅの差の変動と同一の係数を得る
ような試みがなされうるであろう。
られる場合には、Ｖｂｅの差の変動と同一の係数を得る
ような試みがなされうるであろう。
以下は回路の幾つかの数値的達成例である。
電力ＭＯＳＩ−ランジスタ（Ｔ１）の電流が２．７５Ａ
に制限されていると想定しよう。
に制限されていると想定しよう。
もし我々がＴ２． Ｔ３の面積がＴ１の面積の１／１０
００であると考えるならば、Ｔ２． Ｔ３を流れる電流
は常にＴ１を流れる電流のほぼ１／１０００に等しいて
あろう。
００であると考えるならば、Ｔ２． Ｔ３を流れる電流
は常にＴ１を流れる電流のほぼ１／１０００に等しいて
あろう。
以下の例は２５°Ｃにおける制限に関連している。
Ｔ４． Ｔ５の面積の比が２７１（この比は抵抗Ｒ２の
値がもっとも都合がよいように随意に選択されてよい）
であると想定しよう。
値がもっとも都合がよいように随意に選択されてよい）
であると想定しよう。
この比（Ｔ４／Ｔ５＝ ２ ）、その結果トランジスタ
Ｔ４およびＴ５の電流がバランスされるためのＶｂｅの
差は ｄｉｆｆ、 Ｖｂｅ＝（ＫＴ）／ｑＸｆｆｉｇ［Ａ（Ｔ
５）／Ａ（Ｔ４）］ｘ ［１（Ｔ４）／Ｉ（Ｔ５）］
＝１８ｘｌＯ−”Ｖここにに＝ボルツマン定数 ｑ＝重電 荷 （Ｔ５） ＝ ７５のエミッタ面積Ａ （Ｔ４）
＝ Ｔ４のエミッタ面積Ｉ（Ｔ４） ＝Ｔ４のコレクタ
電流 Ｉ （Ｔ５） ＝ ７５のコレクタ電流それ故 Ｒ２＝ｄｉｆｆ、 Ｖｂｅ／ＩＬｚ＝１８Ｘ１０−３Ｖ
／２．７５ＸＩＯ−”ＶＡ＝６．５４０ｏｈ＋ａ ここにＩＬ２はＴ２の制限電流である。
Ｔ４およびＴ５の電流がバランスされるためのＶｂｅの
差は ｄｉｆｆ、 Ｖｂｅ＝（ＫＴ）／ｑＸｆｆｉｇ［Ａ（Ｔ
５）／Ａ（Ｔ４）］ｘ ［１（Ｔ４）／Ｉ（Ｔ５）］
＝１８ｘｌＯ−”Ｖここにに＝ボルツマン定数 ｑ＝重電 荷 （Ｔ５） ＝ ７５のエミッタ面積Ａ （Ｔ４）
＝ Ｔ４のエミッタ面積Ｉ（Ｔ４） ＝Ｔ４のコレクタ
電流 Ｉ （Ｔ５） ＝ ７５のコレクタ電流それ故 Ｒ２＝ｄｉｆｆ、 Ｖｂｅ／ＩＬｚ＝１８Ｘ１０−３Ｖ
／２．７５ＸＩＯ−”ＶＡ＝６．５４０ｏｈ＋ａ ここにＩＬ２はＴ２の制限電流である。
Ｒ３は１００ｍＶ以上の電圧降下をその端子間に確保し
、Ｔ５に対し一定の動的性能を確保するような寸法に形
成されており、Ｒ３＝ １００ｍＶ／２．７５ｍＡ ＝
３６．３６ｏｈｍであり、それはポリシリコンによって
達成可能である。
、Ｔ５に対し一定の動的性能を確保するような寸法に形
成されており、Ｒ３＝ １００ｍＶ／２．７５ｍＡ ＝
３６．３６ｏｈｍであり、それはポリシリコンによって
達成可能である。
Ｔ６およびＲ１の寸法は入力端子Ｉにおける一定電流に
対して固有の動作を確保するために選択される。
対して固有の動作を確保するために選択される。
１０の面積比をもったときの温度によるＶｂｅの差の変
化係数が０．２ｍＶ／”Ｃであると考えると、比が２の
場合には我々は（０，２ｍＶＸ ｆｆｇ２）＃！ｇｌｏ
＝０．０６ｍＶ／”（を得る。
化係数が０．２ｍＶ／”Ｃであると考えると、比が２の
場合には我々は（０，２ｍＶＸ ｆｆｇ２）＃！ｇｌｏ
＝０．０６ｍＶ／”（を得る。
さらにもしＲ２が既知の技術による集積回路の異なった
素子間を接続するのと同様な線路の手段であるアルミニ
ウムで形成されるならば４５００ｐｐｍ／”Ｃに等しい
温度変化係数を有することになるであろう。
素子間を接続するのと同様な線路の手段であるアルミニ
ウムで形成されるならば４５００ｐｐｍ／”Ｃに等しい
温度変化係数を有することになるであろう。
１５０°Ｃの温度で装置が動作するように要求されたと
考えてみよう。
考えてみよう。
この温度ではＴ５およびＴ４の電流をバランスさせるＶ
ｂｅ０差は２５．５ｍＶであるべきであり、Ｒ２は１０
．２１に等しく、ＩＬ１＝ＩＬ２Ｘ１０００＝２．５ｍ
Ａとなるべきである、ここにＩＬＩはＴＩの制限電流で
ある。
ｂｅ０差は２５．５ｍＶであるべきであり、Ｒ２は１０
．２１に等しく、ＩＬ１＝ＩＬ２Ｘ１０００＝２．５ｍ
Ａとなるべきである、ここにＩＬＩはＴＩの制限電流で
ある。
このようにして温度における１２５°Ｃの変化に対して
制限電流においては僅か９％の変化にとどめることが実
現される。
制限電流においては僅か９％の変化にとどめることが実
現される。
温度依存性が事前に調整された保護装置を得ることが要
求されたと想定しよう。
求されたと想定しよう。
この要求は前記の場合アルミニウムであった抵抗Ｒ２を
例えばポリシリコンの抵抗またはＮ゛型の砒素拡散によ
って得られる抵抗（それらは温度変化に対して異った係
数をもち、異なった温度依存性が確保される）で置き換
えることによって可能になる。
例えばポリシリコンの抵抗またはＮ゛型の砒素拡散によ
って得られる抵抗（それらは温度変化に対して異った係
数をもち、異なった温度依存性が確保される）で置き換
えることによって可能になる。
特にＮ゛型の砒素拡散によって得られる抵抗はくアルミ
ニウム抵抗の４５００ｐｐｍ／’Ｃに対して）約１５０
０ｐｐｍ／”Ｃの温度変化係数を有しているので、前記
の場合と同一の回路構成によってＲ２は６．５４ｏｈｍ
から７．７６ｏｈｍになるであろう。同時に既に見られ
たように、Ｖｂｅの差は再び２５°Ｃから１５０°Ｃの
温度変化に対して１８ａ＋Ｖから２５．５ｍＶに変化す
る。
ニウム抵抗の４５００ｐｐｍ／’Ｃに対して）約１５０
０ｐｐｍ／”Ｃの温度変化係数を有しているので、前記
の場合と同一の回路構成によってＲ２は６．５４ｏｈｍ
から７．７６ｏｈｍになるであろう。同時に既に見られ
たように、Ｖｂｅの差は再び２５°Ｃから１５０°Ｃの
温度変化に対して１８ａ＋Ｖから２５．５ｍＶに変化す
る。
この場合にはＩＬＩ ＝ ２５．５／７．７６ ＝ ３
．２８Ａである。
．２８Ａである。
このようにして我々は、この場合には温度と共に増加す
る電流を得る。
る電流を得る。
同様にして、もしＲ２がポリシリコンにより形成される
ならば、シリコンの変化係数は現実には負であるので、
前記の（Ｎ”型の砒素拡散により得られた抵抗）の場合
よりもっと顕著な温度上昇による制限電流の増大となる
。
ならば、シリコンの変化係数は現実には負であるので、
前記の（Ｎ”型の砒素拡散により得られた抵抗）の場合
よりもっと顕著な温度上昇による制限電流の増大となる
。
第１図は、本発明による電力デバイスおよび保護装置か
ら構成されるユニットの回路構成を示す回路図である。 第２図から第８図は電力Ｍ○Ｓデバイスおよび保護装置
の部品の集積化技術による可能な実施例を示す略示説明
図である。 ｌ・・・主要回路分岐、２．３・・・第２回路分岐。
ら構成されるユニットの回路構成を示す回路図である。 第２図から第８図は電力Ｍ○Ｓデバイスおよび保護装置
の部品の集積化技術による可能な実施例を示す略示説明
図である。 ｌ・・・主要回路分岐、２．３・・・第２回路分岐。
Claims (1)
- 【特許請求の範囲】 １、電力トランジスタ（Ｔ１）を含む主要回路分岐（１
）と並列に配置された少なくとも１つの第２回路分岐（
２、３）を具備し、該第２分岐（２、３）は制御する電
力トランジスタ（Ｔ１）と同一特性および電力トランジ
スタ（Ｔ１）を通して流れる電流の微少部分に等しい電
流を伝導する能力を有しかつ電力トランジスタ（Ｔ１）
のゲートに直接に接続されたゲートを有するＭＯＳ制御
トランジスタを含んでおり、また該第２分岐（２、３）
は電力トランジスタ（Ｔ１）の短絡電流に対応する電流
の流れの場合に、制御トランジスタ及び電力トランジス
タ（Ｔ２、Ｔ３；Ｔ１）に共通のゲートに作用し、その
電圧を下降して、その導通を制限する温度に敏感な手段
（Ｔ４、Ｔ５、Ｔ６、Ｒ２、Ｒ３）を含むことを特徴と
するＭＯＳ型電力デバイスの短絡に対する保護装置。 ２、少くとも一方の第２分岐（２、３）が、第１制御ト
ランジスタ（Ｔ２）を含む第１の分岐（２）および第２
制御トランジスタ（Ｔ３）を含む第２の分岐（３）によ
って構成され、そして該手段（Ｔ４、Ｔ５、Ｔ６、Ｒ２
、Ｒ３）が、第１の第２分岐（２）に挿入された第１バ
イポーラトランジスタ（Ｔ４）と、第２の第２分岐（３
）に挿入された第２バイポーラトランジスタ（Ｔ５）と
を具備し、該第１トランジスタ（Ｔ４）が該第２トラン
ジスタ（Ｔ５）より大きな面積を有しており、その結果
通常は後者を流れる電流より大きな電流が流れ、該手段
（Ｔ４、Ｔ５、Ｔ６、Ｒ２、Ｒ３）が更に該第１バイポ
ーラトランジスタ（Ｔ４）と該電力トランジスタ（Ｔ１
）のソースとの間に接続され、かつ電力トランジスタ（
Ｔ１）を通り流れる短絡電流に対応する電流の流れが該
第１および第２トランジスタ（Ｔ４、Ｔ５）を通して流
れる電流を等しくするようにその両端の電圧降下を生ず
るような寸法の抵抗（Ｒ２）を具備し、該手段（Ｔ４、
Ｔ５、Ｔ６、Ｒ２、Ｒ３）が最後に該ＭＯＳトランジス
タ（Ｔ１、Ｔ２Ｔ３）の共通ゲートと第２バイポーラト
ランジスタ（Ｔ５）との間に接続され、かつ該第１制御
トランジスタ（Ｔ２）と該第１バイポーラトランジスタ
（Ｔ４）との間に配設された該第１の第２分岐（２）の
点（Ａ）でそのベースと接続され、該電圧降下が電力ト
ランジスタ（Ｔ１）の短絡電流の結果として該抵抗Ｒ２
を横切り確立されたとき、ＭＯＳトランジスタ（Ｔ１、
Ｔ２、Ｔ３）のゲート電圧を低下せしめる第３バイポー
ラトランジスタ（Ｔ６）を具備することを特徴とする請
求項第１記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP89830500.8 | 1989-11-17 | ||
| EP89830500A EP0428813B1 (en) | 1989-11-17 | 1989-11-17 | Nevice for protection against the short circuit of a MOS-type power device, with a preset dependance on the temperature at which the power device operates |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03259614A true JPH03259614A (ja) | 1991-11-19 |
Family
ID=8203248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2308942A Pending JPH03259614A (ja) | 1989-11-17 | 1990-11-16 | 電力デバイスの動作温度における事前調整依存性を有するｍｏｓ型電力デバイスの短絡に対する保護装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5177659A (ja) |
| EP (1) | EP0428813B1 (ja) |
| JP (1) | JPH03259614A (ja) |
| KR (1) | KR910010863A (ja) |
| DE (1) | DE68921004T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012529178A (ja) * | 2009-06-02 | 2012-11-15 | クリー インコーポレイテッド | 制御可能なサージ電流耐性を有するパワースイッチング素子 |
| US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4236334A1 (de) * | 1992-10-28 | 1994-05-05 | Bosch Gmbh Robert | Monolithisch integriertes MOS-Endstufenbauteil mit einer Überlast-Schutzeinrichtung |
| GB9423076D0 (en) * | 1994-10-12 | 1995-01-04 | Philips Electronics Uk Ltd | A protected switch |
| EP0808025B1 (en) * | 1996-05-17 | 2004-11-10 | Denso Corporation | Load actuation circuit |
| DE19640446A1 (de) * | 1996-09-30 | 1998-04-16 | Siemens Ag | Schutzschaltungsanordnung |
| JP3637848B2 (ja) | 1999-09-30 | 2005-04-13 | 株式会社デンソー | 負荷駆動回路 |
| JP4069022B2 (ja) * | 2003-06-12 | 2008-03-26 | 三菱電機株式会社 | 電力用半導体装置 |
| ITMI20112278A1 (it) * | 2011-12-15 | 2013-06-16 | St Microelectronics Srl | Struttura bipolare di potenza, in particolare per applicazioni ad alta tensione |
| CN108512295B (zh) * | 2018-04-11 | 2021-08-10 | 上海空间电源研究所 | 航天器电源系统分流调节电路防短路控制方法 |
| US10679938B2 (en) * | 2018-07-31 | 2020-06-09 | Texas Instruments Incorporated | Power transistor coupled to multiple sense transistors |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3845405A (en) * | 1973-05-24 | 1974-10-29 | Rca Corp | Composite transistor device with over current protection |
| IT1202895B (it) * | 1979-02-27 | 1989-02-15 | Ates Componenti Elettron | Dispositivo di protezione termica per un componente elettronico a semiconduttore |
| JPS6084009A (ja) * | 1983-10-14 | 1985-05-13 | Omron Tateisi Electronics Co | 電子スイツチの保護回路 |
| US4893158A (en) * | 1987-06-22 | 1990-01-09 | Nissan Motor Co., Ltd. | MOSFET device |
-
1989
- 1989-11-17 EP EP89830500A patent/EP0428813B1/en not_active Expired - Lifetime
- 1989-11-17 DE DE68921004T patent/DE68921004T2/de not_active Expired - Fee Related
-
1990
- 1990-10-30 US US07/605,449 patent/US5177659A/en not_active Expired - Lifetime
- 1990-11-02 KR KR1019900017832A patent/KR910010863A/ko not_active Application Discontinuation
- 1990-11-16 JP JP2308942A patent/JPH03259614A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| US9064840B2 (en) | 2007-02-27 | 2015-06-23 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| JP2012529178A (ja) * | 2009-06-02 | 2012-11-15 | クリー インコーポレイテッド | 制御可能なサージ電流耐性を有するパワースイッチング素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0428813A1 (en) | 1991-05-29 |
| US5177659A (en) | 1993-01-05 |
| DE68921004T2 (de) | 1995-09-21 |
| DE68921004D1 (de) | 1995-03-16 |
| KR910010863A (ko) | 1991-06-29 |
| EP0428813B1 (en) | 1995-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03259614A (ja) | 電力デバイスの動作温度における事前調整依存性を有するｍｏｓ型電力デバイスの短絡に対する保護装置 | |
| JPH05184080A (ja) | オルタネータで、バッテリーを充電する電圧を調整するべく、温度の関数として変化する基準電圧を発生する回路 | |
| JPS6326895B2 (ja) | ||
| US4884161A (en) | Integrated circuit voltage regulator with transient protection | |
| JPH0350423B2 (ja) | ||
| US4755694A (en) | Integrated circuit Darlington transistor power stage incorporating various circuit components integrated on the same substrate | |
| US4723081A (en) | CMOS integrated circuit protected from latch-up phenomenon | |
| JPH0795249B2 (ja) | 定電圧装置 | |
| US4954766A (en) | Power supply circuit and semiconductor integrated circuit device using it | |
| JPH03148833A (ja) | 集積可能なパワートランジスタ | |
| JPH08339232A (ja) | 基準電圧回路 | |
| JP3390040B2 (ja) | 集積回路 | |
| EP0015649A1 (en) | Thyristor | |
| TW457702B (en) | Analogue switch | |
| JP3173015B2 (ja) | Ｉｃ内の電子回路 | |
| JPS59189665A (ja) | 半導体装置 | |
| JP3300651B2 (ja) | 安定化電源装置 | |
| JPS6322686B2 (ja) | ||
| JPH053424A (ja) | 微小電圧検出回路およびこれを用いた電流制限回路 | |
| JPH0793043A (ja) | 過電流制限回路 | |
| JP2574931B2 (ja) | バンドギャップ型定電流回路 | |
| JPH04238513A (ja) | 電源装置 | |
| JPH0789304B2 (ja) | 基準電圧回路 | |
| JPH02214151A (ja) | 半導体装置の入力保護回路 | |
| JPH0518288B2 (ja) |