JPH03148833A - 集積可能なパワートランジスタ - Google Patents
集積可能なパワートランジスタInfo
- Publication number
- JPH03148833A JPH03148833A JP2163937A JP16393790A JPH03148833A JP H03148833 A JPH03148833 A JP H03148833A JP 2163937 A JP2163937 A JP 2163937A JP 16393790 A JP16393790 A JP 16393790A JP H03148833 A JPH03148833 A JP H03148833A
- Authority
- JP
- Japan
- Prior art keywords
- base
- emitter
- region
- power transistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 title abstract 2
- 230000015556 catabolic process Effects 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 239000010953 base metal Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
- H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、直接2次降伏現象が最適化される集積可能
なパワートランジスタに関するものである。特に、この
発明は、複数個のエレメンタリトランジスタまたはフィ
ンガを形成するように互いに並列に延びるベースおよび
コレクタ領域により囲まれる複数個の領域にエミッタ領
域が分けられるパワートランジスタに関するものである
。
なパワートランジスタに関するものである。特に、この
発明は、複数個のエレメンタリトランジスタまたはフィ
ンガを形成するように互いに並列に延びるベースおよび
コレクタ領域により囲まれる複数個の領域にエミッタ領
域が分けられるパワートランジスタに関するものである
。
知られるように、集積パワートランジスタおよびディス
クリートなパワートランジスタの両方に関連する主な問
題のうちの1つは直接2次降伏の現象に関連している。
クリートなパワートランジスタの両方に関連する主な問
題のうちの1つは直接2次降伏の現象に関連している。
その中でトランジスタが損傷を被ることができない(最
大のコレクタ電流をコレクタとエミッタとの間の電圧の
関数として描く)曲線の典型的なプロットが第1図で表
示され、かつAにより示される。SOA (安全動作領
域)として知られる前記曲線により範囲を定められた領
域はコレクタ(ライン1)により、かつそれから′2次
降伏ラインと呼ばれるライン(ライン4)により与えら
れることができる最大の電流により上向きに制限され、
それは、前記ラインに沿って、それにより放散された電
力がVCI!が増加するとき減少するとはいえ、トラン
ジスタに対しては破壊的である。たとえば、20vのv
cl!で4Aの電流を搬送することができるくかつそれ
ゆえ80Wに等しい電力を放散する)トランジスタの場
合において、50Vでの最大のコレクタ電流はIOWの
放散された電力でおよそ200mAの値へ減少し得る。
大のコレクタ電流をコレクタとエミッタとの間の電圧の
関数として描く)曲線の典型的なプロットが第1図で表
示され、かつAにより示される。SOA (安全動作領
域)として知られる前記曲線により範囲を定められた領
域はコレクタ(ライン1)により、かつそれから′2次
降伏ラインと呼ばれるライン(ライン4)により与えら
れることができる最大の電流により上向きに制限され、
それは、前記ラインに沿って、それにより放散された電
力がVCI!が増加するとき減少するとはいえ、トラン
ジスタに対しては破壊的である。たとえば、20vのv
cl!で4Aの電流を搬送することができるくかつそれ
ゆえ80Wに等しい電力を放散する)トランジスタの場
合において、50Vでの最大のコレクタ電流はIOWの
放散された電力でおよそ200mAの値へ減少し得る。
この現象はパワートランジスタの様々な領域が一様に供
給されないという事実によるものであり、パワートラン
ジスタに沿ったベース−エミッタ降下(Vmie)の変
化はある領域を流れる電流の増加の原因となり得、それ
は、したがって他のちのよりより熱くなる傾向にあるで
あろう。結果的に、温度が上昇するにつれてVB、は減
少するので(およそ2 m V /”Cだけ)、最も熱
い領域はさらに多くの電流を伝導し、そして再生的で有
り得、−かつその狭い領域でのパワートランジスタの降
伏につながる現象のきっかけとなる傾向にある。実際問
題として、2次降伏の問題は、各フィンガにおいてより
熱い領域(通常は中央のもの)があり、そこで上述の現
象が起きる可能性があり、かつ高い温度(300〜40
0°)が到達され得るという事実によるものである。結
果的に、単一のフィンガでさえ2次降伏を経験し得る。
給されないという事実によるものであり、パワートラン
ジスタに沿ったベース−エミッタ降下(Vmie)の変
化はある領域を流れる電流の増加の原因となり得、それ
は、したがって他のちのよりより熱くなる傾向にあるで
あろう。結果的に、温度が上昇するにつれてVB、は減
少するので(およそ2 m V /”Cだけ)、最も熱
い領域はさらに多くの電流を伝導し、そして再生的で有
り得、−かつその狭い領域でのパワートランジスタの降
伏につながる現象のきっかけとなる傾向にある。実際問
題として、2次降伏の問題は、各フィンガにおいてより
熱い領域(通常は中央のもの)があり、そこで上述の現
象が起きる可能性があり、かつ高い温度(300〜40
0°)が到達され得るという事実によるものである。結
果的に、単一のフィンガでさえ2次降伏を経験し得る。
この不利な点を回避するために、できるだけ一様にトラ
ンジスタの電流を分配する試みがなされてきた。
ンジスタの電流を分配する試みがなされてきた。
この意味で公知の解決はいわゆるバラスト1エミッタ抵
抗器を設けることにある。この解決はNPNタイプのパ
ワートランジスタの等価回路図を図示する第2図で例に
よって示される。みられるように、トランジスタは並列
に接続される複数個のエレメンタリトランジスタQA
1Qs 1Qcなどからなり、抵抗器REは各エレメン
タリトランジスタのエミッタと(パワートランジスタの
エミッタを規定する)共通点との間に挿入される。
抗器を設けることにある。この解決はNPNタイプのパ
ワートランジスタの等価回路図を図示する第2図で例に
よって示される。みられるように、トランジスタは並列
に接続される複数個のエレメンタリトランジスタQA
1Qs 1Qcなどからなり、抵抗器REは各エレメン
タリトランジスタのエミッタと(パワートランジスタの
エミッタを規定する)共通点との間に挿入される。
この構造はSOAでの改良を得ることを許容しくそれに
沿ってトランジスタが放散により起こされる温度の上昇
のために損傷を受は得る定電流ライン一ライン1、定電
力ラインニライン2および2次降伏ライン一ライン3を
再び含む第1図の曲線Bを参照)、かつ特にそれは、ト
ランジスタを流れる電流が比較的高いとき有用であるが
、エミッタとコレクタとの間の高い電圧(Yet)に対
して臨界コレクタ電流(Ic )は低くあり得るので、
パラスト抵抗器R11の電圧降下もまた低く、かつそれ
ゆえこのシステムの有効性は消える傾向にある。
沿ってトランジスタが放散により起こされる温度の上昇
のために損傷を受は得る定電流ライン一ライン1、定電
力ラインニライン2および2次降伏ライン一ライン3を
再び含む第1図の曲線Bを参照)、かつ特にそれは、ト
ランジスタを流れる電流が比較的高いとき有用であるが
、エミッタとコレクタとの間の高い電圧(Yet)に対
して臨界コレクタ電流(Ic )は低くあり得るので、
パラスト抵抗器R11の電圧降下もまた低く、かつそれ
ゆえこのシステムの有効性は消える傾向にある。
特に集積回路において、前記公知の構造はさらに第3図
および第4図に示されるように達成され、そこでバラス
ト抵抗器はエミッタ自身により形成される。特に、前記
図面はエレメンタリトランジスタ(またはフィンガ)の
部分を図示し、そこで5はコレクタ領域を示し、6はベ
ース領域を示し、かつ7はエミッタ領域を示す。ベース
領域6は中断されないように達成され、エミッタ領域7
を囲み、かつさらにバラスト抵抗器を規定する狭いスト
リップ8を形成するように前記エミッタ領域(エミッタ
領域の達成の間拡散されない領域6′)の中へ延びる。
および第4図に示されるように達成され、そこでバラス
ト抵抗器はエミッタ自身により形成される。特に、前記
図面はエレメンタリトランジスタ(またはフィンガ)の
部分を図示し、そこで5はコレクタ領域を示し、6はベ
ース領域を示し、かつ7はエミッタ領域を示す。ベース
領域6は中断されないように達成され、エミッタ領域7
を囲み、かつさらにバラスト抵抗器を規定する狭いスト
リップ8を形成するように前記エミッタ領域(エミッタ
領域の達成の間拡散されない領域6′)の中へ延びる。
第3図はさらにコレクタ金属層(または°金属”)9を
図示し、その輪郭は破線で示され、コレクタコンタクト
12、ベースコンタクト13およびエミッタコンタクト
14と同様にベース金属層10(点鎖線)およびエミッ
タ金属層11(破線)が示される。結果的に、直接コン
タクトの下に配置され、かつそれゆえ高度に活性化され
た(第4図の15により示される)エミッタの部分はバ
ラスト抵抗器がなく、その結果実際の等価回路図は第5
図に図示されるものになり、そこでパワートランジスタ
QA1QBなどの各セルは1対のトランジスタQ′い、
QlAおよびそれぞれQ B 、Q ISなどで置換え
られる。
図示し、その輪郭は破線で示され、コレクタコンタクト
12、ベースコンタクト13およびエミッタコンタクト
14と同様にベース金属層10(点鎖線)およびエミッ
タ金属層11(破線)が示される。結果的に、直接コン
タクトの下に配置され、かつそれゆえ高度に活性化され
た(第4図の15により示される)エミッタの部分はバ
ラスト抵抗器がなく、その結果実際の等価回路図は第5
図に図示されるものになり、そこでパワートランジスタ
QA1QBなどの各セルは1対のトランジスタQ′い、
QlAおよびそれぞれQ B 、Q ISなどで置換え
られる。
このことは、さらにこの解決の有効性を低減する。
2次降伏を増加させるための他の構造もまたさらに知ら
れ、しかしながら、それらはより複雑である、なぜなら
ばそれらはパワートランジスタの特定の駆動と、かつし
たがって領域の占有を増加させ、それゆえ望ましくは除
去されるべき付加的な構成要素とを必要とするからであ
る。
れ、しかしながら、それらはより複雑である、なぜなら
ばそれらはパワートランジスタの特定の駆動と、かつし
たがって領域の占有を増加させ、それゆえ望ましくは除
去されるべき付加的な構成要素とを必要とするからであ
る。
この状態が与えられて、この発明の目標は、直接2次降
伏現象を最適化することができる集積可能なパワートラ
ンジスタを提供することである。
伏現象を最適化することができる集積可能なパワートラ
ンジスタを提供することである。
この目標の範囲の中で、この発明の特定の目的は、特に
低いコレクタ電流で作動する領域において、直接2次降
伏現象の改良を提供することができる集積可能なパワー
トランジスタを提供することである。
低いコレクタ電流で作動する領域において、直接2次降
伏現象の改良を提供することができる集積可能なパワー
トランジスタを提供することである。
この発明の重要な目的は、特定のまたは付加的な駆動構
成要素の使用を必要としない集積可能なパワートランジ
スタを提供することである。
成要素の使用を必要としない集積可能なパワートランジ
スタを提供することである。
特にこの発明の目的は、大きな信頼性を有し、かつその
製造のために電子産業界で一般に使用されるものと異な
る装置または手順を必要としない集積可能なパワートラ
ンジスタを提供することである。
製造のために電子産業界で一般に使用されるものと異な
る装置または手順を必要としない集積可能なパワートラ
ンジスタを提供することである。
以下に明らかとなるであろう述べられたこの目標、目的
および他のものは、前掲の特許請求の範囲で規定される
ように直接2次降伏現象が最適化される集積可能なパワ
ートランジスタにより達成される。
および他のものは、前掲の特許請求の範囲で規定される
ように直接2次降伏現象が最適化される集積可能なパワ
ートランジスタにより達成される。
この発明の特徴および利点は好ましい実施例の説明から
明らかとなるであろうし、それは添付の図面で非制限的
な例によってのみ図示される。
明らかとなるであろうし、それは添付の図面で非制限的
な例によってのみ図示される。
次に、この発明に従ったパワートランジスタの領域の配
置を図示する第6図および第7図に参照が成されるべき
である。前記トランジスタはそれ自体公知の態様で、並
んで配置される複数個のエレメンタリトランジスタまた
はフィンガ15により構成される。この発明に従って、
各フィンガ15は複数個のセル30により構成され、そ
のベースおよびエミッタ拡散は物理的に分離され、かつ
より小さな領域を有する。特に、図面において、16は
ここでNタイプである個々のエミッタ領域を示し、17
はここでPタイプであるベース領域を示し、18はNタ
イプのコレクタ領域を示し、かつ19はN0タイプの高
められた深い拡散(シン力)領域を示す一方で、第7図
はさらにN″″タイプの埋込層20を図示する。第6図
もまた、エミッタコンタクト24、ベースコンタクト2
5およびコレクタコンタクト26と同様に金属エミッタ
接続21(その境界は破線で示される)、ベース接続2
2(点鎖線)およびコレクタ接続23(破線)を図示す
る。
置を図示する第6図および第7図に参照が成されるべき
である。前記トランジスタはそれ自体公知の態様で、並
んで配置される複数個のエレメンタリトランジスタまた
はフィンガ15により構成される。この発明に従って、
各フィンガ15は複数個のセル30により構成され、そ
のベースおよびエミッタ拡散は物理的に分離され、かつ
より小さな領域を有する。特に、図面において、16は
ここでNタイプである個々のエミッタ領域を示し、17
はここでPタイプであるベース領域を示し、18はNタ
イプのコレクタ領域を示し、かつ19はN0タイプの高
められた深い拡散(シン力)領域を示す一方で、第7図
はさらにN″″タイプの埋込層20を図示する。第6図
もまた、エミッタコンタクト24、ベースコンタクト2
5およびコレクタコンタクト26と同様に金属エミッタ
接続21(その境界は破線で示される)、ベース接続2
2(点鎖線)およびコレクタ接続23(破線)を図示す
る。
見られるように、各個々のエミッタ領域16はそれ自身
のベース領域17により囲まれ、それは隣接するセルの
ベース領域から間隔を空けられ(特に第7FI!Jの横
断面図を参照)、かつ異なるベース領域17は抵抗器を
規定する部分27により2つの隣接するセルのベース領
域に接続される。
のベース領域17により囲まれ、それは隣接するセルの
ベース領域から間隔を空けられ(特に第7FI!Jの横
断面図を参照)、かつ異なるベース領域17は抵抗器を
規定する部分27により2つの隣接するセルのベース領
域に接続される。
2つの隣接するセルの抵抗性部分27は、その上でベー
スコンタクト25が規定される領域28で相互に接続さ
れる。コレクタ領域18の部分29は隣接するセルの間
を素子のより大きい表面31へと延び、かつ様々なセル
のベース領域をお互いに、かつ抵抗性領域27から分離
する。
スコンタクト25が規定される領域28で相互に接続さ
れる。コレクタ領域18の部分29は隣接するセルの間
を素子のより大きい表面31へと延び、かつ様々なセル
のベース領域をお互いに、かつ抵抗性領域27から分離
する。
第6図および第7図で図示されるこの発明に従−った構
造の等価回路図は第8図で示され、そこで2つのセル3
0は2つのトランジスタQ1、Q2により表され、それ
らのコレクタは相互に接続され、かつ共通のコレクタ端
子Cを規定し、それら −のエミッタは互いに接
続され、かつ共通のエミッタ端子Eを規定し、かつそれ
らのベースはそれぞれの抵抗器R,,、R,□によって
相互に接続され、かつ共通のベース端子Bを規定する。
造の等価回路図は第8図で示され、そこで2つのセル3
0は2つのトランジスタQ1、Q2により表され、それ
らのコレクタは相互に接続され、かつ共通のコレクタ端
子Cを規定し、それら −のエミッタは互いに接
続され、かつ共通のエミッタ端子Eを規定し、かつそれ
らのベースはそれぞれの抵抗器R,,、R,□によって
相互に接続され、かつ共通のベース端子Bを規定する。
この発明に従ったパワートランジスタにおいて、エミッ
タ領域およびベース抵抗器の値は2次降伏現象へのパワ
ートランジスタの抵抗を改良するように適当に選択され
る。特に、第1の改良は公知の技術に関し低減されたエ
ミッタ領域の達成によって達成される(たとえば、本出
願により行なわれた試験において、5−7m1152の
エミッタ領域はよい結果を生じた)。小さいエミッタ領
域上で、温度は事実上一様であるとみなされ得るので、
2次降伏の現象は単一のセルにおいて起こり得ない。
タ領域およびベース抵抗器の値は2次降伏現象へのパワ
ートランジスタの抵抗を改良するように適当に選択され
る。特に、第1の改良は公知の技術に関し低減されたエ
ミッタ領域の達成によって達成される(たとえば、本出
願により行なわれた試験において、5−7m1152の
エミッタ領域はよい結果を生じた)。小さいエミッタ領
域上で、温度は事実上一様であるとみなされ得るので、
2次降伏の現象は単一のセルにおいて起こり得ない。
各セルのベースと共通のベース端子との間の抵抗器の達
成は、さらに、トランジスタの中で起こり、かつ(コレ
クタ電流が増加するにつれて減少する)電流利得βは、
コレクタ電流の小さな値に対し温度とともに増加するが
、(それに対し前記利得が半減される値におおよそ対応
する)コレクタ電流のある値を越えると温度が上昇する
とともに減少するという事実からなる現象を利用するの
を許容する。 ・ 結果として、より小さなエミッタ領域の達成によって、
vCDが上昇するとき、それに対し電流利得βが半減さ
れる値に達するまで2次降伏の現象が起こることなしに
より高いコレクタ電流に達することが可能である。この
後、ベース電流はコレクタ電流よりずっと大きく上昇し
、ベース抵抗器の電圧降下の急速な増加を生じる。実際
的に、1つのフィンガを考えると、最初にセルのうちの
いくつかはより熱くなり、かつしたがってより多くの電
流を伝導する傾向にある。あるコレクタ電流値を越える
と、これらのセルの電流利得βは急速に減少し、かつベ
ース抵抗器を介するベース電流および電圧は上昇する。
成は、さらに、トランジスタの中で起こり、かつ(コレ
クタ電流が増加するにつれて減少する)電流利得βは、
コレクタ電流の小さな値に対し温度とともに増加するが
、(それに対し前記利得が半減される値におおよそ対応
する)コレクタ電流のある値を越えると温度が上昇する
とともに減少するという事実からなる現象を利用するの
を許容する。 ・ 結果として、より小さなエミッタ領域の達成によって、
vCDが上昇するとき、それに対し電流利得βが半減さ
れる値に達するまで2次降伏の現象が起こることなしに
より高いコレクタ電流に達することが可能である。この
後、ベース電流はコレクタ電流よりずっと大きく上昇し
、ベース抵抗器の電圧降下の急速な増加を生じる。実際
的に、1つのフィンガを考えると、最初にセルのうちの
いくつかはより熱くなり、かつしたがってより多くの電
流を伝導する傾向にある。あるコレクタ電流値を越える
と、これらのセルの電流利得βは急速に減少し、かつベ
ース抵抗器を介するベース電流および電圧は上昇する。
共通のエミッタ端子と共通のベース端子との間に同じ降
下を有するより遠隔の、かつ冷たいセルは結果的に熱い
セルのそれより大きいかまたはそれに等しい電流を伝導
し、現象を非再生的なものにし、このように結果として
SOAが広くなる状態で第1図のCにより示される曲線
を得る傾向にある。
下を有するより遠隔の、かつ冷たいセルは結果的に熱い
セルのそれより大きいかまたはそれに等しい電流を伝導
し、現象を非再生的なものにし、このように結果として
SOAが広くなる状態で第1図のCにより示される曲線
を得る傾向にある。
第10図は、この発明によって得られることができるよ
りよい結果を指摘するために、この発明に従って達成さ
れ、かつさらに公知の態様でエミッタ抵抗器が設けられ
る(第9図に示されるような)セル上で測定されるある
値を図示する。特に、ベース抵抗器R,は同等の電圧降
下を有するようにRtより100倍大きい(すなわち、
増幅器利得の典型的な値に等しい)ように選択されてい
る。
りよい結果を指摘するために、この発明に従って達成さ
れ、かつさらに公知の態様でエミッタ抵抗器が設けられ
る(第9図に示されるような)セル上で測定されるある
値を図示する。特に、ベース抵抗器R,は同等の電圧降
下を有するようにRtより100倍大きい(すなわち、
増幅器利得の典型的な値に等しい)ように選択されてい
る。
グラフは利得βζエミッタ抵抗器を介する電圧降下V、
、、この発明に従ったベース抵抗器上の電圧降下。vR
1Iおよびベース電流Ibの関数としてのコレクタ電流
1cの傾向を図示する。
、、この発明に従ったベース抵抗器上の電圧降下。vR
1Iおよびベース電流Ibの関数としてのコレクタ電流
1cの傾向を図示する。
見られるように、個々のセルの電流利得降下の効果はR
,で非常に明白である一方で、それはREで無視できる
ものである、なぜならばRI!は本質的に■。の関数で
あるからである。結果的に、もし電流利得の降下が、所
与の電圧vc8て、そのために2次降伏のリスクがある
領域において起こるならば、ベース抵抗器はエミッタ抵
抗器に関し破壊的な現象の始まりを大いに低減すること
ができる。
,で非常に明白である一方で、それはREで無視できる
ものである、なぜならばRI!は本質的に■。の関数で
あるからである。結果的に、もし電流利得の降下が、所
与の電圧vc8て、そのために2次降伏のリスクがある
領域において起こるならば、ベース抵抗器はエミッタ抵
抗器に関し破壊的な現象の始まりを大いに低減すること
ができる。
この発明に従ったトランジスタの動作を明らかにするた
めに、ある比較による例を図示する第11al!iH−
第1id図および第12図に参照がなされるべきである
。
めに、ある比較による例を図示する第11al!iH−
第1id図および第12図に参照がなされるべきである
。
第11a図において、ベーストランジスタを伴わず、か
つ結合されたベース領域を伴う従来のパワートランジス
タの2つのセルQ3、Q4は同一のvctおよびvII
l!で駆動され、かつ同じ温度である。それらは、結果
として、ラインDにより(2つのコレクタ電流11%I
2の間の関係を示す)第12図で示されるように同じコ
レクタ電流を伝導する。第11b図において、第11a
図の2つのセルは2つの異なる温度、すなわちQ3は1
30℃、かつQ4は30℃へもたらされた。この場合、
全ての電流はそのvBEが降下するので(曲線E)、最
も熱いトランジスタで通る傾向にある。もしエミッタバ
ラスト抵抗器が設けられれば(第11c図)、(それぞ
れ130℃および30℃である)2つのトランジスタQ
5およびQaは曲線Fを追従する。第1id図はむしろ
トランジスタQ7およびQaが物理的に分離されたベー
ス領域、より小さなエミッタ領域およびベース抵抗器を
伴う状態でのこの発明に従って実行される2つのセルの
場合を図示する。2つのトランジスタは第11b図およ
び第11c図でのように加熱された。先行のものに似た
動作は最初にこの構造に対して得られる(曲線G)一方
で、コレクタ電流は、そのために電流利得が半減される
値より小さい、なぜならば最も熱いトランジスタは冷た
いものよりより多くの電流を伝導するからであるが、し
かしこの臨界値の後、反対のことが起こり、ある地点で
曲線Gは等しい電流に対するラインDを横切り、かつ前
記ラインDの下に延びる部分を有するという事実により
示されるように、最も冷たいトランジスタはより多くの
電流を伝導する傾向にあり、かつこれゆえ状態は安定化
する傾向にある。
つ結合されたベース領域を伴う従来のパワートランジス
タの2つのセルQ3、Q4は同一のvctおよびvII
l!で駆動され、かつ同じ温度である。それらは、結果
として、ラインDにより(2つのコレクタ電流11%I
2の間の関係を示す)第12図で示されるように同じコ
レクタ電流を伝導する。第11b図において、第11a
図の2つのセルは2つの異なる温度、すなわちQ3は1
30℃、かつQ4は30℃へもたらされた。この場合、
全ての電流はそのvBEが降下するので(曲線E)、最
も熱いトランジスタで通る傾向にある。もしエミッタバ
ラスト抵抗器が設けられれば(第11c図)、(それぞ
れ130℃および30℃である)2つのトランジスタQ
5およびQaは曲線Fを追従する。第1id図はむしろ
トランジスタQ7およびQaが物理的に分離されたベー
ス領域、より小さなエミッタ領域およびベース抵抗器を
伴う状態でのこの発明に従って実行される2つのセルの
場合を図示する。2つのトランジスタは第11b図およ
び第11c図でのように加熱された。先行のものに似た
動作は最初にこの構造に対して得られる(曲線G)一方
で、コレクタ電流は、そのために電流利得が半減される
値より小さい、なぜならば最も熱いトランジスタは冷た
いものよりより多くの電流を伝導するからであるが、し
かしこの臨界値の後、反対のことが起こり、ある地点で
曲線Gは等しい電流に対するラインDを横切り、かつ前
記ラインDの下に延びる部分を有するという事実により
示されるように、最も冷たいトランジスタはより多くの
電流を伝導する傾向にあり、かつこれゆえ状態は安定化
する傾向にある。
エミッタ領域は最大の必要とされるコレクターエミッタ
電圧降下■。2に従って選択され、エミッタ領域が増加
するとき、そこで電流利得βが半減するコレクタ電流も
また事実上同じ比で増加する。結果として、所与の工程
において、もし電流密度とエミッタ領域との間の関係が
正確に知られれば、エミッタ領域は、そのために個々の
セルが望ましくない2次降伏問題(1,/b)を起こす
可能性のある電流では、対応する電流利得が波高値の2
分の1に等しいかまたはそれより小さいように選択され
る。
電圧降下■。2に従って選択され、エミッタ領域が増加
するとき、そこで電流利得βが半減するコレクタ電流も
また事実上同じ比で増加する。結果として、所与の工程
において、もし電流密度とエミッタ領域との間の関係が
正確に知られれば、エミッタ領域は、そのために個々の
セルが望ましくない2次降伏問題(1,/b)を起こす
可能性のある電流では、対応する電流利得が波高値の2
分の1に等しいかまたはそれより小さいように選択され
る。
ベース抵抗器は、抵抗器を介する電圧降下がVBKの有
効分数、典型的に2分の1または3分の1であるように
選択される。一般的に、ベース抵抗が増加するとき、第
12図のグラフ上の曲線Gは下方に動き、かつラインD
をより早く横切る。
効分数、典型的に2分の1または3分の1であるように
選択される。一般的に、ベース抵抗が増加するとき、第
12図のグラフ上の曲線Gは下方に動き、かつラインD
をより早く横切る。
ベース抵抗器は、2つのラインDおよびGが、およそ、
(あるエミッタ領域に対して)実質的に定値である電流
利得の波高値の2分の1に対応する電流で交差するよう
に便利に選択される。
(あるエミッタ領域に対して)実質的に定値である電流
利得の波高値の2分の1に対応する電流で交差するよう
に便利に選択される。
この発明に従ったベースの抵抗器の達成は、前記抵抗器
が温度−正の傾向を有する(それは100℃の温度ごと
におよそ20%ずつ増加する)という事実を考慮しても
また有利である。この事実はさらにエミッタバラスト抵
抗器での公知の解決の場合より著しい態様で再生的効果
を妨害する際に助けとなる、なぜならばそれら自体エミ
ッタ拡散により形成されるこれらのものはより低い温度
係数(100℃ごとに対し10%)を有するからである
。この発明に従った構造で、等しいベース電流に対し、
事実上、エミッタ抵抗器に関してベース抵抗器を介する
より大きい電圧降下があり、かつしたがってセルを構成
する個々のトランジスタのベース−エミッタ電圧降下の
より大きな減少がある。
が温度−正の傾向を有する(それは100℃の温度ごと
におよそ20%ずつ増加する)という事実を考慮しても
また有利である。この事実はさらにエミッタバラスト抵
抗器での公知の解決の場合より著しい態様で再生的効果
を妨害する際に助けとなる、なぜならばそれら自体エミ
ッタ拡散により形成されるこれらのものはより低い温度
係数(100℃ごとに対し10%)を有するからである
。この発明に従った構造で、等しいベース電流に対し、
事実上、エミッタ抵抗器に関してベース抵抗器を介する
より大きい電圧降下があり、かつしたがってセルを構成
する個々のトランジスタのベース−エミッタ電圧降下の
より大きな減少がある。
この発明に従った構造の利点はその多能性からなり、個
々のエミッタ領域とベース抵抗器の値とを変化させるこ
とにより、最大の供給されたコレクターエミッタ電圧が
変化するとき2次降伏を最適化することが事実上可能で
ある。典型的に、前記電圧が増加するとき個々のセルの
領域を低減することが必要である。特定的に、この発明
に従った構造によって、構造が設計される前に2次降伏
曲線を描き最大の放散を知ることが可能である。
々のエミッタ領域とベース抵抗器の値とを変化させるこ
とにより、最大の供給されたコレクターエミッタ電圧が
変化するとき2次降伏を最適化することが事実上可能で
ある。典型的に、前記電圧が増加するとき個々のセルの
領域を低減することが必要である。特定的に、この発明
に従った構造によって、構造が設計される前に2次降伏
曲線を描き最大の放散を知ることが可能である。
事実すでに述べられたように、コレクタ電流が半減され
る地点は実際に一定であり、かつ2次降伏ラインの傾き
もそうである。
る地点は実際に一定であり、かつ2次降伏ラインの傾き
もそうである。
結果として、このタイプのパワートランジスタの領域は
必要とされるSOA特徴の関数である。
必要とされるSOA特徴の関数である。
それは、したがって、一般に標準のパワートランジスタ
より大きいが、その動作は改良される。さらに、領域の
分離による領域の増加は少なくとも部分的にはさらなる
構造の除去による領域の節約により補償される。
より大きいが、その動作は改良される。さらに、領域の
分離による領域の増加は少なくとも部分的にはさらなる
構造の除去による領域の節約により補償される。
上の説明から見られ得るように、この発明は提案された
目標および目的を十分に達成する。事実集積可能なパワ
ートランジスタが設けられ、そこで、そのために電流利
得が半減される電流より高い各セルのコレクタ電流のた
めに最も熱いセルは冷たいものより少ない電流を吸収し
、トランジスタの安全動作領域(SOA)を拡張する。
目標および目的を十分に達成する。事実集積可能なパワ
ートランジスタが設けられ、そこで、そのために電流利
得が半減される電流より高い各セルのコレクタ電流のた
めに最も熱いセルは冷たいものより少ない電流を吸収し
、トランジスタの安全動作領域(SOA)を拡張する。
このように、考えられたこの発明は多くの変更および変
化が可能であり、その全ては発明の概念の範囲にある。
化が可能であり、その全ては発明の概念の範囲にある。
特に、ベース抵抗器は、ベース拡散自体によって達成さ
れるよりもむしろ、個々のセルを規定する半導体材料の
本体の上で延びる適当な抵抗率および適当な(正の)温
度係数で多結晶質シリコンによって達成されることがで
きるという事実が強調される。この解決は抵抗器の値を
選択する際のより大きな自由を許容し、特に、前記値は
、その上でベースコンタクトが実行される領域とコレク
タ領域との間に存在し、かつ高い抵抗値に対しトランジ
スタの飽和特性を悪化させることを必然的に伴い得るで
あろう寄生ダイオードの不在のためにより大きくなり得
る。
れるよりもむしろ、個々のセルを規定する半導体材料の
本体の上で延びる適当な抵抗率および適当な(正の)温
度係数で多結晶質シリコンによって達成されることがで
きるという事実が強調される。この解決は抵抗器の値を
選択する際のより大きな自由を許容し、特に、前記値は
、その上でベースコンタクトが実行される領域とコレク
タ領域との間に存在し、かつ高い抵抗値に対しトランジ
スタの飽和特性を悪化させることを必然的に伴い得るで
あろう寄生ダイオードの不在のためにより大きくなり得
る。
全ての詳細はさらに他の技術的に同等なもので置換えら
れてもよい。
れてもよい。
任意の特許請求の範囲で述べられる技術的特徴が参照記
号によって追従されるところでは、特許請求の範囲の明
瞭さを高める唯一の目的のためにそれらの参照記号が含
まれており、かつしたがってそのような参照記号はその
ような参照記号による例によって識別される各要素の範
囲に制限を与える効果を有しない。
号によって追従されるところでは、特許請求の範囲の明
瞭さを高める唯一の目的のためにそれらの参照記号が含
まれており、かつしたがってそのような参照記号はその
ような参照記号による例によって識別される各要素の範
囲に制限を与える効果を有しない。
第1図は、従来のトランジスタ、バラスト抵抗器が設け
られるトランジスタおよびこの発明に従ったトランジス
タに対してSOAの範囲を定める曲線のプロットの図で
ある。 第2図は、バラスト抵抗器が設けられる解決の回路図で
ある 第3図は、第2図の解決に従って実行される集積可能な
パワートランジスタの領域の配置の図である。 第4図は、第2図のラインIT−IVに沿ってとられる
斜視横断面図である。 第5図は、第2図一第4図に従った公知の解決の実際の
回路図である。 第6図は、この発明に従ったパワートランジスタの領域
の配置の図である。 第7図は、この発明に従った、第6図のラインVII−
VI■に沿ってとられる斜視横断面図である。 第8図は、この発明に従った解決の等価電気図である。 第9図は、その上である比較値が測定される試験構造の
図である。 第10図は、第9図の構造上で測定されるある値を示す
グラフの図である。 第11a図−第1id図は、その上である比較値が測定
される試験構造の図である。−第12図は、第11a図
−第1id図上の構造で行なわれる測定の結果を示すグ
ラフの図である。 図において、15はフィンガ、16はエミッタ領域、1
7はベース領域、18はコレクタ領域、20は埋込層、
21はエミッタ接続、22はベース接続、23はコレク
タ接続、24はエミッタコンタクト、25はベースコン
タクト、26はコレクタコンタクトである。 特許出願人 エツセ・ジeエツセ・トムソン・ミクロエ
レクトロニクス・エツセ ・ニレ・ニレ
られるトランジスタおよびこの発明に従ったトランジス
タに対してSOAの範囲を定める曲線のプロットの図で
ある。 第2図は、バラスト抵抗器が設けられる解決の回路図で
ある 第3図は、第2図の解決に従って実行される集積可能な
パワートランジスタの領域の配置の図である。 第4図は、第2図のラインIT−IVに沿ってとられる
斜視横断面図である。 第5図は、第2図一第4図に従った公知の解決の実際の
回路図である。 第6図は、この発明に従ったパワートランジスタの領域
の配置の図である。 第7図は、この発明に従った、第6図のラインVII−
VI■に沿ってとられる斜視横断面図である。 第8図は、この発明に従った解決の等価電気図である。 第9図は、その上である比較値が測定される試験構造の
図である。 第10図は、第9図の構造上で測定されるある値を示す
グラフの図である。 第11a図−第1id図は、その上である比較値が測定
される試験構造の図である。−第12図は、第11a図
−第1id図上の構造で行なわれる測定の結果を示すグ
ラフの図である。 図において、15はフィンガ、16はエミッタ領域、1
7はベース領域、18はコレクタ領域、20は埋込層、
21はエミッタ接続、22はベース接続、23はコレク
タ接続、24はエミッタコンタクト、25はベースコン
タクト、26はコレクタコンタクトである。 特許出願人 エツセ・ジeエツセ・トムソン・ミクロエ
レクトロニクス・エツセ ・ニレ・ニレ
Claims (4)
- (1)直接2次降伏現象が最適化される集積可能なパワ
ートランジスタであって、並んで配置され、かつ複数個
のセルを含む複数個のエレメンタリトランジスタを含み
、その各々はベースおよびコレクタ領域により囲まれる
エミッタ領域により形成され、エミッタ領域は物理的に
分離して配置され、前記ベース領域もまた物理的に分離
して配置され、かつ抵抗性素子により相互に接続される
ことを特徴とする、集積可能なパワートランジスタ。 - (2)前記抵抗性素子はベース拡散により形成されるこ
とを特徴とする、請求項1記載のパワートランジスタ。 - (3)前記抵抗性素子は多結晶質シリコンから作られる
ことを特徴とする、請求項1記載のパワートランジスタ
。 - (4)前記エミッタ領域は、低減された領域、特に、そ
のために前記セルの各々が降伏現象にさらされ得るコレ
クタ電流で、電流利得が多くてもその波高値の半分に等
しいにすぎないような値を有する領域を有することを特
徴とする、請求項1記載のパワートランジスタ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT20950A/89 | 1989-06-22 | ||
IT8920950A IT1230895B (it) | 1989-06-22 | 1989-06-22 | Transistore di potenza integrabile con ottimizzazione dei fenomeni di rottura secondaria diretta. |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03148833A true JPH03148833A (ja) | 1991-06-25 |
Family
ID=11174507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2163937A Pending JPH03148833A (ja) | 1989-06-22 | 1990-06-21 | 集積可能なパワートランジスタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US5073811A (ja) |
EP (1) | EP0404095A3 (ja) |
JP (1) | JPH03148833A (ja) |
IT (1) | IT1230895B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5321279A (en) * | 1992-11-09 | 1994-06-14 | Texas Instruments Incorporated | Base ballasting |
US5373201A (en) * | 1993-02-02 | 1994-12-13 | Motorola, Inc. | Power transistor |
DE69530881D1 (de) * | 1994-03-18 | 2003-07-03 | Hitachi Ltd | Halbleiteranordnung mit einem lateralen Bipolartransistor |
US7226835B2 (en) * | 2001-12-28 | 2007-06-05 | Texas Instruments Incorporated | Versatile system for optimizing current gain in bipolar transistor structures |
JP5464159B2 (ja) * | 2011-03-08 | 2014-04-09 | 三菱電機株式会社 | パワーモジュール |
US10785996B2 (en) | 2015-08-25 | 2020-09-29 | Cornelius, Inc. | Apparatuses, systems, and methods for inline injection of gases into liquids |
US10477883B2 (en) | 2015-08-25 | 2019-11-19 | Cornelius, Inc. | Gas injection assemblies for batch beverages having spargers |
US11040314B2 (en) | 2019-01-08 | 2021-06-22 | Marmon Foodservice Technologies, Inc. | Apparatuses, systems, and methods for injecting gasses into beverages |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3990092A (en) * | 1974-01-11 | 1976-11-02 | Hitachi, Ltd. | Resistance element for semiconductor integrated circuit |
DE2408540C2 (de) * | 1974-02-22 | 1982-04-08 | Robert Bosch Gmbh, 7000 Stuttgart | Halbleiterbauelement aus einer Vielzahl mindestens annähernd gleicher Schaltungselemente und Verfahren zum Erkennen und Abtrennen defekter Schaltungselemente |
JPS55165672A (en) * | 1979-06-11 | 1980-12-24 | Fujitsu Ltd | Semiconductor device |
JPS5654064A (en) * | 1979-10-08 | 1981-05-13 | Mitsubishi Electric Corp | Semiconductor device |
US4486770A (en) * | 1981-04-27 | 1984-12-04 | General Motors Corporation | Isolated integrated circuit transistor with transient protection |
US4441116A (en) * | 1981-07-13 | 1984-04-03 | National Semiconductor Corporation | Controlling secondary breakdown in bipolar power transistors |
IT1221867B (it) * | 1983-05-16 | 1990-07-12 | Ates Componenti Elettron | Struttura di transistore bipolare di potenza con resistenza di bilanciamento di base incroporata by-passable |
DE3329241A1 (de) * | 1983-08-12 | 1985-02-21 | Siemens AG, 1000 Berlin und 8000 München | Leistungstransistor |
IT1215230B (it) * | 1985-01-08 | 1990-01-31 | Ates Componenti Elettron | Diretta. dispositivo a semiconduttore integrato con drastica riduzione dei fenomeni di rottura secondaria |
US4656496A (en) * | 1985-02-04 | 1987-04-07 | National Semiconductor Corporation | Power transistor emitter ballasting |
JPS61184874A (ja) * | 1985-02-12 | 1986-08-18 | Matsushita Electronics Corp | 半導体装置 |
JPH0654795B2 (ja) * | 1986-04-07 | 1994-07-20 | 三菱電機株式会社 | 半導体集積回路装置及びその製造方法 |
JPH069208B2 (ja) * | 1987-02-27 | 1994-02-02 | ロ−ム株式会社 | 半導体装置 |
JPS63260076A (ja) * | 1987-04-16 | 1988-10-27 | Nec Corp | 半導体装置 |
JPS63275175A (ja) * | 1987-05-07 | 1988-11-11 | Fuji Electric Co Ltd | パワ−トランジスタ |
IT1232930B (it) * | 1987-10-30 | 1992-03-10 | Sgs Microelettronica Spa | Struttura integrata a componenti attivi e passivi inclusi in sacche di isolamento operante a tensione maggiore della tensione di rottura tra ciascun componente e la sacca che lo contiene |
DE3802794A1 (de) * | 1988-01-30 | 1989-08-10 | Bosch Gmbh Robert | Leistungstransistor |
JP2623635B2 (ja) * | 1988-02-16 | 1997-06-25 | ソニー株式会社 | バイポーラトランジスタ及びその製造方法 |
US4949139A (en) * | 1988-09-09 | 1990-08-14 | Atmel Corporation | Transistor construction for low noise output driver |
-
1989
- 1989-06-22 IT IT8920950A patent/IT1230895B/it active
-
1990
- 1990-06-20 US US07/540,553 patent/US5073811A/en not_active Expired - Lifetime
- 1990-06-20 EP EP19900111636 patent/EP0404095A3/en not_active Withdrawn
- 1990-06-21 JP JP2163937A patent/JPH03148833A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
IT1230895B (it) | 1991-11-08 |
IT8920950A0 (it) | 1989-06-22 |
EP0404095A3 (en) | 1991-03-20 |
EP0404095A2 (en) | 1990-12-27 |
US5073811A (en) | 1991-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5268589A (en) | Semiconductor chip having at least one electrical resistor means | |
EP0776092A2 (en) | Semiconductor device | |
US4825280A (en) | Electrostatic discharge protection for semiconductor devices | |
US7564117B2 (en) | Bipolar transistor having variable value emitter ballast resistors | |
JPH03148833A (ja) | 集積可能なパワートランジスタ | |
US4500900A (en) | Emitter ballast resistor configuration | |
JPS59219961A (ja) | バイポ−ラパワ−トランジスタ構体 | |
JPH03259614A (ja) | 電力デバイスの動作温度における事前調整依存性を有するmos型電力デバイスの短絡に対する保護装置 | |
US3465213A (en) | Self-compensating structure for limiting base drive current in transistors | |
US8044488B2 (en) | Semiconductor device having particular impurity density characteristics | |
EP0239960B1 (en) | Power transistor device | |
US3619741A (en) | Method of providing integrated diffused emitter ballast resistors for improved power capabilities of semiconductor devices | |
JPS5852347B2 (ja) | 高耐圧半導体装置 | |
US3260900A (en) | Temperature compensating barrier layer semiconductor | |
US4005471A (en) | Semiconductor resistor having a high value resistance for use in an integrated circuit semiconductor device | |
US20050056907A1 (en) | Power transistor and semiconductor integrated circuit using the same | |
JPS6331943B2 (ja) | ||
JPH0311107B2 (ja) | ||
JPS5916365A (ja) | 相補型半導体装置 | |
JPH11297941A (ja) | 半導体装置 | |
JP2982435B2 (ja) | 抵抗器 | |
JPS6410101B2 (ja) | ||
JPH0637101A (ja) | 半導体装置およびその製造方法 | |
JP3128958B2 (ja) | 半導体集積回路 | |
JPS6320864A (ja) | 半動体装置 |